CN104464656B - 基于低温多晶硅半导体薄膜晶体管的goa电路 - Google Patents

基于低温多晶硅半导体薄膜晶体管的goa电路 Download PDF

Info

Publication number
CN104464656B
CN104464656B CN201410609156.XA CN201410609156A CN104464656B CN 104464656 B CN104464656 B CN 104464656B CN 201410609156 A CN201410609156 A CN 201410609156A CN 104464656 B CN104464656 B CN 104464656B
Authority
CN
China
Prior art keywords
transistor
electrically connected
nodal point
grid
constant voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410609156.XA
Other languages
English (en)
Other versions
CN104464656A (zh
Inventor
肖军城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201410609156.XA priority Critical patent/CN104464656B/zh
Priority to GB1703515.5A priority patent/GB2548018B/en
Priority to KR1020177007067A priority patent/KR101937063B1/ko
Priority to PCT/CN2015/072355 priority patent/WO2016070510A1/zh
Priority to JP2017522838A priority patent/JP6434142B2/ja
Priority to US14/422,693 priority patent/US9640124B2/en
Publication of CN104464656A publication Critical patent/CN104464656A/zh
Application granted granted Critical
Publication of CN104464656B publication Critical patent/CN104464656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels

Abstract

本发明提供一种基于低温多晶硅半导体薄膜晶体管的GOA电路，包括级联的多个GOA单元；第N级GOA单元包括一上拉控制部分(100)、一上拉部分(200)、一第一下拉部分(400)、一下拉维持电路部分(500)和一下传部分(600)；所述下拉维持电路部分(500)采用高低电位反推设计，并设置依次降低的第一、第二、第三直流恒压低电位(VSS1、VSS2、VSS3)、及一直流恒压高电位(H)，能够解决低温多晶硅半导体薄膜晶体管的自身特性对GOA驱动电路的影响，尤其是漏电问题带来的GOA功能性不良；同时解决了目前基于低温多晶硅半导体薄膜晶体管的GOA电路中下拉维持电路部分在非作用期间第二节点电位不能处于较高的电位的问题，有效维持第一节点(Q(N))和输出端(G(N))的低电位。

Description

基于低温多晶硅半导体薄膜晶体管的GOA电路
技术领域
本发明涉及显示技术领域，尤其涉及一种基于低温多晶硅半导体薄膜晶体管的GOA电路。
背景技术
GOA(Gate Drive On Array)，是利用薄膜晶体管(thin film transistor，TFT)液晶显示器阵列(Array)制程将栅极驱动器制作在薄膜晶体管阵列基板上，以实现逐行扫描的驱动方式。
通常，GOA电路主要由上拉部分(Pull-up part)、上拉控制部分(Pull-up controlpart)、下传部分(Transfer part)、下拉部分(Pull-down part)、下拉维持电路部分(Pull-down Holding part)、以及负责电位抬升的上升部分(Boost part)组成，上升部分一般由一自举电容构成。
上拉部分主要负责将输入的时钟信号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制部分主要负责控制上拉部分的打开，一般是由上级GOA电路传递来的信号作用。下拉部分主要负责在输出扫描信号后，快速地将扫描信号(亦即薄膜晶体管的栅极的电位)拉低为低电平。下拉维持电路部分则主要负责将扫描信号和上拉部分的信号保持在关闭状态(即设定的负电位)。上升部分则主要负责对上拉部分的电位进行二次抬升，确保上拉部分的正常输出。
随着低温多晶硅(Low Temperature Poly-silicon，LTPS)半导体薄膜晶体管的发展，LTPS-TFT液晶显示器也越来越受关注，LTPS-TFT液晶显示器具有高分辨率、反应速度快、高亮度、高开口率等优点。由于低温多晶硅较非晶硅(a-Si)的排列有次序，低温多晶硅半导体本身具有超高的电子迁移率，比非晶硅半导体相对高100倍以上，可以采用GOA技术将栅极驱动器制作在薄膜晶体管阵列基板上，达到系统整合的目标、节省空间及驱动IC的成本。然而，现有技术中针对低温多晶硅半导体薄膜晶体管的GOA电路的开发较少，尤其需要克服很多由于低温多晶硅半导体薄膜晶体管电性本身带来的问题。例如：传统的非晶硅半导体薄膜晶体管的电学特性中阈值电压一般大于0V，而且亚阈值区域的电压相对于电流的摆幅较大，但是低温多晶硅半导体薄膜晶体管的阈值电压值较低(一般约为0V左右)，而且亚阈值区域的摆幅较小，而GOA电路在关态时很多元件操作与阈值电压接近，甚至高于阈值电压，这样就会由于电路中TFT的漏电和工作电流的漂移，增加LTPS GOA电路设计的难度，很多适用于非晶硅半导体的扫描驱动电路，不能轻易的应用到低温多晶硅半导体的行扫描驱动电路中，会存在一些功能性问题，这样将会直接导致LTPS GOA电路无法工作，所以在设计电路时必须要考虑到低温多晶硅半导体薄膜晶体管的自身特性对GOA电路的影响。
发明内容
本发明的目的在于提供一种基于低温多晶硅半导体薄膜晶体管的GOA电路，解决低温多晶硅半导体薄膜晶体管的自身特性对GOA驱动电路的影响，尤其是漏电问题带来的GOA功能性不良；解决目前基于低温多晶硅半导体薄膜晶体管的GOA电路中下拉维持电路部分在非作用期间第二节点电位不能处于较高的电位的问题。
为实现上述目的，本发明提供一种基于低温多晶硅半导体薄膜晶体管的GOA电路，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括一上拉控制部分、一上拉部分、一第一下拉部分、一下拉维持电路部分和一下传部分；
所述上拉控制部分包括第一晶体管，其栅极电性连接于该第N级GOA单元的上一级第N-1级GOA单元的驱动输出端，源极电性连接于该第N级GOA单元的上一级第N-1级GOA单元的输出端，漏极电性连接于第一节点；
所述上拉部分包括第二晶体管，其栅极电性连接于第一节点，源极电性连接于第一时钟驱动信号，漏极电性连接于输出端；
所述下拉维持电路部分电性连接于所述第一节点、输出端、一直流恒压高电位、及第一、第二、与第三直流恒压低电位；
所述下拉维持电路部分采用高低电位反推设计，包括：
第三晶体管，所述第三晶体管的栅极和源极均电性连接于直流恒压高电位，漏极电性连接于第五晶体管的源极；
第四晶体管，所述第四晶体管的栅极电性连接于第三晶体管的漏极，源极电性连接于直流恒压高电位，漏极电性连接于第二节点；
第五晶体管，所述第五晶体管的栅极电性连接于第一节点，源极电性连接于第三晶体管的漏极，漏极电性连接于第一直流恒压低电位；
第六晶体管，所述第六晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第八晶体管的栅极；
第七晶体管，所述第七晶体管的栅极电性连接于第一节点，源极电性连接于第二节点，漏极电性连接于第八晶体管的源极；
第八晶体管，所述第八晶体管的栅极电性连接于第六晶体管的漏极，源极电性连接于第七晶体管的漏极，漏极电性连接于第三直流恒压低电位；
第十晶体管，所述第十晶体管的栅极电性连接于第二节点，源极电性连接于直流恒压高电位，漏极电性连接于第七晶体管的漏极；
第十二晶体管，所述第十二晶体管的栅极电性连接于第二节点，源极电性连接于第一节点，漏极电性连接于第二直流恒压低电位；
第十三晶体管，所述第十三晶体管的栅极电性连接于第二节点，源极电性连接于输出端，漏极电性连接于第一直流恒压低电位；
所述第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管提供正向高电位，用于控制第十二晶体管和第十三晶体管的打开；所述第八晶体管构成作用期间的负电位的反向自举，用于在作用期间向第二节点提供更低电位；利用直流恒压高电位在非作用期间向第二节点提供适当的高电位，使得第一节点与输出端维持低电位；
所述第一下拉部分电性连接于所述第一节点、第二时钟驱动信号及第二直流恒压低电位，所述第一下拉部分依据第二时钟驱动信号下拉所述第一节点的电位至所述第二直流恒压低电位；
所述第一下拉部分包括一第十四晶体管，所述第十四晶体管的栅极电性连接于第二时钟驱动信号，源极电性连接于第一节点，漏极电性连接于第二直流恒压低电位；
所述下传部分包括一第十五晶体管，所述第十五晶体管的栅极电性连接于第一节点，源极电性连接于第一时钟驱动信号，漏极电性连接于驱动输出端；
所述第三直流恒压低电位<第二直流恒压低电位<第一直流恒压低电位。
所述下拉维持部分还包括第九晶体管，所述第九晶体管的栅极电性连接于第六晶体管的漏极，源极电性连接于第十晶体管的栅极，漏极电性连接于第三直流恒压低电位；第十一晶体管，所述第十一晶体管的栅极与源极均电性连接于直流恒压高电位，漏极电性连接于第十晶体管的栅极；第十晶体管的栅极与第二节点断开。
所述第四晶体管、第七晶体管、与第八晶体管串联。
所述基于低温多晶硅半导体薄膜晶体管的GOA电路，还包括一上升部分，所述上升部分电性连接于所述第一节点与输出端之间，用来抬升所述第一节点的电位。
所述上升部分包括一电容，所述电容的一端电性连接于第一节点，另一端电性连接于输出端。
第一时钟驱动信号与第二时钟驱动信号的波形占空比小于50/50；在第二时钟驱动信号的高电位期间，所述第十四晶体管下拉所述第一节点的电位至所述第二直流恒压低电位。
所述第一节点的信号输出波形依据第一时钟驱动信号与第二时钟驱动信号的波形占空比的变化而变化。
所述第一节点的信号输出波形呈“凸”字形。
所述GOA电路的第一级连接关系中，第一晶体管的栅极与源极均电性连接于电路的启动信号端。
本发明的有益效果：本发明提供的基于低温多晶硅半导体薄膜晶体管的GOA电路，在下拉维持电路部分采用高低电位反推设计，并设置依次降低的第一、第二、第三直流恒压低电位、及一直流恒压高电位，能够解决低温多晶硅半导体薄膜晶体管的自身特性对GOA驱动电路的影响，尤其是漏电问题带来的GOA功能性不良；同时解决了目前基于低温多晶硅半导体薄膜晶体管的GOA电路中下拉维持电路部分在非作用期间第二节点电位不能处于较高的电位的问题，有效维持第一节点和输出端的低电位。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的基于低温多晶硅半导体薄膜晶体管的GOA电路的第一实施例的电路图；
图2为本发明的基于低温多晶硅半导体薄膜晶体管的GOA电路的第一实施例的第一级连接关系的电路图；
图3为本发明的基于低温多晶硅半导体薄膜晶体管的GOA电路的第二实施例的电路图；
图4为本发明的基于低温多晶硅半导体薄膜晶体管的GOA电路的第一种波形设置和关键节点的输出波形图；
图5为本发明的基于低温多晶硅半导体薄膜晶体管的GOA电路的第二种波形设置和关键节点的输出波形图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1-2，本发明提供一种基于低温多晶硅半导体薄膜晶体管的GOA电路。如图1所示，该基于低温多晶硅半导体薄膜晶体管的GOA电路包括：级联的多个GOA单元，设N为正整数，第N级GOA单元包括一上拉控制部分100、一上拉部分200、一第一下拉部分400、一下拉维持电路部分500和一下传电路600；还可包括一上升部分300。
所述上拉控制部分100包括第一晶体管T1，其栅极电性连接于该第N级GOA单元的上一级第N-1级GOA单元的驱动输出端ST(N-1)，源极电性连接于该第N级GOA单元的上一级第N-1级GOA单元的输出端G(N-1)，漏极电性连接于第一节点Q(N)。
所述上拉部分200包括第二晶体管T2，其栅极电性连接于第一节点Q(N)，源极电性连接于第一时钟驱动信号CKN，漏极电性连接于输出端G(N)。
所述上升部分300包括一电容Cb，所述电容Cb的一端电性连接于第一节点Q(N)，另一端电性连接于输出端G(N)。
所述下拉维持电路部分500电性连接于所述第一节点Q(N)、输出端G(N)、一直流恒压高电位H、及第一、第二、与第三直流恒压低电位VSS1、VSS2、VSS3。具体的，所述下拉维持电路部分500包括：第三晶体管T3，所述第三晶体管T3的栅极和源极均电性连接于直流恒压高电位H，漏极电性连接于第五晶体管T5的源极；第四晶体管T4，所述第四晶体管T4的栅极电性连接于第三晶体管T3的漏极，源极电性连接于直流恒压高电位H，漏极电性连接于第二节点P(N)；第五晶体管T5，所述第五晶体管T5的栅极电性连接于第一节点Q(N)，源极电性连接于第三晶体管T3的漏极，漏极电性连接于第一直流恒压低电位VSS1；第六晶体管T6，所述第六晶体管T6的栅极电性连接于第一节点Q(N)，源极电性连接于第二节点P(N)，漏极电性连接于第八晶体管T8的栅极；第七晶体管T7，所述第七晶体管T7的栅极电性连接于第一节点Q(N)，源极电性连接于第二节点P(N)，漏极电性连接于第八晶体管T8的源极；第八晶体管T8，所述第八晶体管T8的栅极电性连接于第六晶体管T6的漏极，源极电性连接于第七晶体管T7的漏极，漏极电性连接于第三直流恒压低电位VSS3；第十晶体管T10，所述第十晶体管T10的栅极电性连接于第二节点P(N)，源极电性连接于直流恒压高电位H，漏极电性连接于第七晶体管T7的漏极；第十二晶体管T12，所述第十二晶体管T12的栅极电性连接于第二节点P(N)，源极电性连接于第一节点Q(N)，漏极电性连接于第二直流恒压低电位VSS2；第十三晶体管T13，所述第十三晶体管T13的栅极电性连接于第二节点P(N)，源极电性连接于输出端G(N)，漏极电性连接于第一直流恒压低电位VSS1。
所述第一下拉部分400包括一第十四晶体管T14，所述第十四晶体管T14的栅极电性连接于第二时钟驱动信号XCKN，源极电性连接于第一节点Q(N)，漏极电性连接于第二恒压低电位VSS2。
所述下传部分600包括一第十五晶体管T15，所述第十五晶体管T15的栅极电性连接于第一节点Q(N)，源极电性连接于第一时钟驱动信号CKN，漏极电性连接于驱动输出端ST(N)。
如图2所示，所述GOA电路的第一级连接关系中，第一晶体管T1的栅极与源极均电性连接于电路的启动信号端STV。
需要特别说明的是，本发明基于低温多晶硅半导体薄膜晶体管的GOA电路设置了一个直流恒压高电位H、及三个直流恒压低电位VSS1、VSS2、VSS3，且三个直流恒压低电位依次降低，即，第三直流恒压低电位VSS3<第二直流恒压低电位VSS2<第一直流恒压低电位VSS1，该三个直流恒压低电位VSS1、VSS2、VSS3一般分开独立控制，便于进行不同电位的调节。
所述下拉维持电路部分500采用高低电位反推设计：所述第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7提供正向高电位，用于控制第十二晶体管T12和第十三晶体管T13的打开；所述第八晶体管T8构成作用期间的负电位的反向自举，用于在作用期间将第二节点P(N)拉低至至第三直流恒压低电位VSS3电位；在非作用期间利用直流恒压高电位H向第二节点P(N)提供适当的高电位，使得第一节点Q(N)与输出端G(N)维持低电位，消除二者的波纹(Ripple)电压。所述第四晶体管T4、第七晶体管T7、与第八晶体管T8串联，能够防止漏电。
具体的，所述下拉维持电路部分500中第三晶体管T3、第四晶体管T4受直流恒压高电位H的控制处于导通状态，在非作用期间，第五晶体管T5、第六晶体管T6、第七晶体管T7截止，由第四晶体管T4向第二节点P(N)提供一直流恒压高电位H，第二节点P(N)为高电位时，第十二晶体管T12、第十三晶体管T13均导通，通过第十二晶体管下拉第一节点Q(N)的电位到第二直流恒压低电位VSS2，通过第十三晶体管下拉输出端G(N)的电位到第一直流恒压低电位VSS1；在作用期间，第五晶体管T5、第六晶体管T6、第七晶体管T7的栅极为从第一节点Q(N)传来的高电位，第五晶体管T5、第六晶体管T6、第七晶体管T7均导通，通过第五晶体管T5下拉第四晶体管T4的栅极电位至第一恒压直流低电位VSS1，第四晶体管截止，不再向第二节点P(N)提供直流恒压高电位H，同时，第六晶体管T6接收从第二节点P(N)所传来的直流恒压高电位H，并将此直流恒压高电位H传到第八晶体管T8的栅极，此时，第七晶体管T7和第八晶体管T8均导通，通过第七晶体管T7和第八晶体管T8下拉第二节点P(N)的电位到一更低的第三直流恒压低电位VSS3。
所述下拉维持电路部分500搭配直流恒压高电位H、及三个直流恒压低电位VSS1、VSS2、VSS3，能够解决低温多晶硅半导体薄膜晶体管的自身的阈值电压较低、亚阈值区域的摆幅较小等特性对GOA驱动电路的影响，尤其是漏电问题带来的GOA功能性不良；同时解决了目前基于低温多晶硅半导体薄膜晶体管的GOA电路中下拉维持电路部分在非作用期间第二节点电位不能处于较高的电位的问题，有效维持第一节点Q(N)和输出端G(N)的低电位。
所述上升部分300用来在作用期间抬升所述第一节点Q(N)的电位。
所述第一下拉部分400用来在非作用期间依据第二时钟驱动信号XCKN下拉所述第一节点Q(N)的电位至所述第二直流恒压低电位VSS2。
所述GOA电路采用驱动输出端ST(N)的驱动输出信号作为上下级传信号，用第N级GOA单元的上一级第N-1级GOA单元的驱动输出端ST(N-1)与第N级GOA单元的驱动输出端ST(N)进行上、下级传，可以防止第一节点Q(N)的漏电，而且增加单独的下传部分600，能够减弱输出端G(N)的阻容延迟。
请参阅图3，图3为本发明的基于低温多晶硅半导体薄膜晶体管的GOA电路的第二实施例的电路图。如图3所示，该第二实施例与第一实例例区别在于，所述下拉维持部分500还包括第九晶体管T9，所述第九晶体管T9的栅极电性连接于第六晶体管T6的漏极，源极电性连接于第十晶体管T10的栅极，漏极电性连接于第三直流恒压低电位VSS3；第十一晶体管T11，所述第十一晶体管T11的栅极与源极均电性连接于直流恒压高电位H，漏极电性连接于第十晶体管的栅极；第十晶体管T10的栅极与第二节点P(N)断开。除此之外，其余部分与第一实施例相同，此处不再赘述。
图4、图5分别为两种本发明的基于低温多晶硅半导体薄膜晶体管的GOA电路的波形设置和关键节点的输出波形图。所述第一节点Q(N)的信号输出波形依据第一时钟驱动信号CKN与第二时钟驱动信号XCKN波形占空比的变化而变化。图4中所示的第一时钟驱动信号CKN和第二时钟驱动信号XCKN的波形占空比不同于图5中所示的第一时钟驱动信号CKN和第二时钟驱动信号XCKN的波形占空比。图4和图5中，CK1N、CK2N分别表示第一条、第二条第一时钟驱动信号CKN，XCK1N、XCK2N分别表示第一条、第二条第二时钟驱动信号XCKN，第一时钟驱动信号CKN与第二时钟驱动信号XCKN的波形占空比均小于50/50；结合图1，在第二时钟驱动信号XCKN的高电位期间，所述第十四晶体管T14下拉所述第一节点Q(N)的电位至所述第二恒压低电位VSS2。所述第一节点Q(N)的信号输出波形呈“凸”字形，所述输出端G(N)正常输出。
综上所述，本发明的基于低温多晶硅半导体薄膜晶体管的GOA电路，在下拉维持电路部分采用高低电位反推设计，并设置依次降低的第一、第二、第三直流恒压低电位、及一直流恒压高电位，能够解决低温多晶硅半导体薄膜晶体管的自身特性对GOA驱动电路的影响，尤其是漏电问题带来的GOA功能性不良；同时解决了目前基于低温多晶硅半导体薄膜晶体管的GOA电路中下拉维持电路部分在非作用期间第二节点电位不能处于较高的电位的问题，有效维持第一节点和输出端的低电位。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (9)

1.一种基于低温多晶硅半导体薄膜晶体管的GOA电路，其特征在于，包括级联的多个GOA单元，设N为正整数，第N级GOA单元包括一上拉控制部分(100)、一上拉部分(200)、一第一下拉部分(400)、一下拉维持电路部分(500)和一下传部分(600)；
所述上拉控制部分(100)包括第一晶体管(T1)，其栅极电性连接于该第N级GOA单元的上一级第N-1级GOA单元的驱动输出端(ST(N-1))，源极电性连接于该第N级GOA单元的上一级第N-1级GOA单元的输出端(G(N-1))，漏极电性连接于第一节点(Q(N))；
所述上拉部分(200)包括第二晶体管(T2)，其栅极电性连接于第一节点(Q(N))，源极电性连接于第一时钟驱动信号(CKN)，漏极电性连接于输出端(G(N))；
所述下拉维持电路部分(500)电性连接于所述第一节点(Q(N))、输出端(G(N))、一直流恒压高电位(H)、及第一、第二、与第三直流恒压低电位(VSS1、VSS2、VSS3)；
所述下拉维持电路部分(500)采用高低电位反推设计，包括：
第三晶体管(T3)，所述第三晶体管(T3)的栅极和源极均电性连接于直流恒压高电位(H)，漏极电性连接于第五晶体管(T5)的源极；
第四晶体管(T4)，所述第四晶体管(T4)的栅极电性连接于第三晶体管(T3)的漏极，源极电性连接于直流恒压高电位(H)，漏极电性连接于第二节点(P(N))；
第五晶体管(T5)，所述第五晶体管(T5)的栅极电性连接于第一节点(Q(N))，源极电性连接于第三晶体管(T3)的漏极，漏极电性连接于第一直流恒压低电位(VSS1)；
第六晶体管(T6)，所述第六晶体管(T6)的栅极电性连接于第一节点(Q(N))，源极电性连接于第二节点(P(N))，漏极电性连接于第八晶体管(T8)的栅极；
第七晶体管(T7)，所述第七晶体管(T7)的栅极电性连接于第一节点(Q(N))，源极电性连接于第二节点(P(N))，漏极电性连接于第八晶体管(T8)的源极；
第八晶体管(T8)，所述第八晶体管(T8)的栅极电性连接于第六晶体管(T6)的漏极，源极电性连接于第七晶体管(T7)的漏极，漏极电性连接于第三直流恒压低电位(VSS3)；
第十晶体管(T10)，所述第十晶体管(T10)的栅极电性连接于第二节点(P(N))，源极电性连接于直流恒压高电位(H)，漏极电性连接于第七晶体管(T7)的漏极；
第十二晶体管(T12)，所述第十二晶体管(T12)的栅极电性连接于第二节点(P(N))，源极电性连接于第一节点(Q(N))，漏极电性连接于第二直流恒压低电位(VSS2)；
第十三晶体管(T13)，所述第十三晶体管(T13)的栅极电性连接于第二节点(P(N))，源极电性连接于输出端(G(N))，漏极电性连接于第一直流恒压低电位(VSS1)；
所述第三晶体管(T3)、第四晶体管(T4)、第五晶体管(T5)、第六晶体管(T6)、第七晶体管(T7)提供正向高电位，用于控制第十二晶体管(T12)和第十三晶体管(T13)的打开；所述第八晶体管(T8)构成作用期间的负电位的反向自举，用于在作用期间向第二节点(P(N))提供更低电位；所述第四晶体管(T4)利用直流恒压高电位(H)在非作用期间向第二节点(P(N))提供适当的高电位，使得第一节点(Q(N))与输出端(G(N))维持低电位；
所述第一下拉部分(400)电性连接于所述第一节点(Q(N))、第二时钟驱动信号(XCKN)及第二直流恒压低电位(VSS2)，所述第一下拉部分(400)依据第二时钟驱动信号(XCKN)下拉所述第一节点(Q(N))的电位至所述第二直流恒压低电位(VSS2)；
所述第一下拉部分(400)包括一第十四晶体管(T14)，所述第十四晶体管(T14)的栅极电性连接于第二时钟驱动信号(XCKN)，源极电性连接于第一节点(Q(N))，漏极电性连接于第二直流恒压低电位(VSS2)；
所述下传部分(600)包括一第十五晶体管(T15)，所述第十五晶体管(T15)的栅极电性连接于第一节点(Q(N))，源极电性连接于第一时钟驱动信号(CKN)，漏极电性连接于驱动输出端(ST(N))；
所述第三直流恒压低电位(VSS3)<第二直流恒压低电位(VSS2)<第一直流恒压低电位(VSS1)。
2.如权利要求1所述的基于低温多晶硅半导体薄膜晶体管的GOA电路，其特征在于，所述下拉维持电路部分(500)还包括第九晶体管(T9)，所述第九晶体管(T9)的栅极电性连接于第六晶体管(T6)的漏极，源极电性连接于第十晶体管(T10)的栅极，漏极电性连接于第三直流恒压低电位(VSS3)；第十一晶体管(T11)，所述第十一晶体管(T11)的栅极与源极均电性连接于直流恒压高电位(H)，漏极电性连接于第十晶体管(T10)的栅极；第十晶体管(T10)的栅极与第二节点(P(N))断开。
3.如权利要求1所述的基于低温多晶硅半导体薄膜晶体管的GOA电路，其特征在于，所述第四晶体管(T4)、第七晶体管(T7)、与第八晶体管(T8)串联。
4.如权利要求1所述的基于低温多晶硅半导体薄膜晶体管的GOA电路，其特征在于，还包括一上升部分(300)，所述上升部分(300)电性连接于所述第一节点(Q(N))与输出端(G(N))之间，用来抬升所述第一节点(Q(N))的电位。
5.如权利要求4所述的基于低温多晶硅半导体薄膜晶体管的GOA电路，其特征在于，所述上升部分(300)包括一电容(Cb)，所述电容(Cb)的一端电性连接于第一节点(Q(N))，另一端电性连接于输出端(G(N))。
6.如权利要求1所述的基于低温多晶硅半导体薄膜晶体管的GOA电路，其特征在于，第一时钟驱动信号(CKN)与第二时钟驱动信号(XCKN)的波形占空比小于0.5；在第二时钟驱动信号(XCKN)的高电位期间，所述第十四晶体管(T14)下拉所述第一节点(Q(N))的电位至所述第二直流恒压低电位(VSS2)。
7.如权利要求4所述的基于低温多晶硅半导体薄膜晶体管的GOA电路，其特征在于，所述第一节点(Q(N))的信号输出波形依据第一时钟驱动信号(CKN)与第二时钟驱动信号(XCKN)的波形占空比的变化而变化。
8.如权利要求7所述的基于低温多晶硅半导体薄膜晶体管的GOA电路，其特征在于，所述第一节点(Q(N))的信号输出波形呈“凸”字形。
9.如权利要求1所述的基于低温多晶硅半导体薄膜晶体管的GOA电路，其特征在于，所述GOA电路的第一级连接关系中，第一晶体管(T1)的栅极与源极均电性连接于电路的启动信号端(STV)。
CN201410609156.XA 2014-11-03 2014-11-03 基于低温多晶硅半导体薄膜晶体管的goa电路 Active CN104464656B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201410609156.XA CN104464656B (zh) 2014-11-03 2014-11-03 基于低温多晶硅半导体薄膜晶体管的goa电路
GB1703515.5A GB2548018B (en) 2014-11-03 2015-02-06 GOA circuit based on LTPS semiconductor TFT
KR1020177007067A KR101937063B1 (ko) 2014-11-03 2015-02-06 저온 폴리 실리콘 반도체 박막 트랜지스터 기반 goa회로
PCT/CN2015/072355 WO2016070510A1 (zh) 2014-11-03 2015-02-06 基于低温多晶硅半导体薄膜晶体管的goa电路
JP2017522838A JP6434142B2 (ja) 2014-11-03 2015-02-06 低温ポリシリコン半導体薄膜トランジスタに基づくｇｏａ回路
US14/422,693 US9640124B2 (en) 2014-11-03 2015-02-06 GOA circuit based on LTPS semiconductor TFT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410609156.XA CN104464656B (zh) 2014-11-03 2014-11-03 基于低温多晶硅半导体薄膜晶体管的goa电路

Publications (2)

Publication Number Publication Date
CN104464656A CN104464656A (zh) 2015-03-25
CN104464656B true CN104464656B (zh) 2017-02-15

Family

ID=52910613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410609156.XA Active CN104464656B (zh) 2014-11-03 2014-11-03 基于低温多晶硅半导体薄膜晶体管的goa电路

Country Status (6)

Country Link
US (1) US9640124B2 (zh)
JP (1) JP6434142B2 (zh)
KR (1) KR101937063B1 (zh)
CN (1) CN104464656B (zh)
GB (1) GB2548018B (zh)
WO (1) WO2016070510A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795034B (zh) * 2015-04-17 2018-01-30 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105185347B (zh) 2015-10-29 2018-01-26 武汉华星光电技术有限公司 一种基于ltps的goa电路及显示面板
TWI556222B (zh) * 2015-10-29 2016-11-01 友達光電股份有限公司 移位暫存器
CN105702194B (zh) * 2016-04-26 2019-05-10 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN107039016B (zh) * 2017-06-07 2019-08-13 深圳市华星光电技术有限公司 Goa驱动电路及液晶显示器
CN107993620B (zh) * 2017-11-17 2020-01-10 武汉华星光电技术有限公司 一种goa电路
CN110097861A (zh) * 2019-05-20 2019-08-06 深圳市华星光电半导体显示技术有限公司 可降低漏电流的栅极驱动电路及其显示器
CN110675798B (zh) * 2019-09-26 2022-07-12 深圳市华星光电半导体显示技术有限公司 Goa电路以及显示面板
CN110767190B (zh) * 2019-10-14 2021-09-24 深圳市华星光电半导体显示技术有限公司 Goa电路
CN112885283B (zh) * 2021-02-25 2024-01-19 福建华佳彩有限公司 一种gip驱动电路及其控制方法
CN113327537B (zh) * 2021-06-17 2022-08-16 北京京东方显示技术有限公司 移位寄存器、栅极驱动电路及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928009A (zh) * 2014-04-29 2014-07-16 深圳市华星光电技术有限公司 用于窄边框液晶显示器的栅极驱动器
CN104064159A (zh) * 2014-07-17 2014-09-24 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104078019A (zh) * 2014-07-17 2014-10-01 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303896B (zh) * 2008-06-17 2010-07-28 友达光电股份有限公司 可降低频率偶合效应的移位缓存器及移位缓存器单元
KR101478667B1 (ko) * 2008-10-16 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101520807B1 (ko) * 2009-01-05 2015-05-18 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
KR101543281B1 (ko) * 2009-02-19 2015-08-11 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
CN102654982B (zh) * 2011-05-16 2013-12-04 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
TWI511459B (zh) 2012-10-11 2015-12-01 Au Optronics Corp 可防止漏電之閘極驅動電路
KR102084716B1 (ko) 2013-03-13 2020-03-05 삼성디스플레이 주식회사 표시 패널
KR101990568B1 (ko) * 2013-07-24 2019-06-19 삼성디스플레이 주식회사 주사 구동 장치 및 이를 이용한 유기발광표시장치
CN103680386B (zh) * 2013-12-18 2016-03-09 深圳市华星光电技术有限公司 用于平板显示的goa电路及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928009A (zh) * 2014-04-29 2014-07-16 深圳市华星光电技术有限公司 用于窄边框液晶显示器的栅极驱动器
CN104064159A (zh) * 2014-07-17 2014-09-24 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路
CN104078019A (zh) * 2014-07-17 2014-10-01 深圳市华星光电技术有限公司 具有自我补偿功能的栅极驱动电路

Also Published As

Publication number Publication date
US20160343322A1 (en) 2016-11-24
GB201703515D0 (en) 2017-04-19
JP2018501505A (ja) 2018-01-18
GB2548018A (en) 2017-09-06
KR101937063B1 (ko) 2019-01-09
KR20170042702A (ko) 2017-04-19
JP6434142B2 (ja) 2018-12-05
CN104464656A (zh) 2015-03-25
US9640124B2 (en) 2017-05-02
WO2016070510A1 (zh) 2016-05-12
GB2548018B (en) 2020-10-28

Similar Documents

Publication Publication Date Title
CN104464662B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104464656B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104464657B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104464660B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
KR102019578B1 (ko) Goa 회로 및 액정 디스플레이
WO2017101200A1 (zh) 基于ltps半导体薄膜晶体管的goa电路
CN104464661B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
CN104464658B (zh) 基于低温多晶硅半导体薄膜晶体管的goa电路
임도 et al. Low Power Digital Logic Gate Circuits Based on N-Channel Oxide TFTs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant