CN207895341U - 一种电流限基准产生电路及设定电路 - Google Patents

一种电流限基准产生电路及设定电路 Download PDF

Info

Publication number
CN207895341U
CN207895341U CN201820243088.3U CN201820243088U CN207895341U CN 207895341 U CN207895341 U CN 207895341U CN 201820243088 U CN201820243088 U CN 201820243088U CN 207895341 U CN207895341 U CN 207895341U
Authority
CN
China
Prior art keywords
circuit
electric current
current
reference generating
generating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201820243088.3U
Other languages
English (en)
Inventor
周江云
李伊珂
刘天涯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Yichong Technology Co.,Ltd.
Original Assignee
Chengdu Ling Yingtege Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Ling Yingtege Microelectronics Technology Co Ltd filed Critical Chengdu Ling Yingtege Microelectronics Technology Co Ltd
Priority to CN201820243088.3U priority Critical patent/CN207895341U/zh
Application granted granted Critical
Publication of CN207895341U publication Critical patent/CN207895341U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Electrical Variables (AREA)
  • Electronic Switches (AREA)

Abstract

本实用新型提供了一种电流限基准产生电路及设定电路，包括芯片内电路和芯片外电路；所述芯片外电路包括电流限设定电路；所述芯片内电路包括使能电路、第一电流限基准产生电路和第二电流限基准产生电路；所述使能电路为选通电流限基准方案的使能电路；通过第一电流限基准产生电路钳位作用及比较作用，将电流镜像至第一电流限基准输出端及使能电路，当使能电路中的电流镜有电流时，关闭第二电流限基准产生电路，在应用条件需要可选的电流限设定方案时，可通过可编程的GPIO信号端口进行控制选择不同的电流限设定方案，同时使用较少GPIO端口且不使用片外的开关类结构，控制了成本。与传统的电流限设定方案相比，该实用新型在电流限设定可编程的同时，提供了低成本的解决方案。

Description

一种电流限基准产生电路及设定电路
技术领域
本实用新型涉及一种电流限基准产生电路及设定电路，涉及集成电路领域。
背景技术
当今集成电路技术中，电路保护机制是所有电源相关电路都有的一个重要功能，其中电流限制技术关系到整个电路能否安全运行等重要因素，具有重大影响，是目前广泛研究的问题。电流限制技术中，往往在不同的应用条件下，对电流限制的要求不同，因而常常需要可以自定义或可编程的电流限设定方案。
电流限基准电流的产生，一般可通过一个固定的参考电压除以一个电阻得到。通过对这个电阻的改变或调整，即可得到不同电流限基准电流。但在实际工程应用中，电路中已设定好的电阻通常难以直接替换，故可通过可编程得到的通用输入输出GPIO信号对预设好的多路电阻进行选通。通过此类方式，可以根据不同的需要，得到不同的电流限基准，但实际应用中，GPIO信号端口的成本较高，在使用多个GPIO端口时尤其如此，同时，在芯片外部受GPIO信号控制用于选通的开关结构也需要一定成本。因此，传统的电流限设定方法要么只能提供单一电流限额，要么成本高昂。
实用新型内容
本实用新型提供了一种高效的电流限基准产生电路，具有只需要根据一路电流限选通控制信号，就能产生不同电流限，且便于通过可编程得到的通用输入输出GPIO信号对预设好的多路电阻进行选通的特征。
本实用新型还提供了一种电流限设定电路，与上述电流限基准产生电路相配合，具有可编程，成本低，只需要一路电流限选通控制信号，就能够产生不同电流限的特征。
根据本实用新型提供的一种电流限基准产生电路，其特征在于：包括使能电路、第一电流限基准产生电路和第二电流限基准产生电路；所述使能电路为选通电流限基准方案的使能电路；
所述第一电流限基准产生电路包括第一电流镜电路、第一钳位电路、电流限选通控制信号输入端和第一电流限信号输出端；所述第一钳位电路包括第一运放OP1及第一NMOS管MN1；所述第一运放OP1的正相输入端接第一参考电压VREF1，反相输入端与第一NMOS管MN1的源极相连，且接至电流限选通控制信号输入端；所述第一电流镜电路用于将第一NMOS管MN1的漏端电流镜像至镜像电流输出端；所述镜像电流输出端包括第一电流限信号输出端；
所述使能电路包括镜像电流电路、偏置电流源电路和反相器；所述镜像电流电路与所述第一电流镜电路配合，得到第一镜像电路的镜像电流；所述偏置电源电路与镜像电流电路的电流输出端相连，且接偏置电压，产生偏置电流；所述反相器输入端接镜像电流电路的电流输出端；
所述第二电流限基准产生电路包括电路使能端、第二电流镜电路、第二钳位电路和第二电流限信号输出端；所述电路使能端接所述反相器的输出端；所述第二钳位电路包括第二运放OP2及第三NMOS管MN3；所述第二运放OP2的正相输入端接第二参考电压VREF2，反相输入端与第三NMOS管MN3的源极相连，且通过第二电阻R2接地；所述第二电流镜电路用于将第三NMOS管MN3的漏端电流镜像至镜像电流输出端；所述镜像电流输出端包括第二电流限信号输出端。
所述偏置电流源电路包括第二NMOS管MN2，漏极与镜像电流电路的电流输出端相连，栅极接偏置电压Vbias，源极接地。
所述第一电流镜电路包括第一PMOS管MP1和第三PMOS管MP3；所述第一PMOS管MP1的源极接电源VDD，漏极与栅极短接且分别连接至第一NMOS管MN1的漏极和第三PMOS管MP3的栅极；所述第三PMOS管MP3的源极接电源VDD，漏极接第一电流限信号输出端。
所述镜像电流电路包括第二PMOS管MP2，源极接电源VDD，栅极接第一PMOS管MP1的栅极，漏极接镜像电流电路的电流输出端。
所述第二电流镜电路包括第四PMOS管MP4和第五PMOS管MP5；所述第四PMOS管MP4的源极接电源VDD，漏极与栅极短接且分别连接至第三NMOS管MN3的漏极和第五PMOS管MP5的栅极；所述第五PMOS管MP5的源极接电源VDD，漏极接第二电流限信号输出端。
所述使能电路、第一电流限基准产生电路和第二电流限基准产生电路全部设置于芯片内；所述芯片为集成电路芯片。
一种电流限设定电路，与上述电流限基准产生电路相配合，其特征在于：包括第一电阻R1；所述第一电阻R1一端与GPIO信号控制端相连，另一端用于连接所述电流限选通控制信号输入端。
所述电流限设定电路设置于芯片外，电流限基准产生电路设置于芯片内；所述芯片为集成电路芯片。
与现有技术相比，本实用新型的有益效果是：在应用条件需要可选的电流限设定方案时，可通过可编程的GPIO信号端口进行控制选择不同的电流限设定方案，同时使用较少GPIO端口且不使用片外的开关类结构，控制了成本。与传统的电流限设定方案相比，该实用新型在电流限设定可编程的同时，提供了低成本的解决方案。
附图说明
图1为本实用新型电流限基准产生电路一实施例的原理结构示意图。
图2为本实用新型第二电流限基准产生电路一实施例的原理结构示意图。
图3为电流镜电路的一种实例。
图4为电流镜电路的一种实例。
图5为本实用新型电流限基准产生电路及与其配合的电流限设定电路一实施例的原理结构示意图。
图6为电流限设定方案的一种传统结构的原理结构示意图。
具体实施方式
为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
根据本实用新型提供的一种电流限基准产生电路，如图1所示，包括使能电路3、第一电流限基准产生电路1和第二电流限基准产生电路2；所述使能电路3为选通电流限基准方案的使能电路；
所述第一电流限基准产生电路1包括第一电流镜电路、第一钳位电路、电流限选通控制信号输入端和第一电流限信号输出端；所述第一钳位电路包括第一运放OP1及第一NMOS管MN1；所述第一运放OP1的正相输入端接第一参考电压VREF1，反相输入端与第一NMOS管MN1的源极相连，且接至电流限选通控制信号输入端；所述第一电流镜电路用于将第一NMOS管MN1的漏端电流镜像至镜像电流输出端；所述镜像电流输出端包括第一电流限信号输出端；
所述使能电路包括镜像电流电路、偏置电流源电路和反相器INV1；所述镜像电流电路与所述第一电流镜电路配合，得到第一镜像电路的镜像电流；所述偏置电源电路与镜像电流电路的电流输出端相连，且接偏置电压，产生偏置电流；所述反相器输入端接镜像电流电路的电流输出端；
如图2所示，所述第二电流限基准产生电路包括电路使能端Ven（该信号智能让该部分电路使能或关断，不限于电路内容的特定位置）、第二电流镜电路、第二钳位电路和第二电流限信号输出端；所述电路使能端接所述反相器的输出端；所述第二钳位电路包括第二运放OP2及第三NMOS管MN3；所述第二运放OP2的正相输入端接第二参考电压VREF2，反相输入端与第三NMOS管MN3的源极相连，且通过第二电阻R2接地；所述第二电流镜电路用于将第三NMOS管MN3的漏端电流镜像至镜像电流输出端；所述镜像电流输出端包括第二电流限信号输出端。
第一NMOS管MN1作为第一运放OP1的随源器，当第一运放OP1的正相输入端电压VREF1不低于反相输入端电压时，其反相输入端电压等于VREF1，即MN1源端电压为VREF1。当相配合的电流限设定电路外部GPIO信号为低电平0时，与GPIO信号输入端串联的第一电阻R1两端的压降为VREF1，因此可以在第一电阻R1上产生电流I0，I0的值为VREF1/R1；电流I0流经第一NMOS管MN1后，通过电流镜镜像至镜像电流电路的电流输出端，得到第一电流限基准Ilimit1。此时，使能电路3同样得到第一镜像电路的镜像电流I1，使能电路3中偏置电源通过设定好的偏置电源Vbisa，使得偏置电路Ibias小于电流I1。因此，当使能电路镜像有电流时，因为I1>Ibias，反相器INV1的输入端A点电压会被上拉至高电平，使得INV1的输出端使能信号Ven为低电平，此时第二电流限基准产生电路2不工作。因此，在将外部GPIO信号编程为低电平0时，得到电流限设定方案一：第一电流限基准产生电路产生第一电流限基准Ilimit1；第二电流限基准产生电路不工作。
当相配合的电流限设定电路外部GPIO信号为高电平1，且高电平大于VREF1一定幅度时，第一运放OP1此时作为比较器，由于反相输入端输入电压高于正相输入端输入电压，比较器输出低电平，使得第一NMOS管MN1关断，此时电流I0为0，得到第一电流限基准产生电路无电流输出，使能电路中，电流I1同样为0，A点电压被偏置电流源的电流Ibias下拉至低电位，使得反相器INV1的输出使能信号Ven为高，使能第二电流限基准Ilimit1，得到电流限设定方案二：第一电流限基准产生电路不工作；第二电流限基准产生电路产生第二电流限基准Ilimit2。
在电流限基准产生电路的电路结构基础上，只需要设置一个GIPO信号输入端和一个限流电阻（第一电阻R1），外部不需要包含任何形式的开关类结构，即可实现具有只需要根据一路电流限选通控制信号，产生不同电流限，且便于通过可编程得到的通用输入输出GPIO信号对预设好的多路电阻进行选通的功能。因此，本实用新型申请的电流限基准产生电路便于实现只需要根据一路电流限选通控制信号，就能产生不同电流限，且便于通过可编程得到的通用输入输出GPIO信号对预设好的多路电阻进行选通的功能。
作为本实用新型的一个实施例，所述偏置电流源电路包括第二NMOS管MN2，漏极与镜像电流电路的电流输出端相连，栅极接偏置电压Vbias，源极接地。偏置电流源MN2通过设定好的偏置电压Vbisa，使得偏置电流Ibias小于电流I1。
作为本实用新型的一个实施例，所述第一电流镜电路包括第一PMOS管MP1和第三PMOS管MP3；所述第一PMOS管MP1的源极接电源VDD，漏极与栅极短接且分别连接至第一NMOS管MN1的漏极和第三PMOS管MP3的栅极；所述第三PMOS管MP3的源极接电源VDD，漏极接第一电流限信号输出端。在本具体实施例中，镜像比例为1比1关系，即得到第一电流限基准Ilimit1=VREF1/R1。当GPIO为低电平0时，电流I0经第一NMOS管MN1后，通过电流镜MP1镜像至MP3，此时，可在MP3的漏端得到第一电流限基准。
作为本实用新型的一个实施例，所述镜像电流电路包括第二PMOS管MP2，源极接电源VDD，栅极接第一PMOS管MP1的栅极，漏极接镜像电流电路的电流输出端。在本具体实施例中，镜像比例为1比1关系。当GPIO为低电平0时，电流I0经第一NMOS管MN1后，通过电流镜MP1镜像至MP2，此时得到I1= I0。
作为本实用新型的一个实施例，所述第二电流镜电路包括第四PMOS管MP4和第五PMOS管MP5；所述第四PMOS管MP4的源极接电源VDD，漏极与栅极短接且分别连接至第三NMOS管MN3的漏极和第五PMOS管MP5的栅极；所述第五PMOS管MP5的源极接电源VDD，漏极接第二电流限信号输出端。在本具体实施例中，镜像比例为1比1关系。当接收到高电平使能信号时，第二电流限基准Ilimit2的产生电路4开始工作；第二运放OP2的正输入端电压VREF2不低于负输入端电压时，起钳位作用，使其负端电压等于VREF2，即MN3源端电压为VREF2。此时，第二电阻R2两端的压降为VREF2，流经R2的电流为：Ilimit2=VREF2/R2。
对于镜像电路并不局限于上述实施例中镜像电路结构和镜像比例。除上述电流镜结构外，如图3所示，电流镜采用cascode结构。电流镜的结构由MP10、MP11、MP20、MP21、MP30、MP31组成。MP11与MP10栅漏短接，MP21、MP31的栅极与MP11的栅极相连，MP20、MP30的栅极与MP10的栅极相连。MP11的漏极与MP10的源极相连，MP21的漏极与MP20的源极相连，MP31的漏极与MP30的源极相连。电流镜镜像的比例关系，由MP11、MP31、MP21的宽长比决定。如图4所示，电流镜为另一种形式的cascode结构。电流镜由MP100、MP110、MP200、MP210、MP300、MP310组成。MP110的栅极连到MP100的漏端，电阻R4一端接在MP100的漏极，MP100的栅极连在该电阻的另一端。MP210、MP310的栅极与MP110的栅极相连，MP200、MP300的栅极与MP100的栅极相连。MP110的漏极与MP100的源极相连，MP201的漏极与MP200的源极相连，MP310的漏极与MP300的源极相连。电流镜镜像的比例关系，由MP110、MP310、MP210的宽长比决定。本领域技术人员能够根据自己的需求进行灵活设置。
所述使能电路、第一电流限基准产生电路和第二电流限基准产生电路全部设置于芯片内；所述芯片为集成电路芯片。
如图5所示，一种电流限设定电路，与上述电流限基准产生电路相配合，包括第一电阻R1；所述第一电阻R1一端与GPIO信号控制端相连，另一端用于连接所述电流限选通控制信号输入端。
所述电流限设定电路设置于芯片外，电流限基准产生电路设置于芯片内；所述芯片为集成电路芯片。片外OUTSIDE部分，GPIO信号端为可编程的信号，可通过给出高电平或低电平来选择不同的电流限设定方案。片内INSIDE部分，根据GPIO信号的高点电平，产生不同的电流限基准。
下面通过将本实用新型与一种传统的电流限设定方案对比，进一步阐述本实用新型的益处与优势。
如图6所示，片外电流限设定部分5有2个GPIO信号控制端、2个限流电阻和2个作为开关用的MOS管。片内的电流限基准产生电路6包含一个钳位作用的运放OP3和源随器MN6，以及一对电流镜MP6和MP7。
运放OP3的正相输入端电压VREF3不低于反相输入端电压时，起钳位作用，使其反相电压等于VREF3，即MN6源端电压为VREF3。
当GPIO1为高，GPIO2为低时，MOS管MN4打开而MN5关断，此时片外部分选通R3所在支路，故流过MN6的电流为VREF3/R5，因此电流镜镜像得到的电流限基准为：Ilimit3= VREF3/R5；
当GPIO1为低，GPIO2为高时，MOS管MN4关断而MN5打开，此时片外部分选通R4所在支路，故流过MN6的电流为VREF3/R6，因此电流镜镜像得到的电流限基准为：Ilimit4= VREF3/R6。
由上述可见，传统的电流限设定方案也可以提供多种电流限基准，但在提供两种方案时片外部分需要两个GPIO信号控制端，两个限流电阻和两个作为开关管用的MOS管。与之对比，本实用新型所给出的结构，在提出两种电流限解决方案的同时，片外部分只需要一个限流电阻和一个GPIO信号控制端。在电路中，片外部分的开关管和过多GPIO端口会增加额外的设计成本。

Claims (8)

1.一种电流限基准产生电路，其特征在于：包括使能电路、第一电流限基准产生电路和第二电流限基准产生电路；所述使能电路为选通电流限基准方案的使能电路；
所述第一电流限基准产生电路包括第一电流镜电路、第一钳位电路、电流限选通控制信号输入端和第一电流限信号输出端；所述第一钳位电路包括第一运放OP1及第一NMOS管MN1；所述第一运放OP1的正相输入端接第一参考电压VREF1，反相输入端与第一NMOS管MN1的源极相连，且接至电流限选通控制信号输入端；所述第一电流镜电路用于将第一NMOS管MN1的漏端电流镜像至镜像电流输出端；所述镜像电流输出端包括第一电流限信号输出端；
所述使能电路包括镜像电流电路、偏置电流源电路和反相器；所述镜像电流电路与所述第一电流镜电路配合，得到第一镜像电路的镜像电流；所述偏置电流源电路与镜像电流电路的电流输出端相连，且接偏置电压，产生偏置电流；所述反相器输入端接镜像电流电路的电流输出端；
所述第二电流限基准产生电路包括电路使能端、第二电流镜电路、第二钳位电路和第二电流限信号输出端；所述电路使能端接所述反相器的输出端；所述第二钳位电路包括第二运放OP2及第三NMOS管MN3；所述第二运放OP2的正相输入端接第二参考电压VREF2，反相输入端与第三NMOS管MN3的源极相连，且通过第二电阻R2接地；所述第二电流镜电路用于将第三NMOS管MN3的漏端电流镜像至镜像电流输出端；所述镜像电流输出端包括第二电流限信号输出端。
2.根据权利要求1所述的电流限基准产生电路，其特征在于：所述偏置电流源电路包括第二NMOS管MN2，漏极与镜像电流电路的电流输出端相连，栅极接偏置电压Vbias，源极接地。
3.根据权利要求1所述的电流限基准产生电路，其特征在于：所述第一电流镜电路包括第一PMOS管MP1和第三PMOS管MP3；所述第一PMOS管MP1的源极接电源VDD，漏极与栅极短接且分别连接至第一NMOS管MN1的漏极和第三PMOS管MP3的栅极；所述第三PMOS管MP3的源极接电源VDD，漏极接第一电流限信号输出端。
4.根据权利要求1所述的电流限基准产生电路，其特征在于：所述镜像电流电路包括第二PMOS管MP2，源极接电源VDD，栅极接第一PMOS管MP1的栅极，漏极接镜像电流电路的电流输出端。
5.根据权利要求1所述的电流限基准产生电路，其特征在于：所述第二电流镜电路包括第四PMOS管MP4和第五PMOS管MP5；所述第四PMOS管MP4的源极接电源VDD，漏极与栅极短接且分别连接至第三NMOS管MN3的漏极和第五PMOS管MP5的栅极；所述第五PMOS管MP5的源极接电源VDD，漏极接第二电流限信号输出端。
6.根据权利要求1到5之一所述的电流限基准产生电路，其特征在于：所述使能电路、第一电流限基准产生电路和第二电流限基准产生电路全部设置于芯片内；所述芯片为集成电路芯片。
7.一种电流限设定电路，与上述电流限基准产生电路相配合，其特征在于：包括第一电阻R1；所述第一电阻R1一端与GPIO信号控制端相连，另一端用于连接所述电流限选通控制信号输入端。
8.根据权利要求7所述的电流限设定电路，其特征在于：所述电流限设定电路设置于芯片外，电流限基准产生电路设置于芯片内；所述芯片为集成电路芯片。
CN201820243088.3U 2018-02-11 2018-02-11 一种电流限基准产生电路及设定电路 Active CN207895341U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201820243088.3U CN207895341U (zh) 2018-02-11 2018-02-11 一种电流限基准产生电路及设定电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201820243088.3U CN207895341U (zh) 2018-02-11 2018-02-11 一种电流限基准产生电路及设定电路

Publications (1)

Publication Number Publication Date
CN207895341U true CN207895341U (zh) 2018-09-21

Family

ID=63544305

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201820243088.3U Active CN207895341U (zh) 2018-02-11 2018-02-11 一种电流限基准产生电路及设定电路

Country Status (1)

Country Link
CN (1) CN207895341U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108279733A (zh) * 2018-02-11 2018-07-13 成都英特格灵微电子技术有限公司 一种电流限基准产生电路及设定电路
CN112187237A (zh) * 2020-09-29 2021-01-05 西安博瑞集信电子科技有限公司 一种使能电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108279733A (zh) * 2018-02-11 2018-07-13 成都英特格灵微电子技术有限公司 一种电流限基准产生电路及设定电路
CN108279733B (zh) * 2018-02-11 2023-12-05 四川易冲科技有限公司 一种电流限基准产生电路及设定电路
CN112187237A (zh) * 2020-09-29 2021-01-05 西安博瑞集信电子科技有限公司 一种使能电路
CN112187237B (zh) * 2020-09-29 2021-12-21 西安博瑞集信电子科技有限公司 一种使能电路

Similar Documents

Publication Publication Date Title
CN107992156B (zh) 一种亚阈值低功耗无电阻式基准电路
CN104362585B (zh) 一种过温保护电路
CN207895341U (zh) 一种电流限基准产生电路及设定电路
CN107943182B (zh) 带隙基准源启动电路
CN206757446U (zh) 用于信号放大器的二阶补偿带隙基准电路
CN108427468A (zh) 一种低温漂快速瞬态响应高电源抑制比带隙基准电压源
CN106936304B (zh) 一种适用于推挽输出级ldo的电流限制电路
CN108279733A (zh) 一种电流限基准产生电路及设定电路
CN104020339B (zh) 一种可编程电流检测电路
CN107092297B (zh) 用于信号放大器的二阶补偿带隙基准电路
CN204361662U (zh) 一种过温保护电路
CN106712765A (zh) 一种基于cmos工艺的pecl发送器接口电路
CN206133348U (zh) 一种具有迟滞功能的低阈值使能电路
CN110166029A (zh) 一种迟滞比较器电路
CN107291145B (zh) 一种电流模最大值电路
CN207704303U (zh) 一种用于替代齐纳管的稳压电路
CN207603590U (zh) 一种比较器电路
CN100573401C (zh) 半导体器件
CN108563280A (zh) 一种提升电源抑制比的带隙基准源
CN213399341U (zh) 带隙基准电路以及集成电路
CN110119179B (zh) 应用于多高压源的浮动高压选择电路
CN108282158A (zh) 迟滞型比较器
JPS6041805A (ja) 電流切換回路
CN107861554B (zh) 基于抗辐照双极工艺用于宽电源范围的带隙基准启动电路及方法
CN206848852U (zh) 一种精确的por电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210415

Address after: No.1, floor 4, building 10, No.303, group 3, liangfengding village, Zhengxing Town, Tianfu New District, Chengdu, Sichuan 610000

Patentee after: Sichuan Yichong Technology Co.,Ltd.

Address before: 610000 South section of Tianfu Avenue, Tianfu New District, Chengdu City, Sichuan Province 2039 and 1609, 16th floor, Mei Haitang Center (Tianfu Chuangke)

Patentee before: CHENGDU INTERNATIONAL GREEN MICROELECTRONIC TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right