CN213399341U - 带隙基准电路以及集成电路 - Google Patents

Abstract

本申请提供一种带隙基准电路以及集成电路，电路包括：基准电压电路和反馈支路，反馈支路与基准电压电路连接，基准电压电路包括第一开关管组和第二开关管组，第一开关管组和第二开关管组为镜像开关管组，基准电压电路用于提供零温度系数的电压，第一开关管组和第二开关管组用于提供恒定电流，反馈支路通过向基准电压电路引入反馈信号而钳位第一开关管组和第二开关管组的电压，以抵消第一开关管组和第二开关管组中开关管的沟长调制效应，并且不增加电路工作电压。

Description

带隙基准电路以及集成电路

技术领域

本实用新型涉及微电子技术领域，尤其涉及一种带隙基准电路以及具有该带隙基准电路的集成电路。

背景技术

带隙基准(英文：Bandgap Voltage Reference)电路用于提供与温度无关的基准电压，通常情况下通过将具有正温度系数的电压与具有负温度系数的电压叠加得到。

如图1所示，常见的无运放带隙基准电路包括产生正温度系数电流的支路和产生负温度系数电压的支路。其中，镜像晶体管M1至M4、三极管Q1 和Q2、以及电阻R11构成提供正温度系数的电流的支路，电阻R12和晶体管Q3构成提供负温度系数的电压的支路。然而，在图1所示电路中，镜像晶体管M1至M4的沟长调制效应不同，导致镜像晶体管M1和M2两路的电流不同，使得镜像晶体管M3和M4的源极电压也不同，使得输出的基准电压存在偏差。如图2所示，通常在正温度系数的电压的支路中增加镜像晶体管M5至M8，镜像晶体管M5和M6用于钳位镜像晶体管M1和M2的电压，保证镜像晶体管M1和M2的漏极电压相同，抵消镜像晶体管M1和M2的沟长调制效应。镜像晶体管M7和M8用于钳位镜像晶体管M3和M4的电压，保证镜像晶体管M3和M4的源极电压相同，抵消镜像晶体管M3和M4的沟长调制效应。

然而，图2所示的电路结构中，需要更高的电源电压以供电路正常工作。

实用新型内容

本申请提供一种带隙基准电路以及集成电路，旨在抵消镜像晶体管的沟长调制效应，所需电源电压幅值与图1所示的带隙基准电路相同，不需要增加电源电压的幅值。

第一方面，本申请提供一种带隙基准电路，包括：

用于提供零温度系数的电压的基准电压电路，其中，基准电压电路包括第一开关管组(Z1)和第二开关管组(Z2)，第一开关管组(Z1)和第二开关管组(Z2)为镜像晶体管组；以及

通过向基准电压电路引入反馈信号而钳位第一开关管组(Z1)和第二开关管组(Z2)的电压反馈支路(20)，反馈支路(20)与基准电压电路连接。

可选地，第一开关管组(Z1)包括第一开关管(T1)和第二开关管(T2)；

第一开关管(T1)的第二端与第二开关管(T2)的第一端连接；

反馈支路(20)与第二开关管(T2)的第一端连接，反馈支路(20)还与第二开关管(T2)的控制端连接。

可选地，第二开关管组(Z2)包括第三开关管(T3)和第四开关管(T4)；

第三开关管(T3)的第二端与第四开关管(T4)的第一端连接；

第三开关管(T3)的第二端和控制端短接，第三开关管(T3)的控制端与第一开关管(T1)的控制端连接；

第二开关管(T2)的控制端与第四开关管(T4)的控制端连接。

可选地，反馈支路(20)包括：第七开关管(T7)、第八开关管(T8) 以及第九开关管(T9)；

其中，第七开关管(T7)的第二端与第八开关管(T8)的第一端连接，第八开关管(T8)的第二端与第九开关管(T9)的第一端连接；

第七开关管(T7)的控制端与第二开关管(T2)的第一端连接，第八开关管(T8)的第一端与第二开关管(T2)的控制端连接；

第八开关管(T8)的第一端与控制端短接，第九开关管(T9)的第二端与控制端短接。

可选地，反馈支路(20)还包括：第一电阻(R1)，第一电阻(R1)与第九开关管(T9)并联。

可选地，基准电压电路包括：基准电流电路(101)和输出电路(102)；

其中，基准电流电路(101)与输出电路(102)连接。

可选地，基准电流电路(101)包括：正温度系数电流支路(1011)和负温度系数电流支路(1012)；

其中，正温度系数电流支路(1011)包括并联连接的第一电流支路(1013) 和第二电流支路(1014)；

第一电流支路(1013)包括第五开关管(T5)，第五开关管(T5)与第一开关管组(Z1)串联连接；

第二电流支路包括第三开关管组(Z3)和第六电阻(R6)，第三开关管组(Z3)包括多个并联连接的第六开关管(T6)，第二开关管组(Z2)、第六电阻(R6)和第三开关管组(Z3)依次串联连接；

其中，负温度系数电流支路(1012)包括第二电阻(R2)和第三电阻(R3)；

其中，第二电阻(R2)的一端与第二开关管(T2)的第二端连接，第二电阻(R2)的另一端接地，第三电阻(R3)的一端与第四开关管(T4)连接，第三电阻(R3)的另一端与接地。

可选地，输出电路包括第十开关管(T10)和第四电阻(R4)；

其中，第十开关管(T10)的第一端与电源连接，第十开关管(T10)的控制端与第二开关管(T2)的第一端连接，第十开关管(T10)的第二端与第四电阻(R4)的一端连接，第四电阻(R4)的另一端接地。

可选地，基准电流电路包括：负温度系数电流支路；

负温度系数电流支路包括第十一开关管(T11)，所述第十一开关管(T11) 的控制端与第二端短接并接地。

可选地，输出电路包括第五电阻(R5)和第十二开关管(T12)；

其中，第十二开关管(T12)的第一端与电源连接，第十二开关管(T12) 的控制端与第二开关管(T2)的第一端连接，第十二开关管(T12)的第二端与第五电阻(R5)的一端连接，第五电阻(R5)的另一端与第十一开关管 (T11)的第一端连接。

第二方面，本申请提供一种集成电路，包括第一方面及可选方案所涉及的带隙基准电路。

本申请提供一种带隙基准电路以及集成电路，包括：基准电压电路和反馈支路，基准电压电路包括呈镜像布置的第一开关管组和第二开关管组，基准电压电路用于提供带隙基准电压，反馈支路通过向基准电压电路引入反馈信号而钳位第一开关管组和第二开关管组的电压，以抵消第一开关管组和第二开关管组中开关管的沟长调制效应，保证镜像开关管的电压相同，通过引入反馈方式钳位开关电压，相较于通过在开关管组中串联开关管的方式，无需增加电路的电源电压，扩大电路使用范围。相交于有运放元件的带隙基准电路，本方案没有使用运放元件，成本更低。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种带隙基准电压电路的结构示意图；

图2为现有技术提供的另一种带隙基准电压电路的结构示意图；

图3为本申请一实施例提供的带隙基准电压电路的结构示意图；

图4为本申请另一实施例提供的带隙基准电压电路的部分结构示意图；

图5为本申请另一实施例提供的带隙基准电压电路的结构示意图；

图6为本申请另一实施例提供的带隙基准电压电路的结构示意图；

图7为本申请另一实施例提供的带隙基准电压电路的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

带隙基准(英文：Bandgap Voltage Reference)电路用于提供与温度无关的基准电压，通常情况下通过将具有正温度系数的电压与具有负温度系数的电压叠加得到。

如图1所示，常见的带隙基准电路包括正温度系数的电压支路、负温度系数的电压支路以及输出支路。

正温度系数的电压支路包括晶体管M1至M4、多个三极管Q1和一个三极管Q2以及电阻R11。晶体管M1的漏极与晶体管M3的漏极连接，晶体管 M2的漏极与晶体管M4的漏极连接。晶体管M1的栅极和晶体管M2的栅极连接后与晶体管M1的漏极连接。晶体管M3的栅极和晶体管M4的栅极连接后与晶体管M4的漏极连接。晶体管M1和晶体管M2为镜像晶体管，晶体管 M3和晶体管M4也为镜像晶体管。每个三极管Q1的集电极相互连接，每个三极管Q1的基极相互连接，且三极管Q1的集电极和基极短接，每个三极管 Q1的发射极相互连接后，与电阻R11的一端连接，电阻R11的另一端连接晶体管M3的源极。

负温度系数的电压支路又包括电阻R12和三极管Q3，三极管Q3的集电极和基极短接，三极管Q3的发射极和电阻R12的一端连接。

输出支路包括晶体管M7，晶体管M7用于将正温度系数的电压和负温度系数的电压叠加后输出带隙基准电压。

图1所示的带隙基准电路的工作原理为：

在正温度系数的电压支路中，三极管Q1的个数是Q2的N倍，从而使流过电阻R11的电流为：

其中，T表示绝对温度，k是玻尔兹曼常数，q是电子电荷电量，且k和 q均为正值，ΔVbe表示三极管Q1和Q三极管2的基极和发射极之间电压Vbe 的电压差，ΔVbe为正温度系数的电压，R11表示电阻的阻值。

在负温度系数的电压支路中，三极管Q3的基极和发射极之间电压Vbe为负温度系数的电压。

晶体管M9镜像晶体管M1和M2的电流，也就是晶体管M9中流过电流与晶体管M1中流过电流相同，经过电阻R12和开关管Q3，从而得到输出电压Vbg为：

其中，Vbe为负温度系数电压，通过调整R12与R11的比例，可以使Vbg 为零温度系数的电压。

图1所示电路的优点是结构简单并且工作电压低。然而，镜像晶体管M1 至M4的沟长调制效应不相同，导致镜像晶体管M1和M2两路的电流不同，会使输出的基准电压Vbg的温度系数大，即电压容易受到温度影响，同时基准电压Vbg的大小会随着电源电压发生变化。

为了抵消晶体管的沟长调制效应，如图2所示，通常在正温度系数的电压的支路中增加镜像晶体管M5至M8，其中，镜像晶体管M5和M6用于钳位镜像晶体管M1和M2的漏极电压，以保证镜像晶体管M1和M2的漏极电压相同，抵消镜像晶体管M1和M2的沟长调制效应。同理，镜像晶体管M7 和M8用于钳位镜像晶体管M3和M4的漏极电压，以保证镜像晶体管M3和 M4的漏极电压相同，抵消镜像晶体管M3和M4的沟长调制效应。

与图1所示电路相比较，图2所示的电路结构中，由于在晶体管M1至 M4所在支路上串联晶体管M5至M8，使得供电路正常工作电源电压VDD 更大。

本申请提供一种带隙基准电路以及集成电路，旨在提供一种能够抵消晶体管沟长调制效应且工作电压低的无运放带隙基准电路。本申请的实用新型构思是：通过引入反馈的方式钳位晶体管的电压，以实现抵消晶体管的沟长调制效应对晶体管电压的影响。

本申请提供的带隙基准电路可以应用于集成电路中，为集成电路提供带隙基准电压。带隙基准电压保持恒定，不随温度变化而变化。

如图3所示，本申请一实施例提供带隙基准电路100包括基准电压电路 10和反馈支路20。

其中，基准电压电路10包括第一开关管组Z1和第二开关管组Z2，第一开关管组Z1和第二开关管组Z2为镜像晶体管组，也就是第一开关管组Z1 和第二开关管组Z2的结构相同，且第一开关管组Z1和第二开关管组Z2中对应开关管所流过电流相同，第一开关管组Z1和第二开关管组Z2中对应开关管各端的电压相同。其中，从两个方面说明第一开关管组Z1和第二开关管组Z2的结构相同。第一方面是指两个开关管组中相对应的开关管结构相同，第二方面是指两个开关管组中相对应的开关管的各端连接关系相同。

其中，反馈支路20与基准电压电路10连接，基准电压电路10用于提供零温度系数的电压，第一开关管组Z1和第二开关管组Z2均用于提供恒定电流，反馈支路20通过向基准电压电路10引入反馈信号而钳位第一开关管组 Z1和第二开关管组Z2的电压。

下面描述带隙基准电路的工作原理：基准电压电路向外输出零温度系数的电压，第一开关管组Z1和第二开关管组Z2中开关管出现不同程度的沟长调制效应，也就是两个开关管组中开关管的电流不同，使得第一开关管组Z1 和第二开关管组Z2中对应开关管两端的电压不相同，反馈支路20通过向基准电压电路10引入反馈信号而钳位第一开关管组Z1和第二开关管组Z2的电压，使得第一开关管组Z1和第二开关管组Z2中对应开关管两端的电压保持相同，进而使得基准电压电路10的输出电压的大小不发生变化，且该基准电压电路10的输出电压仍为零温度系数的电压，也就是不随着温度变化而变化。

在本申请实施例提供的带隙基准电路中，通过由反馈支路引入反馈信号钳位开关管电压，抵消开关管的沟长调制效应，使得基准电压电路输出电压保持为零温度系数电压，通过反馈信号的方式消除开关管的沟长调制效应，相较于图2所示带隙基准电路，本申请中带隙基准电路所需电源电压幅值与图1所示的带隙基准电路相同，所适用集成电路更多，进而扩大电路使用范围。

本申请另一实施例提供带隙基准电路包括基准电压电路和反馈支路。

如图4所示，基准电压电路包括第一开关管组Z1和第二开关管组Z2。第一开关管组Z1包括第一开关管T1和第二开关管T2。第二开关管组Z2包括第三开关管T3和第四开关管T4。

每个开关管设有第一端、第二端以及控制端，开关管工作时，通过控制端控制从第一端流至第二端的电流。

第一开关管T1与第三开关管T3为镜像晶体管，第二开关管T2与第四开关管T4为镜像晶体管，镜像晶体管就是指两个晶体管的结构相同，两个晶体管的连接方式也相同，两个晶体管中流过的电流和各端电压也相同。

第一开关管T1的第二端与第二开关管T2的第一端连接，也就是第一开关管T1与第二开关管T2的串联。第三开关管T3的第二端与第四开关管T4 的第一端连接，也就是第三开关管T3与第四开关管T4的串联。

第三开关管T3的控制端与第一开关管T1的控制端连接，通过将第三开关管T3的第二端和控制端短接，以钳位第三开关管T3的电压。反馈支路用于20根据第二开关管T2的第一端的输出信号形成反馈信号，并向第二开关管T2的控制端引入反馈信号，以钳位第二开关管T2的电压。又第二开关管 T2的控制端与第四开关管T4的控制端连接，进而钳位第四开关管T4的电压。

下面描述带隙基准电路的工作原理：基准电压电路向外输出零温度系数的电压时，第一开关管T1至第四开关管T4出现不同程度的沟长调制效应，使得第一开关管T1和第二开关管T2所在支路中电流与第一开关管T3和第二开关管T4所在支路不同，第二开关管T2的第一端和第四开关管T4的第一端电压不相同。

通过反馈支路引入反馈信号，以钳位第二开关管T2的电压。又第二开关管T2与第四开关管T4为镜像开关管，第二开关管T2的控制端与第四开关管T4的控制端连接，进而钳位第四开关管T4的电压。第一开关管T1与第二开关管T2的串联，进而可以钳位第一开关管T1的电压。第三开关管T3 的第二端和控制端短接，第三开关管T3等于开关管导通后电压，第三开关管 T3的电压也保持不变。

在本申请实施例提供的带隙基准电路中，通过向第二开关管中引入反馈电流，实现第一开关管、第二开关管和第四开关管的电压钳位，又第三开关管短接，两端电压保持不变，进而实现所有开关管电压的钳位，抵消开关管的沟长调制效应，使得基准电压电路输出电压保持为零温度系数电压，并且通过反馈信号的方式可以实现不增加电路的工作电压。

如图5所示，本申请另一实施例提供带隙基准电路包括基准电压电路和反馈支路20。

下面介绍基准电压电路，基准电压电路包括基准电流电路101和输出电路102。基准电流电路101与输出电路102连接，基准电流电路101用于提供零温度系数的电流，输出电路102用于将零温度系数的电流转换为零温度系数的电压输出。

其中，基准电流电路101包括：第一开关管组Z1、第二开关管组Z2、正温度系数电流支路1011和负温度系数电流支路1012。第一开关管组Z1和第二开关管组Z2均同正温度系数电流支路1011的输入端连接，正温度系数电流支路1011的输出端与输出电路101的第一输入端连接，负温度系数电流支路103的输出端与输出电路101的第二输入端连接。

第一开关管组Z1和第二开关管组Z2用于为正温度系数电流支路1011 提供恒定电流。正温度系数电流支路1011用于提供正温度系数的电流，负温度系数电流支路1012用于提供负温度系数的电流，输出电路102用于将正温度系数的电流和负温度系数的电流叠加得到零温度系数的电流后，将零温度系数的电流转换为零温度系数的电压输出。

其中，正温度系数电流支路1011又包括第一电流支路1013和第二电流支路1014，第一电流支路1013和第二电流支路1014并联连接。第一电流支路1013又包括第五开关管T5，第五开关管T5与第一开关管组Z1串联连接，也就是第五开关管T5的第一端与第二开关管T2的第二端连接。第一开关管 T2的第二端与第二开关管T2的第一端连接，第一开关管T1的第一端连接电源VDD，第五开关管T5的控制端与第二端短接并且接地。

第二电流支路1012又包括第三开关管组Z3和第六电阻R6。第三开关管组Z3包括多个并联的第六开关管T6。也就是每个第六开关管T6的第一端相互连接，每个第六开关管T6的第二端相互连接，每个第六开关管T6的控制端相互连接。第六开关管T6的控制端与第二端短接。第三开关管组Z3通过第六电阻R6与第二开关管组Z2串联连接。也就是第四开关管T4的第二端通过第六电阻R6与第六开关管T6的第一端连接。第三开关管T3的第二端与第四开关管T4的第一端连接，第三开关管T3的第一端连接电源VDD。

其中，负温度系数电流支路1012又包括第二电阻R2和第三电阻R3，第二电阻R3与第五开关管T2的第二端连接，第二电阻R2的另一端接地。第三电阻R3的一端与第四开关管T4的第二端连接，第三电阻R3的另一端接地。

其中，输出电路102又包括第十开关管T10和第四电阻R4。第十开关管 T10的第一端与电源VDD连接，第十开关管T10的控制端与第二开关管T2 的第一端连接，第十开关管T10的第二端与第四电阻R4的一端连接，第四电阻R4另一端连接。

下面分析基准电压电路提供带隙基准电压的原理：

第一开关管T1与第三开关管T3为镜像晶体管，第二开关管T2与第四开关管T4也为镜像晶体管。第三开关管组Z3包括多个并联的第六开关管T6。则第六电阻R6中电流满足公式(1)。也就是第六电阻R6中电流为正温系数的电流。

第二电阻R2两端电压为第五开关管T5两端电压，故第二电阻R2中流过电流为：

其中，Vbe表示第五开关管T5两端电压，R2表示第二电阻的阻值，第五开关管T5两端电压Vbe为负温度系数的电压。

又第二电阻R2和第三电阻R3阻值相同，第三电阻R3电流也符合公式 (3)。由公式(3)可知，第二电阻R2和第三电阻R3电流为负温度系数的电流。

因此，流过第一开关管T1的电流为：

其中，Vbe为负温度系数电压，ΔVbe为正温度系数电压，通过调整R2与 R6的比例，可以使Ibg为零温度系数的电流。

第十开关管T10和第一开关管T1构成镜像开关管，第十开关管T10镜像第一开关管T1中电流，也就是第十开关管T10电流等于第一开关管T1中电流，经过第四电阻R4后，输出电路的输出电压为：

由于Ibg为零温度系数的电流，Vbg为零温度系数的电压。

另外，通过调整第四电阻R4的阻值可以调整输出带隙基准电压的幅值，进而可以输出幅值更低的带隙基准电压。

下面介绍反馈支路20，反馈支路20包括：第七开关管T7、第八开关管 T8以及第九开关管T9。

其中，第七开关管T7的第二端与第八开关管T8的第一端连接，第八开关管T8的第二端与第九开关管T9的第一端连接，第七开关管T7的第一端与电源VDD连接，第九开关管T9的第二端接地，以实现第七开关管T7、第八开关管T8以及第九开关管T9的串联。

第七开关管T7的控制端与第二开关管T2的第一端连接，以根据第二开关管T2的第一端的输出信号形成反馈信号。第八开关管T8的第一端与控制端短接，第九开关管T9的第二端与控制端短接，以使反馈支路20的结构同第一电流支路1013、负温度系数电流支路1012和第一开关管组Z1构成电路结构相似，又第八开关管T8的第一端与第二开关管T2的控制端连接，用于向基准电压电路引入反馈信号，以实现对第二开关管T2的电压钳位。

下面分析反馈支路20通过引入反馈信号实现电压钳位的原理：

第八开关管T8和第二开关管T2、第四开关管T4的尺寸一致，且第八开关管T8的控制端与第一端短接。第七开关管T7和第三开关管T3、第一开关管T1的尺寸一致。又第九开关管T9的第二端与控制端短接，使得反馈支路与第一电流支路1013、负温度系数电流支路1012以及第一开关管组Z1构成结构相似，第七开关管T7和第三开关管T3构成镜像开关管，第七开关管T7 的电流与第三开关管T3电流一样，从而保证第七开关管T7和第三开关管T3的两端电压相同，又第七开关管T7的控制端与第二开关管T2的第一端连接，又第七开关管T7的第二端与第二开关管T2的控制端连接，形成回路，从而保证第一开关管T1和第三开关管T3的第二端电压完全一致，使第一开关管 T1和第三开关管T3的沟长调制效应完全抵消，确保第一开关管T1和第三开关管T3的电流完全一致。又第二开关管T2的第一端电压等同第一开关管T1 的第二端电压，第四开关管T4的第一端电压等同第三开关管T3的第二端电压，流过第二开关管T2和第四开关管T4的电流相同，第二开关管T2的第二端电压与第四开关管T4的第二端电压也相同，第二开关管T2和第四开关管T4的沟长调制效应也被抵消。

优选地，第一开关管T1、第三开关管T3以及第七开关管T7为P型场效应晶体管，第二开关管T2、第四开关管T4以及第八开关管T8为N型场效应晶体管，第五开关管T5、第六开关管T6以及第九开关管T9为三级管。当开关管为P型场效应晶体管时，开关管的第一端为场效应晶体管的源极，开关管的第二端为场效应晶体管的漏极，开关管的控制端为晶体管的栅极。当开关管为N型场效应晶体管时，开关管的第一端为场效应晶体管的漏极，开关管的第二端为场效应晶体管的源极，开关管的控制端为晶体管的栅极。当开关管为三极管时，开关管的第一端为三极管的发射极，开关管的第二端为三极管的集电极，开关管的控制端为三极管的基极。通过使反馈支路与第一电流支路1013、负温度系数电流支路1012以及第一开关管组Z1构成的结构相似，以实现晶体管电压钳位。

优选地，如图6所示，反馈支路还包括：第一电阻R1，第一电阻R1与第九开关管T9并联。以实现反馈支路与第一电流直流1013、负温度系数电流支路1012以及第一开关管组Z1构成的支路结构相同，第二开关管T2的第一端输出信号经过反馈支路后被引入第二开关管T2的控制端，进一步提高晶体管电压钳位电压的准确度，以抵消开关管的沟长调制效应。

在本申请实施例提供的带隙基准电路中，通过使反馈支路与第一电流支路、负温度系数电流支路以及第一开关管组构成的支路相似或者相同，以实现对第一开关管组和第二开关管组中电压钳位，保证基准电压电路输出电压为零温度系数的电压。且通过反馈信号的方式不增加电路的工作电压。

如图7所示，本申请另一实施例提供的带隙基准电路包括基准电压电路和反馈支路20。

基准电压电路包括基准电流电路和输出电路。基准电流电路又包括正温度系数电流支路1011和负温度系数电流支路1012。基准电流电路和输出电路102的作用、正温度系数电流支路1011和负温度系数电流支路1012的用作同图4所示实施例相同，此处不再赘述。

另外，正温度系数电流支路1011的电路结构与图4所示实施例中正温度系数电流支路1011的电路结构相似，此处不再赘述。

下面介绍负温度系数电流支路1012的电路结构以及输出电路102的电路结构。负温度系数电流支路又包括第十一开关管T11。其中，第十一开关管 T11的控制端与第二端短接并接地。第十一开关管T11两端的电压为负温度系数的电压。

输出电路又包括第五电阻R5和第十二开关管T12，第十二开关管T12 的第一端与电源VDD连接，第十二开关管T12的控制端与第二开关管T2的第一端连接，第十二开关管T12的第二端与第五电阻R5的一端连接，第五电阻R5的另一端与第十一开关管T11的第一端连接。

第十二开关管T12镜像第一开关管T2中电流，也就是第十二开关管T12 中电流与第一开关管T1中电流相同，经过第五电阻R5和第十一开关管T11，从而输出零温度系数的电压。

反馈支路由依次串联的第七开关管T7、第八开关管T8以及第九开关管 T9构成，反馈支路20与第一电流支路1013和第一开关管组Z1构成电路的结构相同，第二开关管T2的第一端输出信号经过反馈支路后被引入第二开关管T2的控制端，进一步提高晶体管电压钳位电压的准确度，以抵消开关管的沟长调制效应。

在本申请实施例提供的带隙基准电路中，通过引入反馈信号方式实现对第一开关管组和第二开关管组中电压钳位，保证基准电压电路输出电压为零温度系数的电压，并且不增加电路的工作电压。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成。前述的程序可以存储于一计算机可读取存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (11)

1.一种带隙基准电路，其特征在于，包括：

用于提供零温度系数的电压的基准电压电路，其中，所述基准电压电路包括第一开关管组(Z1)和第二开关管组(Z2)，所述第一开关管组(Z1)和所述第二开关管组(Z2)为镜像晶体管组；以及

通过向所述基准电压电路引入反馈信号而钳位所述第一开关管组(Z1)和所述第二开关管组(Z2)的电压的反馈支路(20)，所述反馈支路(20)与所述基准电压电路连接。

2.根据权利要求1所述的带隙基准电路，其特征在于，所述第一开关管组(Z1)包括第一开关管(T1)和第二开关管(T2)；

所述第一开关管(T1)的第二端与所述第二开关管(T2)的第一端连接；

所述反馈支路(20)与所述第二开关管(T2)的第一端连接，所述反馈支路(20)还与所述第二开关管(T2)的控制端连接。

3.根据权利要求2所述的带隙基准电路，其特征在于，所述第二开关管组(Z2)包括第三开关管(T3)和第四开关管(T4)；

所述第三开关管(T3)的第二端与所述第四开关管(T4)的第一端连接；

所述第三开关管(T3)的第二端和控制端短接，所述第三开关管(T3)的控制端与所述第一开关管(T1)的控制端连接；

所述第二开关管(T2)的控制端与所述第四开关管(T4)的控制端连接。

4.根据权利要求3所述的带隙基准电路，其特征在于，所述反馈支路(20)包括：第七开关管(T7)、第八开关管(T8)以及第九开关管(T9)；

其中，所述第七开关管(T7)的第二端与所述第八开关管(T8)的第一端连接，所述第八开关管(T8)的第二端与所述第九开关管(T9)的第一端连接；

所述第七开关管(T7)的控制端与所述第二开关管(T2)的第一端连接，所述第八开关管(T8)的第一端与所述第二开关管(T2)的控制端连接；

所述第八开关管(T8)的第一端与控制端短接，所述第九开关管(T9)的第二端与控制端短接。

5.根据权利要求4所述的带隙基准电路，其特征在于，所述反馈支路(20)还包括：第一电阻(R1)，所述第一电阻(R1)与所述第九开关管(T9)并联。

6.根据权利要求1至5中任意一项所述的带隙基准电路，其特征在于，所述基准电压电路包括：基准电流电路(101)和输出电路(102)；

其中，所述基准电流电路(101)与所述输出电路(102)连接。

7.根据权利要求6所述的带隙基准电路，其特征在于，所述基准电流电路(101)还包括：正温度系数电流支路(1011)和负温度系数电流支路(1012)；

其中，所述正温度系数电流支路(1011)包括并联连接的第一电流支路(1013)和第二电流支路(1014)，

所述第一电流支路(1013)包括第五开关管(T5)，所述第五开关管(T5)与所述第一开关管组(Z1)串联连接，

所述第二电流支路(1014)包括第三开关管组(Z3)和第六电阻(R6)，所述第三开关管组(Z3)包括多个并联连接的第六开关管(T6)，所述第二开关管组(Z2)、所述第六电阻(R6)和第三开关管组(Z3)依次串联连接；

其中，所述负温度系数电流支路(1012)包括第二电阻(R2)和第三电阻(R3)；

其中，所述第二电阻(R2)的一端与第二开关管(T2)的第二端连接，所述第二电阻(R2)的另一端接地，所述第三电阻(R3)的一端与第四开关管(T4)连接，所述第三电阻(R3)的另一端与接地。

8.根据权利要求7所述的带隙基准电路，其特征在于，所述输出电路包括第十开关管(T10)和第四电阻(R4)；

其中，所述第十开关管(T10)的第一端与电源连接，所述第十开关管(T10)的控制端与所述第二开关管(T2)的第一端连接，所述第十开关管(T10)的第二端与所述第四电阻(R4)的一端连接，所述第四电阻(R4)的另一端接地。

9.根据权利要求6所述的带隙基准电路，其特征在于，所述基准电流电路包括：负温度系数电流支路；

所述负温度系数电流支路包括第十一开关管(T11)，所述第十一开关管(T11)的控制端与第二端短接并接地。

10.根据权利要求9所述的带隙基准电路，其特征在于，所述输出电路包括第五电阻(R5)和第十二开关管(T12)；

其中，所述第十二开关管(T12)的第一端与电源连接，所述第十二开关管(T12)的控制端与第二开关管(T2)的第一端连接，所述第十二开关管(T12)的第二端与所述第五电阻(R5)的一端连接，所述第五电阻(R5)的另二端与所述第十一开关管(T11)的第一端连接。

11.一种集成电路，其特征在于，包括如权利要求1至10中任意一项所述的带隙基准电路。

Images