CN109546981B - 差分输入电路及放大电路、显示装置 - Google Patents

差分输入电路及放大电路、显示装置 Download PDF

Info

Publication number
CN109546981B
CN109546981B CN201811409497.7A CN201811409497A CN109546981B CN 109546981 B CN109546981 B CN 109546981B CN 201811409497 A CN201811409497 A CN 201811409497A CN 109546981 B CN109546981 B CN 109546981B
Authority
CN
China
Prior art keywords
transistor
signal
differential
differential input
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811409497.7A
Other languages
English (en)
Other versions
CN109546981A (zh
Inventor
王糖祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811409497.7A priority Critical patent/CN109546981B/zh
Publication of CN109546981A publication Critical patent/CN109546981A/zh
Priority to PCT/CN2019/117509 priority patent/WO2020103725A1/zh
Priority to US16/771,289 priority patent/US11005428B2/en
Application granted granted Critical
Publication of CN109546981B publication Critical patent/CN109546981B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45197—Pl types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/4521—Complementary long tailed pairs having parallel inputs and being supplied in parallel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45542—Indexing scheme relating to differential amplifiers the IC comprising bias stabilisation means, e.g. DC level stabilisation, and temperature coefficient dependent control, e.g. by DC level shifting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

本公开是关于一种差分输入电路及放大电路、显示装置，所述差分输入电路包括：第一电源模块、第二电源模块、第一分流模块、第二分流模块、第一输出模块和第二输出模块；通过第一偏置信号控制第一电源模块输出第一信号、第二信号和第三信号，第二电源模块接收第一信号，并输出第四信号和第五信号，通过差分输入信号控制第一分流模块、第二分流模块、第一输出模块和第二输出模块，使得在差分输入信号变化时，实现差分输入电路跨导恒定，并且由于第一分流模块、第二分流模块、第一输出模块和第二输出模块均由差分输入信号控制，控制信号少，使得电路控制简单，易实现，简化了制作工艺，节约成本。

Description

差分输入电路及放大电路、显示装置
技术领域
本公开涉及模拟电路技术领域，具体而言，涉及一种差分输入电路及放大电路、显示装置。
背景技术
随着技术的发展和进步，在模拟电路中放大器的应用越来越广泛，在轨到轨放大器中，差分输入电路的跨导与差分输入电压相关，若跨导随差分输入电压的变化过大则会造成输出失真，因此需要保证跨导在共模输入电压范围值内保持恒定。
目前，跨导恒定的差分输入电路中采用了大量的晶体管，大量的晶体管需要采用不同的控制信号控制，为了保证输出电流的精度，对晶体管的控制信号的精度要求较高，大量的高精度的控制信号在电路中较难产生，导致电路控制难度大，制造工艺复杂。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种差分输入电路及放大电路、显示装置。
根据本公开的第一方面，提供一种差分输入电路，所述差分输入电路包括：
第一电源模块，用于在第一偏置信号的控制下输出第一信号、第二信号和第三信号，所述第三信号被传输至第一节点；
第二电源模块，和所述第一电源模块连接，接收所述第一信号，并输出第四信号和第五信号，所述第五信号被传输至第二节点；
第一分流模块，连接第四信号输出端、差分输入信号端和第一节点，用于在差分输入信号控制下将第四信号传输至第一节点；
第二分流模块，连接第二信号输出端、差分输入信号端和第二节点，用于在差分输入信号控制下将第二信号传输至第二节点；
第一输出模块，连接差分输入信号端、第一节点和第一输出端，用于在差分输入信号控制下输出输出信号；
第二输出模块，连接差分输入信号端，第二节点和第二输出端，用于在差分输入信号控制下输出输出信号。
根据本公开的一实施方式，所述第一电源模块包括：
第一晶体管，第一端连接第一电源端，控制端连接第一偏置信号端，第二端连接第二电源模块；
第二晶体管，第一端连接第一电源端，控制端连接第一偏置信号端，第二端连接第二分流模块；
第三晶体管，第一端连接第一电源端，控制端连接第一偏置信号端，第二端连接第一输出模块。
根据本公开的一实施方式，所述第一晶体管、第二晶体管和第三晶体管的深宽比的比值为4:3:4。
根据本公开的一实施方式，所述第二电源模块包括：
第四晶体管，第一端和控制端连接第一信号输出端，第二端连接第二电源端；
第五晶体管，第一端连接第一分流模块，控制端连接第一信号端，第二端连接第二电源端；
第六晶体管，第一端连接第二输出模块，控制端连接第一信号端，第二端连接第二电源端。
根据本公开的一实施方式，所述第四晶体管、第五晶体管和第六晶体管的深宽比的比值为4:3:4。
根据本公开的一实施方式，所述差分输入信号包括第一子差分信号和第二子差分信号；
所述第一输出模块包括：
第一差分晶体管对，包括：
第七晶体管，第一端连接于所述第一节点，控制端连接第一子差分信号，第二端连接第一差分输出端；
第八晶体管，第一端连接于所述第一节点，控制端连接第二子差分信号，第二端连接第二差分输出端；
所述第二输出模块包括：
第二差分晶体管对，包括：
第九晶体管，第一端连接于所述第二节点，控制端连接第一子差分信号，第二端连接第三差分输出端；
第十晶体管，第一端连接于所述第二节点，控制端连接第二子差分信号，第二端连接第四差分输出端。
根据本公开的一实施方式，所述第一分流模块，包括
第三差分晶体管对，包括：
第十一晶体管，第一端连接第四信号输出端，控制端连接第一子差分信号，第二端连接第一节点；
第十二晶体管，第一端连接第四信号输出端，控制端连接第二子差分信号，第二端连接第一节点；
所述第二分流模块，包括
第四差分晶体管对，包括：
第十三晶体管，第一端连接第二信号输出端，控制端连接第一子差分信号，第二端连接第二节点；
第十四晶体管，第一端连接第二信号输出端，控制端连接第二子差分信号，第二端连接第二节点。
根据本公开的一实施方式，所述第七晶体管、第八晶体管、第十三晶体管和第十四晶体管为P型金属氧化物半导体场效应晶体管，所述第九晶体管、第十晶体管、第十一晶体管和第十二晶体管为N型金属氧化物半导体场效应晶体管；
或者所述第七晶体管、第八晶体管、第十三晶体管和第十四晶体管为N型金属氧化物半导体场效应晶体管，所述第九晶体管、第十晶体管、第十一晶体管和第十二晶体管为P型金属氧化物半导体场效应晶体管。
根据本公开的第二方面，提供一种放大电路，包括上述的差分输入电路。
根据本公开的第三方面，提供一种显示装置，包括上述的放大电路。
本公开提供的差分输入电路，通过第一偏置信号控制第一电源模块输出第一信号、第二信号和第三信号，第二电源模块接收第一信号，并输出第四信号和第五信号，通过差分输入信号控制第一分流模块、第二分流模块、第一输出模块和第二输出模块，使得在差分输入信号变化时，实现差分输入电路跨导恒定，并且由于第一分流模块、第二分流模块、第一输出模块和第二输出模块均由差分输入信号控制，控制信号少，使得电路控制简单，易实现，简化了制作工艺，节约成本。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
通过参照附图来详细描述其示例实施例，本公开的上述和其它特征及优点将变得更加明显。
图1为相关技术提供的一种跨导恒定的差分输出电路的示意图；
图2为本公开示例性实施例提供的一种差分输入电路的示意图；
图3为本公开示例性实施例提供的另一种差分输入电路的示意图。
图中：
110、第一电源模块；120、第二电源模块；130、第一分流模块；140、第二分流模块；150、第一输出模块；160、第二输出模块；
VDD、第一电源端；VSS、第二电源端；Vbp、第一偏置信号；Vg、差分输入信号；Vn、第一子差分信号；Vp、第二子差分信号；P1、第一节点；P2、第二节点。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
相关技术中，一种恒定跨导电路是通过改变输入对管的尾电流来使其在不同输入电压下跨导恒定，如图1所示，M1和M0为NMOS(N型金属氧化物半导体场效应晶体管)差分输入对，M7和M8为PMOS(P型金属氧化物半导体场效应晶体管)差分输入对，M4和M9分别为其为电流源，调节电路参数使其尾电流相等。
M5和M6为开关管，其栅压分别为Vb2和Vb1，M2和M3、M9和M10分别构成一个3倍电流镜，通过开关控制将M5和M6的漏电流放大3倍值NMOS差分输入对和PMOS(P型金属氧化物半导体场效应晶体管)差分输入对的源电极。
其工作原理如下：输入电压在轨到轨范围内是，变化的PMOS差分输入对和NMOS差分输入对的微电流使其漏极电流改变从而使其跨导变化，VA和VB分别为A节点和B节点的电压，Vthn和Vthp分别NMOS和PMOS差分输入对管的阈值电压.
当差分输入电压在0到Vthn+VB之间时，NMOS差分输入对管因为Vgs低于Vthn从而截止，PMOS差分输入对管处于饱和区，总的输入跨导为：
Figure GDA0002498685390000051
当差分输入电压在Vthn+VB到VA+|Vthp|时，NMOS差分输入对管和PMOS差分输入对管均开启，此时总的跨导为：
Figure GDA0002498685390000052
Figure GDA0002498685390000061
当差分输入电压在VA+|Vthp|到VDD之间时，PMOS差分输入对管因为Vgs低于Vthp从而截止，NMOS差分输入对管处于饱和区，此时中的跨导为：
Figure GDA0002498685390000062
此时实现了输入差分对在全范围内跨导恒定，这就是3倍电流镜跨导恒定的原理。但是在该结构中，要求3倍尾电流源的开关看的栅压Vb1和Vb2的精度较高，这在电路中是较难产生的，且在制造工艺、电源电压及温度等条件变化下，其所需的电压偏置和产生的偏置电压都在变化，在某些极限情况下产生的偏置电压可能不符合电路要求，这将极大的限制电路性能。另一方面，单独使用一个NMOS和PMOS作为电流源，在随共模输入电压变化时，A和B点的电压会使其电流值变化，特别是当开关管开启的状态下，开关管的漏源电压较大，有时会迫使其尾电流源管M4和M9进入线性区，从而影响电流精度。
此外，当差分输入电压处于中间值，要求两个开关管处于关断状态下，漏电流小，则要求开关管沟道足够长且宽长比足够下；而当输入电压共模电压在极端情况下，则要求开关管开启且导通电阻足够小，这就要求其沟道足够短且宽长比足够大。这对矛盾不易调和，在一些电路分析中长出现开关管在开启同时漏源电压太大而导致尾电流源管处于线性区。综上，精确的偏置电压Vb1和Vb2增加电路设计的复杂程度，且在一些极端的工艺、环境、电源情况下，产生的该偏置电压可能不再符合电路要求。
本公开示例性实施例首先提供一种差分输入电路，如图2所示，所述差分输入电路包括：
第一电源模块110，用于在第一偏置信号Vbp的控制下输出第一信号、第二信号和第三信号，所述第三信号被传输至第一节点P1；
第二电源模块120，和所述第一电源模块110连接，接收所述第一信号，并输出第四信号和第五信号，所述第五信号被传输至第二节点P2；
第一分流模块130，连接第四信号输出端、差分输入信号Vg端和第一节点P1，用于在差分输入信号Vg控制下将第四信号传输至第一节点P1；
第二分流模块140，连接第二信号输出端、差分输入信号Vg端和第二节点P2，用于在差分输入信号Vg控制下将第二信号传输至第二节点P2；
第一输出模块150，连接差分输入信号Vg端、第一节点P1和第一输出端，用于在差分输入信号Vg控制下输出输出信号；
第二输出模块160，连接差分输入信号Vg端，第二节点P2和第二输出端，用于在差分输入信号Vg控制下输出输出信号。
其中，第二电源模块120为电流镜电源，能够输出和第一电源模块110相同的电流信号。当差分输入信号Vg的电压为低电平时，第一输出模块150导通，第一分流模块130和第二输出模块160关断，通过第一输出模块150输出差分信号；当差分输入信号Vg为高电平时，第二输出模块160导通，第二分流模块140和第一输出模块150关断，通过第二输出模块160输出差分信号。通过控制第一输出模块150和第二输出模块160的自身参数，实现跨导恒定。当差分输入信号Vg处于中间水平时，第一输出模块150、第二输出模块160、第一分流模块130和第二分流模块140均导通，此时第一分流模块130对第三信号进行分流，分流后的信号通过第一输出模块150输出，第二分流模块140对第五信号进行分流，分流后的信号通过第二输出模块160输出，以实现在该条件下，跨导恒定。
本公开提供的差分输入电路，通过第一偏置信号Vbp控制第一电源模块110输出第一信号、第二信号和第三信号，第二电源模块120接收第一信号，并输出第四信号和第五信号，通过差分输入信号Vg控制第一分流模块130、第二分流模块140、第一输出模块150和第二输出模块160，使得在差分输入信号Vg变化时，实现差分输入电路跨导恒定，并且由于第一分流模块130、第二分流模块140、第一输出模块150和第二输出模块160均由差分输入信号Vg控制，控制信号少，使得电路控制简单，易实现。
下面将对本公开实施例提供的差分输入电路的各模块进行详细说明：
如图3所示，所述第一电源模块110包括：第一晶体管T1、第二晶体管T2和第三晶体管T3；第一晶体管T1的第一端连接第一电源端VDD，控制端连接第一偏置信号Vbp端，第二端连接第二电源模块120；第二晶体管T2的第一端连接第一电源端VDD，控制端连接第一偏置信号Vbp端，第二端连接第二分流模块140；第三晶体管T3的第一端连接第一电源端VDD，控制端连接第一偏置信号Vbp端，第二端连接第一输出模块150。其中，第一晶体管T1、第二晶体管T2和第三晶体管T3的深宽比的比值为4:3:4。
第二电源模块120包括：第四晶体管T4、第五晶体管T5和第六晶体管T6；第四晶体管T4的第一端和控制端连接第一信号输出端，第二端连接第二电源端VSS；第五晶体管T5的第一端连接第一分流模块130，控制端连接第一信号端，第二端连接第二电源端VSS；第六晶体管T6的第一端连接第二输出模块160，控制端连接第一信号端，第二端连接第二电源端VSS。其中，所述第四晶体管T4、第五晶体管T5和第六晶体管T6的深宽比的比值为4:3:4。
差分输入信号Vg可以包括第一子差分信号Vn和第二子差分信号Vp；第一输出模块150包括第一差分晶体管对，该第一差分晶体管对包括第七晶体管T7和第八晶体管T8；第七晶体管T7的第一端连接于所述第一节点，控制端连接第一子差分信号Vn，第二端连接第一差分输出端；第八晶体管T8的第一端连接于所述第一节点，控制端连接第二子差分信号Vp，第二端连接第二差分输出端
所述第二输出模块160包括：第二差分晶体管对，该第二差分晶体管对包括第九晶体管T9和第十晶体管T10，第九晶体管T9的第一端连接于所述第二节点，控制端连接第一子差分信号Vn，第二端连接第三差分输出端；第十晶体管T10的第一端连接于所述第二节点，控制端连接第二子差分信号Vp，第二端连接第四差分输出端。
第一分流模块130包括第三差分晶体管对，该第三差分晶体管对包括：第十一晶体管T11和第十二晶体管T12；第十一晶体管T11的第一端连接第四信号输出端，控制端连接第一子差分信号Vn，第二端连接第一节点；第十二晶体管T12的第一端连接第四信号输出端，控制端连接第二子差分信号Vp，第二端连接第一节点；
第二分流模块140包括第四差分晶体管对，该第四差分晶体管对包括：第十三晶体管T13和第十四晶体管T14；第十三晶体管T13的第一端连接第二信号输出端，控制端连接第一子差分信号Vn，第二端连接第二节点；第十四晶体管T14的第一端连接第二信号输出端，控制端连接第二子差分信号Vp，第二端连接第二节点。
在本公开实施例提供的一种可行的实施方式中，所述第七晶体管T7、第八晶体管T8、第十三晶体管T13和第十四晶体管T14为PMOS，所述第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12为NMOS；
其中，第七晶体管T7、第八晶体管T8、第十三晶体管T13和第十四晶体管T14可以是尺寸相同的PMOS，第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12可以是尺寸相同的NMOS。
由于，第一晶体管T1、第二晶体管T2和第三晶体管T3的深宽比的比值为4:3:4，所述第四晶体管T4、第五晶体管T5和第六晶体管T6的深宽比的比值为4:3:4。假设在第一偏置信号Vbp的控制下为第一晶体管T1输出8I的电流，第二电源模块120为电流镜电源，因此第四晶体管T4也输出8I的电流。
当差分输入信号的共模电压为0到Vthn+VP2之间，即差分输入信号Vg的电压为低电平时，NMOS截止，PMOS开启且处于饱和区，也即是第七晶体管T7和第八晶体管T8导通，第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12截止，此时，流过第七晶体管T7和第八晶体管T8的总电流为8I，流过第九晶体管T9和第十晶体管T10的电流为零。此时，差分输入电路的跨导为
Figure GDA0002498685390000091
其中，VP2为图3中第二节点P2处的电压，Vthn为NMOS的阈值电压。
当差分输入信号的共模电压为VP1+|Vthp|到VDD之间，即差分输入信号Vg的电压为高电平时，PMOS截止，NMOS开启且处于饱和区，也即是第九晶体管T9和第十晶体管T10导通，第七晶体管T7、第八晶体管T8、第十三晶体管T13和第十四晶体管T14截止，此时，流过第九晶体管T9和第十晶体管T10的总电流为8I，流过第七晶体管T7和第八晶体管T8的电流为零，差分输入电路的跨导为
Figure GDA0002498685390000092
其中，VP1为图3中第一节点P1处的电压，Vthp为PMOS的阈值电压。
当差分输入信号的共模电压在Vthn+VP2到VP1+|Vthp|之间，即差分输入信号Vg的电压处于中间水平，NMOS对管和PMOS对管同时开启且处于饱和区，也即是第七至第十四晶体管T14均导通，此时，第一分流模块130从第三晶体管T3中分流出6I的电流，第一输出模块150输出的总电流为2I，第二分流模块140从第五晶体管T5分流出6I的电流，第二输出模块160输出的总电流为2I，差分电路的跨导为
Figure GDA0002498685390000101
Figure GDA0002498685390000102
通过调节NMOS和PMOS的尺寸参数，可以使得Kp＝Kn＝K，因此在上述的三个阶段差分输入电路的跨导均为
Figure GDA0002498685390000103
从而实现了在轨到轨输入范围内跨导恒定。
在本公开实施例提供的另一种可行的实施方式中，第七晶体管T7、第八晶体管T8、第十三晶体管T13和第十四晶体管T14为NMOS，所述第九晶体管T9、第十晶体管T10、第十一晶体管T11和第十二晶体管T12为PMOS。
第一晶体管T1、第二晶体管T2和第三晶体管T3可以是NMOS，第四晶体管T4、第五晶体管T5和第六晶体管T6可以是PMOS；或者第一晶体管T1、第二晶体管T2和第三晶体管T3可以是PMOS，第四晶体管T4、第五晶体管T5和第六晶体管T6可以是NMOS；
各个晶体管的控制端可以为栅极、第一端可以为源极、第二端可以为漏极；或者，各个晶体管的控制端可以为栅极、第一端可以为漏极、第二端可以为源极。此外，各个晶体管还可以为增强型晶体管或者耗尽型晶体管，本示例实施方式对此不作具体限定。
本公开实施例提供的差分输入电路中，第一分流模块130、第二分流模块140、第一输出模块150和第二输出模块160均通过差分输入信号Vg控制，避免了相关技术中要求3倍尾电流源的开关看的栅压Vb1和Vb2的精度较高，导致的控制复杂，制造难度大。在制造工艺、电源电压及温度等条件变化下，其所需的电压偏置和产生的偏置电压都在变化，在某些极限情况下产生的偏置电压可能不符合电路要求，限制电路性能的问题。并且采用多个晶体管作为电流源，单独使用一个晶体管作为电流源，在随差分输入信号Vg电压变化时，开关管的漏源电压较大，有时会迫使其尾电流源管进入线性区，从而影响电流精度。
本公开示例性实施例还提供一种放大电路，包括本公开实施例提供的的差分输入电路。当然在实际应用中，该放大电路还可以包括比较器、电阻和编码电路等元器件，因其均为现有技术在此不复赘述。
本公开示例性实施例还提供一种显示装置，包括本公开实施例提供的放大电路。所述显示装置例如可以包括手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。

Claims (10)

1.一种差分输入电路，其特征在于，所述差分输入电路包括：
第一电源模块，用于在第一偏置信号的控制下输出第一信号、第二信号和第三信号，所述第三信号被传输至第一节点；
第二电源模块，和所述第一电源模块连接，接收所述第一信号，并输出第四信号和第五信号，所述第五信号被传输至第二节点；
第一分流模块，连接第四信号输出端、差分输入信号端和第一节点，用于在差分输入信号控制下将第四信号传输至第一节点；
第二分流模块，连接第二信号输出端、差分输入信号端和第二节点，用于在差分输入信号控制下将第二信号传输至第二节点；
第一输出模块，连接差分输入信号端、第一节点和第一输出端，用于在差分输入信号控制下输出输出信号；
第二输出模块，连接差分输入信号端，第二节点和第二输出端，用于在差分输入信号控制下输出输出信号。
2.如权利要求1所述的差分输入电路，其特征在于，所述第一电源模块包括：
第一晶体管，第一端连接第一电源端，控制端连接第一偏置信号端，第二端连接第二电源模块；
第二晶体管，第一端连接第一电源端，控制端连接第一偏置信号端，第二端连接第二分流模块；
第三晶体管，第一端连接第一电源端，控制端连接第一偏置信号端，第二端连接第一输出模块。
3.如权利要求2所述的差分输入电路，其特征在于，所述第一晶体管、第二晶体管和第三晶体管的深宽比的比值为4:3:4。
4.如权利要求1所述的差分输入电路，其特征在于，所述第二电源模块包括：
第四晶体管，第一端和控制端连接第一信号输出端，第二端连接第二电源端；
第五晶体管，第一端连接第一分流模块，控制端连接第一信号端，第二端连接第二电源端；
第六晶体管，第一端连接第二输出模块，控制端连接第一信号端，第二端连接第二电源端。
5.如权利要求4所述的差分输入电路，其特征在于，所述第四晶体管、第五晶体管和第六晶体管的深宽比的比值为4:3:4。
6.如权利要求1所述的差分输入电路，其特征在于，所述差分输入信号包括第一子差分信号和第二子差分信号；
所述第一输出模块包括：
第一差分晶体管对，包括：
第七晶体管，第一端连接于所述第一节点，控制端连接第一子差分信号，第二端连接第一差分输出端；
第八晶体管，第一端连接于所述第一节点，控制端连接第二子差分信号，第二端连接第二差分输出端；
所述第二输出模块包括：
第二差分晶体管对，包括：
第九晶体管，第一端连接于所述第二节点，控制端连接第一子差分信号，第二端连接第三差分输出端；
第十晶体管，第一端连接于所述第二节点，控制端连接第二子差分信号，第二端连接第四差分输出端。
7.如权利要求6所述的差分输入电路，其特征在于，所述第一分流模块，包括
第三差分晶体管对，包括：
第十一晶体管，第一端连接第四信号输出端，控制端连接第一子差分信号，第二端连接第一节点；
第十二晶体管，第一端连接第四信号输出端，控制端连接第二子差分信号，第二端连接第一节点；
所述第二分流模块，包括
第四差分晶体管对，包括：
第十三晶体管，第一端连接第二信号输出端，控制端连接第一子差分信号，第二端连接第二节点；
第十四晶体管，第一端连接第二信号输出端，控制端连接第二子差分信号，第二端连接第二节点。
8.如权利要求7所述的差分输入电路，其特征在于：
所述第七晶体管、第八晶体管、第十三晶体管和第十四晶体管为P型金属氧化物半导体场效应晶体管，所述第九晶体管、第十晶体管、第十一晶体管和第十二晶体管为N型金属氧化物半导体场效应晶体管；
或者所述第七晶体管、第八晶体管、第十三晶体管和第十四晶体管为N型金属氧化物半导体场效应晶体管，所述第九晶体管、第十晶体管、第十一晶体管和第十二晶体管为P型金属氧化物半导体场效应晶体管。
9.一种放大电路，其特征在于，包括权利要求1-8所述的差分输入电路。
10.一种显示装置，其特征在于，包括权利要求9所述的放大电路。
CN201811409497.7A 2018-11-23 2018-11-23 差分输入电路及放大电路、显示装置 Active CN109546981B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811409497.7A CN109546981B (zh) 2018-11-23 2018-11-23 差分输入电路及放大电路、显示装置
PCT/CN2019/117509 WO2020103725A1 (zh) 2018-11-23 2019-11-12 差分输入电路及放大电路、显示装置
US16/771,289 US11005428B2 (en) 2018-11-23 2019-11-12 Differential input circuit, amplification circuit, and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811409497.7A CN109546981B (zh) 2018-11-23 2018-11-23 差分输入电路及放大电路、显示装置

Publications (2)

Publication Number Publication Date
CN109546981A CN109546981A (zh) 2019-03-29
CN109546981B true CN109546981B (zh) 2020-07-07

Family

ID=65850006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811409497.7A Active CN109546981B (zh) 2018-11-23 2018-11-23 差分输入电路及放大电路、显示装置

Country Status (3)

Country Link
US (1) US11005428B2 (zh)
CN (1) CN109546981B (zh)
WO (1) WO2020103725A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109546981B (zh) 2018-11-23 2020-07-07 京东方科技集团股份有限公司 差分输入电路及放大电路、显示装置
CN113284447B (zh) * 2020-02-19 2023-01-10 合肥京东方光电科技有限公司 显示驱动电路及其驱动方法、和显示装置
CN111726139B (zh) * 2020-06-17 2022-02-01 广州昂瑞微电子技术有限公司 一种除二分频电路及蓝牙收发机

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1528047A (zh) * 2000-12-22 2004-09-08 ӡ�����Ƽ��ɷ����޹�˾ 低噪声完全差分放大的电路布置
CN1612467A (zh) * 2003-10-31 2005-05-04 恩益禧电子股份有限公司 差动放大电路
CN101110575A (zh) * 2007-07-03 2008-01-23 华为技术有限公司 输出级电路、功率放大电路及电信号的处理方法
US7432763B2 (en) * 2005-01-05 2008-10-07 Broadcom Corporation Gain boosting for tuned differential LC circuits
CN101510762A (zh) * 2009-03-12 2009-08-19 上海交通大学 低电源电压全差动轨对轨放大电路
CN101841309A (zh) * 2010-06-07 2010-09-22 西安交通大学 一种轨对轨运算放大器
CN102122925A (zh) * 2010-01-08 2011-07-13 台湾积体电路制造股份有限公司 恒定跨导运算放大器和用于操作的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101997514A (zh) 2009-08-24 2011-03-30 曾立帅 一种有源高通滤波器放大电路
KR101601179B1 (ko) * 2014-10-20 2016-03-08 현대자동차 주식회사 마이크로폰의 아날로그 신호 처리 회로
CN204465507U (zh) 2015-04-27 2015-07-08 北京威锐达测控系统有限公司 用于压电集成电路iepe传感器的差分输入缓冲电路
US9819313B2 (en) 2016-01-26 2017-11-14 Analog Devices, Inc. Envelope detectors with high input impedance
US10506318B2 (en) * 2016-02-23 2019-12-10 Infineon Technologies Ag System and method for signal read-out using source follower feedback
US10498296B2 (en) 2017-03-20 2019-12-03 Texas Instruments Incorporated Differential amplifier with variable neutralization
CN107945762A (zh) * 2018-01-03 2018-04-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN110299116B (zh) * 2018-03-23 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路、显示装置
CN109546981B (zh) 2018-11-23 2020-07-07 京东方科技集团股份有限公司 差分输入电路及放大电路、显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1528047A (zh) * 2000-12-22 2004-09-08 ӡ�����Ƽ��ɷ����޹�˾ 低噪声完全差分放大的电路布置
CN1612467A (zh) * 2003-10-31 2005-05-04 恩益禧电子股份有限公司 差动放大电路
US7432763B2 (en) * 2005-01-05 2008-10-07 Broadcom Corporation Gain boosting for tuned differential LC circuits
CN101110575A (zh) * 2007-07-03 2008-01-23 华为技术有限公司 输出级电路、功率放大电路及电信号的处理方法
CN101510762A (zh) * 2009-03-12 2009-08-19 上海交通大学 低电源电压全差动轨对轨放大电路
CN102122925A (zh) * 2010-01-08 2011-07-13 台湾积体电路制造股份有限公司 恒定跨导运算放大器和用于操作的方法
CN101841309A (zh) * 2010-06-07 2010-09-22 西安交通大学 一种轨对轨运算放大器

Also Published As

Publication number Publication date
US11005428B2 (en) 2021-05-11
CN109546981A (zh) 2019-03-29
US20200395897A1 (en) 2020-12-17
WO2020103725A1 (zh) 2020-05-28

Similar Documents

Publication Publication Date Title
KR100377064B1 (ko) 적응바이어서회로및공통모드궤환회로를갖는완전차동폴디드캐스코드씨모오스(ｃｍｏｓ)오피앰프(ｏｐａｍｐ)회로
US9553548B2 (en) Low drop out voltage regulator and method therefor
CN109546981B (zh) 差分输入电路及放大电路、显示装置
EP2879292B1 (en) Amplifier arrangement
US8030972B2 (en) High-speed latched comparator circuit with variable positive feedback
JPS60132416A (ja) レベル変換回路
JP2002185272A (ja) 差動増幅器
US8723593B2 (en) Bias voltage generation circuit and differential circuit
US10574200B2 (en) Transconductance amplifier
US4872209A (en) Integratable amplifier circuit having frequency responsive negative feedback
JPH09130218A (ja) 演算増幅器およびディジタル信号伝達回路
US9847758B2 (en) Low noise amplifier
TWI753758B (zh) 電流鏡裝置
CN110460338B (zh) 一种采样保持电路
US6831501B1 (en) Common-mode controlled differential gain boosting
CN113671236A (zh) 一种应用于负载电阻的电流检测电路和设备
CN107888184B (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
CN112511110A (zh) 一种高线性度可编程增益放大器
KR100668455B1 (ko) 가변 이득 증폭기
US11742812B2 (en) Output pole-compensated operational amplifier
US11188112B2 (en) Current mirror arrangements with adjustable offset buffers
Ameziane et al. A New CMOS OP-AMP Design with an Improved Adaptive biasing circuitry
US7492225B2 (en) Gain-controlled amplifier
Khan Design Analysis and Performance Comparison of Low Power High Gain 2nd Stage Differential Amplifier Along with 1st Stage
CN116015262A (zh) 漏电补偿电路、芯片及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant