CN113284447B - 显示驱动电路及其驱动方法、和显示装置 - Google Patents

Abstract

本发明提供一种显示驱动电路及其驱动方法、和显示装置，其中，显示驱动电路，包括：数据驱动芯片用于向所述时序控制器发送锁定信号，其中，在外界信号干扰强度大于目标强度时所述锁定信号的电位为低电位，在外界信号干扰强度小于或等于目标强度时所述锁定信号的电位为高电位；时序控制器用于在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，其中，且所述第一差分信号的振幅小于所述第二差分信号的振幅。本发明提供的显示驱动电路及其驱动方法、和显示装置，能够确保显示装置在信号干扰下的显示质量。

Description

显示驱动电路及其驱动方法、和显示装置

技术领域

本发明涉及显示技术领域，尤其涉及一种显示驱动电路及其驱动方法、和显示装置。

背景技术

随着科技的不断发展、人们的经济水平不断提高，显示装置越来越普遍的出现在人们的生活和工作中，逐渐成为不可或缺的设备。显示装置内部存在数据信号的传输，以确保显示装置显示正确的画面，但是当显示装置受到信号干扰时，数据信号的传输出现异常，会造成显示装置的显示质量不佳。

发明内容

本发明实施例提供一种显示驱动电路及其驱动方法、和显示装置，以解决现有技术中当显示装置受到信号干扰时，数据信号的传输出现异常，会造成显示装置的显示质量不佳的问题。

为了解决上述技术问题，本发明提供技术方案如下：

第一方面，本发明实施例提供一种显示驱动电路，包括相互电连接的数据驱动芯片和时序控制器；

所述数据驱动芯片用于向所述时序控制器发送锁定信号，其中，在外界信号干扰强度大于目标强度时所述锁定信号的电位为低电位，在外界信号干扰强度小于或等于目标强度时所述锁定信号的电位为高电位；

所述时序控制器用于在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，其中，所述第一差分信号和所述第二差分信号除振幅外的其他参数均相同，且所述第一差分信号的振幅小于所述第二差分信号的振幅。

进一步地，所述时序控制器包括：

第一输出模块，用于输出所述第一差分信号；

第二输出模块，用于输出所述第二差分信号；

看门狗模块，与所述数据驱动芯片的输出端电连接，用于在所述锁定信号的电位的控制下输出预设时长的选择信号，所述选择信号的电位与所述锁定信号的电位相反；

信号选择模块，分别与所述第一输出模块的输出端、所述第二输出模块的输出端和所述看门狗模块的输出端电连接，用于在所述选择信号的控制下向所述数据驱动芯片的输入端输出预设时长的第一差分信号或第二差分信号。

进一步地，所述信号选择模块包括非门、第一与门、第二与门和或门；

所述非门的输入端与所述看门狗模块的输出端电连接；

所述第一与门的第一输入端与所述第一输出模块的输出端电连接，所述第一与门的第二输入端与所述非门的输出端电连接；

所述第二与门的第一输入端与所述非门的输出端电连接，所述第二与门的第二输入端与所述第二输出模块的输出端电连接；

所述或门的第一输入端与所述第一与门的输出端电连接，所述或门的第二输入端与所述第二与门的输出端电连接，所述或门的输出端与所述数据驱动芯片的输入端电连接。

进一步地，所述第二输出模块包括第一振幅放大器，所述第一振幅放大器的输入端与所述第一输出模块的输出端电连接，所述第一振幅放大器的输出端与所述第二与门的第二输入端电连接；

所述第一振幅放大器用于输出所述第二差分信号。

进一步地，所述预设时长处于10-3600秒之间。

进一步地，所述时序控制器包括：

差分信号模块，用于输出所述第一差分信号；

第一切换模块，所述第一切换模块的输入端与差分信号模块的输出端电连接，所述第一切换模块的控制端与所述数据驱动芯片的输出端电连接；

第二振幅放大器，所述第二振幅放大器的输入端所述第一切换模块的第一输出端与电连接，用于放大所述第一差分信号的振幅，输出所述第二差分信号；

第二切换模块，所述第二切换模块的第一输入端与所述第一切换模块的第二输出端电连接，所述第二切换模块的第二输入端与所述第二振幅放大器的输出端电连接，所述第二切换模块的输出端与所述数据驱动芯片的输入端电连接，所述第二切换模块的控制端与所述数据驱动芯片的输出端电连接；

在所述锁定信号的控制下，所述第一切换模块的输入端与第二输出端连通且所述第二切换模块的第一输入端与输出端连通，或者，所述第一切换模块的输入端与第一输出端连通且所述第二切换模块的第二输入端与输出端连通。

第二方面，本发明实施例还提供一种显示装置，包括如上所述的显示驱动电路。

第三方面，本发明实施例还提供一种如上所述的显示驱动电路的驱动方法，所述方法包括：

所述数据驱动芯片向所述时序控制器发送锁定信号，其中，在外界信号干扰强度大于目标强度时所述锁定信号的电位为低电位，在外界信号干扰强度小于或等于目标强度时所述锁定信号的电位为高电位；

所述时序控制器在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，其中，所述第一差分信号和所述第二差分信号除振幅外的其他参数均相同，且所述第一差分信号的振幅小于所述第二差分信号的振幅。

进一步地，所述时序控制器在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片的步骤，包括：

生成第一差分信号、第二差分信号和选择信号，所述选择信号的电位与所述锁定信号的电位相反；

根据所述选择信号向所述数据驱动芯片的输入端输出预设时长的第一差分信号或第二差分信号至所述数据驱动芯片。

进一步地，所述时序控制器在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片的步骤，包括：

生成第一差分信号；

根据所述锁定信号控制所述第一切换模块的输入端与第二输出端连通且所述第二切换模块的第一输入端与输出端连通，使得输出第一差分信号至所述数据驱动芯片；或者，控制所述第一切换模块的输入端与第一输出端连通且所述第二切换模块的第二输入端与输出端连通，使得输出第二差分信号至所述数据驱动芯片。

本发明提供的技术方案中，数据驱动芯片用于在外界信号干扰强度不同的情况下向时序信号发送电位不同的锁定信号，使得时序控制器能够在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，即针对外界信号干扰的强度输出抗干扰能力不同的差分信号，在信号干扰较弱时输出第一差分信号在确保显示装置正常显示的同时降低显示装置的功耗，在信号干扰较强时输出第二差分信号以克服信号干扰，确保显示装置在信号干扰下的显示质量。因此，本发明提供的技术方案能够克服外界信号的干扰，确保显示装置在信号干扰下的显示质量。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的显示驱动电路的结构示意图；

图2为本发明一实施例提供的显示驱动电路中各信号的时序图；

图3为本发明另一实施例提供的显示驱动电路的结构示意图；

图4为本发明另一实施例提供的显示驱动电路的结构示意图；

图5为本发明另一实施例提供的显示驱动电路的结构示意图；

图6为本发明另一实施例提供的显示驱动电路的结构示意图；

图7为本发明一实施例提供的显示驱动电路的驱动方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供一种显示驱动电路，如图1所示，包括相互电连接的数据驱动芯片110和时序控制器120；

所述数据驱动芯片110用于向所述时序控制器120发送锁定信号，其中，在外界信号干扰强度大于目标强度时所述锁定信号的电位为低电位，在外界信号干扰强度小于或等于目标强度时所述锁定信号的电位为高电位；

所述时序控制器120用于在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片110，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片110，其中，所述第一差分信号和所述第二差分信号除振幅外的其他参数均相同，且所述第一差分信号的振幅小于所述第二差分信号的振幅。

本发明实施例中，数据驱动芯片用于在外界信号干扰强度不同的情况下向时序信号发送电位不同的锁定信号，使得时序控制器能够在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，即针对外界信号干扰的强度输出抗干扰能力不同的差分信号，在信号干扰较弱时输出第一差分信号在确保显示装置正常显示的同时降低显示装置的功耗，在信号干扰较强时输出第二差分信号以克服信号干扰，确保显示装置在信号干扰下的显示质量。因此，本发明提供的技术方案能够克服外界信号的干扰，确保显示装置在信号干扰下的显示质量。

上述数据驱动芯片110用于驱动像素电路发光，其中，数据驱动芯片110需要基于时序控制信号120输出的差分信号进行工作，数据驱动芯片110正常接收差分信号后，通过对差分信号进行数模转换，将差分信号转换为与待显示画面对应的灰阶信号输出至像素电路，确保像素电路正常发光，使显示装置显示正确的画面。

数据驱动芯片110在外界信号干扰强度大于目标强度时，向时序控制器120输出的锁定信号的电位为低电位；在外界信号干扰强度小于或等于目标强度时，向时序控制器120输出的锁定信号的电位为高电位。

相关技术中，时序控制器120接收到高电位的锁定信号(LOCK)时，正常将差分信号输出至数据驱动芯片110，使显示装置正常发光；但是，在时序控制器120接收到低电位的锁定信号时，时序控制器120进入时钟校准(Clock Training)模式，数据驱动芯片110无法正常接收时序控制器120发送的差分信号，使得显示装置的显示画面异常。

如图2所示，上述第一差分信号和第二差分信号除振幅外的其他参数均相同，第一差分信号的振幅小于第二差分信号的振幅，即数据驱动芯片110在接收第一差分信号或第二差分信号并进行数模转换之后得到的灰阶信号相同，由于第二差分信号的振幅大于第一差分信号的振幅，因此第二差分信号的抗干扰能力强度第一差分信号的抗干扰能力。

本发明实施例中，时序控制器120通过在锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，即在外界信号干扰强度较弱时，输出抗干扰能力较弱的第一差分信号至数据驱动芯片110，在能够确保差分信号正常传输的情况下降低能耗；在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，即在外界信号干扰强度较强时输出抗干扰能力较强的第二差分信号至数据驱动芯片110，确保差分信号能够正常传输至数据驱动芯片110，确保显示装置受到信号干扰时的显示质量。

在一可选的实施例中，如图3所示，所述时序控制器120包括：

第一输出模块121，用于输出所述第一差分信号；

第二输出模块122，用于输出所述第二差分信号；

看门狗模块123，与所述数据驱动芯片的输出端电连接，用于在所述锁定信号的电位的控制下输出预设时长的选择信号，所述选择信号的电位与所述锁定信号的电位相反；

信号选择模块124，分别与所述第一输出模块的输出端、所述第二输出模块的输出端和所述看门狗模块的输出端电连接，用于在所述选择信号的控制下向所述数据驱动芯片的输入端输出预设时长的第一差分信号或第二差分信号。

本实施例中，看门狗(watch dog)模块123的输入端与数据驱动芯片110的输出端电连接，用于接收数据驱动芯片110输出的锁定信号。低电位的锁定信号会触发看门狗模块123输出高电位的选择信号，高电位的锁定信号则会使看门狗模块123输出低电位的选择信号。

信号选择模块124用于在选择信号的电位为高电位时，向数据驱动芯片的输入端输出预设时长的第二差分信号，或者，用于在选择信号的电位为低电位时，向数据驱动芯片的输入端输出预设时长的第一差分信号。

其中，上述预设时长可以理解为显示装置在受到外界信号干扰时，为克服外界信号干扰而输出抗干扰能力较强的第二差分信号的时长。预设时长可以处于10-3600秒之间。

进一步地，如图4所示，所述信号选择模块124包括非门、第一与门、第二与门和或门；

所述非门的输入端与所述看门狗模块的输出端电连接；

所述第一与门的第一输入端与所述第一输出模块的输出端电连接，所述第一与门的第二输入端与所述非门的输出端电连接；

所述第二与门的第一输入端与所述非门的输出端电连接，所述第二与门的第二输入端与所述第二输出模块的输出端电连接；

所述或门的第一输入端与所述第一与门的输出端电连接，所述或门的第二输入端与所述第二与门的输出端电连接，所述或门的输出端与所述数据驱动芯片的输入端电连接。

在外界信号干扰较弱的情况下，锁定信号的电位为高电位，触发看门狗模块123输出低电位的选择信号；

此时，非门收到看门狗模块123模块输出的低电位的选择信号，输出高电位的第一信号；

第一与门收到第一输出模块121输出高电位的第一差分信号和高电位的第一信号，输出高电位的第二信号(选择了第一差分信号)；第二与门收到第二输出模块122输出的高电位的第二差分信号和低电位的选择信号，输出低电位的第三信号(排除了第二差分信号)；

或门收到第二信号和第三信号后，输出高电位的第一差分信号，从而使得数据驱动芯片110接收到第一差分信号进行工作。

在外界信号干扰较强的情况下，锁定信号的电位为低电位，触发看门狗模块123输出高电位的选择信号；

此时，非门收到看门狗模块123模块输出的高电位的选择信号，输出低电位的第一信号；

第一与门收到第一输出模块121输出高电位的第一差分信号和低电位的第一信号，输出低电位的第二信号(排除了第一差分信号)；第二与门收到第二输出模块122输出的高电位的第二差分信号和高电位的选择信号，输出高电位的第三信号(选择了第一差分信号)；

或门收到第二信号和第三信号后，输出高电位的第二差分信号，从而使得数据驱动芯片110接收到第二差分信号进行工作。

本实施例中，通过非门、第一与门、第二与门和或门共同合作，完成了根据选择信号在外界信号干扰较弱时向所述数据驱动芯片110的输入端输出预设时长的第一差分信号，或者，在外界信号干扰较强时向所述数据驱动芯片110的输入端输出预设时长的第二差分信号的功能。

进一步地，如图5所示，所述第二输出模块122包括第一振幅放大器1221，所述第一振幅放大器1221的输入端与所述第一输出模块121的输出端电连接，所述第一振幅放大器1221的输出端与所述第二与门的第二输入端电连接；

所述第一振幅放大器1221用于输出所述第二差分信号。

本实施例中，第二输出模块122输出的第二差分信号是通过对第一差分信号进行振幅放大处理得到的，这样能够避免两个信号输出源的工作，降低显示装置的功耗。

在另一可选的实施例中，如图6所示，所述时序控制器120包括：

差分信号模块125，用于输出所述第一差分信号；

第一切换模块126，所述第一切换模块126的输入端与差分信号模块125的输出端电连接，所述第一切换模块126的控制端与所述数据驱动芯片110的输出端电连接；

第二振幅放大器127，所述第二振幅放大器127的输入端所述第一切换模块126的第一输出端与电连接，用于放大所述第一差分信号的振幅，输出所述第二差分信号；

第二切换模块128，所述第二切换模块128的第一输入端与所述第一切换模块126的第二输出端电连接，所述第二切换模块128的第二输入端与所述第二振幅放大器127的输出端电连接，所述第二切换模块128的输出端与所述数据驱动芯片110的输入端电连接，所述第二切换模块128的控制端与所述数据驱动芯片110的输出端电连接；

在所述锁定信号的控制下，所述第一切换模块126的输入端与第一切换模块126的第二输出端连通且所述第二切换模块128的第一输入端与第二切换模块128的输出端连通，或者，所述第一切换模块126的输入端与第一切换模块126的第一输出端连通且所述第二切换模块128的第二输入端与第二切换模块128的输出端连通。

第一切换模块126的控制端接收数据驱动芯片110的锁定信号，用于在锁定信号的电位的控制下使第一切换模块126的输入端与第一切换模块126的第二输出端连通，或者，第一切换模块126的输入端与第一切换模块126的第一输出端连通。具体的，本实施例中，第一切换模块126在高电位的锁定信号的控制下，控制第一切换模块126的输入端与第一切换模块126的第二输出端连通，或者，在低电位的锁定信号的控制下，控制第一切换模块126的输入端与第一切换模块126的第一输出端连通。

第二切换模块128的控制端接收数据驱动芯片110的锁定信号，用于在锁定信号的电位的控制下使第二切换模块128的第一输入端与第二切换模块128的输出端连通，或者，第二切换模块128的第二输入端与第二切换模块128的输出端连通。具体的，本实施例中，第二切换模块128在高电位的锁定信号的控制下，控制第二切换模块128的第一输入端与第二切换模块128的输出端连通，或者，在低电位的锁定信号的控制下，控制第二切换模块128的第二输入端与第二切换模块128的输出端连通。

在外界信号干扰较弱的情况下，数据驱动芯片110输出高电平的锁定信号，此时，所述第一切换模块126的输入端与第一切换模块126的第二输出端连通且所述第二切换模块128的第一输入端与第二切换模块128的输出端连通，即差分信号模块125的输出端与数据驱动芯片110的输入端连通，第一差分信号输入至数据驱动芯片110，显示装置能够低功耗的正常发光显示。

在外界信号干扰较强的情况下，数据驱动芯片110输出低电平的锁定信号，此时，所述第一切换模块126的输入端与第一切换模块126的第一输出端连通且所述第二切换模块128的第二输入端与第二切换模块128的输出端连通，即第二振幅放大器127对第一差分信号的振幅放大后输出第二差分信号至数据驱动芯片110，显示装置能够克服外界信号的干扰正常发光显示。

本发明实施例还提供一种显示装置，包括如上所述的显示驱动电路。

显示装置可以是显示器、手机、平板电脑、电视机、可穿戴电子设备、导航显示设备等。

本发明实施例还提供一种如上所述的显示驱动电路的驱动方法，如图7所示，所述方法包括：

步骤710：所述数据驱动芯片向所述时序控制器发送锁定信号，其中，在外界信号干扰强度大于目标强度时所述锁定信号的电位为低电位，在外界信号干扰强度小于或等于目标强度时所述锁定信号的电位为高电位；

步骤720：所述时序控制器在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，其中，所述第一差分信号和所述第二差分信号除振幅外的其他参数均相同，且所述第一差分信号的振幅小于所述第二差分信号的振幅。

本发明实施例中，数据驱动芯片用于在外界信号干扰强度不同的情况下向时序信号发送电位不同的锁定信号，使得时序控制器能够在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，即针对外界信号干扰的强度输出抗干扰能力不同的差分信号，从而克服外界信号的干扰，确保显示装置在信号干扰下的显示质量。因此，本发明提供的技术方案能够克服外界信号的干扰，确保显示装置在信号干扰下的显示质量。

如图1所示，上述数据驱动芯片110用于驱动像素电路发光，其中，数据驱动芯片110需要基于时序控制信号120输出的差分信号进行工作，数据驱动芯片110正常接收差分信号后，通过对差分信号进行数模转换，将差分信号转换为与待显示画面对应的灰阶信号输出至像素电路，确保像素电路正常发光，使显示装置显示正确的画面。

数据驱动芯片110在外界信号干扰强度大于目标强度时向时序控制器120输出的锁定信号的电位为低电位，在外界信号干扰强度小于或等于目标强度时向时序控制器120输出的锁定信号的电位为高电位。

相关技术中，时序控制器120接收到高电位的锁定信号时，正常将差分信号输出至数据驱动芯片110，使显示装置正常发光；但是，在时序控制器120接收到低电位的锁定信号时，时序控制器120进入时钟校准(Clock Training)模式，数据驱动芯片110无法正常接收时序控制器120发送的差分信号，使得显示装置的显示画面异常。

如图2所示，上述第一差分信号和第二差分信号除振幅外的其他参数均相同，第一差分信号的振幅小于第二差分信号的振幅，即数据驱动芯片110在接收第一差分信号或第二差分信号并进行数模转换之后得到的灰阶信号相同，由于第二差分信号的振幅大于第一差分信号的振幅，因此第二差分信号的抗干扰能力强度第一差分信号的抗干扰能力。

本发明实施例中，时序控制器120通过在锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，即在外界信号干扰强度较弱时，输出抗干扰能力较弱的第一差分信号至数据驱动芯片110，在确保差分信号正常传输的情况下降低能耗；在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，即在外界信号干扰强度较强时输出抗干扰能力较强的第二差分信号至数据驱动芯片110，确保差分信号能够正常传输，确保显示装置受到信号干扰时的显示质量。

进一步地，如图3所示，所述时序控制器包括：

第一输出模块，用于输出所述第一差分信号；

第二输出模块，用于输出所述第二差分信号；

看门狗模块，与所述数据驱动芯片的输出端电连接，用于在所述锁定信号的电位的控制下输出预设时长的选择信号，所述选择信号的电位与所述锁定信号的电位相反；

信号选择模块，分别与所述第一输出模块的输出端、所述第二输出模块的输出端和所述看门狗模块的输出端电连接，用于在所述选择信号的控制下向所述数据驱动芯片的输入端输出预设时长的第一差分信号或第二差分信号；

所述时序控制器在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片的步骤，包括：

生成第一差分信号、第二差分信号和选择信号，所述选择信号的电位与所述锁定信号的电位相反；

根据所述选择信号向所述数据驱动芯片的输入端输出预设时长的第一差分信号或第二差分信号至所述数据驱动芯片。

如图3所示，本实施例中，看门狗(watch dog)模块123的输入端与数据驱动芯片110的输出端电连接，用于接收数据驱动芯片110输出的锁定信号。低电位的锁定信号会触发看门狗模块123输出高电位的选择信号，高电位的锁定信号则会使看门狗模块123输出低电位的选择信号。

信号选择模块124用于在选择信号的电位为高电位时，向数据驱动芯片的输入端输出预设时长的第二差分信号，或者，用于在选择信号的电位为低电位时，向数据驱动芯片的输入端输出预设时长的第一差分信号。

其中，上述预设时长可以理解为显示装置在受到外界信号干扰时，为克服外界信号干扰而输出抗干扰能够较强的第二差分信号的时长。预设时长可以处于10-3600秒之间。

进一步地，如图6所示，所述时序控制器包括：

差分信号模块，用于输出所述第一差分信号；

第一切换模块，所述第一切换模块的输入端与差分信号模块的输出端电连接，所述第一切换模块的控制端与所述数据驱动芯片的输出端电连接；

第二振幅放大器，所述第二振幅放大器的输入端所述第一切换模块的第一输出端与电连接，用于放大所述第一差分信号的振幅，输出所述第二差分信号；

第二切换模块，所述第二切换模块的第一输入端与所述第一切换模块的第二输出端电连接，所述第二切换模块的第二输入端与所述第二振幅放大器的输出端电连接，所述第二切换模块的输出端与所述数据驱动芯片的输入端电连接，所述第二切换模块的控制端与所述数据驱动芯片的输出端电连接；

在所述锁定信号的控制下，所述第一切换模块的输入端与第一切换模块的第二输出端连通且所述第二切换模块的第一输入端与第二切换模块的输出端连通，或者，所述第一切换模块的输入端与第一切换模块的第一输出端连通且所述第二切换模块的第二输入端与第二切换模块的输出端连通；

第一切换模块126的控制端接收数据驱动芯片110的锁定信号，用于在锁定信号的电位的控制下使第一切换模块126的输入端与第一切换模块126的第二输出端连通，或者，第一切换模块126的输入端与第一切换模块126的第一输出端连通。具体的，本实施例中，第一切换模块126在高电位的锁定信号的控制下，控制第一切换模块126的输入端与第一切换模块126的第二输出端连通，或者，在低电位的锁定信号的控制下，控制第一切换模块126的输入端与第一切换模块126的第一输出端连通。

第二切换模块128的控制端接收数据驱动芯片110的锁定信号，用于在锁定信号的电位的控制下使第二切换模块128的第一输入端与第二切换模块128的输出端连通，或者，第二切换模块128的第二输入端与第二切换模块128的输出端连通。具体的，本实施例中，第二切换模块128在高电位的锁定信号的控制下，控制第二切换模块128的第一输入端与第二切换模块128的输出端连通，或者，在低电位的锁定信号的控制下，控制第二切换模块128的第二输入端与第二切换模块128的输出端连通。

在外界信号干扰较弱的情况下，数据驱动芯片110输出高电平的锁定信号，此时，所述第一切换模块126的输入端与第一切换模块126的第二输出端连通且所述第二切换模块128的第一输入端与第二切换模块128的输出端连通，即差分信号模块125的输出端与数据驱动芯片110的输入端连通，第一差分信号输入至数据驱动芯片110，显示装置能够低功耗的正常发光显示。

在外界信号干扰较强的情况下，数据驱动芯片110输出低电平的锁定信号，此时，所述第一切换模块126的输入端与第一切换模块126的第一输出端连通且所述第二切换模块128的第二输入端与第二切换模块128的输出端连通，即第二振幅放大器127对第一差分信号的振幅放大后输出第二差分信号至数据驱动芯片110，显示装置能够克服外界信号的干扰正常发光显示。

除非另外定义，本公开使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本发明的保护之内。

Claims (6)

1.一种显示驱动电路，其特征在于，包括相互电连接的数据驱动芯片和时序控制器；

所述数据驱动芯片用于向所述时序控制器发送锁定信号，其中，在外界信号干扰强度大于目标强度时所述锁定信号的电位为低电位，在外界信号干扰强度小于或等于目标强度时所述锁定信号的电位为高电位；

所述时序控制器用于在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，其中，所述第一差分信号和所述第二差分信号除振幅外的其他参数均相同，且所述第一差分信号的振幅小于所述第二差分信号的振幅；

所述时序控制器包括：

第一输出模块，用于输出所述第一差分信号；

第二输出模块，用于输出所述第二差分信号；

看门狗模块，与所述数据驱动芯片的输出端电连接，用于在所述锁定信号的电位的控制下输出预设时长的选择信号，所述选择信号的电位与所述锁定信号的电位相反；

信号选择模块，分别与所述第一输出模块的输出端、所述第二输出模块的输出端和所述看门狗模块的输出端电连接，用于在所述选择信号的控制下向所述数据驱动芯片的输入端输出预设时长的第一差分信号或第二差分信号；

所述预设时长为10-3600秒之间。

2.根据权利要求1所述的显示驱动电路，其特征在于，所述信号选择模块包括非门、第一与门、第二与门和或门；

所述非门的输入端与所述看门狗模块的输出端电连接；

所述第一与门的第一输入端与所述第一输出模块的输出端电连接，所述第一与门的第二输入端与所述非门的输出端电连接；

所述第二与门的第一输入端与所述非门的输出端电连接，所述第二与门的第二输入端与所述第二输出模块的输出端电连接；

所述或门的第一输入端与所述第一与门的输出端电连接，所述或门的第二输入端与所述第二与门的输出端电连接，所述或门的输出端与所述数据驱动芯片的输入端电连接。

3.根据权利要求2所述的显示驱动电路，其特征在于，所述第二输出模块包括第一振幅放大器，所述第一振幅放大器的输入端与所述第一输出模块的输出端电连接，所述第一振幅放大器的输出端与所述第二与门的第二输入端电连接；

所述第一振幅放大器用于输出所述第二差分信号。

4.一种显示装置，其特征在于，包括如权利要求1-3中任一项所述的显示驱动电路。

5.一种如权利要求1-3中任一项所述的显示驱动电路的驱动方法，其特征在于，所述方法包括：

所述数据驱动芯片向所述时序控制器发送锁定信号，其中，在外界信号干扰强度大于目标强度时所述锁定信号的电位为低电位，在外界信号干扰强度小于或等于目标强度时所述锁定信号的电位为高电位；

所述时序控制器在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片，其中，所述第一差分信号和所述第二差分信号除振幅外的其他参数均相同，且所述第一差分信号的振幅小于所述第二差分信号的振幅。

6.根据权利要求5所述的方法，其特征在于，应用于权利要求1所述的显示驱动电路；所述时序控制器在所述锁定信号的电位为高电位时输出第一差分信号至所述数据驱动芯片，或者，在所述锁定信号的电位为低电位时输出第二差分信号至所述数据驱动芯片的步骤，包括：

生成第一差分信号、第二差分信号和选择信号，所述选择信号的电位与所述锁定信号的电位相反；

根据所述选择信号向所述数据驱动芯片的输入端输出预设时长的第一差分信号或第二差分信号至所述数据驱动芯片。

Images