WO2014038448A1

WO2014038448A1 - インターフェース回路および表示装置

Info

Publication number: WO2014038448A1
Application number: PCT/JP2013/073011
Authority: WO
Inventors: 雅博今井
Original assignee: シャープ株式会社
Priority date: 2012-09-04
Filing date: 2013-08-28
Publication date: 2014-03-13
Also published as: US9691120B2; US20150221060A1

Abstract

　スタート信号から所定期間後に、差動信号の電位レベルの出力が安定となる差動出力回路と、上記所定期間中の差動信号に基づいた信号について、データ処理部（１２）のデータ処理動作が行われないように制御するカウンタ回路（１１）と、を備えているので、駆動初期において、乱れた映像が表示されるのを防ぐことができる液晶表示装置を実現できる。

Description

インターフェース回路および表示装置

　本発明は、差動信号を処理するインターフェース回路およびこのようなインターフェース回路を備えた表示装置に関するものである。

　近年、差動信号を処理するインターフェース回路は、ノイズに強く、高速データ伝送が可能であることから、各種デバイスにおいて、データ伝送の標準的なインターフェースとして活発に採用されている。

　以下、図７および図８に基づいて、差動信号方式とシングルエンド（Ｓｉｎｇｌｅ　Ｅｎｄｅｄ）信号方式との差について説明する。

　図７（ａ）は、差動信号を処理するインターフェース回路の概略構成を示す図であり、図７（ｂ）は、シングルエンド（Ｓｉｎｇｌｅ　Ｅｎｄｅｄ）信号を処理するインターフェース回路の概略構成を示す図である。

　図７（ａ）に図示されているように、差動信号方式は、２本の信号線を用いて、一つの信号を転送する方式で、差動信号が伝送される上記２本の信号線間の電位差で、信号のＨとＬが決まるようになっている。

　一方、図７（ｂ）に図示されているように、シングルエンド信号方式は、１本の信号線を用いて、一つの信号を転送する方式で、グラウンド（ＧＮＤ）との電位差で、信号のＨとＬが決まるようになっている。

　図８（ａ）は、図７（ａ）に示す差動信号を処理するインターフェース回路の送信側で作られ、２本の信号線に供給される差動信号対の一例を示す図である。

　そして、図８（ｂ）は、図７（ａ）に示す差動信号を処理するインターフェース回路の受信側で作られ、出力される信号を示す図である。

　図８（ａ）に図示されているように、２本の信号線に供給される差動信号対は、差動信号対間の電位差を利用するので、小さい振幅とすることができ、高速データ伝送が可能となる。

　また、差動信号対間の電位差を利用するので、図示されているように、２本の信号線にノイズが生じたとしても、そのノイズは互いにキャンセルされるので、ノイズに強い方式である。

　一方、図８（ｃ）は、シングルエンド信号の一例を示す図である。

　図示されているように、シングルエンド信号の場合、グラウンド（ＧＮＤ）との電位差を利用するので、差動信号方式と同電位レベルの信号を出力するためには、その信号の振幅が比較的大きくなってしまい、高速データ伝送が困難となる。

　また、シングルエンド信号の場合、信号線にノイズが生じても、差動信号方式のように、ノイズはキャンセルされないので、ノイズに弱い方式となる。

　以上の理由から、差動信号方式が、データ伝送の標準的なインターフェースとして活発に採用されている。

　なお、上述した差動信号方式に用いられる差動信号の振幅やセンター電位は個々のデバイス毎に適宜設定することができ、差動信号を処理するインターフェース回路の受信側に備えられる終端抵抗値も個々のデバイス毎に適宜設定することができる。

　また、特許文献１には、シングルエンド信号方式と差動信号方式の双方の通信方式をサポートし、差動信号の入力端子対の１対が、シングルエンド信号の入出力端子を兼用しているインターフェース回路について開示されている。

　そして、上記特許文献１の構成においては、差動信号を受信する差動信号受信回路は、差動信号の入力端子と、シングルエンド信号の入出力端子と、を兼用している兼用端子とは、別の差動信号の入力専用端子に差動信号が入力されることで起動され、起動された後は内蔵するコントローラによって起動状態が維持されるようになっている。

　このような構成によれば、差動信号受信回路が、意図しないタイミングで停止してしまう可能性を低く抑えることができると記載されている。

国際特許公開公報「ＷＯ２０１１／０５８７１５　Ａ１（２０１１年５月１９日公開）」

　差動信号の電位レベルは、必要に応じて、ＧＮＤレベルを含まない電位レベルで設定される場合がある。

　例えば、差動信号の電位レベルを、ＧＮＤレベルとは比較的大きな差を有するように設定する場合がある。

　具体的な例として、差動信号のセンター電位を受信側の電源電圧の１／２付近に設定すると、受信側の入力電圧範囲に対し、Ｈ側およびＬ側ともに動作マージンを確保できるとともに、コモンモードのノイズの除去が可能になるというメリットがある。

　しかし、このように差動信号の電位レベルを、ＧＮＤレベルとは比較的大きな差を有するように設定する場合、差動信号を処理するインターフェース回路において、差動信号を出力する送信部は、出力を開始してから、出力電位レベルなどの出力状態が安定化するまでに時間がかかる。

　出力状態が不安定な送信部から出力される差動信号は、不安定な信号であるとともに、ノイズの影響も受けやすい。

　したがって、送信部がこのように不安定な起動時に、重畳したノイズが原因で、誤動作が生じたり、予期せぬ回路動作状態となってしまう場合がある。

　しかしながら、上記特許文献１を含む従来技術においては、出力状態が不安定な送信部から出力される差動信号にノイズが重畳し、これが原因で、インターフェース回路が誤動作を引き起こしたり、予期せぬ回路動作状態となってしまうことについては、特に考慮しておらず、このような従来構成においては、インターフェース回路の駆動初期に、生じ得る誤動作や予期せぬ回路動作状態となってしまうのを防ぐことができないという問題がある。

　本発明は、上記の問題点に鑑みてなされたものであり、駆動初期において、誤動作や予期せぬ回路動作状態となってしまうのを防ぐことができるインターフェース回路と、駆動初期において、乱れた映像が表示されるのを防ぐことができる表示装置と、を提供することを目的とする。

　本発明のインターフェース回路は、上記の課題を解決するために、データ供給部と、上記データ供給部から入力される信号を、差動信号対に変換し、伝送経路に送信する差動信号送信部と、上記伝送経路から上記差動信号対を受信し、かつ、後段の回路にて信号処理が可能な信号に変換する差動信号受信部と、を備えたインターフェース回路であって、上記差動信号送信部は、上記データ供給部から入力されるスタート信号に基づいて、駆動され、上記スタート信号から所定期間後に、上記差動信号の電位レベルの出力が安定となり、上記差動信号受信部で変換された信号をデータ処理するデータ処理部を備え、上記所定期間中の差動信号に基づいた信号については、上記データ処理部のデータ処理動作が行われないように制御する制御部を備えていることを特徴としている。

　上記構成によれば、上記差動信号送信部は、上記データ供給部から入力されるスタート信号に基づいて、駆動され、上記スタート信号から所定期間後に、上記差動信号の電位レベルの出力が安定となる。

　したがって、上記所定期間が経過する前には、上記差動信号送信部は、不安定な状態であり、このような不安定な状態の差動信号送信部から出力される差動信号対は、不安定な信号で、ノイズの影響も受けやすい。

　よって、このような不安定な状態の差動信号送信部から出力される差動信号対を、従来のように、データ処理して用いると、駆動初期において、誤動作を引き起こしたり、予期せぬ回路動作状態となってしまう恐れがある。

　一方、本発明の構成によれば、上記所定期間中の差動信号（不安定な状態の差動信号）に基づいた信号については、上記データ処理部のデータ処理動作が行われないように制御する制御部が備えられている。

　したがって、不安定な状態の差動信号送信部から出力される、不安定で、ノイズの影響を受けやすい信号は、上記データ処理部でデータ処理されて出力されないようになっている。

　よって、上記構成によれば、駆動初期において、誤動作を引き起こしたり、予期せぬ回路動作状態となってしまうのを防ぐことができるインターフェース回路を実現することができる。

　本発明の表示装置は、上記の課題を解決するために、上記インターフェース回路を備えており、上記データ供給部から入力される信号は、映像信号を含むことを特徴としている。

　上記構成によれば、駆動初期において、乱れた映像が表示されるのを防ぐことができる表示装置を実現することができる。

　本発明のインターフェース回路においては、以上のように、上記差動信号送信部は、上記データ供給部から入力されるスタート信号に基づいて、駆動され、上記スタート信号から所定期間後に、上記差動信号の電位レベルの出力が安定となり、上記差動信号受信部で変換された信号をデータ処理するデータ処理部を備え、上記所定期間中の差動信号に基づいた信号については、上記データ処理部のデータ処理動作が行われないように制御する制御部を備えている構成である。

　それゆえ、駆動初期において、誤動作や予期せぬ回路動作状態となってしまうのを防ぐことができるインターフェース回路と、駆動初期において、乱れた映像が表示されるのを防ぐことができる表示装置と、を実現できる。

本発明の第一の実施の形態の映像信号を小振幅差動信号で伝送するインターフェース回路を備えた液晶表示装置の概略的な構成を示す図である。本発明の第一の実施の形態の液晶表示装置に備えられた表示コントローラから差動出力回路に出力されるＳＴＡＲＴ信号と、差動出力回路から出力される差動信号対の一例と、を示す図である。本発明の第一の実施の形態の液晶表示装置のデータ信号線駆動回路に備えられた、差動入力回路と、ラッチ回路と、バッファ回路と、を示す図である。本発明の第一の実施の形態の液晶表示装置のデータ信号線駆動回路に備えられた、カウンタ回路と、データ処理回路と、の概略構成を示す図である。本発明の第二の実施の形態の液晶表示装置に備えられたデータ処理回路と、ＲＣ回路と、を示す図である。本発明の第三の実施の形態の液晶表示装置に備えられたデータ処理回路と、単安定マルチバイブレータと、を示す図である。差動信号方式とシングルエンド（Ｓｉｎｇｌｅ　Ｅｎｄｅｄ）信号方式のインターフェース回路の概略構成を示す図である。差動信号方式とシングルエンド（Ｓｉｎｇｌｅ　Ｅｎｄｅｄ）信号方式の信号の一例を示す図である。

　以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。

　なお、以下の実施の形態においては、映像信号を小振幅差動信号で伝送するインターフェース回路を備えた表示装置の一例として、液晶表示装置を例に挙げて説明するが、これに限定されることはなく、小振幅差動信号で伝送する信号は、映像信号に限定されることはなく、また、表示装置も液晶表示装置に限定されることはなく、例えば、自己発光型表示パネルを備えた有機ＥＬ表示装置などであってもよいのは勿論である。

　なお、以下で説明する小振幅差動信号の振幅やセンター電位は個々のデバイス毎に適宜設定することができ、小振幅差動信号を処理するインターフェース回路の受信側に備えられる終端抵抗値も個々のデバイス毎に適宜設定することができる。

　〔実施の形態１〕
　以下、図１から図４に基づいて、本発明の第１の実施形態について説明する。

　図１は、映像信号を小振幅差動信号で伝送するインターフェース回路を備えた液晶表示装置２０の概略的な構成を示す図である。

　図示されているように、液晶表示装置２０には、液晶表示パネル１と、映像信号を小振幅差動信号で伝送するインターフェース部としてのＦＰＣ部３と、外部基板４と、液晶表示パネル１の背後に配置されたバックライト（未図示）と、が備えられている。

　液晶表示パネル１には、走査信号線駆動回路（未図示）と、データ信号線駆動回路（未図示）と、差動入力回路（未図示）とデータ処理回路（未図示）とカウンタ回路（未図示）とを備えた差動受信回路（未図示）と、が設けられる回路形成領域２が備えられている。

　一方、外部基板４には、コネクタ５と、差動出力回路（差動信号送信部）６と、表示コントローラ（データ供給部）７と、が備えられている。

　そして、表示コントローラ７から出力された映像信号（表示データ）は、差動出力回路６にて、小振幅の差動信号化され、コネクタ５とＦＰＣ部３とを介して、液晶表示パネル１側の回路形成領域２の一部に設けられた差動受信回路に伝送されるようになっている。

　図２は、表示コントローラ７から差動出力回路６に出力されるＳＴＡＲＴ信号と、差動出力回路６から出力される差動信号対の一例と、を示す図である。

　図示されているように、表示コントローラ７から差動出力回路６に出力されるＳＴＡＲＴ信号がＬのときは、差動信号対（差動信号＋・差動信号－）は出力されず、ＧＮＤレベル（または、ＨｉＺ）の状態であるが、上記ＳＴＡＲＴ信号がＨになると、差動出力回路６の動作が始まり、差動信号の出力が開始される。

　なお、本実施の形態においては、差動信号対（差動信号＋・差動信号－）の電位レベルは、接地電位レベル（ＧＮＤレベル）を含まない電位レベルで設定されている。

　すなわち、図示されているように、差動信号対（差動信号＋・差動信号－）のセンター電位Ｖｃは、ＧＮＤレベルより、高く設定されており、差動信号対（差動信号＋・差動信号－）の振幅は、Ｖ０に設定されている。

　したがって、差動出力回路６は、表示コントローラ７から差動出力回路６に出力されるＳＴＡＲＴ信号がＨになると、駆動され始めるが、上記差動信号の電位レベルが出力可能になるまでには、所定期間が所要される。

　すなわち、差動出力回路６は、駆動初期に、不安定な状態を経て、上記差動信号の電位レベルが出力可能となる安定状態となるが、上記不安定な状態において、出力される差動信号は、不安定な信号で、ノイズの影響も受けやすい。

　したがって、このような不安定な状態の差動出力回路６から出力される差動信号対を、従来のように、データ処理して用いると、駆動初期において、誤動作を引き起こしたり、予期せぬ回路動作状態となってしまうので、映像信号を小振幅差動信号で伝送するインターフェース回路を備えた液晶表示装置においては、駆動初期において、乱れた映像が表示される恐れが生じることとなる。

　そこで、本実施の形態の液晶表示装置２０においては、詳しくは後述する、安定な状態の差動出力回路６から出力される差動信号対のみが、データ処理回路を介して出力されるように、上記データ処理回路のデータ処理動作を制御する制御部を備えた構成としている。

　図３は、液晶表示装置２０の回路形成領域２の一部に設けられた差動受信回路に備えられた、差動入力回路８と、ラッチ回路９と、バッファ回路１０と、を示す図である。

　図示されているように、差動入力回路８（差動信号受信部）には、差動出力回路６から出力された表示データ１の差動信号対（差動信号１＋・差動信号１－）と表示データ２の差動信号対（差動信号２＋・差動信号２－）とクロックの差動信号対（差動信号クロック＋・差動信号クロック－）とが、入力されるようになっている。

　本実施の形態においては、表示データ伝送用の信号線２本と、クロック伝送用の信号線１本と、を設けているが、これに限定されることはなく、液晶表示装置２０が高解像度である場合などには、データ伝送用の信号線を適宜増加させることができる。

　また、差動入力回路８においては、入力された各々の差動信号対（差動信号１＋・差動信号１－、差動信号２＋・差動信号２－・差動信号クロック＋、差動信号クロック－）を、差動出力回路６に入力される表示データ１、表示データ２およびクロックの信号形式に変換し、ラッチ回路９に出力する。

　そして、この際、必要に応じて、その出力信号を回路形成領域２に備えられた各回路内部のロジック振幅ＶＬＯＧへレベル変換する。

　ラッチ回路９は、表示データを取り込むための複数のＤ－フリップフロップで構成されている。

　そして、差動入力回路８から出力された表示データ１に関する信号は、ネガティブエッジのＤ－フリップフロップと、ポジティブエッジのＤ－フリップフロップと、バッファ回路１０におけるバッファと、を介して出力される信号Ｄ１と、ポジティブエッジのＤ－フリップフロップと、バッファ回路１０におけるバッファと、を介して出力される信号Ｄ１′と、に分かれて出力される。

　差動入力回路８から出力された表示データ２に関する信号は、ネガティブエッジのＤ－フリップフロップと、ポジティブエッジのＤ－フリップフロップと、バッファ回路１０におけるバッファと、を介して出力される信号Ｄ２と、ポジティブエッジのＤ－フリップフロップと、バッファ回路１０におけるバッファと、を介して出力される信号Ｄ２′と、に分かれて出力される。

　それから、差動入力回路８から出力されたクロック信号は、バッファ回路１０におけるバッファを介して、クロック信号ＣＬＫとして出力される。

　なお、本実施の形態のように、小振幅差動信号で伝送するインターフェース回路を備え、高速動作を必要とする場合には、各信号間（具体的には、クロック信号と表示データ）の位相調整を行うためバッファ回路１０を備えることが好ましい。

　また、本実施の形態においては、ポジティブエッジとネガティブエッジの両方でデータを取り込む場合を例に挙げて説明しているが、ポジティブエッジとネガティブエッジとの何れか一方でデータを取り込んでもよく、このような場合には、該当するＤ－フリップフロップを省くことができる。

　図４は、液晶表示パネル１側の回路形成領域２の差動受信回路に備えられた、カウンタ回路１１と、データ処理回路１２と、の概略構成を示す図である。

　図示されているように、カウンタ回路１１には、図２に図示した表示コントローラ７から差動出力回路６に出力されるＳＴＡＲＴ信号と、クロック信号ＣＬＫと、が入力される。

　そして、カウンタ回路１１においては、上記ＳＴＡＲＴ信号がＨになった時、すなわち、差動出力回路６が駆動され始めてから、クロック信号ＣＬＫをカウントする。なお、この際、カウントするクロック数は、図２に図示されている、差動出力回路６が不安定な状態である期間分のクロック数である。

　カウンタ回路１１においては、上記ＳＴＡＲＴ信号を起点に、上記所定のクロック数をカウントした後に、データ処理回路制御信号をデータ処理回路１２へ出力する。

　そして、データ処理回路１２は、データ処理回路制御信号を受信後、バッファ回路１０から受け取ったシリアル信号（信号Ｄ１、信号Ｄ１′、信号Ｄ２、信号Ｄ２′）に基づいて、例えば、ＶＳ（垂直同期信号）、ＨＳ（水平同期信号）、Ｒ（赤）表示データ、Ｇ（緑）表示データ、Ｂ（青）表示データ各２４ｂｉｔのパラレル信号に変換する動作を開始する。

　したがって、本実施の形態におけるデータ処理回路１２は、不安定なシリアル信号の状態で回路動作を開始してしまい、予期せぬ回路動作状態となってしまうのを抑制することができる。

　また、データ処理回路１２は、上記データ処理回路制御信号の受信前には、データ信号線駆動回路を介して、液晶表示パネル１に備えられたデータラインに、例えば、黒データに相当するデータ信号線駆動信号を強制的に出力させ、上記データ処理回路制御信号の受信後には、入力された表示データに基づいたデータ信号線駆動信号を出力するように設定してもよい。

　また、上記データ処理回路制御信号の受信前に、データ信号線駆動回路を介して、液晶表示パネル１に備えられたデータラインに出力される信号は、黒データに相当するデータ信号線駆動信号に限定されることはなく、例えば、所定の画像データなどであってもよい。

　なお、差動出力回路６が不安定な状態、すなわち、差動出力回路６から出力されるＣＬＫ信号が不安定な状態でカウンタ回路１１を利用する場合、カウンタ回路１１の動作も安定的ではない。このように、差動出力回路６から出力されるＣＬＫ信号が不安定な状態の場合、カウンタ動作が想定より早くなったり、遅くなったりする場合がある。

　カウンタ動作が想定より早くなった場合でも、データ処理回路１２の動作開始が、差動信号の不安定な状態の期間を回避できるように、カウント数を設定する必要がある。

　また、カウンタ動作が想定よりも遅くなった場合においても、データ処理回路１２の動作開始の遅れが映像表示時に問題とならないように、考慮する必要がある。

　上記構成を用いることにより、駆動初期において、誤動作を防ぐことができるインターフェース回路と、駆動初期において、乱れた映像が表示されるのを防ぐことができる液晶表示装置と、を実現できる。

　〔実施の形態２〕
　次に、図５に基づいて、本発明の第２の実施形態について説明する。上述した実施の形態１の液晶表示装置２０においては、データ処理回路１２のデータ処理動作を制御する制御部として、カウンタ回路１１が備えられていたが、本実施の形態においては、データ処理回路１２のデータ処理動作を制御する制御部として、カウンタ回路１１の代わりに、ＲＣ回路１３が備えられている点において実施の形態１とは異なっており、その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

　図５は、データ処理回路１２と、データ処理回路１２のデータ処理動作を制御する制御部として、備えられたＲＣ回路１３と、を示す図である。

　図示されているように、ＲＣ回路１３に入力される図２に図示した表示コントローラ７から差動出力回路６に出力されるＳＴＡＲＴ信号は、ＲＣ回路１３における時定数τ＝Ｒ×Ｃを大きくすることにより、Ｈとなる時間を遅らせることができる。

　すなわち、差動出力回路６が不安定な状態である期間分、時定数τの値を大きくし、ＳＴＡＲＴ信号がＨとなる時間を遅らせて、データ処理回路１２がバッファ回路１０から受け取った信号Ｄ１、信号Ｄ１′、信号Ｄ２、信号Ｄ２′を、液晶表示パネル１に備えられたデータラインに出力させる制御信号であるデータ処理回路制御信号をデータ処理回路１２に出力する。

　したがって、上記構成によれば、不安定な状態の差動出力回路６から出力されるノイズの影響を受けやすい差動信号対からなる信号の状態で、データ処理回路１２の動作が行われないように制御されている。

　〔実施の形態３〕
　次に、図６に基づいて、本発明の第３の実施形態について説明する。上述した実施の形態１および２の液晶表示装置においては、データ処理回路１２のデータ処理動作を制御する制御部として、カウンタ回路１１やＲＣ回路１３が備えられていたが、本実施の形態においては、データ処理回路１２のデータ処理動作を制御する制御部として、カウンタ回路１１やＲＣ回路１３の代わりに、単安定マルチバイブレータ（ワンショットマルチバイブレータ）１４が備えられている点において実施の形態１および２とは異なっており、その他の構成については実施の形態１において説明したとおりである。説明の便宜上、上記の実施の形態１および２の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。

　図６は、データ処理回路１２と、データ処理回路１２のデータ処理動作を制御する制御部として、備えられた単安定マルチバイブレータ１４と、を示す図である。

　単安定マルチバイブレータ（ワンショットマルチバイブレータ）１４は、トリガとなるパルスが入力されて、入力端子のレベルがＬからＨに変化した時（または、ＨからＬに変化した時）、抵抗（Ｒ）とコンデンサ（Ｃ）で構成される積分回路で決まる一定の時間だけＨの出力を出す特性を有する。

　本実施の形態においては、このような特性を利用して、ワンショットマルチバイブレータ１４の出力信号をインバータ（未図示）を介して、データ処理回路１２に入力させている。

　このような構成とすることにより、ワンショットマルチバイブレータ１４の入力信号のレベルがＬからＨに変化した時、すなわち、図２に図示した表示コントローラ７から差動出力回路６に出力されるＳＴＡＲＴ信号がＨになったとき、ワンショットマルチバイブレータ１４の出力信号は、抵抗（Ｒ）とコンデンサ（Ｃ）で構成される積分回路で決まる一定の時間だけＨの出力を出すこととなるが、インバータを介して、出力させているため、データ処理回路１２に入力されるデータ処理回路制御信号としては、Ｌレベルの信号が入力されることとなる。

　そして、上記一定の時間後からは、データ処理回路１２に入力されるデータ処理回路制御信号として、Ｈレベルの信号が入力されることとなる。

　ワンショットマルチバイブレータ１４における抵抗（Ｒ）とコンデンサ（Ｃ）で構成される積分回路も、差動出力回路６が不安定な状態である期間分を考慮し、抵抗（Ｒ）とコンデンサ（Ｃ）との値を設定すればよい。

　上記構成を用いることにより、駆動初期において、誤動作を防ぐことができるインターフェース回路と、駆動初期において、乱れた映像が表示されるのを防ぐことができる液晶表示装置と、を実現できる。
（まとめ）
　本発明のインターフェース回路においては、上記差動信号対は、何れも、接地電位レベルとは異なる電位レベルからなる構成であってもよい。

　上記構成によれば、上記差動信号対は、何れも、接地電位レベルとは異なる電位レベルからなるので、上記差動信号送信部は、駆動初期に、不安定な状態から上記差動信号の電位レベルの出力が安定な状態となるまでに、時間がかかるので、本発明を好適に用いることができる。

　本発明のインターフェース回路においては、上記制御部は、上記差動信号受信部に備えられていることが好ましい。

　上記構成によれば、上記制御部が上記差動信号受信部に備えられているので、制御信号を調整しやすいインターフェース回路を実現できる。

　本発明のインターフェース回路においては、上記データ処理部は、上記制御部から第１の制御信号が出力されると、上記所定期間後に上記差動信号送信部から出力される信号のデータ処理を開始する構成であってもよい。

　本発明のインターフェース回路においては、上記データ処理部は、上記制御部から上記第１の制御信号が出力されるまでは、上記差動信号送信部から出力される差動信号に基づかない、予め定められた所定信号を出力する構成であってもよい。

　本発明のインターフェース回路においては、上記制御部には、カウンタ回路が備えられている構成であってもよい。

　上記構成によれば、カウンタ回路が備えることで、比較的容易に駆動初期において、誤動作を防ぐことができるインターフェース回路を実現することができる。

　本発明のインターフェース回路においては、上記制御部には、ＲＣ回路が備えられている構成であってもよい。

　上記構成によれば、ＲＣ回路が備えることで、比較的容易に駆動初期において、誤動作を防ぐことができるインターフェース回路を実現することができる。

　本発明のインターフェース回路においては、上記制御部には、単安定マルチバイブレータが備えられている構成であってもよい。

　上記構成によれば、単安定マルチバイブレータを備えることで、比較的容易に駆動初期において、誤動作を防ぐことができるインターフェース回路を実現することができる。

　本発明の表示装置は、表示パネルと、上記表示パネルとは、上記伝送経路を介して、電気的に接続されている外部基板と、を備え、上記表示パネルには、上記差動信号受信部と、上記データ処理部と、上記制御部と、が備えられており、上記外部基板には、上記データ供給部と、上記差動信号送信部と、が備えられている構成であってもよい。

　上記構成によれば、外部基板側に差動信号送信部を備え、表示パネル側に差動信号受信部を備え、差動信号方式で映像信号の伝送を行う表示装置において、駆動初期に、乱れた映像が表示されるのを防ぐことができる。

　本発明の表示装置においては、上記表示パネルは、液晶表示パネルであってもよい。

　上記構成によれば、液晶表示パネルを備えた表示装置において、駆動初期に、乱れた映像が表示されるのを防ぐことができる。

　本発明の表示装置においては、上記表示パネルは、自己発光型表示パネルであってもよい。

　上記構成によれば、自己発光型表示パネル（例えば、有機ＥＬ表示パネルなど）を備えた表示装置において、駆動初期に、乱れた映像が表示されるのを防ぐことができる。

　本発明の表示装置においては、上記表示パネルには、データ信号線が備えられており、上記データ処理部から出力されるデータは、上記データ信号線にデータを出力するデータ信号線駆動回路に入力される構成であってもよい。

　上記構成によれば、上記データ信号線駆動回路に入力されるデータは、上記所定期間後に安定な状態となった上記差動信号送信部から出力される信号に基づいているため、駆動初期に、乱れた映像が表示されるのを防ぐことができる表示装置を実現できる。

　本発明の表示装置においては、上記データ処理部におけるデータ処理には、シリアル信号をパラレル信号に変換する処理が含まれていてもよい。

　上記構成によれば、駆動初期に、乱れた映像が表示されるのを防ぐことができる表示装置を実現できる。

　本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。

　本発明は、小振幅差動信号を処理するインターフェース回路およびこのようなインターフェース回路を備えた表示装置に好適に用いることができる。

　１　　　液晶表示パネル（表示パネル）
　２　　　回路形成領域
　３　　　ＦＰＣ部（伝送経路）
　４　　　外部基板
　５　　　コネクタ（伝送経路）
　６　　　差動出力回路（差動信号送信部）
　７　　　表示コントローラ（データ供給部）
　８　　　差動入力回路（差動信号受信部）
　９　　　ラッチ回路
　１０　　バッファ回路
　１１　　カウンタ回路（制御部）
　１２　　データ処理回路（データ処理部）
　１３　　ＲＣ回路（制御部）
　１４　　ワンショットマルチバイブレータ（単安定マルチバイブレータ）
　２０　　液晶表示装置（表示装置）

Claims

　データ供給部と、
　上記データ供給部から入力される信号を、差動信号対に変換し、伝送経路に送信する差動信号送信部と、
　上記伝送経路から上記差動信号対を受信し、かつ、後段の回路にて信号処理が可能な信号に変換する差動信号受信部と、を備えたインターフェース回路であって、
　上記差動信号送信部は、上記データ供給部から入力されるスタート信号に基づいて、駆動され、上記スタート信号から所定期間後に、上記差動信号の電位レベルの出力が安定となり、
　上記差動信号受信部で変換された信号をデータ処理するデータ処理部を備え、
　上記所定期間中の差動信号に基づいた信号については、上記データ処理部のデータ処理動作が行われないように制御する制御部を備えていることを特徴とするインターフェース回路。
　上記差動信号対は、何れも、接地電位レベルとは異なる電位レベルからなることを特徴とする請求項１に記載のインターフェース回路。
　上記制御部は、上記差動信号受信部に備えられていることを特徴とする請求項１または２に記載のインターフェース回路。
　上記データ処理部は、上記制御部から第１の制御信号が出力されると、上記所定期間後に上記差動信号送信部から出力される信号のデータ処理を開始することを特徴とする請求項１から３の何れか１項に記載のインターフェース回路。
　上記データ処理部は、上記制御部から上記第１の制御信号が出力されるまでは、上記差動信号送信部から出力される差動信号に基づかない、予め定められた所定信号を出力することを特徴とする請求項４に記載のインターフェース回路。
　上記制御部には、カウンタ回路が備えられていることを特徴とする請求項１から５の何れか１項に記載のインターフェース回路。
　上記制御部には、ＲＣ回路が備えられていることを特徴とする請求項１から５の何れか１項に記載のインターフェース回路。
　上記制御部には、単安定マルチバイブレータが備えられていることを特徴とする請求項１から５の何れか１項に記載のインターフェース回路。
　請求項１から８の何れか１項に記載のインターフェース回路を備えており、
　上記データ供給部から入力される信号は、映像信号を含むことを特徴とする表示装置。
　表示パネルと、上記表示パネルとは上記伝送経路を介して、電気的に接続されている外部基板と、を備え、
　上記表示パネルには、上記差動信号受信部と、上記データ処理部と、上記制御部と、が備えられており、
　上記外部基板には、上記データ供給部と、上記差動信号送信部と、が備えられていることを特徴とする請求項９に記載の表示装置。
　上記表示パネルは、液晶表示パネルであることを特徴とする請求項１０に記載の表示装置。
　上記表示パネルは、自己発光型表示パネルであることを特徴とする請求項１０に記載の表示装置。
　上記表示パネルには、データ信号線が備えられており、
　上記データ処理部から出力されるデータは、上記データ信号線にデータを出力するデータ信号線駆動回路に入力されることを特徴とする請求項１０から１２の何れか１項に記載の表示装置。
　上記データ処理部におけるデータ処理には、シリアル信号をパラレル信号に変換する処理が含まれていることを特徴とする請求項９から１３の何れか１項に記載の表示装置。