JP2017063272A - 通信ノード - Google Patents
通信ノード Download PDFInfo
- Publication number
- JP2017063272A JP2017063272A JP2015186797A JP2015186797A JP2017063272A JP 2017063272 A JP2017063272 A JP 2017063272A JP 2015186797 A JP2015186797 A JP 2015186797A JP 2015186797 A JP2015186797 A JP 2015186797A JP 2017063272 A JP2017063272 A JP 2017063272A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- circuit
- communication node
- difference
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
- H03K17/164—Soft switching using parallel switching arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/026—Arrangements for coupling transmitters, receivers or transceivers to transmission lines; Line drivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/12—Compensating for variations in line impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】バス中間電位検出回路6に信号線3H,3L間の中間電位VMBを検出し、自ノード中間電位検出回路7により自ノードに供給される動作用電源電圧の中間電位VMNを検出する。そして、差動増幅回路8は、2つの中間電位VMB,VMNの差を検出し、その差に応じて定電圧回路7のグランド電位を調整する。
【選択図】図1
Description
本発明は上記事情に鑑みてなされたものであり、その目的は、各ノードにおけるグランド電位の差を解消できる通信ノードを提供することにある。
図1に示すように、通信ノード1が備える送受信回路2には、高電位側信号線3P,低電位側信号線3Nよりなる伝送線路3が接続されている。尚、送受信回路2に替えて送信回路又は受信回路でも良い。定電圧回路4には、外部の電源5より例えば電圧12Vの電源VBが供給されている。定電圧回路4は、例えばバンドギャップリファレンス回路等で構成され、電源電圧VBより例えば電圧5Vの動作用電源電圧VDDを生成し、送受信回路2等に供給する。送受信回路2は、伝送線路3をドライブして差動信号を他の通信ノードに送信し、また、他の通信ノードにより送信された差動信号を伝送線路3を介して受信する。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図2に示すように、第2実施形態の通信ノード11は、定電圧回路4の出力側に配置される昇圧降圧回路12を備えている。昇圧降圧回路12は、例えばチャージポンプ回路で構成されており、定電圧回路4の出力電圧を昇圧若しくは降圧するか、又は昇圧若しくは降圧することなく動作用電源電圧VDDを生成し、送受信回路2等に供給する。差動増幅回路8の出力電圧は昇圧降圧回路12に入力されており、昇圧降圧回路12の昇圧率又は降圧率は、前記出力電圧に応じて制御される。
図3に示すように、第3実施形態の通信ノード21は、第1実施形態の通信ノード1に、例えば特許文献1と同様に伝送線路3に発生するリンギングを抑制する機能を有する歪抑制回路22を加えて構成されている。高電位側信号線3P,低電位側信号線3Nの間には、線間スイッチング素子であるNチャネルMOSFET23が接続されている。FET23のゲートは、抵抗素子24を介して電源VDDにプルアップされている。
図4に示すように、第4実施形態の通信ノード31は、第2実施形態の通信ノード11に、第3実施形態の歪抑制回路22を加えて構成されている。このように構成すれば、第3実施形態と同様の効果が得られる。
昇圧は電圧増幅率を「1」より大きくすることに等しく、降圧は電圧増幅率を「1」より小さくすることに等しい。したがって、昇降圧回路は、増幅率を変更可能な増幅回路で構成しても良い。
線間スイッチング素子をPチャネルMOSFETとして、それに対応して特許文献1と同様の構成を採用しても良い。また、特許文献1の第5実施形態と同様に、線間スイッチング素子としてNチャネルMOSFET,PチャネルMOSFETを並列に備えても良い。
電源電圧等は、個別の設計に応じて適宜変更すれば良い。
Claims (4)
- 一対の高電位側信号線(3H),低電位側信号線(3L)によりハイ,ローの2値レベルに変化する差動信号を伝送する伝送線路(3)に接続され、
前記一対の信号線間の中間電位を検出する線間電位検出部(6)と、
自ノードに供給される動作用電源電圧の中間電位を検出する自ノード電位検出部(7)と、
前記線間電位検出部及び前記自ノード電位検出部によりそれぞれ検出された2つの中間電位の差を検出し、前記差に応じて前記動作用電源電圧を調整する電圧調整部(8)とを備える通信ノード。 - 前記動作用電源を供給する定電圧回路(7)を備え、
前記電圧調整部は、前記中間電位の差に応じて前記定電圧回路の基準電位を調整する請求項1記載の通信ノード。 - 定電圧回路(7)と、この定電圧回路の出力電圧を昇圧又は降圧して前記動作用電源を供給する昇降圧回路(12)とを備え、
前記電圧調整部は、前記中間電位の差に応じて前記昇降圧回路の昇圧比又は降圧比を調整する請求項1記載の通信ノード。 - 前記一対の信号線間に接続される線間スイッチング素子(23)と、
前記差動信号のレベルが変化したことを検出すると、前記線間スイッチング素子をオンさせて前記信号線間のインピーダンスを低下させる制御部(25〜27)とを備える請求項1から3の何れか一項に記載の通信ノード。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015186797A JP6470156B2 (ja) | 2015-09-24 | 2015-09-24 | 通信ノード |
DE112016004316.3T DE112016004316T5 (de) | 2015-09-24 | 2016-06-08 | Kommunikationsknoten |
PCT/JP2016/002772 WO2017051490A1 (ja) | 2015-09-24 | 2016-06-08 | 通信ノード |
CN201680045235.XA CN108353041A (zh) | 2015-09-24 | 2016-06-08 | 通信节点 |
US15/741,075 US10224925B2 (en) | 2015-09-24 | 2016-06-08 | Communication node |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015186797A JP6470156B2 (ja) | 2015-09-24 | 2015-09-24 | 通信ノード |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017063272A true JP2017063272A (ja) | 2017-03-30 |
JP2017063272A5 JP2017063272A5 (ja) | 2017-11-16 |
JP6470156B2 JP6470156B2 (ja) | 2019-02-13 |
Family
ID=58385871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015186797A Expired - Fee Related JP6470156B2 (ja) | 2015-09-24 | 2015-09-24 | 通信ノード |
Country Status (5)
Country | Link |
---|---|
US (1) | US10224925B2 (ja) |
JP (1) | JP6470156B2 (ja) |
CN (1) | CN108353041A (ja) |
DE (1) | DE112016004316T5 (ja) |
WO (1) | WO2017051490A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10164620B1 (en) | 2015-09-24 | 2018-12-25 | Denso Corporation | Ringing suppression circuit |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6336508B2 (ja) | 2015-09-01 | 2018-06-06 | 株式会社Soken | リンギング抑制回路 |
DE102018203707A1 (de) * | 2018-03-12 | 2019-09-12 | Robert Bosch Gmbh | Sende-/Empfangseinrichtung für ein Bussystem und Betriebsverfahren hierfür |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005176310A (ja) * | 2003-11-21 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 差動出力回路 |
JP2009038546A (ja) * | 2007-08-01 | 2009-02-19 | Panasonic Corp | 電流ドライバ |
WO2011033708A1 (ja) * | 2009-09-18 | 2011-03-24 | パナソニック株式会社 | ドライバ回路および映像システム |
JP2012257205A (ja) * | 2011-05-16 | 2012-12-27 | Nippon Soken Inc | リンギング抑制回路 |
WO2014038448A1 (ja) * | 2012-09-04 | 2014-03-13 | シャープ株式会社 | インターフェース回路および表示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1099608C (zh) * | 1994-11-21 | 2003-01-22 | 精工爱普生株式会社 | 液晶驱动装置及液晶驱动方法 |
US6731135B2 (en) * | 2001-06-14 | 2004-05-04 | Artisan Components, Inc. | Low voltage differential signaling circuit with mid-point bias |
US20030085737A1 (en) * | 2001-11-08 | 2003-05-08 | Tinsley Steven J. | Innovative high speed LVDS driver circuit |
US7535258B1 (en) * | 2004-12-15 | 2009-05-19 | Lattice Semiconductor Corporation | Programmable current output and common-mode voltage buffer |
EP2501088B1 (en) * | 2009-11-13 | 2019-07-17 | Panasonic Intellectual Property Management Co., Ltd. | Driver circuit, receiver circuit, and method for controlling communication system including those circuits |
DE102012208124B4 (de) | 2011-05-16 | 2016-11-24 | Denso Corporation | Ringing-Unterdrückungsschaltung |
WO2017038592A1 (ja) | 2015-09-01 | 2017-03-09 | 株式会社デンソー | リンギング抑制回路 |
MY187665A (en) | 2015-09-24 | 2021-10-08 | Denso Corp | Ringing suppression circuit |
-
2015
- 2015-09-24 JP JP2015186797A patent/JP6470156B2/ja not_active Expired - Fee Related
-
2016
- 2016-06-08 WO PCT/JP2016/002772 patent/WO2017051490A1/ja active Application Filing
- 2016-06-08 CN CN201680045235.XA patent/CN108353041A/zh active Pending
- 2016-06-08 US US15/741,075 patent/US10224925B2/en not_active Expired - Fee Related
- 2016-06-08 DE DE112016004316.3T patent/DE112016004316T5/de not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005176310A (ja) * | 2003-11-21 | 2005-06-30 | Matsushita Electric Ind Co Ltd | 差動出力回路 |
JP2009038546A (ja) * | 2007-08-01 | 2009-02-19 | Panasonic Corp | 電流ドライバ |
WO2011033708A1 (ja) * | 2009-09-18 | 2011-03-24 | パナソニック株式会社 | ドライバ回路および映像システム |
JP2012257205A (ja) * | 2011-05-16 | 2012-12-27 | Nippon Soken Inc | リンギング抑制回路 |
WO2014038448A1 (ja) * | 2012-09-04 | 2014-03-13 | シャープ株式会社 | インターフェース回路および表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10164620B1 (en) | 2015-09-24 | 2018-12-25 | Denso Corporation | Ringing suppression circuit |
Also Published As
Publication number | Publication date |
---|---|
US20180198443A1 (en) | 2018-07-12 |
WO2017051490A1 (ja) | 2017-03-30 |
US10224925B2 (en) | 2019-03-05 |
CN108353041A (zh) | 2018-07-31 |
DE112016004316T5 (de) | 2018-09-06 |
JP6470156B2 (ja) | 2019-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106896856B (zh) | 放大电路及电压调节器 | |
US10061335B2 (en) | Voltage regulator | |
JP3967321B2 (ja) | 半導体集積回路 | |
US9209822B2 (en) | A/D converter and semiconductor integrated circuit | |
US8519786B2 (en) | Variable gain amplifier with fixed bandwidth | |
JP6470156B2 (ja) | 通信ノード | |
US8957708B2 (en) | Output buffer and semiconductor device | |
KR102438388B1 (ko) | 신호 증폭기, 및 이를 포함하는 신호 수신 회로와 장치 | |
US10298419B2 (en) | Low voltage differential signaling driver | |
KR102690186B1 (ko) | 듀티 사이클 보정 회로 및 그 응용 | |
JP2006050633A (ja) | D/aコンバータ | |
KR20200051890A (ko) | 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템 | |
JP2017079431A (ja) | 電圧比較回路 | |
KR101070118B1 (ko) | 응답속도를 개선한 아날로그 회로 | |
JP2007233657A (ja) | 増幅器とそれを用いた降圧レギュレータ及び演算増幅器 | |
US9971370B2 (en) | Voltage regulator with regulated-biased current amplifier | |
JP2015146092A (ja) | シリーズレギュレーター回路、半導体集積回路装置、及び、電子機器 | |
CN110611497A (zh) | 比较器以及振荡电路 | |
JP6949463B2 (ja) | シングル差動変換回路 | |
JP2008301083A (ja) | 差動信号生成回路 | |
JP2007097131A (ja) | 差動増幅装置 | |
US20150293547A1 (en) | Voltage-current conversion circuit and power supply circuit | |
KR20170094683A (ko) | 버퍼 회로 | |
JP2014176040A (ja) | 差動出力回路、並びに高速シリアル通信用半導体ic及び高速シリアル通信システム | |
US12113494B2 (en) | Differential amplifier circuit, reception circuit, and semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171003 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180717 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190117 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6470156 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |