JP6336508B2 - リンギング抑制回路 - Google Patents
リンギング抑制回路 Download PDFInfo
- Publication number
- JP6336508B2 JP6336508B2 JP2016083699A JP2016083699A JP6336508B2 JP 6336508 B2 JP6336508 B2 JP 6336508B2 JP 2016083699 A JP2016083699 A JP 2016083699A JP 2016083699 A JP2016083699 A JP 2016083699A JP 6336508 B2 JP6336508 B2 JP 6336508B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- suppression
- period
- suppression period
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001629 suppression Effects 0.000 title claims description 201
- 238000001514 detection method Methods 0.000 claims description 61
- 230000005540 biological transmission Effects 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000008054 signal transmission Effects 0.000 claims description 5
- 230000001960 triggered effect Effects 0.000 claims description 4
- 230000007704 transition Effects 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 1
- 238000004891 communication Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 230000010354 integration Effects 0.000 description 5
- 238000003708 edge detection Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
- H03K17/163—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/42—Circuits for by-passing of ringing signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Electronic Switches (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
以下、第1実施形態について説明する。図1に示すように、リンギング抑制回路1は、送受信回路2と共に、高電位側信号線3P,低電位側信号線3Nよりなる伝送線路3の間に並列に接続されている。尚、送受信回路2に替えて、送信回路又は受信回路でも良い。送受信回路2は、通信コントローラ4により制御され、伝送線路3を駆動して差動信号を送信し、また、伝送線路3を介して他の送信ノードより送信された差動信号を受信すると、受信データを通信コントローラ4に入力する。
以下、第1実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。第2実施形態では、抑制期間の長さを示す設定信号の形式が第1実施形態とは異なっている。すなわち、図11に示すように、設定信号のレベルがハイ/ローに変化する回数により抑制期間の長さが示される。
第3実施形態では、抑制期間の長さを示す設定信号の形式が第1及び第2実施形態とは異なっており、図15に示すように、NRZ信号によるデジタルデータで抑制期間の長さが示される。図13に示すように、第3実施形態のリンギング抑制回路41は、抑制期間送信部9及び抑制期間検出部10に替わる抑制期間送信部42及び抑制期間検出部43を備えている。抑制期間検出部43は、設定信号検出開始部44,設定信号検出停止部45及びビット判定部46を有している。
第4実施形態は、第3実施形態のリンギング抑制回路41を用いて、設定信号をPWM信号形式で送信する場合を示す。図16に示すように、例えばデューティ比75%をデータ「0」とし、デューティ比25%をデータ「1」とする。そして、PWM周期をクロック発振回路53のクロック信号周期に合わせ、当該クロック信号の立上りエッジがPWM周期の中心位相に一致するタイミングで設定信号を送信する。すると、信号Eは、デューティ比100%がデータ「0」,デューティ比0%がデータ「1」を示す信号となる。
以上のように構成される第4実施形態によれば、設定信号をPWM信号形式で送信することができる。
図17に示すように、第5実施形態のリンギング抑制回路61は、第1〜第4実施形態における抑制期間送信部9等を備えておらず、抑制期間検出部62の入力端子には、電源とグランドとの間に接続される抵抗素子63及び64の共通接続点が接続されている。つまり第5実施形態では設定信号を、電源電圧を分圧した電圧レベルで付与する。そして、抑制期間検出部62は、第1実施形態の抑制期間検出部10よりコンパレータ21〜コンデンサ26を削除した構成であり、コンパレータ27_1〜27_nの非反転入力端子には、抵抗素子63及び64の共通接続点が直接接続されている。すなわち第5実施形態では、設定信号により示される電圧レベルの高低に応じて抑制期間の長短を設定する。
同様に、電圧レベルを変更可能な構成としては、例えば図19に示すように、抵抗素子63の下端にセレクタ67を接続し、それぞれ抵抗値が異なるグランド側の抵抗素子64(1)〜64(n)との接続を切替える構成を採用しても良い。
図21に示すように、第6実施形態では、設定信号がパルス信号としてリンギング抑制回路71の抑制期間検出部72に入力される。そして、抑制期間の長短は、上記信号のパルス幅で示される。抑制期間検出部72では、第1実施形態の抑制期間検出部10におけるコンパレータ21がセレクタ73に置き換えられており、コンデンサ26の上端とコンパレータ27との間にもセレクタ74が挿入されている。また、抑制期間検出部72は、エッジ検出部75,電源検出部76及び設定イネーブル信号生成部77を備えている。
以上において、電源検出部76は電源供給検出部に相当し、設定イネーブル信号生成部77はイネーブル信号出力部に相当する。また、電流源24〜コンデンサ26は電圧信号変換部に相当する。
設定信号送信部により送信される設定信号は、その他、例えば抑制期間の長さを抵抗分圧による電圧レベルで示す形式などでも良い。
何れの構成要素もハードウェアのみならず、ソフトウェアで実現しても良い。
第3及び第4実施形態において、データ「1,0」の定義は逆でも良い。また、第4実施形態におけるデータ値に対応するデューティ比は、適宜変更して定義すれば良い。
抑制期間設定部を、タイマを用いて構成しても良い。
第6実施形態における抑制期間検出部72の構成は一例であり、設定信号のパルス幅に応じたレベルの電圧信号に変換する構成であれば、どのようなロジックであっても良い。
Claims (11)
- 一対の高電位側信号線(3P),低電位側信号線(3N)によりハイ,ローの2値レベルに変化する差動信号を伝送する伝送線路(3)に接続され、前記信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路において、
前記一対の信号線間に接続される電圧駆動型で単一の線間スイッチング素子(15)と、
前記差動信号のレベルが変化したことを検出すると、前記線間スイッチング素子をオンさせて前記信号線間のインピーダンスを低下させる制御部(6)と、
入力される設定信号により示される抑制期間の長さを検出する期間検出部(10,33,43)と、
前記検出された抑制期間の長さを記憶する抑制期間記憶部(11,54)とを備え、
前記制御部は、抑制期間記憶部に記憶された長さの抑制期間だけ、前記線間スイッチング素子をオンさせ、
前記設定信号は、前記抑制期間の長さを電圧レベルで示すリンギング抑制回路。 - 前記電圧レベルは、電源電圧を、複数の抵抗素子(63,64,65,66)からなる分圧回路により分圧することで示される請求項1記載のリンギング抑制回路。
- 前記複数の抵抗素子の1つ以上が、可変抵抗素子(65,66)である請求項2記載のリンギング抑制回路。
- 前記分圧回路にセレクタ(67)を備え、
前記セレクタにより抵抗素子の通電経路を切替えて、前記電圧レベルを変更する請求項2又は3記載のリンギング抑制回路。 - 前記セレクタは、電圧駆動型の半導体スイッチング素子(68)で構成される請求項4記載のリンギング抑制回路。
- 一対の高電位側信号線(3P),低電位側信号線(3N)によりハイ,ローの2値レベルに変化する差動信号を伝送する伝送線路(3)に接続され、前記信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路において、
前記一対の信号線間に接続される電圧駆動型で単一の線間スイッチング素子(15)と、
前記差動信号のレベルが変化したことを検出すると、前記線間スイッチング素子をオンさせて前記信号線間のインピーダンスを低下させる制御部(6)と、
入力される設定信号により示される抑制期間の長さを検出する期間検出部(10,33,43)と、
前記検出された抑制期間の長さを記憶する抑制期間記憶部(11,54)とを備え、
前記制御部は、抑制期間記憶部に記憶された長さの抑制期間だけ、前記線間スイッチング素子をオンさせ、
前記設定信号は、前記抑制期間の長さをパルス幅で示し、
前記期間検出部は、電源の供給が開始されたことを検出する電源供給検出部と、
前記設定信号のパルスの立下りエッジを検出するエッジ検出部と、
前記電源の供給開始が検出されたことをトリガとして設定イネーブル信号をアクティブにし、前記立下りエッジが検出されたことをトリガとして設定イネーブル信号をインアクティブにするイネーブル信号出力部と、
前記設定イネーブル信号がアクティブである期間の長さに応じた電圧レベルを生成する電圧信号変換部とを備えるリンギング抑制回路。 - 一対の高電位側信号線(3P),低電位側信号線(3N)によりハイ,ローの2値レベルに変化する差動信号を伝送する伝送線路(3)に接続され、前記信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路において、
前記一対の信号線間に接続される電圧駆動型で単一の線間スイッチング素子(15)と、
前記差動信号のレベルが変化したことを検出すると、前記線間スイッチング素子をオンさせて前記信号線間のインピーダンスを低下させる制御部(6)と、
入力される設定信号により示される抑制期間の長さを検出する期間検出部(10,33,43)と、
前記検出された抑制期間の長さを記憶する抑制期間記憶部(11,54)と、
前記設定信号を前記期間検出部に送信する設定信号送信部(9)とを備え、
前記制御部は、抑制期間記憶部に記憶された長さの抑制期間だけ、前記線間スイッチング素子をオンさせ、
前記設定信号送信部は、前記抑制期間の長さに応じて、前記設定信号が示すハイ又はローレベルの何れかを継続する時間の長さを変化させて送信し、
前記期間検出部は、前記時間の長さに応じてコンデンサ(26)を充電する充電部(24,25)と、
前記コンデンサの端子電圧を、それぞれ異なる閾値と比較する複数のコンパレータ(27)とを備え、
これら複数のコンパレータの出力信号が変化する数に応じて、前記時間の長さを検出するリンギング抑制回路。 - 前記抑制期間記憶部(11)は、前記複数のコンパレータの出力信号の変化状態を記憶するラッチ回路を備える請求項7記載のリンギング抑制回路。
- 一対の高電位側信号線(3P),低電位側信号線(3N)によりハイ,ローの2値レベルに変化する差動信号を伝送する伝送線路(3)に接続され、前記信号の伝送に伴い発生するリンギングを抑制するリンギング抑制回路において、
前記一対の信号線間に接続される電圧駆動型で単一の線間スイッチング素子(15)と、
前記差動信号のレベルが変化したことを検出すると、前記線間スイッチング素子をオンさせて前記信号線間のインピーダンスを低下させる制御部(6)と、
入力される設定信号により示される抑制期間の長さを検出する期間検出部(10,33,43)と、
前記検出された抑制期間の長さを記憶する抑制期間記憶部(11,54)とを備え、
前記制御部は、抑制期間記憶部に記憶された長さの抑制期間だけ、前記線間スイッチング素子をオンさせ、
前記設定信号送信部(32)は、前記抑制期間の長さに応じて、前記設定信号が2値レベル間で遷移するエッジの出力回数を変化させて送信し、
前記期間検出部(33)は、前記出力回数を検出するリンギング抑制回路。 - 前記期間検出部は、前記設定信号が変化する回数をカウントするカウンタ(36)を備える請求項9記載のリンギング抑制回路。
- 前記抑制期間記憶部(11)は、前記コンパレータの出力信号が変化しない状態が所定期間継続すると、前記カウンタのカウンタ値をラッチするラッチ回路で構成される請求項10記載のリンギング抑制回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/074725 WO2017038592A1 (ja) | 2015-09-01 | 2016-08-25 | リンギング抑制回路 |
DE112016003984.0T DE112016003984T5 (de) | 2015-09-01 | 2016-08-25 | Ringing-unterdrückungsschaltung |
US15/753,596 US10128825B2 (en) | 2015-09-01 | 2016-08-25 | Ringing suppression circuit |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015171942 | 2015-09-01 | ||
JP2015171942 | 2015-09-01 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2017050839A JP2017050839A (ja) | 2017-03-09 |
JP2017050839A5 JP2017050839A5 (ja) | 2017-09-14 |
JP6336508B2 true JP6336508B2 (ja) | 2018-06-06 |
Family
ID=58280434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016083699A Expired - Fee Related JP6336508B2 (ja) | 2015-09-01 | 2016-04-19 | リンギング抑制回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10128825B2 (ja) |
JP (1) | JP6336508B2 (ja) |
DE (1) | DE112016003984T5 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6336506B2 (ja) | 2015-09-24 | 2018-06-06 | 株式会社デンソー | リンギング抑制回路 |
JP6538768B2 (ja) * | 2016-08-23 | 2019-07-03 | 株式会社Soken | リンギング抑制回路及びリンギング抑制方法 |
DE102017107149B4 (de) * | 2017-04-03 | 2019-03-14 | Infineon Technologies Ag | Elektronische Schaltung mit einer Schwingungsunterdrückungsschaltung, Netzwerk und Verfahren zum Betrieb der elektronischen Schaltung |
DE102017213834A1 (de) * | 2017-08-08 | 2019-02-14 | Robert Bosch Gmbh | Sende-/Empfangseinrichtung für ein Bussystem und Verfahren zur Reduzierung einer Schwingneigung beim Übergang zwischen unterschiedlichen Bitzuständen |
DE102018202614A1 (de) * | 2018-02-21 | 2019-08-22 | Robert Bosch Gmbh | Vorrichtung und Verfahren für eine Sende-/Empfangseinrichtung eines Bussystems |
JP7168332B2 (ja) * | 2018-03-16 | 2022-11-09 | 株式会社Soken | リンギング抑制回路 |
US11539548B2 (en) * | 2020-09-23 | 2022-12-27 | Microchip Technology Incorporated | Method, system and apparatus for suppressing controller area network bus ringing |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008423A (ja) | 2001-06-22 | 2003-01-10 | Mitsubishi Electric Corp | バスインターフェイス回路 |
JP5223421B2 (ja) * | 2008-04-03 | 2013-06-26 | トヨタ自動車株式会社 | 通信装置 |
JP5065424B2 (ja) * | 2010-01-14 | 2012-10-31 | 株式会社日本自動車部品総合研究所 | リンギング抑制回路 |
JP5394318B2 (ja) * | 2010-05-20 | 2014-01-22 | 株式会社日本自動車部品総合研究所 | 差動通信装置 |
JP5498527B2 (ja) | 2011-05-16 | 2014-05-21 | 株式会社日本自動車部品総合研究所 | リンギング抑制回路 |
DE102012208124B4 (de) | 2011-05-16 | 2016-11-24 | Denso Corporation | Ringing-Unterdrückungsschaltung |
JP5543402B2 (ja) * | 2011-05-16 | 2014-07-09 | 株式会社日本自動車部品総合研究所 | リンギング抑制回路 |
JP2015171942A (ja) | 2014-03-12 | 2015-10-01 | 株式会社リコー | シート処理装置、シート処理方法 |
JP6117747B2 (ja) * | 2014-07-31 | 2017-04-19 | 株式会社日本自動車部品総合研究所 | 信号伝送回路 |
JP2016083699A (ja) | 2014-10-28 | 2016-05-19 | 株式会社Uacj | ろう付炉及びアルミニウム材のろう付方法 |
WO2017051654A1 (ja) | 2015-09-24 | 2017-03-30 | 株式会社デンソー | リンギング抑制回路 |
JP6470156B2 (ja) | 2015-09-24 | 2019-02-13 | 株式会社Soken | 通信ノード |
EP3214803A1 (en) * | 2016-03-03 | 2017-09-06 | Nxp B.V. | Feedforward ringing suppression circuit |
-
2016
- 2016-04-19 JP JP2016083699A patent/JP6336508B2/ja not_active Expired - Fee Related
- 2016-08-25 US US15/753,596 patent/US10128825B2/en not_active Expired - Fee Related
- 2016-08-25 DE DE112016003984.0T patent/DE112016003984T5/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE112016003984T5 (de) | 2018-07-05 |
US10128825B2 (en) | 2018-11-13 |
US20180248542A1 (en) | 2018-08-30 |
JP2017050839A (ja) | 2017-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6336508B2 (ja) | リンギング抑制回路 | |
JP4705858B2 (ja) | アナログ・ディジタル変換回路 | |
JP4690105B2 (ja) | 逐次比較型a/dコンバータ | |
JP6015858B2 (ja) | 信号伝達回路 | |
US6664822B2 (en) | Driving device having dummy circuit | |
JP5082574B2 (ja) | 半導体装置 | |
JP5880225B2 (ja) | 半導体装置 | |
US20100007395A1 (en) | Pulse generator | |
JP2017050839A5 (ja) | ||
JP2005045633A (ja) | 相補信号発生回路及び相補信号形成方法 | |
WO2017038592A1 (ja) | リンギング抑制回路 | |
JP2019022135A (ja) | タイミング発生器および半導体集積回路 | |
JP4881582B2 (ja) | 遅延回路および駆動制御回路 | |
KR101119903B1 (ko) | 타이밍 발생 회로 | |
KR20110122527A (ko) | 전원 장치 | |
JP4311887B2 (ja) | 信号処理装置 | |
CN107231143B (zh) | 电平移位电路 | |
US20070124630A1 (en) | Semiconductor device having adaptive power function | |
JP5149704B2 (ja) | スイッチング駆動回路 | |
JP2009147564A (ja) | 信号伝達回路 | |
JP2012234088A (ja) | 駆動回路及びそれを備えた表示装置 | |
US7256618B2 (en) | Semiconductor integrated circuit device | |
US5883527A (en) | Tri-state output circuit for semiconductor device | |
JP6572076B2 (ja) | ゲート駆動回路 | |
US7952384B2 (en) | Data transmitter and related semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170802 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180502 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6336508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |