JP3967321B2

JP3967321B2 - 半導体集積回路

Info

Publication number: JP3967321B2
Application number: JP2003550364A
Authority: JP
Inventors: 一幸面
Original assignee: THine Electronics Inc
Current assignee: THine Electronics Inc
Priority date: 2001-12-07
Filing date: 2001-12-07
Publication date: 2007-08-29
Anticipated expiration: 2021-12-07
Also published as: CN1252927C; EP1465343A1; WO2003049291A1; JPWO2003049291A1; KR20040071175A; KR100740496B1; US7129756B2; CN1561577A; US20050007150A1

Description

本発明は、一般的に半導体集積回路に関し、特に、小振幅の差動信号を外部に出力するためのラインドライバを含む半導体集積回路に関する。

近年、パーソナルコンピュータのグラフィックボードとディスプレイ部との間の信号伝送等において、小振幅の差動信号（low voltage differential signaling：ＬＶＤＳ）を用いる方式が採用されている。この方式によれば、ディジタル信号をフルスイングで伝送する場合と比較して、ＥＭＩ（electromagnetic interference：電磁妨害雑音）を抑制することができる。

図１に、ＬＶＤＳ方式において使用されている従来のラインドライバの例を示す。このラインドライバは、差動信号Ｉｎ１及びＩｎ２がゲートに入力されてスイッチング動作を行うＮチャネルＭＯＳトランジスタＱＮ１１〜ＱＮ１４と、高電位側の電源電位Ｖ_ＤＤからトランジスタＱＮ１１及びＱＮ１３に定電流を供給する定電流源ＣＳと、トランジスタＱＮ１２及びＱＮ１４のソース（ノード１０２）と低電位側の電源電位Ｖ_ＳＳとの間に接続されたＮチャネルＭＯＳトランジスタＱＮ１５と、トランジスタＱＮ１５のゲート電圧を制御するオペアンプＯＰ１１とを含んでいる。

オペアンプＯＰ１１の非反転入力にはリファレンス電位Ｖ_ＲＥＦが供給され、オペアンプＯＰ１１の反転入力にはノード１０２の電位がフィードバックされる。これにより、ノード１０２の電位は、リファレンス電位Ｖ_ＲＥＦに近付くように制御される。

各々の入力信号Ｉｎ１、Ｉｎ２の電位は、低電位側の電源電位Ｖ_ＳＳから高電位側の電源電位Ｖ_ＤＤまでの範囲で変化する。これに伴い、トランジスタＱＮ１１〜ＱＮ１４がスイッチング動作を行う。例えば、入力信号Ｉｎ１がローレベルで入力信号Ｉｎ２がハイレベルの場合には、トランジスタＱＮ１１及びＱＮ１４がオフ状態となり、トランジスタＱＮ１２及びＱＮ１３がオン状態となる。これにより、受信側の終端抵抗Ｒ_Ｔに電流Ｉ_Ｄが流れ、ノード１００とノード１０１との間に出力電圧ΔＶ＝Ｉ_Ｄ×Ｒ_Ｔが生じる。

また、差動出力のオフセット電位Ｖ_ＯＳは、ノード１００及びノード１０１の電位をそれぞれＶ_１００及びＶ_１０１とすると、Ｖ_ＯＳ＝（Ｖ_１００＋Ｖ_１０１）／２で表される。このオフセット電位Ｖ_ＯＳが目標の値となるように、オペアンプＯＰ１１の非反転入力に供給されるリファレンス電位Ｖ_ＲＥＦが決定される。

しかしながら、図１に示すラインドライバにおいては、トランジスタＱＮ１１〜ＱＮ１４が頻繁にスイッチングすると、ノード１０２の電位変動が大きくなり、オフセット電位Ｖ_ＯＳが不安定になり易い。これを改善するためには、オペアンプＯＰ１１の裸ゲインを大きくすることが考えられるが、一方でオペアンプＯＰ１１が電源ノイズ等により発振し易くなるという問題が生じる。また、オフセット電位Ｖ_ＯＳを一定にして出力電圧ΔＶを変化させるためには定電流源ＣＳとリファレンス電位Ｖ_ＲＥＦとの両方を変更する必要があるので、これらを発生する回路が複雑になってしまう。

図２に、ＬＶＤＳ方式において使用されている従来のラインドライバの他の例を示す。このラインドライバは、差動信号Ｉｎ１及びＩｎ２がゲートに入力されてスイッチング動作を行うＮチャネルＭＯＳトランジスタＱＮ２１〜ＱＮ２４と、高電位側の電源電位Ｖ_ＤＤとトランジスタＱＮ２１及びＱＮ２３のドレイン（ノード２０３）との間に接続されたＮチャネルＭＯＳトランジスタＱＮ２６と、トランジスタＱＮ２６のゲート電圧を制御するオペアンプＯＰ２１と、トランジスタＱＮ２２及びＱＮ２４のソース（ノード２０２）と低電位側の電源電位Ｖ_ＳＳとの間に接続されたＮチャネルＭＯＳトランジスタＱＮ２５と、トランジスタＱＮ２５のゲート電圧を制御するオペアンプＯＰ２２とを含んでいる。

オペアンプＯＰ２１の非反転入力にはリファレンス電位Ｖ_ＲＥＦ１が供給され、オペアンプＯＰ２１の反転入力にはノード２０３の電位がフィードバックされる。これにより、ノード２０３の電位は、リファレンス電位Ｖ_ＲＥＦ１に近付くように制御される。同様に、オペアンプＯＰ２２の非反転入力にはリファレンス電位Ｖ_ＲＥＦ２が供給され、オペアンプＯＰ２２の反転入力にはノード２０２の電位がフィードバックされる。これにより、ノード２０２の電位は、リファレンス電位Ｖ_ＲＥＦ２に近付くように制御される。

各々の入力信号Ｉｎ１、Ｉｎ２の電位は、低電位側の電源電位Ｖ_ＳＳから高電位側の電源電位Ｖ_ＤＤまでの範囲で変化する。これに伴い、トランジスタＱＮ２１〜ＱＮ２４がスイッチング動作を行う。例えば、入力信号Ｉｎ１がローレベルで入力信号Ｉｎ２がハイレベルの場合には、トランジスタＱＮ２１及びＱＮ２４がオフ状態となり、トランジスタＱＮ２２及びＱＮ２３がオン状態となる。これにより、ノード２００が高い出力電位Ｖ_ＯＨ、ノード２０１が低い出力電位Ｖ_ＯＬとなって、ノード２００とノード２０１との間に出力電圧ΔＶ＝Ｖ_ＯＨ−Ｖ_ＯＬが生じる。

ここで、出力電位Ｖ_ＯＨ及びＶ_ＯＬが目標の値となるように、オペアンプＯＰ２１及びＯＰ２２の非反転入力にそれぞれ供給されるリファレンス電位Ｖ_ＲＥＦ１及びＶ_ＲＥＦ２が決定される。差動出力のオフセット電位Ｖ_ＯＳは、Ｖ_ＯＳ＝（Ｖ_ＯＨ＋Ｖ_ＯＬ）／２で表される。

しかしながら、図２に示すラインドライバにおいても、トランジスタＱＮ２１〜ＱＮ２４が頻繁にスイッチングすると、ノード２０３及び２０２の電位変動が大きくなり、出力電位Ｖ_ＯＨ及びＶ_ＯＬが不安定になり易い。従って、図２に示すラインドライバも、図１に示すラインドライバと同様の問題を抱えている。また、オフセット電位Ｖ_ＯＳを一定にして出力電圧ΔＶを変化させるためにはリファレンス電位Ｖ_ＲＥＦ１とリファレンス電位Ｖ_ＲＥＦ２との両方を変更する必要があるので、これらを発生する回路が複雑になってしまう。

一方、米国特許第６，１１１，４３１号には、図３に示すようなＬＶＤＳ方式のラインドライバが開示されている。このラインドライバは、ドライバ回路３２と、ドライバ回路３２の動作を制御するためのレプリカ回路３１（”mimicking circuit”と呼ばれる）とによって構成される。

ドライバ回路３２は、差動信号Ｉｎ１及びＩｎ２がゲートに入力されてスイッチング動作を行うＮチャネルＭＯＳトランジスタＱＮ３１〜ＱＮ３４と、高電位側の電源電位Ｖ_ＤＤとトランジスタＱＮ３１及びＱＮ３３のドレイン（ノード３０３）との間に接続されたＰチャネルＭＯＳトランジスタＱＰ３１と、トランジスタＱＰ３１のゲート電圧を制御するオペアンプＯＰ３１と、トランジスタＱＮ３２及びＱＮ３４のソース（ノード３０２）と低電位側の電源電位Ｖ_ＳＳとの間に接続されたＮチャネルＭＯＳトランジスタＱＮ３５と、トランジスタＱＮ３５のゲート電圧を制御するオペアンプＯＰ３２とを含んでいる。

オペアンプＯＰ３１の非反転入力（ノード３０４）とオペアンプＯＰ３２の非反転入力（ノード３０５）に所定の電位を供給するために、レプリカ回路３１が接続されている。レプリカ回路３１は、ドライバ回路３２に用いられているトランジスタＱＰ３１、ＱＮ３１〜ＱＮ３５の１／ｎのサイズをそれぞれ有するＰチャネルＭＯＳトランジスタＱＰ３２とＮチャネルＭＯＳトランジスタＱＮ３６〜ＱＮ３８と、受信側の終端抵抗Ｒ_Ｔの（ｎ／２）倍の抵抗値をそれぞれ有する２つの抵抗とを含んでいる。

トランジスタＱＰ３２は、高電位側の電源電位Ｖ_ＤＤとトランジスタＱＮ３６のドレイン（ノード３０４）との間に接続されている。トランジスタＱＰ３２には、ドライバ回路３２のトランジスタＱＰ３１に流れるドレイン電流Ｉ_Ｄの１／ｎのドレイン電流が流れる。トランジスタＱＮ３６及びＱＮ３７は、常にオン状態となっている。トランジスタＱＮ３８は、トランジスタＱＮ３７のソース（ノード３０５）と低電位側の電源電位Ｖ_ＳＳとの間に接続されている。

さらに、レプリカ回路３１は、トランジスタＱＰ３２のドレイン電流を決定するカレントミラー回路ＣＭＣと、トランジスタＱＮ３８のゲート電圧を制御するオペアンプＯＰ３３とを含んでいる。

オペアンプＯＰ３３の非反転入力にはリファレンス電位Ｖ_ＲＥＦが供給され、オペアンプＯＰ３３の反転入力にはノード３０６の電位がフィードバックされる。これにより、ノード３０６の電位は、リファレンス電位Ｖ_ＲＥＦに近付くように制御される。

各々の入力信号Ｉｎ１、Ｉｎ２の電位は、低電位側の電源電位Ｖ_ＳＳから高電位側の電源電位Ｖ_ＤＤまでの範囲で変化する。これに伴い、トランジスタＱＮ３１〜ＱＮ３４がスイッチング動作を行う。例えば、入力信号Ｉｎ１がローレベルで入力信号Ｉｎ２がハイレベルの場合には、トランジスタＱＮ３１及びＱＮ３４がオフ状態となり、トランジスタＱＮ３２及びＱＮ３３がオン状態となる。これにより、受信側の終端抵抗Ｒ_Ｔに電流Ｉ_Ｄが流れ、ノード３００とノード３０１との間に出力電圧ΔＶ＝Ｉ_Ｄ×Ｒ_Ｔが生じる。出力電圧ΔＶが目標の値となるように、レプリカ回路３１のトランジスタＱＰ３２を流れる電流が決定される。

また、差動出力のオフセット電位は、ノード３００及びノード３０１の電位をそれぞれＶ_３００及びＶ_３０１とすると、Ｖ_ＯＳ＝（Ｖ_３００＋Ｖ_３０１）／２で表される。オフセット電位Ｖ_ＯＳは、レプリカ回路３１における２つの抵抗の接続点（ノード３０６）の電位と連動する。従って、オフセット電位Ｖ_ＯＳ、即ち、ノード３０６の電位が目標の値となるように、オペアンプＯＰ３３の非反転入力に供給されるリファレンス電位Ｖ_ＲＥＦが決定される。

図３に示すラインドライバは、オフセット電位Ｖ_ＯＳを一定に保ちながら出力電圧ΔＶを変化させるのに適した回路である。しかしながら、３つのオペアンプを使用するため回路が複雑になってしまう。また、大電流が流れるトランジスタＱＰ３１及びＱＮ３５を制御するオペアンプＯＰ３１及びＯＰ３２は、電源ノイズ等がトリガとなって発振し易いという問題がある。

そこで、上記の点に鑑み、本発明の目的は、小振幅の差動信号を外部に出力するためのラインドライバにおいて、オペアンプ等の差動増幅器の数を増やすことなしに出力信号の振幅及びオフセット電位を安定化させることができる半導体集積回路を提供することである。

以上の課題を解決するため、本発明に係る半導体集積回路は、（ｉ）直列に接続された第１のトランジスタ及び第２のトランジスタと、直列に接続された第３のトランジスタ及び第４のトランジスタとを含み、差動入力信号が供給されてスイッチング動作を行うことにより、第１及び第２のトランジスタの接続点と第３及び第４のトランジスタの接続点との間に接続される負荷に差動出力信号を供給する出力回路と、第１の電源電位と第１及び第３のトランジスタとの間に接続された第５のトランジスタと、第２及び第４のトランジスタと第２の電源電位との間に接続され、ゲートに印加される第１のリファレンス電位に従って出力回路に流れる電流を決定する第６のトランジスタとを備えるドライバ回路と、（ii）第１の電源電位に接続された第７のトランジスタと、第２の電源電位に接続されて第６のトランジスタと共にカレントミラー回路を構成し、第１のリファレンス電位がゲートに印加されて、第６のトランジスタに流れる電流に比例する電流を流す第８のトランジスタと、第７のトランジスタと第８のトランジスタとの間に直列に接続された第９のトランジスタ及び互いに等しい抵抗値を有する第１の抵抗及び第２の抵抗及び第１０のトランジスタと、第１の抵抗と第２の抵抗との接続点における電位と第２のリファレンス電位との差を増幅して、増幅された電位を第５及び第７のトランジスタのゲートにフィードバックすることにより、負荷に供給される２つの出力信号の電位の平均値が出力信号の振幅によらずに一定となるように制御する差動増幅器とを備えるドライバ回路用制御回路とを具備する。

本発明に係る半導体集積回路によれば、カレントミラー回路によって出力回路の電流を制御すると共に、終端抵抗のレプリカとして設けた第１の抵抗と第２の抵抗との接続点における電位に基づいて出力回路の電圧を制御するので、オペアンプ等の差動増幅器の数を増やすことなしに出力信号の振幅及びオフセット電位を安定化させることができる。

本発明の利点及び特徴は、以下の詳細な説明と図面とを関連させて考察すれば明らかになる。これらの図面において、同じ参照番号は同じ構成要素を指している。
図４に、本発明の一実施形態に係る半導体集積回路に含まれるラインドライバの構成を示す。図４に示すように、このラインドライバは、ドライバ回路４２と、ドライバ回路４２の動作を制御するためのレプリカ回路４１とによって構成される。

ドライバ回路４２は、差動信号Ｉｎ１及びＩｎ２がゲートに入力されてスイッチング動作を行うＮチャネルＭＯＳトランジスタＱＮ４１〜ＱＮ４４によって構成される出力回路と、高電位側の電源電位Ｖ_ＤＤとトランジスタＱＮ４１及びＱＮ４３のドレイン（ノード４０３）との間に接続されたＮチャネルＭＯＳトランジスタＱＮ４６と、トランジスタＱＮ４２及びＱＮ４４のソース（ノード４０２）と低電位側の電源電位Ｖ_ＳＳとの間に接続されたＮチャネルＭＯＳトランジスタＱＮ４５とを含んでいる。トランジスタＱＮ４５には、リファレンス電位Ｖ_ＲＥＦ２に従ってドレイン電流Ｉ_Ｄが流れ、これによって出力回路の動作電流が決定される。

ソースフォロワとして働くトランジスタＱＮ４６のゲート（ノード４０４）に適切な電位を供給するために、レプリカ回路４１が接続されている。レプリカ回路４１は、ドライバ回路４２に用いられているトランジスタＱＮ４１〜ＱＮ４６の１／ｎのサイズをそれぞれ有するＮチャネルＭＯＳトランジスタＱＮ４７〜ＱＮ５０と、受信側の終端抵抗Ｒ_Ｔの（ｎ／２）倍の抵抗値をそれぞれ有する２つの抵抗とを含んでいる。レプリカ回路４１のトランジスタＱＮ５０とドライバ回路４２のトランジスタＱＮ４５とはカレントミラー回路を構成しており、トランジスタＱＮ５０には、トランジスタＱＮ４５のドレイン電流Ｉ_Ｄの１／ｎのドレイン電流が流れる。ここで、ｎは、正の実数（０よりも大きい数）である。

レプリカ回路４１において、２つの抵抗の両側（ノード４０６及び４０８）にそれぞれ接続されているトランジスタＱＮ４８及びＱＮ４９は、出力回路のトランジスタＱＮ４１〜ＱＮ４４に対応するものであるが、トランジスタＱＮ４１〜ＱＮ４４がスイッチング動作を行うのに対して、トランジスタＱＮ４８及びＱＮ４９は常にオン状態となっている。トランジスタＱＮ４７は、電圧源であり、高電位側の電源電位Ｖ_ＤＤとトランジスタＱＮ４８のドレインとの間に接続される。トランジスタＱＮ４７のゲート電圧は、差動増幅器の一種であるオペアンプＯＰ４１によって制御される。トランジスタＱＮ５０は、トランジスタＱＮ４９のソースと低電位側の電源電位Ｖ_ＳＳとの間に接続されている。

オペアンプＯＰ４１の非反転入力にはリファレンス電位Ｖ_ＲＥＦ１が供給され、オペアンプＯＰ４１の反転入力にはノード４０７の電位がフィードバックされる。これにより、ノード４０７の電位は、リファレンス電位Ｖ_ＲＥＦ１に近付くように制御される。トランジスタＱＮ５０には、リファレンス電位Ｖ_ＲＥＦ２に従ってドレイン電流が流れ、これによってレプリカ回路４１の動作電流が決定される。

各々の入力信号Ｉｎ１、Ｉｎ２の電位は、低電位側の電源電位Ｖ_ＳＳから高電位側の電源電位Ｖ_ＤＤまでの範囲で変化する。これに伴い、出力回路のトランジスタＱＮ４１〜ＱＮ４４がスイッチング動作を行う。

例えば、入力信号Ｉｎ１がローレベルで入力信号Ｉｎ２がハイレベルの場合には、トランジスタＱＮ４１及びＱＮ４４がオフ状態となり、トランジスタＱＮ４２及びＱＮ４３がオン状態となる。これにより、受信側の終端抵抗Ｒ_Ｔに電流Ｉ_Ｄが流れ、ノード４００とノード４０１との間に出力電圧ΔＶ＝Ｉ_Ｄ×Ｒ_Ｔが生じる。このとき、レプリカ回路４１においても、２つの抵抗に電流Ｉ_Ｄ／ｎが流れ、ノード４０６とノード４０８との間に電位差ΔＶ_Ｒ＝（Ｉ_Ｄ／ｎ）×（ｎＲ_Ｔ／２＋ｎＲ_Ｔ／２）＝Ｉ_Ｄ×Ｒ_Ｔが生じる。

一方、入力信号Ｉｎ１がハイレベルで入力信号Ｉｎ２がローレベルの場合には、トランジスタＱＮ４１及びＱＮ４４がオン状態となり、トランジスタＱＮ４２及びＱＮ４３がオフ状態となる。これにより、受信側の終端抵抗Ｒ_Ｔに逆向きの電流Ｉ_Ｄが流れ、ノード４０１とノード４００との間に出力電圧ΔＶ＝Ｉ_Ｄ×Ｒ_Ｔが生じる。このとき、レプリカ回路４１においても、２つの抵抗に電流Ｉ_Ｄ／ｎが流れ、ノード４０６とノード４０８との間に電位差ΔＶ_Ｒ＝（Ｉ_Ｄ／ｎ）×（ｎＲ_Ｔ／２＋ｎＲ_Ｔ／２）＝Ｉ_Ｄ×Ｒ_Ｔが生じる。

また、ドライバ回路４２において、差動出力のオフセット電位Ｖ_ＯＳは、ノード４００及びノード４０１の電位をそれぞれＶ_４００及びＶ_４０１とすると、Ｖ_ＯＳ＝（Ｖ_４００＋Ｖ_４０１）／２で表される。その値は、レプリカ回路３１における２つの抵抗の接続点（ノード４０７）の電位Ｖ_ＯＳＲ＝（Ｖ_４０６＋Ｖ_４０８）／２＝Ｖ_４０７と連動する。従って、オフセット電位Ｖ_ＯＳ、即ち、ノード４０７の電位が目標の値となるように、オペアンプＯＰ４１の非反転入力に供給されるリファレンス電位Ｖ_ＲＥＦ１が決定される。

以上説明したように、本実施形態においては、カレントミラー回路によって出力回路の電流を制御すると共に、終端抵抗のレプリカとして設けた２つの抵抗の接続点における電位に基づいて出力回路の電圧を制御するので、オペアンプの数を増やすことなしに出力信号の振幅及びオフセット電位を安定化させることができる。特に、ドライバ回路においてオペアンプが存在しないので、回路構成が単純になり、発振するおそれもなくなる。また、１つのリファレンス電位を変化させることにより、オフセット電位を一定に保ったまま、出力信号の振幅を変化させることが可能である。

本発明は、パーソナルコンピュータのグラフィックボードとディスプレイ部との間の信号伝送等において利用することができる。

ＬＶＤＳ方式において使用されている従来のラインドライバの例を示す回路図である。ＬＶＤＳ方式において使用されている従来のラインドライバの他の例を示す回路図である。ＬＶＤＳ方式において使用されている従来のラインドライバのさらに他の例を示す回路図である。本発明の一実施形態に係る半導体集積回路に含まれるラインドライバの構成を示す回路図である。

符号の説明

４１レプリカ回路
４２ドライバ回路
４０１〜４０８ノード
Ｒ _Ｔ終端抵抗
ＱＮ４１〜ＱＮ５０ＮチャネルＭＯＳトランジスタ
ＯＰ４１オペアンプ

Claims

直列に接続された第１のトランジスタ及び第２のトランジスタと、直列に接続された第３のトランジスタ及び第４のトランジスタとを含み、差動入力信号が供給されてスイッチング動作を行うことにより、前記第１及び第２のトランジスタの接続点と前記第３及び第４のトランジスタの接続点との間に接続される負荷に差動出力信号を供給する出力回路と、第１の電源電位と前記第１及び第３のトランジスタとの間に接続された第５のトランジスタと、前記第２及び第４のトランジスタと第２の電源電位との間に接続され、ゲートに印加される第１のリファレンス電位に従って前記出力回路に流れる電流を決定する第６のトランジスタとを備えるドライバ回路と、
第１の電源電位に接続された第７のトランジスタと、第２の電源電位に接続されて前記第６のトランジスタと共にカレントミラー回路を構成し、前記第１のリファレンス電位がゲートに印加されて、前記第６のトランジスタに流れる電流に比例する電流を流す第８のトランジスタと、前記第７のトランジスタと前記第８のトランジスタとの間に直列に接続された第９のトランジスタ及び互いに等しい抵抗値を有する第１の抵抗及び第２の抵抗及び第１０のトランジスタと、前記第１の抵抗と前記第２の抵抗との接続点における電位と第２のリファレンス電位との差を増幅して、増幅された電位を前記第５及び第７のトランジスタのゲートにフィードバックすることにより、前記負荷に供給される２つの出力信号の電位の平均値が出力信号の振幅によらずに一定となるように制御する差動増幅器とを備えるドライバ回路用制御回路と、
を具備する半導体集積回路。
前記第１の電源電位が前記第２の電源電位よりも高く、前記第１〜第１０のトランジスタの各々がＮチャネルＭＯＳトランジスタを含む、請求項１記載の半導体集積回路。
ｎを０より大きい数とするときに、前記第７〜１０のトランジスタに流れる電流が、前記第５及び第６のトランジスタに流れる電流の１／ｎである、請求項１記載の半導体集積回路。
前記第７、第８、第９、第１０のトランジスタが、前記第５、第６、第１又は第３、第２又は第４のトランジスタのサイズの１／ｎのサイズをそれぞれ有する、請求項３記載の半導体集積回路。
前記第１及び第２の抵抗の各々が、前記出力回路に接続される終端抵抗の抵抗値の（ｎ／２）倍の抵抗値を有する、請求項３記載の半導体集積回路。
前記差動増幅器が、
前記第２のリファレンス電位が供給される非反転入力端子と、
前記第１の抵抗と前記第２の抵抗との接続点における電位が供給される反転入力端子と、
前記第５及び第７のトランジスタのゲートに出力電位を供給する出力端子と、
を有する、請求項１記載の半導体集積回路。