JP2007325156A

JP2007325156A - 受信装置および送受信システム

Info

Publication number: JP2007325156A
Application number: JP2006155737A
Authority: JP
Inventors: Masaki Ii; 巨樹井伊
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-06-05
Filing date: 2006-06-05
Publication date: 2007-12-13

Abstract

【課題】２本の信号線を介して差動信号とシングルエンド信号が伝送される場合における受信装置および送受信システムの小型化および消費電力の低減。
【解決手段】受信装置は、第１の信号線と第２の信号線とを介して送信装置と接続され、前記送信装置から前記第１の信号線と前記第２の信号線とを介して差動信号を受信し、前記送信装置から前記第１の信号線を介して第１のシングルエンド信号を受信する。受信装置は、第１の比較器と第２の比較器とを備える。前記第１の比較器は、前記第１の信号線を介して受信された前記差動信号の電位と第１の基準電位との比較結果を出力し、前記第１の信号線を介して受信された前記第１のシングルエンド信号の電位と第２の基準電位との比較結果を出力する。前記第２の比較器は、前記第２の信号線を介して受信された前記差動信号の電位と前記第１の基準電位との比較結果を出力する。
【選択図】図８

Description

本発明は、受信装置および送受信システムに関し、特に、２本の信号線を用いて、差動信号とシングルエンド信号を受信する技術に関する。

電子機器間におけるデジタルデータの伝送技術として、シングルエンドデジタル伝送と差動デジタル伝送という２つの伝送方式が知られている。シングルエンドデジタル伝送における受信装置は、一本の信号線を介して送信された信号（シングルエンド信号）の電位と、基準電位（例えば、グランド電位）との電位差をデジタルデータとして取り出す。一方、差動デジタル伝送における受信装置は、＋信号線を介して送信された信号と−信号線を介して送信された信号（差動信号）の電位差をデジタルデータとして取り出す。

ここで、２本の信号線を介して差動信号が伝送され、同じ２本の信号線のうち少なくとも一方を用いてシングルエンド信号が伝送される場合には、受信装置にはシングルエンド信号用の受信回路と差動信号受信用の受信回路がそれぞれ独立して備えられる。

特開２００５−１３０３００号公報特開２００５−１９５０２４号公報特開２００１−２２２２４９号公報特開２００５−２６０３６０号公報

このような受信回路においては、例えば、携帯電話において、表示デバイスと制御デバイスとのインターフェースに用いられる場合など、さらなる消費電力の低減や小型化が望まれていた。

本発明は、上記課題を解決するためになされたものであり、２本の信号線を介して差動信号が伝送され、同じ２本の信号線のうち少なくとも一方を用いてシングルエンド信号が伝送される場合における受信装置および送受信システムの小型化および消費電力の低減を目的とする。

上記課題の少なくとも一部を解決するため、本発明の第１の態様は、第１の信号線と第２の信号線とを介して送信装置と接続され、前記送信装置から前記第１の信号線と前記第２の信号線とを介して差動信号を受信し、前記送信装置から前記第１の信号線を介して第１のシングルエンド信号を受信する受信装置を提供する。第１の態様に係る受信装置は、第１の比較器と第２の比較器とを備える。前記第１の比較器は、前記第１の信号線を介して受信された前記差動信号の電位と第１の基準電位との比較結果を出力し、前記第１の信号線を介して受信された前記第１のシングルエンド信号の電位と第２の基準電位との比較結果を出力する。前記第２の比較器は、前記第２の信号線を介して受信された前記差動信号の電位と前記第１の基準電位との比較結果を出力する。

第１の態様に係る受信装置によれば、第１の比較器は、差動信号の受信と、第１のシングルエンド信号の受信の両方に用いられるので、受信装置の小型化、レイアウト面積の抑制を実現できる。さらに、第１のシングルエンド信号が比較器（コンパレータ）により受信されるので、貫通電流の発生を抑制し、消費電力を抑制することができる。

第１の態様に係る受信装置は、さらに、前記送信装置から前記第２の信号線を介して第２のシングルエンド信号を受信し、前記第２の比較器は、さらに、前記第２の信号線を介して受信された前記第２のシングルエンド信号の電位と前記第２の基準電位との比較結果を出力しても良い。こうすれば、第２の比較器は、差動信号の受信と、第２のシングルエンド信号の受信の両方に用いられるので、受信装置の小型化、レイアウト面積の抑制を実現できる。さらに、第２のシングルエンド信号が比較器（コンパレータ）により受信されるので、貫通電流の発生を抑制し、消費電力を抑制することができる。

第１の態様に係る受信装置において、前記第１の比較器は、前記第１の信号線と接続された第１の入力端の電位と、第２の入力端の電位とを比較結果を出力する比較器であり、前記第２の比較器は、前記第２の信号線と接続された第３の入力端の電位と、第４の入力端の電位との比較結果を出力する比較器であり、前記受信装置は、さらに、前記第２の入力端および前記第４の入力端に前記第１の基準電位を入力する第１の受信モードと、前記第２の入力端および前記第４の入力端に前記第２の基準電位を入力する第２の受信モードと、を切り換えるスイッチ回路を備えても良い。こうすれば、スイッチ回路による切換により、第１の比較器および第２の比較器を、容易に、差動信号の受信とシングルエンド信号の受信の両方のために用いることができる。

第１の態様に係る受信装置において、前記送信装置は、前記差動信号を送信する第１の送信モードと、前記第１のシングルエンド信号および前記第２のシングルエンド信号の少なくとも一方を送信する第２の送信モードと、において動作し、前記受信装置は、さらに、前記送信装置の前記第１の送信モードから前記第２の送信モードへの遷移を検出する第１の検出回路を備え、前記スイッチ回路は、前記第１の送信モードから前記第２の送信モードへの遷移が検出されたときに、前記第１の受信モードから前記第２の受信モードへ切り換えても良い。こうすれば、送信装置の送信モードが第１の送信モードから前記第２の送信モードへ遷移するのを検出し、受信装置の受信モードを切り換えることができる。

第１の態様に係る受信装置において、前記差動信号は、第３の基準電位より低い電位を有し、前記第１のシングルエンド信号および前記第２のシングルエンド信号は、前記第１の送信モードから前記第２の送信モードへの遷移の過程において、前記第３の基準電位より高い電位を有し、前記第１の検出回路は、前記第３の基準電位と、前記第１の信号線と前記第２の信号線との中間電位と、の比較結果を出力する第３の比較器を含んでも良い。こうすれば、第１の信号線と第２の信号線との中間電位と、第３の基準電位とを比較することにより、容易に、送信モードの遷移を検出することができる。

第１の態様に係る受信装置において、前記送信装置の前記第２の送信モードから前記第１の送信モードへの遷移を検出する第２の検出回路を備え、前記スイッチ回路は、前記第２の送信モードから前記第１の送信モードへの遷移が検出されたときに、前記第２の受信モードから前記１の受信モードへ切り換えても良い。こうすれば、送信装置の送信モードが第２の送信モードから前記第１の送信モードへ遷移するのを検出し、受信装置の受信モードを切り換えることができる。

第１の態様に係る受信装置において、前記第１のシングルエンド信号および前記第２のシングルエンド信号のうち少なくとも一方は、前記第２の送信モードから前記第１の送信モードへの遷移の過程において、所定のパターン信号を含み、前記第２の検出回路は、前記第１の比較器および前記第２の比較器からの出力を受け取るロジック回路であり、前記ロジック回路は、前記受け取った出力に含まれる前記パターン信号を検出することにより、前記第２の送信モードから前記第１の送信モードへの遷移を検出しても良い。こうすれば、所定のパターン信号を検出することにより、容易に、送信モードの遷移を検出することができる。

第１の態様に係る受信装置において、前記第１の比較器の駆動電流を、前記第１の受信モードと前記第２の受信モードとで異なるレベルに制御する第１の電流制御回路を備えても良く、第２の比較器の駆動電流を、前記第１の受信モードと前記第２の受信モードとで異なるレベルに制御する第２の電流制御回路を備えても良い。こうすれば、受信モードに応じて、適切な駆動電流を比較器に供給することにより、受信装置の消費電力を抑制することができる。

第１の態様に係る受信装置において、前記第１の基準電位は、前記第１の信号線と前記第２の信号線との中間電位であっても良い。また、第２の基準電位および第３の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位であっても良い。

本発明の第２の態様は、第１の信号線と第２の信号線とを介して送信装置と接続され、前記送信装置から前記第１の信号線と前記第２の信号線とを介して差動信号を受信し、前記送信装置から前記第１の信号線を介して第１のシングルエンド信号を受信する受信装置を提供する。第２の態様に係る受信装置は、前記第１の信号線を介して受信された前記差動信号の電位と前記第２の信号線を介して受信された前記差動信号の電位との比較結果を出力し、前記第１の信号線を介して受信された前記第１のシングルエンド信号の電位と第１の基準電位との比較結果を出力する第１の比較器を備える。

第２の態様に係る受信装置によれば、第１の比較器は、差動信号の受信と、第１のシングルエンド信号の受信の両方に用いられるので、受信装置の小型化、レイアウト面積の抑制を実現できる。さらに、第１のシングルエンド信号が比較器（コンパレータ）により受信されるので、貫通電流の発生を抑制し、消費電力を抑制することができる。

第２の態様に係る受信装置において、前記送信装置から前記第２の信号線を介して第２のシングルエンド信号を受信し、前記受信装置は、さらに、前記第２のシングルエンド信号の電位と第２の基準電位との比較結果を出力する第２の比較器を備えても良い。こうすれば、第２のシングルエンド信号は、第２の比較器により受信されるので、貫通電流の発生を抑制し、消費電力を抑制することができる。

第２の態様に係る受信装置において、前記第１の比較器は、前記第１の信号線と接続された第１の入力端の電位と、第２の入力端の電位とを比較結果を出力する比較器であり、前記第２の比較器は、第３の入力端の電位と、第４の入力端の電位とを比較結果を出力する比較器であり、前記受信器は、さらに、前記第２の入力端に前記第２の信号線を接続する第１の受信モードと、前記第２の入力端および前記第４の入力端に前記第１の基準電位を入力すると共に前記第３の入力端に前記第２の信号線を接続する第２の受信モードと、を切り換えるスイッチ回路を備えても良い。こうすれば、第１の比較器にて差動信号を受信する第１の受信モードと、第１および第２の比較器にてそれぞれシングルエンド信号を受信する第２の受信モードとを容易に切り換えることができる。

第２の態様に係る受信装置において、前記送信装置は、前記差動信号を送信する第１の送信モードと、前記第１のシングルエンド信号および前記第２のシングルエンド信号の少なくとも一方を送信する第２の送信モードと、において動作し、前記受信装置は、さらに、前記送信装置の前記第１の送信モードから前記第２の送信モードへの遷移を検出する第１の検出回路を備え、前記スイッチ回路は、前記第１の送信モードから前記第２の送信モードへの遷移が検出されたときに、前記第１の受信モードから前記第２の受信モードへ切り換えても良い。こうすれば、送信装置の送信モードが第１の送信モードから前記第２の送信モードへ遷移するのを検出し、受信装置の受信モードを切り換えることができる。

第２の態様に係る受信装置において、前記差動信号は、第２の基準電位より低い電位を有し、前記第１のシングルエンド信号および前記第２のシングルエンド信号は、前記第１の送信モードから前記第２の送信モードへの遷移の過程において、前記第２の基準電位より高い電位を有し、前記第１の検出回路は、前記第２の基準電位と、前記第１の信号線と前記第２の信号線との中間電位と、の比較結果を出力する第３の比較器を含んでも良い。こうすれば、第１の信号線と第２の信号線との中間電位と、第２の基準電位とを比較することにより、容易に、送信モードの遷移を検出することができる。

第２の態様に係る受信装置において、前記送信装置の前記第２の送信モードから前記第１の送信モードへの遷移を検出する第２の検出回路を備え、前記スイッチ回路は、前記第２の送信モードから前記第１の送信モードへの遷移が検出されたときに、前記第２の受信モードから前記１の受信モードへ切り換えても良い。こうすれば、送信装置の送信モードが第２の送信モードから前記第１の送信モードへ遷移するのを検出し、受信装置の受信モードを切り換えることができる。

第２の態様に係る受信装置において、前記第１のシングルエンド信号および前記第２のシングルエンド信号のうち少なくとも一方は、前記第２の送信モードから前記第１の送信モードへの遷移の過程において、所定のパターン信号を含み、前記第２の検出回路は、前記第１の比較器および前記第２の比較器からの出力を受け取るロジック回路であり、前記ロジック回路は、前記受け取った出力に含まれる前記パターン信号を検出することにより、前記第２の送信モードから前記第１の送信モードへの遷移を検出しても良い。こうすれば、所定のパターン信号を検出することにより、容易に、送信モードの遷移を検出することができる。

第２の態様に係る受信装置は、さらに、前記第１の比較器の駆動電流を、前記第１の受信モードと前記第２の受信モードとで異なるレベルに制御する第１の電流制御回路を備えても良い。こうすれば、受信モードに応じて、適切な駆動電流を比較器に供給することにより、受信装置の消費電力を抑制することができる。

第２の態様に係る受信装置は、前記第２の比較器の駆動電流を、前記第２の受信モードにおいて供給し、前記第１の受信モードにおいて供給しない第２の電流制御回路を備えても良い。こうすれば、差動信号を受信する第１の受信モードにおいて、使用しない第２の比較器に駆動電流を供給しないので、受信装置の駆動電流をさらに抑制することができる。

第２の態様に係る受信装置において、前記第１の基準電位および第２の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位であっても良い。

上記態様に係る受信装置において、前記差動信号は、前記第１のシングルエンド信号と比較して、振幅が小さく、高速伝送される信号であっても良い。

なお、本発明は、種々の態様で実現することが可能であり、例えば、上記態様に係る受信装置と、前記受信装置によって受信された前記画像データを用いて表示装置を駆動する表示駆動装置と、を備えるデバイスとして実現することができる。さらに本発明は、第１の信号線と、第２の信号線と、送信装置と、受信装置とを備える送受信システムとして実現することができる。

以下、本発明について、図面を参照しつつ、実施例に基づいて説明する。

Ａ．第１実施例：
・デジタルデバイスの構成：
図１は、第１実施例におけるデジタルデバイスの概略構成図である。本実施例におけるデジタルデバイスは、図１に示すように、画像処理装置５００と、送信装置２０００と受信装置１０００からなる送受信システムと、ＬＣＤドライバ６００と、表示装置としての液晶ディスプレイ７００とを含む。このデジタルデバイスは、携帯電話などの電子機器に搭載され、液晶ディスプレイ７００に静止画像および動画像を表示するためのデバイスである。

画像処理装置５００は、搭載された電子機器の他の構成要素、例えば、無線通信回路やフラッシュメモリなどの記憶装置から取得された画像データに対する画像処理を行う。画像処理装置５００は、動画像データに対する画像処理に特化されたコンピュータであるＤＳＰ（Digital Signal Processor）５１０と、その他の処理（例えば、静止画像データの処理や、ＬＣＤドライバ６００や送信装置２０００に対する制御処理）を行うコンピュータである主制御部５２０を備えている。

画像処理装置５００は、高速伝送するべきデータＨＤと、低速伝送するべきデータＬＤとを、送信装置２０００に出力する。高速伝送するべきデータＨＤは、本実施例では、ＤＳＰ５００により出力される動画像データである。低速伝送するべきデータＬＤは、本実施例では、動画像データ以外のデータ、例えば、静止画像データや、ＬＣＤドライバ６００に対する制御データである。画像処理装置５００は、さらに、送信装置２０００に対する制御信号ＣＴＬを出力する。

受信装置１０００と送信装置２０００からなる送受信システムは、画像処理装置５００からの制御信号ＣＴＬに従って、画像処理装置５００から受け取ったデータＬＤ、ＨＤをＬＣＤドライバ６００に送るためのインターフェースである。送信装置２０００は、差動信号を送信する２組の送信端子対、すなわち、端子ＴＰ１、ＴＮ１からなる端子対と、端子ＴＰ２、ＴＮ２からなる端子対とを備えている。後述するが、送信装置２０００は、これらの各端子から差動信号に加えてシングルエンド信号も送信することができる。

受信装置１０００は、これらの端子対にそれぞれ対応する２組の端子対、すなわち、端子ＤＰ１、ＤＮ１からなる端子対と、端子ＤＰ２、ＤＮ２からなる端子対とを備えている。図１に示すように送信装置２０００の各端子ＴＰ１、ＴＮ１、ＴＰ２、ＴＮ２と、対応する受信装置１０００の各端子ＤＰ１、ＤＮ１、ＤＰ２、ＤＮ２とは、それぞれ信号線ＬＰ１、ＬＮ１、ＬＰ２、ＬＮ２により接続されている。これにより、受信装置１０００は、これらの信号線を介して、送信装置２０００から差動信号およびシングルエンド信号を受信することができる。

ＬＣＤドライバ６００は、上述した送受信システムを介して、画像処理装置５００から画像データおよび制御データを受け取り、これらのデータに基づいて液晶ディスプレイ７００を駆動する。

・送信装置の構成：
図２〜図３を参照して、送信装置２０００について、さらに詳しく説明する。図２は、送信装置の内部構成を示す説明図である。図３は、データ送信回路の内部構成を示す説明図である。

図２に示すように、送信装置２０００は、上述した端子ＴＰ１、ＴＮ１、ＴＰ２、ＴＮ２に加えて、パラレル／シリアル変換回路２１００と、送信制御回路２２００と、ＰＬＬ(Phase Locked Loop)回路２３００と、データ送信回路２５００ａと、クロック送信回路２５００ｂとを備えている。ＰＬＬ回路２３００は、参照クロック信号ＣＬＫを受けて、高速伝送クロックＨＣを生成する。パラレル／シリアル変換回路２１００は、画像処理装置５００から受け取ったパラレルのデータＨＤ、ＬＤをシリアルデータに変換し、データ送信回路２５００ａに送る。高速伝送されるべきデータＨＤは、高速伝送クロックＨＣに同期してパラレル／シリアル変換される。送信制御回路２２００は、画像処理装置５００からの制御信号ＣＴＬに応じて、データ送信回路２５００ａおよびクロック送信回路２５００ｂを制御する。

データ送信回路２５００ａは、送信制御回路２２００からの制御信号に応じて、高速伝送するべきデータＨＤの高速送信と、低速伝送するべきデータＬＤの低速送信とを実行する。具体的には、データ送信回路２５００ａは、図３に示すように、プリドライバ２５１０と、差動ドライバ２５２０と、シングルエンドドライバ２５３０と、を備える。

プリドライバ２５１０は、高速送信要求を示す制御信号ＣＴ１と高速伝送すべきデータＨＤを受けて、差動ドライバ２５２０を駆動する信号ＨＳＰ、ＨＳＮを出力する。差動ドライバ２５２０は、駆動信号ＨＳＰ、ＨＳＮを受けて、端子ＴＰ１、ＴＮ１を介して信号線ＬＰ１、ＬＮ１に差動信号を出力する。これにより、データＨＤが差動信号として受信装置１０００に送られる。図３に示すように、差動ドライバ２５２０は、差動対を構成するｎチャンネルの電界効果トランジスタ（以下、ｎトランジスタと呼ぶ。）ＮＣＴａ、ＮＣＴｂと、もう一つの差動対を構成するｎトランジスタＮＣＴｃ、ＮＣＴｄとを備える一般的な差動ドライバである。これらの２つの差動対は、定電流源５０と接地端ＶＳＳとの間に直列に接続されている。差動ドライバ２５２０の差動出力ノードは、端子ＴＰ１、ＴＮ１に接続されている。信号ＨＳＰと信号ＨＳＮは、差動信号を出力するときには、常に互いに反対の位相を有することにより、差動ドライバ２５２０を動作させると共に、差動信号を出力しないときには、ＨＳＰ＝ＨＳＮ＝ローに維持されることにより、差動ドライバ２５２０を端子ＴＰ１、ＴＮ１に対してハイインピーダンス状態にする。

また、プリドライバ２５１０は、低速送信要求を示す制御信号ＣＴ１と低速伝送すべきデータＬＤを受けて、シングルエンドドライバ２５３０を駆動する信号ＬＳＰＰ、ＬＳＰＮ、ＬＳＮＰ、ＬＳＮＮを出力する。シングルエンドドライバ２５３０は、信号ＬＳＰＰおよびＬＳＰＮが入力される第１のプッシュプル回路２５３１と、信号ＬＳＮＰおよびＬＳＮＮが入力される第２のプッシュプル回路２５３２から構成される。第１のプッシュプル回路２５３１は、駆動信号ＬＳＰＰおよびＬＳＰＮに応じて、端子ＴＰ１を介して信号線ＬＰ１にシングルエンド信号を出力する。第２のプッシュプル回路２５３２は、駆動信号ＬＳＮＰおよびＬＳＮＮに応じて、端子ＴＮ１を介して信号線ＬＮ１にシングルエンド信号を出力する。これにより、データＬＤが２つのシングルエンド信号として受信装置１０００に送られる。第１のプッシュプル回路２５３１を駆動する信号ＬＳＰＰとＬＳＰＮは、シングルエンド信号を出力するときには、常に同位相を有することにより、第１のプッシュプル回路２５３１をプッシュプル動作させると共に、上述した差動ドライバ２５２０が差動信号を出力しているときには、ＬＳＰＰ＝ハイ、ＬＳＰＮ＝ローに維持されることにより、第１のプッシュプル回路２５３１を端子ＴＰ１に対してハイインピーダンス状態にする。同様に、第２のプッシュプル回路２５３２を駆動する信号ＬＳＮＰとＬＳＮＮは、シングルエンド信号を出力するときには、常に同位相を有することにより、第２のプッシュプル回路２５３２をプッシュプル動作させると共に、上述した差動ドライバ２５２０が差動信号を出力しているときには、ＬＳＮＰ＝ハイ、ＬＳＮＮ＝ローに維持されることにより、第２のプッシュプル回路２５３２を端子ＴＮ１に対してハイインピーダンス状態にする。

第１のプッシュプル回路２５３１は、調節電位ＶＬＳと接地端ＶＳＳとの間にプッシュプルを構成するｐチャンネルの電界効果トランジスタ（以下、ｐトランジスタと呼ぶ。）ＰＣＴａと、ｎトランジスタＮＣＴｅとを備えている。第１のプッシュプル回路２５３１の出力ノードは、端子ＴＰ１に接続されている。

第２のプッシュプル回路２５３２は、図３に示すように、ｐトランジスタＰＣＴｂと、ｎトランジスタＮＣＴｆとを備え、第１のプッシュプル回路２５３１と同様に構成されている。

ここで、図４〜図５を参照して、データ送信回路２５００ａの動作についてさらに説明する。図４は、データ送信回路の状態遷移を示す概略図である。図５は、差動信号とシングルエンド信号を説明するための概略図である。

図４に示すように、データ送信回路２５００ａは、動作モードとして、データＨＤを差動信号により高速送信する差動送信モードＳ１と、データＬＤを２つのシングルエンド信号により低速送信するシングルエンド送信モードＳ２とを備えている。差動送信モードにおいてデータ送信回路２５００ａから送信される差動信号ＨＳの振幅ΔＶＨは、例えば、２００ｍＶ程度に設定される。一方、シングルエンド送信モードにおいてデータ送信回路２５００ａから送信されるシングルエンド信号ＬＳは、図３に示すシングルエンドドライバ２５３０の回路構成から解るように、ロー信号が接地電位ＶＳＳ、ハイ信号が調整電位ＶＬＳを有する（図５）。調整電位ＶＬＳは、降圧レギュレータなどを用いて、電源電圧ＶＤＤを降圧することにより生成される。シングルエンド信号の振幅ΔＶＬ（ＶＬＳ−ＶＳＳ）は、差動信号の振幅ΔＶＨより４〜１０倍程度大きく、例えば、１．２Ｖ程度に設定される。

差動信号ＨＳの伝送レートは、例えば、５００Ｍｂ／ｓ（メガビット／秒）程度に設定され、シングルエンド信号ＬＳの伝送レートは、例えば、１０Ｍｂ／ｓ程度に設定される。

ここで、本実施例において、低速のデータ送信には、シングルエンド信号ＬＳを用い、高速のデータ送信には、差動信号ＨＳを用いる理由を説明する。シングルエンド信号ＬＳの送信は、上述したようにプッシュプル回路によって行われるが、この回路の消費電流は、伝送レートに比例して大きくなる。また、シングルエンド信号ＬＳでは、その特性上それほど高速に伝送レートを上げることはできない。

一方、差動信号ＨＳの送信は、上述したように差動増幅回路により行われる。差動増幅回路の消費電流は、伝送レートが大きくても小さくても、大きく変化しない特徴がある。また、差動信号ＨＳは、シングルエンド信号ＬＳより、伝送レートを高くすることが容易である。以上の点から、比較的高速な伝送レート（例えば、５００Ｍｂ／ｓ）でのデータ送信は、差動信号ＨＳによるのが有利である。一方、比較的低速な伝送レート（例えば、１０Ｍｂ／ｓ）でのデータ送信は、消費電流の観点からシングルエンド信号ＬＳによるのが有利である場合がある。このため、本実施例では、上述したように、伝送速度に応じて、シングルエンド信号ＬＳと差動信号ＨＳとを使い分けている。

データ送信回路２５００ａにおいて、差動送信モードとシングルエンド送信モードとの遷移は、送信制御回路２２００からの制御信号ＣＴ１によって制御される。データ送信回路２５００ａは、差動送信モードＳ１からシングルエンド送信モードＳ２に遷移する場合、その遷移期間において、信号線ＬＰ１と信号線ＬＮ１の電位を所定期間に亘って、電位ＶＬＳ（シングルエンド信号のハイ信号）に保持する（図４：Ａ１）。

一方、データ送信回路２５００ａは、シングルエンド送信モードＳ２から差動送信モードＳ１に遷移する場合、その遷移期間において、所定の遷移通知コマンドをシングルエンド信号により受信装置１０００に送信する（図４：Ａ２）。例えば、遷移通知コマンドは、「１１１１１１１１」を表す８ビットデータとされる。

このような送信モード間の遷移期間に特有な信号を、受信装置１０００において検出することにより、受信装置１０００は、送信装置２０００における送信モードの遷移を認識することができる。

クロック送信回路２５００ｂは、端子ＴＰ２およびＴＮ２を介して、信号線ＬＰ２およびＬＮ２に差動信号ＨＳおよびシングルエンド信号ＬＳを出力する。クロック送信回路２５００ｂは、差動送信モードＳ１において、ＰＬＬ回路２３００から供給された高速伝送クロックＨＣを差動信号ＨＳとして送信する点で、データＨＤを差動信号ＨＳとして送信するデータ送信回路２５００ａと異なる。クロック送信回路２５００ｂは、シングルエンド送信モードＳ２においては、ＬＣＤドライバ６００に送るべきデータの送信は行わない。データ送信回路２５００ａは、受信装置１０００に対する制御コマンド（例えば、上述した遷移通知コマンド）のみを、シングルエンド信号ＬＳとして送信する。クロック送信回路２５００ｂの内部構成は、基本的に図３を参照して説明したデータ送信回路２５００ａの構成と同様であるので、詳しい説明を省略する。クロック送信回路２５００ｂにおいても、差動送信モードＳ１からシングルエンド送信モードＳ２への遷移のプロセスおよびシングルエンド送信モードＳ２から差動送信モードＳ１への遷移のプロセスは、図４を参照して説明したデータ送信回路２５００ａの遷移プロセスと同様であるので、詳しい説明を省略する。

・受信装置の構成：
続いて、図６〜図１１を参照して、上述した送信装置２０００から信号線ＬＰ１、ＬＮ１、ＬＰ２、ＬＮ２を介して出力される差動信号ＨＳおよびシングルエンド信号ＬＳを受信する受信装置１０００について、さらに説明する。図６は、受信装置の内部構成を示す説明図である。図７は、終端回路の内部構成を示す説明図である。図８は、データ受信回路と、これに接続されるスイッチ回路の内部構成を示す説明図である。図９は、モード検出回路の内部構成を示す説明図である。図１０は、基準電圧生成回路の内部構成を示す説明図である。図１１は、電流制御回路の内部構成を示す説明図である。

図６に示すように、受信装置１０００は、終端回路ＴＭａ、ＴＭｂと、データ受信回路１５００ａと、クロック受信回路１５００ｂと、スイッチ回路ＳＷａ、ＳＷｂと、モード検出回路１４００ａ、１４００ｂと、を備えている。受信装置１０００は、さらに、シリアル／パラレル変換回路１１００と、受信制御回路１２００と、基準電圧生成回路１３００と、電流制御回路１６００ａ、１６００ｂとを備えている。

ここで、受信装置１０００は、端子ＤＰ１とＤＮ１からなる端子対と、端子ＤＰ２とＤＮ２からなる端子対ごとに、２つの受信モードで信号を受信する。２つの受信モードは、上述した差動信号ＨＳを受信する差動受信モードと、上述したシングルエンド信号を受信するシングルエンド受信モードである。これらのモードは、受信制御回路１２００から出力されるモード制御信号によって制御される。モード制御信号には、端子ＤＰ１とＤＮ１からなる端子対を介して信号を受信する際の受信モードを制御するＬＰ−ＥＮ１およびＬＰ−ＥＮＸ１と、端子ＤＰ２とＤＮ２からなる端子対を介して信号を受信する際の受信モードを制御するＬＰ−ＥＮ２およびＬＰ−ＥＮＸ２とが含まれる。ＬＰ−ＥＮＸ１は、ＬＰ−ＥＮ１の反転信号であり、ＬＰ−ＥＮＸ２は、ＬＰ−ＥＮ２の反転信号である。

端子ＤＰ１とＤＮ１から差動信号を受信する差動受信モードにおいては、ＬＰ−ＥＮ１＝ロー、ＬＰ−ＥＮＸ１＝ハイとされ、端子ＤＰ２とＤＮ２から差動信号を受信する差動受信モードにおいては、ＬＰ−ＥＮ２＝ロー、ＬＰ−ＥＮＸ２＝ハイとされる。一方、端子ＤＰ１とＤＮ１からシングルエンド信号を受信するシングルエンド受信モードにおいては、ＬＰ−ＥＮ１＝ハイ、ＬＰ−ＥＮＸ１＝ローとされ、端子ＤＰ２とＤＮ２からシングルエンド信号を受信するシングルエンド受信モードにおいては、ＬＰ−ＥＮ２＝ハイ、ＬＰ−ＥＮＸ２＝ローとされる。

終端回路ＴＭａは、端子ＤＰ１とＤＮ１からなる端子対を介して受信される差動信号ＨＳを終端するための回路である。図７に示すように、終端回路ＴＭａは、端子ＤＰ１と端子ＤＮ１との間に直列に接続された終端抵抗Ｒ１、ｎトランジスタＮＣＴ１、ｎトランジスタＮＣＴ２、終端抵抗Ｒ２とを含む。また、終端回路ＴＭａの２つのｎトランジスタＮＣＴ１、ＮＣＴ２のゲートには、上述した受信モード制御信号ＬＰ−ＥＮＸ１が入力される。これにより、差動受信モードのとき、すなわち、ＬＰ−ＥＮＸ１＝ハイのときには、ｎトランジスタＮＣＴ１、ＮＣＴ２は、いずれもＯＮになり、端子ＤＰ１と端子ＤＮ１は、１００Ωの抵抗を挟んで接続される。一方、シングルエンド受信モードのとき、すなわち、ＬＰ−ＥＮＸ１＝ローのときには、ｎトランジスタＮＣＴ１、ＮＣＴ２は、いずれもＯＦＦになり、端子ＤＰ１と端子ＤＮ１は、それぞれハイインピーダンス状態とされる。

さらに、終端回路ＴＭａからは、ｎトランジスタＮＣＴ１のソースとｎトランジスタＮＣＴ２のドレインの電位Ｖｃｍ１が出力される。Ｖｃｍ１は、差動受信モード（ＬＰ−ＥＮＸ１＝ハイ）では、端子ＤＰ１と端子ＤＮ１との中間電位（信号線ＬＰ１と信号線ＬＮ１との中間電位）となる。

もう一つの終端回路ＴＭｂは、端子ＤＰ２とＤＮ２からなる端子対を介して受信される差動信号ＨＳを終端するための回路である。終端回路ＴＭｂには、ＬＰ−ＥＮＸ２が入力され、中間電位Ｖｃｍ２が出力される。終端回路ＴＭｂの具体的な構成は、図７を参照して説明した終端回路ＴＭａと同様であるので詳しい説明を省略する。

データ受信回路１５００ａは、端子ＤＰ１とＤＮ１からなる端子対を介して受信される差動信号およびシングルエンド信号を受信するための回路である。図８に示すようにデータ受信回路１５００ａは、２つのコンパレータ１５１０、１５２０から構成される。コンパレータ１５１０は、簡単に言えば、一の入力端に入力された電位と、他の入力端から入力された電位との比較結果を、ハイ信号またはロー信号として出力する回路である。コンパレータ１５１０は、定電流源として機能するｐトランジスタＰＣＴ１、ＰＣＴ２と、差動対を構成するｐトランジスタＰＣＴ３、ＰＣＴ４と、ダイオード接続されたｎトランジスタＮＣＴ３、ＮＣＴ４とを含むレベルシフタを備える。上述した一の入力端は、ｐトランジスタＰＣＴ３のゲートであり、他の入力端は、ｐトランジスタＰＣＴ４のゲートである。レベルシフタは、一の入力端および他の入力端に入力された信号のコモンレベルを、比較し易い電位レベルに変更した信号を出力ＯＰ１、ＯＮ１として出力する。

コンパレータ１５１０は、さらに、コンパレータとしての中心部分である差動増幅回路を備える。差動増幅回路は、定電流源として機能するｐトランジスタＰＣＴ５、ＰＣＴ６と、差動対を構成するｐトランジスタＰＣＴ７、ＰＣＴ８と、カレントミラーを構成するｎトランジスタＮＣＴ５、ＮＣＴ６とを備える。レベルシフタからの出力ＯＰ１およびＯＮ１は、差動対を構成するｐトランジスタＰＣＴ８およびＰＣＴ７のゲートにそれぞれ入力される。

差動増幅回路の出力は、反転増幅回路としてのｎトランジスタＮＣＴ８のゲートに入力され、さらに増幅される。ｐトランジスタＰＣＴ９、ＰＣＴ１０は、反転増幅回路としてのｎトランジスタＮＣＴ８に電流を供給する定電流源である。反転増幅回路の出力は、ｐトランジスタＰＣＴ１２、ｎトランジスタＮＣＴ９から構成されるインバータに入力される。このインバータからの出力ＰＯ１は、コンパレータ１５１０の最終的な出力である。

ここで、ｎトランジスタＮＣＴ７およびｐトランジスタＰＣＴ１１は、イネーブルスイッチであり、イネーブル信号ＥＮ＝ハイ（ＥＮＸ＝ロー）のときに、コンパレータ１５１０の動作を有効にし、イネーブル信号ＥＮ＝ロー（ＥＮＸ＝ハイ）のときに、コンパレータ１５１０の動作を無効にする。イネーブル信号は、例えば、受信制御回路１２００により出力される。

もう一つのコンパレータ１５２０は、コンパレータ１５１０と同様に、簡単に言えば、一の入力端に入力された電位と、他の入力端から入力された電位との比較結果を、ハイ信号またはロー信号として出力する回路である。コンパレータ１５２０の一の入力端は、ｐトランジスタＰＣＴ１５のゲートであり、他の入力端は、ｐトランジスタＰＣＴ１６のゲートである。

コンパレータ１５２０は、コンパレータ１５１０と同様に、ｐトランジスタＰＣＴ１３〜ＰＣＴ１６、ｎトランジスタＮＣＴ１２、ＮＣＴ１３からなるレベルシフタと、ｐトランジスタＰＣＴ１７〜ＰＣＴ２０、ｎトランジスタＮＣＴ１４、ＮＣＴ１５からなる差動増幅回路、ｐトランジスタＰＣＴ２１、ＰＣＴ２２、ｎトランジスタＮＣＴ１７からなる反転増幅回路、ｐトランジスタＰＣＴ２４およびｎトランジスタＮＣＴ１８からなるインバータを備えている。コンパレータ１５２０の最終的な出力（比較結果）は、図８に示すＮＯ１である。

スイッチ回路ＳＷａは、上述したコンパレータ１５１０一の入力端であるｐトランジスタＰＣＴ３のゲートと、コンパレータ１５２０の一の入力端であるｐトランジスタＰＣＴ１５のゲートにそれぞれ供給される信号を、受信モードに応じて切り換えるスイッチである。図８に示すように、スイッチ回路ＳＷａは、スイッチとして機能する２つのｎトランジスタＮＣＴ１０、ＮＣＴ１１を備えている。ｎトランジスタＮＣＴ１０のゲートには、ＬＰ−ＥＮＸ１が入力され、ｎトランジスタＮＣＴ１１のゲートには、ＬＰ−ＥＮ１が入力される。

スイッチ回路ＳＷａによって、差動受信モードのとき、すなわち、ＬＰ−ＥＮ１＝ロー（ＬＰ−ＥＮＸ１＝ハイ）のときには、ｎトランジスタＮＣＴ１０がＯＮ、ｎトランジスタＮＣＴ１１がＯＦＦになる。従って、差動受信モードのときは、コンパレータ１５１０、１５２０の一の入力端には、上述した終端回路ＴＭａから出力される中間電位Ｖｃｍ１が入力される。一方、シングルエンド受信モードのとき、すなわち、ＬＰ−ＥＮ１＝ハイ（ＬＰ−ＥＮＸ１＝ロー）のときには、ｎトランジスタＮＣＴ１０がＯＦＦ、ｎトランジスタＮＣＴ１１がＯＮになる。従って、シングルエンド受信モードのときは、コンパレータ１５１０、１５２０の一の入力端には、基準電位ＶｒｅｆＡが入力される。基準電位ＶｒｅｆＡは、図５に示すように、シングルエンド信号ＬＳがハイレベル（電位ＶＬＳ）であるかローレベル（電位ＶＳＳ）であるかを判定するための閾値電位であり、例えば、ＶｒｅｆＡ＝（電位ＶＬＳ−電位ＶＳＳ）／２程度に設定される。電位ＶＳＳ＝０Ｖ、電位ＶＬＳ＝１．２Ｖであるとすると、基準電位ＶｒｅｆＡは、後述する基準電圧生成回路１３００により生成される電位であり、例えば、０．６Ｖ程度とされる。

コンパレータ１５１０の他の入力端であるｐトランジスタＰＣＴ４のゲートは、端子ＤＰ１（信号線ＬＰ１）と接続されているので、端子ＤＰ１を介して送信されてきた差動信号ＨＳや、シングルエンド信号ＬＳが入力される。この結果、コンパレータ１５１０は、差動受信モードのときは、端子ＤＰ１の電位と中間電位Ｖｃｍ１とを比較することにより、差動信号ＨＳに応じた信号ＰＯ１を出力することができる（図５参照）。さらに、コンパレータ１５１０は、シングルエンド受信モードのときは、端子ＤＰ１の電位と基準電位ＶｒｅｆＡとを比較することにより、シングルエンド信号ＬＳに応じた信号ＰＯ１を出力することができる。同様に、コンパレータ１５２０の他の入力端であるｐトランジスタＰＣＴ１６のゲートは、端子ＤＮ１（信号線ＬＮ１）と接続されているので、端子ＤＮ１を介して送信されてきた差動信号ＨＳや、シングルエンド信号ＬＳが入力される。この結果、コンパレータ１５２０は、差動受信モードのときは、端子ＤＮ１の電位と中間電位Ｖｃｍ１とを比較することにより、差動信号ＨＳに応じた信号ＮＯ１を出力することができる（図５参照）。さらに、コンパレータ１５２０は、シングルエンド受信モードのときは、端子ＤＮ１の電位と基準電位ＶｒｅｆＡとを比較することにより、シングルエンド信号ＬＳに応じた信号ＮＯ１を出力することができる。

クロック受信回路１５００ｂは、端子ＤＰ２とＤＮ２からなる端子対を介して受信される差動信号およびシングルエンド信号を受信するための回路である。図示は省略するが、クロック受信回路１５００ｂは、データ受信回路１５００ａと同様に、２つのコンパレータから構成される。もう一つのスイッチ回路ＳＷｂは、クロック受信回路１５００ｂの一のコンパレータの入力端と、他のコンパレータの入力端にそれぞれ供給される信号を、受信モードに応じて切り換えるスイッチである。クロック受信回路１５００ｂおよびスイッチ回路ＳＷｂは、図８を参照して説明したデータ受信回路１５００ａおよびスイッチ回路ＳＷａと同様の構成であるので、その説明を省略する。

モード検出回路１４００ａは、端子ＤＰ１および端子ＤＮ１を介して送信されてくる信号に基づいて、相手方のデータ送信回路２５００ａの送信モードが、差動送信モードＳ１からシングルエンド送信モードＳ２に遷移することを検出する。図４を参照して説明したようにデータ送信回路２５００ａが差動送信モードＳ１からシングルエンド送信モードＳ２に遷移する際には、遷移期間において、２本の信号線の電位（言い換えれば、端子ＤＰ１および端子ＤＮ１の電位）を所定期間に亘りシングルエンド信号のハイレベル（電位ＶＬＳ）に保持する。したがって、遷移期間において、端子ＤＰ１およびＤＮ１の中間電位Ｖｃｍ１が電位ＶＬＳまで上昇する。モード検出回路１４００ａは、この中間電位Ｖｃｍ１の上昇を検出することにより、データ送信回路２５００ａが、差動送信モードＳ１からシングルエンド送信モードＳ２に遷移したことを検出する。

具体的には、モード検出回路１４００ａは、定電流源として機能するｐトランジスタＰＣＴ３８と、差動対を構成するｐトランジスタＰＣＴ３９、ＰＣＴ４０と、カレントミラーを構成するｎトランジスタＮＣＴ２６、ＮＣＴ２７とからなる差動増幅回路を含む。差動増幅回路の一の入力端であるｐトランジスタＰＣＴ３９のゲートには、上述した中間電位Ｖｃｍ１が入力される。差動増幅回路の他の入力端であるｐトランジスタＰＣＴ４０のゲートには、基準電位ＶｒｅｆＢが入力される。ここで、中間電位Ｖｃｍの入力端は、数百ｋΩ程度のプルアップ抵抗Ｒｕｐが負荷されている。これは、シングルエンド受信モードのとき、つまり、上述した終端回路ＴＭａにおいて終端抵抗が信号線から切り離されたときに、中間電位Ｖｃｍをハイ（ＶＤＤ）に安定させるためである。

基準電位ＶｒｅｆＢは、中間電位Ｖｃｍ１の上昇を判定するための閾値電位である。図５に示すように、基準電位ＶｒｅｆＢは、差動信号ＨＳの電位がノイズ等により変動しても、基準電位ＶｒｅｆＢを超えないように、差動信号ＨＳの電位より十分に高い電位にされる。一方で当然であるが、基準電位ＶｒｅｆＢは、シングルエンド信号のハイレベル（電位ＶＬＳ）より、低い電位にされる。ＶｒｅｆＢは、例えば、上述したＶｒｅｆＡと同程度にされる。例えば、図５に示す例では、電位ＶＳＳ＝０Ｖ、電位ＶＬＳ＝１．２Ｖであるとすると、基準電位ＶｒｅｆＢは、０．５Ｖ程度とされる。また、基準電位ＶｒｅｆＢは、ＶｒｅｆＡと同じであっても良い。基準電位ＶｒｅｆＢは、基準電位ＶｒｅｆＡと同様に、後述する基準電圧生成回路１３００により生成される。

モード検出回路１４００ａの差動増幅回路の出力は、反転増幅回路としてのｎトランジスタＮＣＴ２８のゲートに入力され、さらに増幅される。ｐトランジスタＰＣＴ４１は、反転増幅回路としてのｎトランジスタＮＣＴ２８に電流を供給する定電流源である。反転増幅回路の出力は、ｐトランジスタＰＣＴ４２、ｎトランジスタＮＣＴ２９から構成されるインバータに入力される。このインバータから出力される信号Ｄ１と、信号Ｄ１をｐトランジスタＰＣＴ４３、ｎトランジスタＮＣＴ３０から構成されるインバータにより反転させた信号ＤＸ１とが、モード検出回路１４００ａの最終的な出力である。

モード検出回路１４００ａの出力は、データ送信回路２５００ａが差動送信モードＳ１である場合には、Ｄ１＝ロー、ＤＸ１＝ハイとなり、データ送信回路２５００ａが差動送信モードＳ１からシングルエンド送信モードＳ２に遷移したときに、Ｄ１＝ハイ、ＤＸ１＝ローとなる。モード検出回路１４００ａの出力である信号Ｄ１、ＤＸ１は、受信制御回路１２００に送られる。

もう一つのモード検出回路１４００ｂは、端子ＤＰ２および端子ＤＮ２を介して送信されてくる信号に基づいて、相手方のクロック送信回路２５００ｂの送信モードが、差動送信モードＳ１からシングルエンド送信モードＳ２に遷移することを検出する。データ送信回路２５００ａと同様に、クロック送信回路２５００ｂは、差動送信モードＳ１からシングルエンド送信モードＳ２に遷移する際には、遷移期間において、２本の信号線の電位（言い換えれば、端子ＤＰ２および端子ＤＮ２の電位）を所定期間に亘りシングルエンド信号のハイレベル（電位ＶＬＳ）に保持する。モード検出回路１４００ａと同様に、モード検出回路１４００ｂは、端子ＤＰ２と端子ＤＮ２との中間電位Ｖｃｍ２の上昇を検出することにより、クロック送信回路２５００ｂが、差動送信モードＳ１からシングルエンド送信モードＳ２に遷移したことを検出する。モード検出回路１４００ｂの具体的な構成は、図９を参照して説明したモード検出回路１４００ａ同様であるので、その説明を省略する。

基準電圧生成回路１３００は、上述した基準電位ＶｒｅｆＡおよび基準電位ＶｒｅｆＢと、後述する電流制御回路に供給される電流制御電位ＰＢを生成する回路である。基準電圧生成回路１３００は、一般的にバンドギャップリファレンス回路と呼ばれるタイプの回路である。基準電圧生成回路１３００は、カレントミラーを構成するｐトランジスタＰＣＴ２６、ＰＣＴ２７と、同じくカレントミラーを構成するｎトランジスタＮＣＴ１９、ＮＣＴ２０を備えている。ｎトランジスタＮＣＴ１９のソースと接地端ＶＳＳとの間には、ダイオード接続されたバイポーラトランジスタＱ１が接続されている。ｎトランジスタＮＣＴ２０のソースと接地端ＶＳＳとの間には、抵抗Ｒ５と、ダイオード接続されたバイポーラトランジスタＱ２が直列に接続されている。

上述した２つのカレントミラーにより、ｎトランジスタＮＣＴ１９のソース電圧Ｖ₁とｎトランジスタＮＣＴ２０のソース電圧Ｖ₂が等しくなると共に、バイポーラトランジスタＱ１を流れる電流Ｉ₁と、バイポーラトランジスタＱ２を流れる電流Ｉ₂が等しくなる。バイポーラトランジスタＱ２は、バイポーラトランジスタＱ１よりエミッタ領域が数倍大きいトランジスタ、あるいは、バイポーラトランジスタＱ１を数個並列に接続したものである。したがって、流れる電流が同じであっても、バイポーラトランジスタＱ２における電圧降下は、バイポーラトランジスタＱ１における電圧降下より数倍小さい。

この回路は、抵抗Ｒ５における電圧降下とバイポーラトランジスタＱ２における電圧降下の和が、バイポーラトランジスタＱ１における電圧降下と等しくなるような電流Ｉ₁＝Ｉ₂、電圧Ｖ₁＝Ｖ₂で安定する。これにより基準電圧生成回路１３００から出力される電流制御電位ＰＢも安定した定電位となる。

ｐトランジスタＰＣＴ２８は、電流制御電位ＰＢがゲートに入力されることにより定電流源として機能する。ｐトランジスタＰＣＴ２８と接地端ＶＳＳとの間には、抵抗Ｒ２、Ｒ３、Ｒ４が直列に接続される。これらの抵抗に適切な抵抗値のものを適用することにより、所望の基準電位ＶｒｅｆＡおよび基準電位ＶｒｅｆＢを生成することができる。なお、ｐトランジスタＰＣＴ２５は、イネーブルスイッチであり、ＥＮ＝ハイのとき、基準電圧生成回路１３００の動作を有効にし、ＥＮ＝ローのとき、基準電圧生成回路１３００の動作を無効とする。

電流制御回路１６００ａは、データ受信回路１５００ａに供給される電流制御信号ＰＢ１ａ〜ＰＢ１ｄおよびモード検出回路１４００ａに供給される電流制御信号ＰＢ１ｅを生成する回路である。電流制御回路１６００ａは、データ受信回路１５００ａの受信モードに応じて異なる電流制御信号ＰＢ１ａ〜ＰＢ１ｄを生成する。電流制御信号ＰＢ１ａ〜ＰＢ１ｄは、コンパレータ１５１０およびコンパレータ１５２０の駆動電流を制御する信号である。すなわち、電流制御回路１６００ａは、データ受信回路１５００ａの受信モードに応じて、コンパレータ１５１０およびコンパレータ１５２０の駆動電流を異なるレベルに制御している。

１６００ａは、基準電圧生成回路１３００から供給された電流制御電位ＰＢがゲートに入力されることにより、定電流源として機能するｐトランジスタＰＣＴｇを備える。電流制御回路１６００ａは、さらに、ｐトランジスタＰＣＴｇと接地端ＶＳＳとの間に接続されたｎトランジスタＮＣＴ２２を備える。電流制御回路１６００ａは、ｎトランジスタＮＣＴ２２とそれぞれカレントミラーを構成し、定電流Ｉｒｅｆ１〜Ｉｒｅｆ３を発生する定電流源として機能するトランジスタＮＣＴ２３、ｎトランジスタＮＣＴ２４、ｎトランジスタＮＣＴ２５を備える。ここで、ｎトランジスタＮＣＴ２１は、インバータＩＮＶを介してイネーブル信号ＥＮがゲートに入力されるイネーブルスイッチであり、定電流Ｉｒｅｆ１〜Ｉｒｅｆ３の発生を有効にしたり、無効にしたりする。

ｎトランジスタＮＣＴ２３と電源ＶＤＤとの間には、ｐトランジスタＰＣＴ２９が接続され、ｎトランジスタＮＣＴ２４と電源ＶＤＤとの間には、ｐトランジスタＰＣＴ３３が接続され、ｎトランジスタＮＣＴ２５と電源ＶＤＤとの間には、ｐトランジスタＰＣＴ３７が接続されている。

ｐトランジスタＰＣＴ２９は、定電流Ｉｒｅｆ１に応じた電流制御信号ＰＢ１ａ、ＰＢ１ｂをゲートから出力する。ここで、スイッチとして機能するｐトランジスタＰＣＴ３１とｐトランジスタＰＣＴ３２により、受信モードが差動受信モードであるとき（ＬＰ−ＥＮ１＝ロー、ＬＰ−ＥＮＸ１＝ハイ）には、電流制御信号ＰＢ１ａ、ＰＢ１ｂは共に有効にされる。一方、受信モードがシングルエンド受信モードであるとき（ＬＰ−ＥＮ１＝ハイ、ＬＰ−ＥＮＸ１＝ロー）には、電流制御信号ＰＢ１ａのみが有効にされ、ＰＢ１ｂは無効（ハイ）にされる。ｐトランジスタＰＣＴ３０は、イネーブルスイッチとして機能し、ＥＮ＝ハイのとき、電流制御信号ＰＢ１ａ、ＰＢ１ｂを有効にし、ＥＮ＝ローのとき、電流制御信号ＰＢ１ａ、ＰＢ１ｂを無効にする。

ｐトランジスタＰＣＴ３３は、定電流Ｉｒｅｆ２に応じた電流制御信号ＰＢ１ｃ、ＰＢ１ｄをゲートから出力する。ここで、スイッチとして機能するｐトランジスタＰＣＴ３５とｐトランジスタＰＣＴ３６により、受信モードが差動受信モードであるとき（ＬＰ−ＥＮ１＝ロー、ＬＰ−ＥＮＸ１＝ハイ）には、電流制御信号ＰＢ１ｃ、ＰＢ１ｄは共に有効にされる。一方、受信モードがシングルエンド受信モードであるとき（ＬＰ−ＥＮ１＝ハイ、ＬＰ−ＥＮＸ１＝ロー）には、電流制御信号ＰＢ１ｃのみが有効にされ、ＰＢ１ｄは無効（ハイ）にされる。ｐトランジスタＰＣＴ３４は、イネーブルスイッチとして機能し、ＥＮ＝ハイのとき、電流制御信号ＰＢ１ｃ、ＰＢ１ｄを有効にし、ＥＮ＝ローのとき、電流制御信号ＰＢ１ｃ、ＰＢ１ｄを無効にする。

ｐトランジスタＰＣＴ３７は、定電流Ｉｒｅｆ３に応じた電流制御信号ＰＢ１ｅをゲートから出力する。

ここで、電流制御回路１６００ａから出力された電流制御信号ＰＢ１ａ、ＰＢ１ｂは、上述したデータ受信回路１５００ａのコンパレータ１５１０の駆動電流を制御する信号である。図８に戻って説明すると、電流制御信号ＰＢ１ａは、コンパレータ１５１０における定電流源として機能するｐトランジスタＰＣＴ１と、ｐトランジスタＰＣＴ５と、ｐトランジスタＰＣＴ９のそれぞれのゲートに供給される。一方、電流制御信号ＰＢ１ｂは、コンパレータ１５１０における定電流源として機能するｐトランジスタＰＣＴ２と、ｐトランジスタＰＣＴ６と、ｐトランジスタＰＣＴ１０のそれぞれのゲートに供給される。

ここで、上述したように、電流制御信号ＰＢ１ａは、差動受信モードとシングルエンド受信モードとの両方で有効であるが、電流制御信号ＰＢ１ｂは、差動受信モードでのみ有効である。従って、差動受信モードでは、コンパレータ１５１０を構成するレベルシフタ、差動増幅回路、反転増幅回路は、それぞれ、２つの定電流源により駆動電流を供給される。２つの定電流源は、電流制御信号ＰＢ１ａにより制御される定電流源（ｐトランジスタＰＣＴ１、ＰＣＴ５、ＰＣＴ９）と、電流制御信号ＰＢ１ｂにより制御される定電流源（ｐトランジスタＰＣＴ２、ＰＣＴ６、ＰＣＴ１０）である。一方、シングルエンド受信モードでは、コンパレータ１５１０を構成するレベルシフタ、差動増幅回路、反転増幅回路は、それぞれ、電流制御信号ＰＢ１ａにより制御される定電流源（ｐトランジスタＰＣＴ１、ＰＣＴ５、ＰＣＴ９）によってのみ駆動電流を供給される。この結果、高速動作が要求される差動受信モードでは、大きな駆動電流が供給され、低速動作で十分なシングルエンド受信モードでは、小さな駆動電流が供給される。これにより、動作速度に応じて駆動電流を制御して、全体として消費電流を抑制することができる。なお、定電流源として用いられるｐトランジスタＰＣＴに適切な特性のものを選択することにより、本実施例では、差動受信モードではコンパレータ１５１０の駆動電流を数百μＡ（マイクロアンペア）程度に、シングルエンド受信モードではコンパレータ１５１０の駆動電流を数μＡ〜数十μＡ程度に制御している。

また、電流制御回路１６００ａから出力された電流制御信号ＰＢ１ｃ、ＰＢ１ｄは、データ受信回路１５００ａのもう一つのコンパレータ１５２０の駆動電流を制御する信号である。図８および図１１を参照すると解るように、コンパレータ１５２０を構成するレベルシフタ、差動増幅回路、反転増幅回路は、それぞれ、２つの定電流源により駆動電流を供給される。２つの定電流源は、電流制御信号ＰＢ１ｃにより制御される定電流源（ｐトランジスタＰＣＴ１３、ＰＣＴ１７、ＰＣＴ２１）と、電流制御信号ＰＢ１ｂにより制御される定電流源（ｐトランジスタＰＣＴ１４、ＰＣＴ１８、ＰＣＴ１２２）である。一方、シングルエンド受信モードでは、コンパレータ１５２０を構成するレベルシフタ、差動増幅回路、反転増幅回路は、それぞれ、電流制御信号ＰＢ１ｃにより制御される定電流源（ｐトランジスタＰＣＴ１３、ＰＣＴ１７、ＰＣＴ２１）によってのみ駆動電流を供給される。この結果、コンパレータ１５１０と同様に、コンパレータ１５２０は、この結果、高速動作が要求される差動受信モードでは、大きな駆動電流が供給され、低速動作で十分なシングルエンド受信モードでは、小さな駆動電流が供給される。

電流制御回路１６００ａから出力された電流制御信号ＰＢ１ｅは、上述したモード検出回路１４００ａにおいて定電流源として機能するｐトランジスタＰＣＴ３８、ＰＣＴ４１のそれぞれのゲートに入力される。電流制御信号ＰＢ１ｅは、モード検出回路１４００ａの各定電流源からの駆動電流を数μＡ程度に制御する。

もう一つの電流制御回路１６００ｂは、クロック受信回路１５００ｂに供給される電流制御信号ＰＢ２ａ〜ＰＢ２ｄおよびモード検出回路１４００ｂに供給される電流制御信号ＰＢ２ｅを生成する回路である。データ受信回路１５００ａに対する電流制御回路１６００ａと同様に、電流制御回路１６００ｂは、クロック受信回路１５００ｂの受信モードに応じて異なる電流制御信号ＰＢ２ａ〜ＰＢ２ｄを生成する。これにより、電流制御回路１６００ｂは、クロック受信回路１５００ｂの２つのコンパレータの駆動電流を、クロック受信回路１５００ｂの受信モードに応じて、異なるレベルに制御している。電流制御回路１６００ｂの具体的な構成は、図１１を参照して説明した電流制御回路１６００ａの構成と同様であるので、詳しい説明を省略する。

シリアル／パラレル変換回路１１００は、データ受信回路１５００ａから出力信号ＰＯ１およびＮＯ１として出力されたシリアルデータを、パラレルデータに変換して受信制御回路に送る。シリアル／パラレル変換回路１１００は、データ受信回路１５００ａから受け取った差動信号ＨＳの受信結果としての高速シリアルデータを、クロック受信回路１５００ｂから出力信号ＰＯ２およびＮＯ２として出力された高速伝送クロックＨＣに同期させてパラレルデータに変換する。一方、シリアル／パラレル変換回路１１００は、データ受信回路１５００ａから受け取ったシングルエンド信号ＬＳの受信結果としての低速シリアルデータは、低速シリアルデータそのものに含まれるセルフクロック信号に同期させてパラレルデータに変換する。

受信制御回路１２００は、シリアル／パラレル変換回路１１００から受け取ったパラレルデータからデータＨＤおよびデータＬＤを取り出してＬＣＤドライバ６００に渡す、いわゆるプロトコル処理を主に行うロジック回路である。さらに、受信制御回路１２００は、データ受信回路１５００ａの受信モードを制御する受信モード制御信号ＬＰ−ＥＮ１、ＬＰ−ＥＮＸ１、および、クロック受信回路１５００ｂの受信モードを制御する受信モード制御信号ＬＰ−ＥＮ２、ＬＰ−ＥＮＸ２を出力することによって、受信装置１０００全体の動作を制御する。

図１２を参照して、受信制御回路１２００による受信装置１０００の制御について説明する。図１２は、データ受信回路およびクロック受信回路の状態遷移を示す概略図である。データ受信回路１５００ａが差動受信モードＳ３にある場合において、受信制御回路１２００は、モード検出回路１４００ａからの出力信号Ｄ１およびＤＸ１を受け付け、出力信号Ｄ１およびＤＸ１が、「Ｄ１＝ロー、ＤＸ１＝ハイ」から「Ｄ１＝ハイ、ＤＸ１＝ロー」に遷移したときに、データ受信回路１５００ａの受信モードを制御する受信モード制御信号ＬＰ−ＥＮ１、ＬＰ−ＥＮＸ１を、「ＬＰ−ＥＮ１＝ロー、ＬＰ−ＥＮＸ１＝ハイ」から「ＬＰ−ＥＮ１＝ハイ、ＬＰ−ＥＮＸ１＝ロー」に変更する。すなわち、データ送信回路２５００ａの送信モードが差動送信モードＳ１からシングルエンド送信モードＳ２に遷移したことが、モード検出回路１４００ａにより検出されたとき（図１２：Ｃ１）、データ受信回路１５００ａの受信モードは、差動受信モードＳ３からシングルエンド受信モードＳ４に遷移する。

一方、データ受信回路１５００ａがシングルエンド受信モードＳ４にある場合において、受信制御回路１２００は、データ受信回路１５００ａから、シリアル／パラレル変換回路１１００を介して、所定の遷移通知コマンドを受け取る（図１２：Ｃ２）と、データ受信回路１５００ａの受信モードを制御する受信モード制御信号ＬＰ−ＥＮ１、ＬＰ−ＥＮＸ１を、「ＬＰ−ＥＮ１＝ハイ、ＬＰ−ＥＮＸ１＝ロー」から「ＬＰ−ＥＮ１＝ロー、ＬＰ−ＥＮＸ１＝ハイ」に変更する。これにより、データ受信回路１５００ａの受信モードは、シングルエンド受信モードＳ４から差動受信モードＳ３に遷移する。

受信制御回路１２００は、また、クロック受信回路１５００ｂが差動受信モードＳ３にある場合において、モード検出回路１４００ｂからの出力信号Ｄ２およびＤＸ２を受け付け、「Ｄ２＝ロー、ＤＸ２＝ハイ」から「Ｄ２＝ハイ、ＤＸ２＝ロー」に遷移したときに、クロック受信回路１５００ｂの受信モードを制御する受信モード制御信号を、「ＬＰ−ＥＮ２＝ロー、ＬＰ−ＥＮＸ２＝ハイ」から「ＬＰ−ＥＮ２＝ハイ、ＬＰ−ＥＮＸ２＝ロー」に変更する。すなわち、クロック送信回路２５００ｂの送信モードが差動送信モードＳ１からシングルエンド送信モードＳ２に遷移したことが、モード検出回路１４００ｂにより検出されたとき（図１２：Ｃ１）、クロック受信回路１５００ｂの受信モードは、差動受信モードＳ３からシングルエンド受信モードＳ４に遷移する。

クロック受信回路１５００ｂがシングルエンド受信モードＳ４にある場合において、受信制御回路１２００は、クロック受信回路１５００ｂから、シリアル／パラレル変換回路１１００を介して、所定の遷移通知コマンドを受け取る（図１２：Ｃ２）と、クロック受信回路１５００ｂの受信モードを制御する受信モード制御信号を、「ＬＰ−ＥＮ２＝ハイ、ＬＰ−ＥＮＸ２＝ロー」から「ＬＰ−ＥＮ２＝ロー、ＬＰ−ＥＮＸ２＝ハイ」に変更する。これにより、クロック受信回路１５００ｂの受信モードは、シングルエンド受信モードＳ４から差動受信モードＳ３に遷移する。

以上説明した受信装置１０００によれば、信号線ＬＰ１および信号線ＬＮ１（端子ＤＰ１およびＤＮ１）を介して送信される差動信号ＨＳとシングルエンド信号ＬＳを、同じコンパレータ１５１０およびコンパレータ１５２０で受信するので、受信装置１０００の集積度を高め、レイアウト面積を低減することができる。

理解の容易のため、比較例を示す。図１３は、比較例における受信装置を示す説明図である。信号線ＬＰ１および信号線ＬＮ１（端子ＤＰ１およびＤＮ１）を介して、差動信号ＨＳとシングルエンド信号ＬＳが送信されてくる場合、比較例に係るデータ受信回路５０００ａおよびクロック受信回路５０００ｂのように、差動信号ＨＳを受信するためのレシーバＤＲ１と、信号線ＬＰ１からのシングルエンド信号ＬＳを受信するためのレシーバＳＲａ１と、信号線ＬＮ１からのシングルエンド信号ＬＳを受信するためのレシーバＳＲｂ１とを別々に備えるのが一般的であった（図１３（ａ））。

ここで、差動信号ＨＳを受信するためのレシーバＤＲ１は、差動増幅回路を入力段に備えたコンパレータにより構成され、シングルエンド信号ＬＳを受信するためのレシーバＳＲａ１、ＳＲｂ１は、入力段に図１３（ｂ）に示すようなインバータを備えた構成とされるのが一般的であった。

これと比較して、本実施例におけるデータ受信回路１５００ａは、２つのコンパレータ構成のレシーバ１５１０、１５２０により、差動信号ＨＳと、信号線ごとのシングルエンド信号ＬＳを受信するので、上述したように、受信装置１０００の集積度を高め、レイアウト面積を低減８できることが解る。

さらに、比較例のように、シングルエンド信号ＬＳをインバータ構成により受信する場合、理論的には、入力がハイ信号の場合にはインバータを構成するｐトランジスタＰＣＴがＯＦＦとなり、入力がロー信号の場合にはインバータを構成するｎトランジスタＮＣＴがＯＦＦとなり、貫通電流Ｉａは流れない（図１３）。しかしながら、実際には、トランジスタの製造バラツキや電源電圧依存性や温度依存性、あるいは、ノイズの混入による入力信号のバラツキにより、インバータに貫通電流Ｉａが流れ、消費電力が増大する問題があった。特に、本実施例のように、同じ信号線を介して、差動信号ＨＳが送信される構成では、シングルエンド信号ＬＳにノイズが混入し易いので、このような問題が顕著になるおそれがあった。

本実施例におけるデータ受信回路１５００ａでは、シングルエンド信号ＬＳの入力段がインバータ構成ではなく、差動増幅回路を含むコンパレータ構成であるので、上述の問題は生じない。すなわち、コンパレータ１５１０、１５２０は、図８を参照して説明したように、定電流駆動であるので、入力信号のバラツキが生じたり、トランジスタの特性にバラツキが生じたりしても、所定の定電流以上の電流が流れることはない。これにより、安定した消費電力で動作することができる。

さらに、本実施例では、電流制御回路１６００ａにより、コンパレータ１５１０、１５２０の駆動電流を、差動受信モードＳ３とシングルエンド受信モードＳ４とで、異なるレベルに制御している。すなわち、これらのコンパレータは、伝送レートが低いシングルエンド受信モードＳ４においては小さい電流で駆動され、伝送レートが高い差動受信モードＳ３においては大きい電流で駆動される。この結果、全体としてデータ受信回路１５００ａの消費電力を抑制することができる。

以上のようなデータ受信回路１５００ａの作用・効果は、同様な構成を持つクロック受信回路１５００ｂについても同様である。

Ｂ．第２実施例：
図１４〜図１６を参照して、第２実施例における受信装置について説明する。図１４は、第２実施例における受信装置の内部構成を示す説明図である。図１５は、第２実施例におけるデータ受信回路と、これに接続されるスイッチ回路の内部構成を示す説明図である。図１６は、第２実施例における電流制御回路の内部構成を示す説明図である。

図１４に示すように、第２実施例における受信装置１００１が第１実施例における受信装置１０００と異なる点は、データ受信回路１５００ａおよびクロック受信回路１５００ｂに代えて、データ受信回路１５０１ａおよびクロック受信回路１５０１ｂを備える点と、スイッチ回路ＳＷａ、ＳＷｂに代えて、スイッチ回路ＳＷ１ａ、ＳＷ１ｂを備える点と、電流制御回路１６００ａ、１６００ｂに代えて、電流制御回路１６０１ａ、１６０１ｂを備える点である。

データ受信回路１５０１ａは、図１５に示すように、２つのコンパレータ１５１１、１５２１から構成される。コンパレータ１５１１は、第１実施例におけるデータ受信回路１５００ａのコンパレータ１５１０（図８）と同一であるので、図１５において図８と同一の符号を付し、その説明を省略する。

コンパレータ１５２１において、第１実施例におけるデータ受信回路１５００ａのコンパレータ１５２０（図８）と異なる点は、レベルシフタ、差動増幅回路、反転増幅回路のそれぞれに定電流源として機能するｐトランジスタＰＣＴが一つしかない点である。レベルシフタの定電流源として機能するｐトランジスタＰＣＴ１３、差動増幅回路の定電流源として機能するｐトランジスタＰＣＴ１７、反転増幅回路の定電流源として機能するｐトランジスタＰＣＴ２１は、それぞれ、電流制御信号ＰＢ１ｃのみにより制御され、電流制御信号ＰＢ１ｄは不要である。その他の構成は、第１実施例におけるデータ受信回路１５００ａのコンパレータ１５２０（図８）と同一であるので、図１５において図８と同一の符号を付し、その説明を省略する。

第２実施例におけるスイッチ回路ＳＷ１ａにおいて、第１実施例におけるスイッチ回路ＳＷａ（図８）と異なる点は、差動受信モードＳ３のとき（ＬＰ−ＥＮ１＝ロー、ＬＰ−ＥＮＸ１＝ハイ）は、コンパレータ１５１１の一の入力端（ｐトランジスタＰＣＴ３のゲート）に、中間電位Ｖｃｍ１に代えて、端子ＤＮ１（信号線ＬＮ１）が接続される点である。シングルエンド受信モードＳ４においては、第１実施例におけるスイッチ回路ＳＷａと同様に、コンパレータ１５１１とコンパレータ１５２１の一の入力端に、それぞれ、基準電位ＶｒｅｆＡを入力する。

これにより、第２実施例におけるデータ受信回路１５０１ａは、差動受信モードＳ３のときには、一つのコンパレータ１５１１だけで、差動信号ＨＳを受信することになる。一方、シングルエンド受信モードＳ４のときには、第１実施例と同様に、端子ＤＰ１を介して送信されるシングルエンド信号ＬＳをコンパレータ１５１１が、端子ＤＮ１を介して送信されるシングルエンド信号ＬＳをコンパレータ１５２１が、それぞれ受信することになる。

第２実施例における電流制御回路１６０１ａにおいて、第１実施例における電流制御回路１６００ａ（図１１）と異なる点は、定電流Ｉｒｅｆ２に応じてｐトランジスタＰＣＴ３３から出力される電流制御信号がＰＢ１ｃのみであり、ＰＢ１ｄは出力されないことである。そして、スイッチとして機能するｐトランジスタＰＣＴ５０とｐトランジスタＰＣＴ５１により、受信モードが差動受信モードであるとき（ＬＰ−ＥＮ１＝ロー、ＬＰ−ＥＮＸ１＝ハイ）には、電流制御信号ＰＢ１ｃは無効にされる。一方、受信モードがシングルエンド受信モードであるとき（ＬＰ−ＥＮ１＝ハイ、ＬＰ−ＥＮＸ１＝ロー）には、電流制御信号ＰＢ１ｃは有効にされる。その他の構成は、第１実施例における電流制御回路１６００ａ（図１１）と同一であるので、図１６において図１１と同一の符号を付し、その説明を省略する。

データ受信回路１５０１ａのコンパレータ１５２１は、受信モードがシングルエンド受信モードであるときには、第１実施例におけるデータ受信回路１５００ａのコンパレータ１５２０と同様に、電流制御回路１６０１ａにより駆動電流がＯＮにされ、端子ＤＮ１を介して送信されるシングルエンド信号を受信する。一方で、データ受信回路１５０１ａのコンパレータ１５２１は、受信モードが差動受信モードであるときには、電流制御回路１６０１ａにより駆動電流がＯＦＦにされ、動作しない状態になる。

クロック受信回路１５０１ｂは、図１５に示すデータ受信回路１５０１ａと同様の構成であり、スイッチ回路ＳＷ１ｂは、図１５に示すスイッチ回路ＳＷ１ａと同様の構成であり、電流制御回路１６０１ｂは、図１６に示す電流制御回路１６０１ａと同様の構成であるので、これらの説明を省略する。

以上のように構成された第２実施例における受信装置１００１によれば、第１実施例における受信装置１０００と同様の作用・効果に加えて、さらに、消費電流を抑制できる。第２実施例における受信装置１００１のデータ受信回路１５０１ａでは、差動受信モードＳ３において、２つのコンパレータ１５１１、１５２１のうち、コンパレータ１５１１のみが動作し、コンパレータ１５２１は、動作を停止するからである。クロック受信回路１５０１ｂにおいても同様の作用・効果を生じる。

Ｃ．変形例：
上記実施例において受信装置１０００および送信装置２０００からなる送受信システムは、画像処理装置５００とＬＣＤドライバ６００との間のインターフェースとして用いられているが、これに限られない。例えば、上記送受信システムは、チップ間の通信や、ボード間の通信、あるいは、各種デバイスモジュール間の通信、回路基板を搭載するためのバックプレーン内部の通信など、さまざまな通信のためのインターフェースとして用いられ得る。

上記実施例における送受信システムは、データを伝送する信号線の対（ＬＰ１、ＬＮ１）と、クロックを伝送する信号線の対（ＬＰ２、ＬＮ２）とを一つずつ備える構成としているが、これに限られない。例えば、複数のデータを伝送する信号線の対と、一つのクロックを伝送する信号線の対とを備える構成としても良い。いずれの構成においても、信号線の対ごとに、受信装置側には、上記実施例におけるデータ受信回路１５００ａに相当する構成を用意し、送信装置側には、上記実施例におけるデータ送信回路２５００ａに相当する構成を用意すれば良い。

上記実施例における送受信システムの１５００は、送信側と受信側が固定された一方向通信のシステムであるが、これに代えて、双方向通信のシステムに適用しても良い。かかる場合には、データ受信回路１５００ａとデータ送信回路２５００ａの機能を併せ持つトランシーバを、信号線ＬＰ１および信号線ＬＮ１の両端に、それぞれ備える構成とすれば良い。

上記実施例において、図７〜１１や、図１５〜１６を参照して説明した具体的な回路構成は、一例であり、これに限られない。例えば、コンパレータ１５１０は、定電流駆動の差動増幅回路を入力段に備えていれば良く、例えば、図８のようなレベルシフタを備えていなくても良い。ただし、図８のようにレベルシフタを備えることにより、受信精度が向上する。

以上、実施例、変形例に基づき本発明について説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれる。

デジタルデバイスの概略構成図。送信装置の内部構成を示す説明図。データ送信回路の内部構成を示す説明図。データ送信回路の状態遷移を示す概略図。差動信号とシングルエンド信号を説明するための概略図。受信装置の内部構成を示す説明図。終端回路の内部構成を示す説明図。データ受信回路とこれに接続されるスイッチ回路の内部構成を示す説明図。モード検出回路の内部構成を示す説明図。基準電圧生成回路の内部構成を示す説明図。電流制御回路の内部構成を示す説明図。データ受信回路およびクロック受信回路の状態遷移を示す概略図。比較例における受信装置を示す説明図。第２実施例における受信装置の内部構成を示す説明図。第２実施例におけるデータ受信回路とこれに接続されるスイッチ回路の内部構成を示す説明図。第２実施例における電流制御回路の内部構成を示す説明図。

符号の説明

５０…定電流源
５００…画像処理装置
５２０…主制御部
６００…ＬＣＤドライバ
７００…液晶ディスプレイ
１０００、１００１…受信装置
１１００…シリアル／パラレル変換回路
１２００…受信制御回路
１３００…基準電圧生成回路
１４００ａ、１４００ｂ…モード検出回路
１５００ａ、１５０１ａ…データ受信回路
１５００ｂ、１５０１ｂ…クロック受信回路
１５１０、１５１１、１５２０、１５２１…コンパレータ
１６００ａ、１６０１ａ、１６００ｂ、１６０１ｂ…電流制御回路
２０００…送信装置
２１００…パラレル／シリアル変換回路
２２００…送信制御回路
２３００…ＰＬＬ回路
２５００ａ…データ送信回路
２５００ｂ…クロック送信回路
２５１０…プリドライバ
２５２０…差動ドライバ
２５３０…シングルエンドドライバ
２５３１…第１のプッシュプル回路
２５３２…第２のプッシュプル回路
ＳＷａ、ＳＷ１ａ、ＳＷｂ、ＳＷ１ｂイッチ回路
ＤＰ１、ＤＰ２、ＤＮ１、ＤＮ２…端子（受信側）
ＴＰ１、ＴＰ２、ＴＮ１、ＴＮ２…端子（送信側）
ＬＰ１、ＬＰ２、ＬＮ１、ＬＮ２…信号線
ＴＭａ、ＴＭｂ…終端回路

Claims

第１の信号線と第２の信号線とを介して送信装置と接続され、前記送信装置から前記第１の信号線と前記第２の信号線とを介して差動信号を受信し、前記送信装置から前記第１の信号線を介して第１のシングルエンド信号を受信する受信装置であって、
前記第１の信号線を介して受信された前記差動信号の電位と第１の基準電位との比較結果を出力し、前記第１の信号線を介して受信された前記第１のシングルエンド信号の電位と第２の基準電位との比較結果を出力する第１の比較器と、
前記第２の信号線を介して受信された前記差動信号の電位と前記第１の基準電位との比較結果を出力する第２の比較器と、
を備える受信装置。
請求項１に記載の受信装置は、さらに、
前記送信装置から前記第２の信号線を介して第２のシングルエンド信号を受信し、
前記第２の比較器は、さらに、前記第２の信号線を介して受信された前記第２のシングルエンド信号の電位と前記第２の基準電位との比較結果を出力する、受信装置。
請求項２に記載の受信装置において、
前記第１の比較器は、前記第１の信号線と接続された第１の入力端の電位と、第２の入力端の電位とを比較結果を出力する比較器であり、
前記第２の比較器は、前記第２の信号線と接続された第３の入力端の電位と、第４の入力端の電位との比較結果を出力する比較器であり、
前記受信装置は、さらに、前記第２の入力端および前記第４の入力端に前記第１の基準電位を入力する第１の受信モードと、前記第２の入力端および前記第４の入力端に前記第２の基準電位を入力する第２の受信モードと、を切り換えるスイッチ回路を備える受信装置。
請求項３に記載の受信装置において、
前記送信装置は、前記差動信号を送信する第１の送信モードと、前記第１のシングルエンド信号および前記第２のシングルエンド信号の少なくとも一方を送信する第２の送信モードと、において動作し、
前記受信装置は、さらに、前記送信装置の前記第１の送信モードから前記第２の送信モードへの遷移を検出する第１の検出回路を備え、
前記スイッチ回路は、前記第１の送信モードから前記第２の送信モードへの遷移が検出されたときに、前記第１の受信モードから前記第２の受信モードへ切り換える、受信装置。
請求項４に記載の受信装置において、
前記差動信号は、第３の基準電位より低い電位を有し、
前記第１のシングルエンド信号および前記第２のシングルエンド信号は、前記第１の送信モードから前記第２の送信モードへの遷移の過程において、前記第３の基準電位より高い電位を有し、
前記第１の検出回路は、前記第３の基準電位と、前記第１の信号線と前記第２の信号線との中間電位と、の比較結果を出力する第３の比較器を含む、受信装置。
請求項５に記載の受信装置は、さらに、
前記送信装置の前記第２の送信モードから前記第１の送信モードへの遷移を検出する第２の検出回路を備え、
前記スイッチ回路は、前記第２の送信モードから前記第１の送信モードへの遷移が検出されたときに、前記第２の受信モードから前記１の受信モードへ切り換える、受信装置。
請求項６に記載の受信装置において、
前記第１のシングルエンド信号および前記第２のシングルエンド信号のうち少なくとも一方は、前記第２の送信モードから前記第１の送信モードへの遷移の過程において、所定のパターン信号を含み、
前記第２の検出回路は、前記第１の比較器および前記第２の比較器からの出力を受け取るロジック回路であり、
前記ロジック回路は、前記受け取った出力に含まれる前記パターン信号を検出することにより、前記第２の送信モードから前記第１の送信モードへの遷移を検出する、受信装置。
請求項３ないし請求項７のいずれかに記載の受信装置は、さらに、
前記第１の比較器の駆動電流を、前記第１の受信モードと前記第２の受信モードとで異なるレベルに制御する第１の電流制御回路を備える、受信装置。
請求項８に記載の受信装置は、さらに、
前記第２の比較器の駆動電流を、前記第１の受信モードと前記第２の受信モードとで異なるレベルに制御する第２の電流制御回路を備える、受信装置。
請求項１ないし請求項９のいずれかに記載の受信装置において、
前記第１の基準電位は、前記第１の信号線と前記第２の信号線との中間電位である、受信装置。
請求項１ないし請求項１０のいずれかに記載の受信装置において、
前記第２の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位である、受信装置。
請求項５ないし請求項９のいずれかに記載の受信装置において、
前記第３の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位である、受信装置。
第１の信号線と第２の信号線とを介して送信装置と接続され、前記送信装置から前記第１の信号線と前記第２の信号線とを介して差動信号を受信し、前記送信装置から前記第１の信号線を介して第１のシングルエンド信号を受信する受信装置であって、
前記第１の信号線を介して受信された前記差動信号の電位と前記第２の信号線を介して受信された前記差動信号の電位との比較結果を出力し、前記第１の信号線を介して受信された前記第１のシングルエンド信号の電位と第１の基準電位との比較結果を出力する第１の比較器を備える受信装置。
請求項１３に記載の受信装置において、
前記送信装置から前記第２の信号線を介して第２のシングルエンド信号を受信し、
前記受信装置は、さらに、
前記第２のシングルエンド信号の電位と第２の基準電位との比較結果を出力する第２の比較器を備える受信装置。
請求項１４に記載の受信装置において、
前記第１の比較器は、前記第１の信号線と接続された第１の入力端の電位と、第２の入力端の電位とを比較結果を出力する比較器であり、
前記第２の比較器は、第３の入力端の電位と、第４の入力端の電位とを比較結果を出力する比較器であり、
前記受信器は、さらに、前記第２の入力端に前記第２の信号線を接続する第１の受信モードと、前記第２の入力端および前記第４の入力端に前記第１の基準電位を入力すると共に前記第３の入力端に前記第２の信号線を接続する第２の受信モードと、を切り換えるスイッチ回路を備える受信装置。
請求項１５に記載の受信装置において、
前記送信装置は、前記差動信号を送信する第１の送信モードと、前記第１のシングルエンド信号および前記第２のシングルエンド信号の少なくとも一方を送信する第２の送信モードと、において動作し、
前記受信装置は、さらに、前記送信装置の前記第１の送信モードから前記第２の送信モードへの遷移を検出する第１の検出回路を備え、
前記スイッチ回路は、前記第１の送信モードから前記第２の送信モードへの遷移が検出されたときに、前記第１の受信モードから前記第２の受信モードへ切り換える、受信装置。
請求項１６に記載の受信装置において、
前記差動信号は、第２の基準電位より低い電位を有し、
前記第１のシングルエンド信号および前記第２のシングルエンド信号は、前記第１の送信モードから前記第２の送信モードへの遷移の過程において、前記第２の基準電位より高い電位を有し、
前記第１の検出回路は、前記第２の基準電位と、前記第１の信号線と前記第２の信号線との中間電位と、の比較結果を出力する第３の比較器を含む、受信装置。
請求項１７に記載の受信装置は、さらに、
前記送信装置の前記第２の送信モードから前記第１の送信モードへの遷移を検出する第２の検出回路を備え、
前記スイッチ回路は、前記第２の送信モードから前記第１の送信モードへの遷移が検出されたときに、前記第２の受信モードから前記１の受信モードへ切り換える、受信装置。
請求項１８に記載の受信装置において、
前記第１のシングルエンド信号および前記第２のシングルエンド信号のうち少なくとも一方は、前記第２の送信モードから前記第１の送信モードへの遷移の過程において、所定のパターン信号を含み、
前記第２の検出回路は、前記第１の比較器および前記第２の比較器からの出力を受け取るロジック回路であり、
前記ロジック回路は、前記受け取った出力に含まれる前記パターン信号を検出することにより、前記第２の送信モードから前記第１の送信モードへの遷移を検出する、受信装置。
請求項１５ないし請求項１９のいずれかに記載の受信装置は、さらに、
前記第１の比較器の駆動電流を、前記第１の受信モードと前記第２の受信モードとで異なるレベルに制御する第１の電流制御回路を備える、受信装置。
請求項２０に記載の受信装置は、さらに、
前記第２の比較器の駆動電流を、前記第２の受信モードにおいて供給し、前記第１の受信モードにおいて供給しない第２の電流制御回路を備える、受信装置。
請求項１３ないし請求項２１のいずれかに記載の受信装置において、
前記第１の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位である、受信装置。
請求項１７ないし請求項２１のいずれかに記載の受信装置において、
前記第２の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位である、受信装置。
請求項１ないし請求項２３のいずれかに記載の受信装置において、
前記差動信号は、前記第１のシングルエンド信号と比較して、振幅が小さく、高速伝送される信号である、受信装置。
前記差動信号は少なくとも画像データを搬送する請求項１ないし請求項２４のいずれかに記載の受信装置と、前記受信装置によって受信された前記画像データを用いて表示装置を駆動する表示駆動装置と、を備えるデバイス。
送受信システムであって、
第１の信号線と、
第２の信号線と、
前記第１の信号線と前記第２の信号線のそれぞれの一端に接続され、前記第１の信号線と前記第２の信号線とを介して差動信号を送信し、前記第１の信号線を介して第１のシングルエンド信号を送信する送信装置と、
前記第１の信号線と前記第２の信号線のそれぞれの他端に接続される受信装置であって、
前記第１の信号線を介して受信された前記差動信号の電位と第１の基準電位との比較結果を出力し、前記第１の信号線を介して受信された前記第１のシングルエンド信号の電位と第２の基準電位との比較結果を出力する第１の比較器と、
前記第２の信号線を介して受信された前記差動信号の電位と前記第１の基準電位との比較結果を出力する第２の比較器と、
を有する前記受信装置と、
を備える送受信システム。
送受信システムであって、
第１の信号線と、
第２の信号線と、
前記第１の信号線と前記第２の信号線のそれぞれの一端に接続され、前記第１の信号線と前記第２の信号線とを介して差動信号を送信し、前記第１の信号線を介して第１のシングルエンド信号を送信する送信装置と、
前記第１の信号線と前記第２の信号線のそれぞれの他端に接続される受信装置であって、前記第１の信号線を介して受信された前記差動信号の電位と前記第２の信号線を介して受信された前記差動信号の電位との比較結果を出力し、前記第１の信号線を介して受信された前記第１のシングルエンド信号の電位と第１の基準電位との比較結果を出力する第１の比較器を有する前記受信装置と、
を備える送受信システム。