JP2007325156A - 受信装置および送受信システム - Google Patents
受信装置および送受信システム Download PDFInfo
- Publication number
- JP2007325156A JP2007325156A JP2006155737A JP2006155737A JP2007325156A JP 2007325156 A JP2007325156 A JP 2007325156A JP 2006155737 A JP2006155737 A JP 2006155737A JP 2006155737 A JP2006155737 A JP 2006155737A JP 2007325156 A JP2007325156 A JP 2007325156A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- signal line
- potential
- circuit
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc Digital Transmission (AREA)
Abstract
【課題】2本の信号線を介して差動信号とシングルエンド信号が伝送される場合における受信装置および送受信システムの小型化および消費電力の低減。
【解決手段】受信装置は、第1の信号線と第2の信号線とを介して送信装置と接続され、前記送信装置から前記第1の信号線と前記第2の信号線とを介して差動信号を受信し、前記送信装置から前記第1の信号線を介して第1のシングルエンド信号を受信する。受信装置は、第1の比較器と第2の比較器とを備える。前記第1の比較器は、前記第1の信号線を介して受信された前記差動信号の電位と第1の基準電位との比較結果を出力し、前記第1の信号線を介して受信された前記第1のシングルエンド信号の電位と第2の基準電位との比較結果を出力する。前記第2の比較器は、前記第2の信号線を介して受信された前記差動信号の電位と前記第1の基準電位との比較結果を出力する。
【選択図】図8
【解決手段】受信装置は、第1の信号線と第2の信号線とを介して送信装置と接続され、前記送信装置から前記第1の信号線と前記第2の信号線とを介して差動信号を受信し、前記送信装置から前記第1の信号線を介して第1のシングルエンド信号を受信する。受信装置は、第1の比較器と第2の比較器とを備える。前記第1の比較器は、前記第1の信号線を介して受信された前記差動信号の電位と第1の基準電位との比較結果を出力し、前記第1の信号線を介して受信された前記第1のシングルエンド信号の電位と第2の基準電位との比較結果を出力する。前記第2の比較器は、前記第2の信号線を介して受信された前記差動信号の電位と前記第1の基準電位との比較結果を出力する。
【選択図】図8
Description
本発明は、受信装置および送受信システムに関し、特に、2本の信号線を用いて、差動信号とシングルエンド信号を受信する技術に関する。
電子機器間におけるデジタルデータの伝送技術として、シングルエンドデジタル伝送と差動デジタル伝送という2つの伝送方式が知られている。シングルエンドデジタル伝送における受信装置は、一本の信号線を介して送信された信号(シングルエンド信号)の電位と、基準電位(例えば、グランド電位)との電位差をデジタルデータとして取り出す。一方、差動デジタル伝送における受信装置は、+信号線を介して送信された信号と−信号線を介して送信された信号(差動信号)の電位差をデジタルデータとして取り出す。
ここで、2本の信号線を介して差動信号が伝送され、同じ2本の信号線のうち少なくとも一方を用いてシングルエンド信号が伝送される場合には、受信装置にはシングルエンド信号用の受信回路と差動信号受信用の受信回路がそれぞれ独立して備えられる。
このような受信回路においては、例えば、携帯電話において、表示デバイスと制御デバイスとのインターフェースに用いられる場合など、さらなる消費電力の低減や小型化が望まれていた。
本発明は、上記課題を解決するためになされたものであり、2本の信号線を介して差動信号が伝送され、同じ2本の信号線のうち少なくとも一方を用いてシングルエンド信号が伝送される場合における受信装置および送受信システムの小型化および消費電力の低減を目的とする。
上記課題の少なくとも一部を解決するため、本発明の第1の態様は、第1の信号線と第2の信号線とを介して送信装置と接続され、前記送信装置から前記第1の信号線と前記第2の信号線とを介して差動信号を受信し、前記送信装置から前記第1の信号線を介して第1のシングルエンド信号を受信する受信装置を提供する。第1の態様に係る受信装置は、第1の比較器と第2の比較器とを備える。前記第1の比較器は、前記第1の信号線を介して受信された前記差動信号の電位と第1の基準電位との比較結果を出力し、前記第1の信号線を介して受信された前記第1のシングルエンド信号の電位と第2の基準電位との比較結果を出力する。前記第2の比較器は、前記第2の信号線を介して受信された前記差動信号の電位と前記第1の基準電位との比較結果を出力する。
第1の態様に係る受信装置によれば、第1の比較器は、差動信号の受信と、第1のシングルエンド信号の受信の両方に用いられるので、受信装置の小型化、レイアウト面積の抑制を実現できる。さらに、第1のシングルエンド信号が比較器(コンパレータ)により受信されるので、貫通電流の発生を抑制し、消費電力を抑制することができる。
第1の態様に係る受信装置は、さらに、前記送信装置から前記第2の信号線を介して第2のシングルエンド信号を受信し、前記第2の比較器は、さらに、前記第2の信号線を介して受信された前記第2のシングルエンド信号の電位と前記第2の基準電位との比較結果を出力しても良い。こうすれば、第2の比較器は、差動信号の受信と、第2のシングルエンド信号の受信の両方に用いられるので、受信装置の小型化、レイアウト面積の抑制を実現できる。さらに、第2のシングルエンド信号が比較器(コンパレータ)により受信されるので、貫通電流の発生を抑制し、消費電力を抑制することができる。
第1の態様に係る受信装置において、前記第1の比較器は、前記第1の信号線と接続された第1の入力端の電位と、第2の入力端の電位とを比較結果を出力する比較器であり、前記第2の比較器は、前記第2の信号線と接続された第3の入力端の電位と、第4の入力端の電位との比較結果を出力する比較器であり、前記受信装置は、さらに、前記第2の入力端および前記第4の入力端に前記第1の基準電位を入力する第1の受信モードと、前記第2の入力端および前記第4の入力端に前記第2の基準電位を入力する第2の受信モードと、を切り換えるスイッチ回路を備えても良い。こうすれば、スイッチ回路による切換により、第1の比較器および第2の比較器を、容易に、差動信号の受信とシングルエンド信号の受信の両方のために用いることができる。
第1の態様に係る受信装置において、前記送信装置は、前記差動信号を送信する第1の送信モードと、前記第1のシングルエンド信号および前記第2のシングルエンド信号の少なくとも一方を送信する第2の送信モードと、において動作し、前記受信装置は、さらに、前記送信装置の前記第1の送信モードから前記第2の送信モードへの遷移を検出する第1の検出回路を備え、前記スイッチ回路は、前記第1の送信モードから前記第2の送信モードへの遷移が検出されたときに、前記第1の受信モードから前記第2の受信モードへ切り換えても良い。こうすれば、送信装置の送信モードが第1の送信モードから前記第2の送信モードへ遷移するのを検出し、受信装置の受信モードを切り換えることができる。
第1の態様に係る受信装置において、前記差動信号は、第3の基準電位より低い電位を有し、前記第1のシングルエンド信号および前記第2のシングルエンド信号は、前記第1の送信モードから前記第2の送信モードへの遷移の過程において、前記第3の基準電位より高い電位を有し、前記第1の検出回路は、前記第3の基準電位と、前記第1の信号線と前記第2の信号線との中間電位と、の比較結果を出力する第3の比較器を含んでも良い。こうすれば、第1の信号線と第2の信号線との中間電位と、第3の基準電位とを比較することにより、容易に、送信モードの遷移を検出することができる。
第1の態様に係る受信装置において、前記送信装置の前記第2の送信モードから前記第1の送信モードへの遷移を検出する第2の検出回路を備え、前記スイッチ回路は、前記第2の送信モードから前記第1の送信モードへの遷移が検出されたときに、前記第2の受信モードから前記1の受信モードへ切り換えても良い。こうすれば、送信装置の送信モードが第2の送信モードから前記第1の送信モードへ遷移するのを検出し、受信装置の受信モードを切り換えることができる。
第1の態様に係る受信装置において、前記第1のシングルエンド信号および前記第2のシングルエンド信号のうち少なくとも一方は、前記第2の送信モードから前記第1の送信モードへの遷移の過程において、所定のパターン信号を含み、前記第2の検出回路は、前記第1の比較器および前記第2の比較器からの出力を受け取るロジック回路であり、前記ロジック回路は、前記受け取った出力に含まれる前記パターン信号を検出することにより、前記第2の送信モードから前記第1の送信モードへの遷移を検出しても良い。こうすれば、所定のパターン信号を検出することにより、容易に、送信モードの遷移を検出することができる。
第1の態様に係る受信装置において、前記第1の比較器の駆動電流を、前記第1の受信モードと前記第2の受信モードとで異なるレベルに制御する第1の電流制御回路を備えても良く、第2の比較器の駆動電流を、前記第1の受信モードと前記第2の受信モードとで異なるレベルに制御する第2の電流制御回路を備えても良い。こうすれば、受信モードに応じて、適切な駆動電流を比較器に供給することにより、受信装置の消費電力を抑制することができる。
第1の態様に係る受信装置において、前記第1の基準電位は、前記第1の信号線と前記第2の信号線との中間電位であっても良い。また、第2の基準電位および第3の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位であっても良い。
本発明の第2の態様は、第1の信号線と第2の信号線とを介して送信装置と接続され、前記送信装置から前記第1の信号線と前記第2の信号線とを介して差動信号を受信し、前記送信装置から前記第1の信号線を介して第1のシングルエンド信号を受信する受信装置を提供する。第2の態様に係る受信装置は、前記第1の信号線を介して受信された前記差動信号の電位と前記第2の信号線を介して受信された前記差動信号の電位との比較結果を出力し、前記第1の信号線を介して受信された前記第1のシングルエンド信号の電位と第1の基準電位との比較結果を出力する第1の比較器を備える。
第2の態様に係る受信装置によれば、第1の比較器は、差動信号の受信と、第1のシングルエンド信号の受信の両方に用いられるので、受信装置の小型化、レイアウト面積の抑制を実現できる。さらに、第1のシングルエンド信号が比較器(コンパレータ)により受信されるので、貫通電流の発生を抑制し、消費電力を抑制することができる。
第2の態様に係る受信装置において、前記送信装置から前記第2の信号線を介して第2のシングルエンド信号を受信し、前記受信装置は、さらに、前記第2のシングルエンド信号の電位と第2の基準電位との比較結果を出力する第2の比較器を備えても良い。こうすれば、第2のシングルエンド信号は、第2の比較器により受信されるので、貫通電流の発生を抑制し、消費電力を抑制することができる。
第2の態様に係る受信装置において、前記第1の比較器は、前記第1の信号線と接続された第1の入力端の電位と、第2の入力端の電位とを比較結果を出力する比較器であり、前記第2の比較器は、第3の入力端の電位と、第4の入力端の電位とを比較結果を出力する比較器であり、前記受信器は、さらに、前記第2の入力端に前記第2の信号線を接続する第1の受信モードと、前記第2の入力端および前記第4の入力端に前記第1の基準電位を入力すると共に前記第3の入力端に前記第2の信号線を接続する第2の受信モードと、を切り換えるスイッチ回路を備えても良い。こうすれば、第1の比較器にて差動信号を受信する第1の受信モードと、第1および第2の比較器にてそれぞれシングルエンド信号を受信する第2の受信モードとを容易に切り換えることができる。
第2の態様に係る受信装置において、前記送信装置は、前記差動信号を送信する第1の送信モードと、前記第1のシングルエンド信号および前記第2のシングルエンド信号の少なくとも一方を送信する第2の送信モードと、において動作し、前記受信装置は、さらに、前記送信装置の前記第1の送信モードから前記第2の送信モードへの遷移を検出する第1の検出回路を備え、前記スイッチ回路は、前記第1の送信モードから前記第2の送信モードへの遷移が検出されたときに、前記第1の受信モードから前記第2の受信モードへ切り換えても良い。こうすれば、送信装置の送信モードが第1の送信モードから前記第2の送信モードへ遷移するのを検出し、受信装置の受信モードを切り換えることができる。
第2の態様に係る受信装置において、前記差動信号は、第2の基準電位より低い電位を有し、前記第1のシングルエンド信号および前記第2のシングルエンド信号は、前記第1の送信モードから前記第2の送信モードへの遷移の過程において、前記第2の基準電位より高い電位を有し、前記第1の検出回路は、前記第2の基準電位と、前記第1の信号線と前記第2の信号線との中間電位と、の比較結果を出力する第3の比較器を含んでも良い。こうすれば、第1の信号線と第2の信号線との中間電位と、第2の基準電位とを比較することにより、容易に、送信モードの遷移を検出することができる。
第2の態様に係る受信装置において、前記送信装置の前記第2の送信モードから前記第1の送信モードへの遷移を検出する第2の検出回路を備え、前記スイッチ回路は、前記第2の送信モードから前記第1の送信モードへの遷移が検出されたときに、前記第2の受信モードから前記1の受信モードへ切り換えても良い。こうすれば、送信装置の送信モードが第2の送信モードから前記第1の送信モードへ遷移するのを検出し、受信装置の受信モードを切り換えることができる。
第2の態様に係る受信装置において、前記第1のシングルエンド信号および前記第2のシングルエンド信号のうち少なくとも一方は、前記第2の送信モードから前記第1の送信モードへの遷移の過程において、所定のパターン信号を含み、前記第2の検出回路は、前記第1の比較器および前記第2の比較器からの出力を受け取るロジック回路であり、前記ロジック回路は、前記受け取った出力に含まれる前記パターン信号を検出することにより、前記第2の送信モードから前記第1の送信モードへの遷移を検出しても良い。こうすれば、所定のパターン信号を検出することにより、容易に、送信モードの遷移を検出することができる。
第2の態様に係る受信装置は、さらに、前記第1の比較器の駆動電流を、前記第1の受信モードと前記第2の受信モードとで異なるレベルに制御する第1の電流制御回路を備えても良い。こうすれば、受信モードに応じて、適切な駆動電流を比較器に供給することにより、受信装置の消費電力を抑制することができる。
第2の態様に係る受信装置は、前記第2の比較器の駆動電流を、前記第2の受信モードにおいて供給し、前記第1の受信モードにおいて供給しない第2の電流制御回路を備えても良い。こうすれば、差動信号を受信する第1の受信モードにおいて、使用しない第2の比較器に駆動電流を供給しないので、受信装置の駆動電流をさらに抑制することができる。
第2の態様に係る受信装置において、前記第1の基準電位および第2の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位であっても良い。
上記態様に係る受信装置において、前記差動信号は、前記第1のシングルエンド信号と比較して、振幅が小さく、高速伝送される信号であっても良い。
なお、本発明は、種々の態様で実現することが可能であり、例えば、上記態様に係る受信装置と、前記受信装置によって受信された前記画像データを用いて表示装置を駆動する表示駆動装置と、を備えるデバイスとして実現することができる。さらに本発明は、第1の信号線と、第2の信号線と、送信装置と、受信装置とを備える送受信システムとして実現することができる。
以下、本発明について、図面を参照しつつ、実施例に基づいて説明する。
A.第1実施例:
・デジタルデバイスの構成:
図1は、第1実施例におけるデジタルデバイスの概略構成図である。本実施例におけるデジタルデバイスは、図1に示すように、画像処理装置500と、送信装置2000と受信装置1000からなる送受信システムと、LCDドライバ600と、表示装置としての液晶ディスプレイ700とを含む。このデジタルデバイスは、携帯電話などの電子機器に搭載され、液晶ディスプレイ700に静止画像および動画像を表示するためのデバイスである。
・デジタルデバイスの構成:
図1は、第1実施例におけるデジタルデバイスの概略構成図である。本実施例におけるデジタルデバイスは、図1に示すように、画像処理装置500と、送信装置2000と受信装置1000からなる送受信システムと、LCDドライバ600と、表示装置としての液晶ディスプレイ700とを含む。このデジタルデバイスは、携帯電話などの電子機器に搭載され、液晶ディスプレイ700に静止画像および動画像を表示するためのデバイスである。
画像処理装置500は、搭載された電子機器の他の構成要素、例えば、無線通信回路やフラッシュメモリなどの記憶装置から取得された画像データに対する画像処理を行う。画像処理装置500は、動画像データに対する画像処理に特化されたコンピュータであるDSP(Digital Signal Processor)510と、その他の処理(例えば、静止画像データの処理や、LCDドライバ600や送信装置2000に対する制御処理)を行うコンピュータである主制御部520を備えている。
画像処理装置500は、高速伝送するべきデータHDと、低速伝送するべきデータLDとを、送信装置2000に出力する。高速伝送するべきデータHDは、本実施例では、DSP500により出力される動画像データである。低速伝送するべきデータLDは、本実施例では、動画像データ以外のデータ、例えば、静止画像データや、LCDドライバ600に対する制御データである。画像処理装置500は、さらに、送信装置2000に対する制御信号CTLを出力する。
受信装置1000と送信装置2000からなる送受信システムは、画像処理装置500からの制御信号CTLに従って、画像処理装置500から受け取ったデータLD、HDをLCDドライバ600に送るためのインターフェースである。送信装置2000は、差動信号を送信する2組の送信端子対、すなわち、端子TP1、TN1からなる端子対と、端子TP2、TN2からなる端子対とを備えている。後述するが、送信装置2000は、これらの各端子から差動信号に加えてシングルエンド信号も送信することができる。
受信装置1000は、これらの端子対にそれぞれ対応する2組の端子対、すなわち、端子DP1、DN1からなる端子対と、端子DP2、DN2からなる端子対とを備えている。図1に示すように送信装置2000の各端子TP1、TN1、TP2、TN2と、対応する受信装置1000の各端子DP1、DN1、DP2、DN2とは、それぞれ信号線LP1、LN1、LP2、LN2により接続されている。これにより、受信装置1000は、これらの信号線を介して、送信装置2000から差動信号およびシングルエンド信号を受信することができる。
LCDドライバ600は、上述した送受信システムを介して、画像処理装置500から画像データおよび制御データを受け取り、これらのデータに基づいて液晶ディスプレイ700を駆動する。
・送信装置の構成:
図2〜図3を参照して、送信装置2000について、さらに詳しく説明する。図2は、送信装置の内部構成を示す説明図である。図3は、データ送信回路の内部構成を示す説明図である。
図2〜図3を参照して、送信装置2000について、さらに詳しく説明する。図2は、送信装置の内部構成を示す説明図である。図3は、データ送信回路の内部構成を示す説明図である。
図2に示すように、送信装置2000は、上述した端子TP1、TN1、TP2、TN2に加えて、パラレル/シリアル変換回路2100と、送信制御回路2200と、PLL(Phase Locked Loop)回路2300と、データ送信回路2500aと、クロック送信回路2500bとを備えている。PLL回路2300は、参照クロック信号CLKを受けて、高速伝送クロックHCを生成する。パラレル/シリアル変換回路2100は、画像処理装置500から受け取ったパラレルのデータHD、LDをシリアルデータに変換し、データ送信回路2500aに送る。高速伝送されるべきデータHDは、高速伝送クロックHCに同期してパラレル/シリアル変換される。送信制御回路2200は、画像処理装置500からの制御信号CTLに応じて、データ送信回路2500aおよびクロック送信回路2500bを制御する。
データ送信回路2500aは、送信制御回路2200からの制御信号に応じて、高速伝送するべきデータHDの高速送信と、低速伝送するべきデータLDの低速送信とを実行する。具体的には、データ送信回路2500aは、図3に示すように、プリドライバ2510と、差動ドライバ2520と、シングルエンドドライバ2530と、を備える。
プリドライバ2510は、高速送信要求を示す制御信号CT1と高速伝送すべきデータHDを受けて、差動ドライバ2520を駆動する信号HSP、HSNを出力する。差動ドライバ2520は、駆動信号HSP、HSNを受けて、端子TP1、TN1を介して信号線LP1、LN1に差動信号を出力する。これにより、データHDが差動信号として受信装置1000に送られる。図3に示すように、差動ドライバ2520は、差動対を構成するnチャンネルの電界効果トランジスタ(以下、nトランジスタと呼ぶ。)NCTa、NCTbと、もう一つの差動対を構成するnトランジスタNCTc、NCTdとを備える一般的な差動ドライバである。これらの2つの差動対は、定電流源50と接地端VSSとの間に直列に接続されている。差動ドライバ2520の差動出力ノードは、端子TP1、TN1に接続されている。信号HSPと信号HSNは、差動信号を出力するときには、常に互いに反対の位相を有することにより、差動ドライバ2520を動作させると共に、差動信号を出力しないときには、HSP=HSN=ローに維持されることにより、差動ドライバ2520を端子TP1、TN1に対してハイインピーダンス状態にする。
また、プリドライバ2510は、低速送信要求を示す制御信号CT1と低速伝送すべきデータLDを受けて、シングルエンドドライバ2530を駆動する信号LSPP、LSPN、LSNP、LSNNを出力する。シングルエンドドライバ2530は、信号LSPPおよびLSPNが入力される第1のプッシュプル回路2531と、信号LSNPおよびLSNNが入力される第2のプッシュプル回路2532から構成される。第1のプッシュプル回路2531は、駆動信号LSPPおよびLSPNに応じて、端子TP1を介して信号線LP1にシングルエンド信号を出力する。第2のプッシュプル回路2532は、駆動信号LSNPおよびLSNNに応じて、端子TN1を介して信号線LN1にシングルエンド信号を出力する。これにより、データLDが2つのシングルエンド信号として受信装置1000に送られる。第1のプッシュプル回路2531を駆動する信号LSPPとLSPNは、シングルエンド信号を出力するときには、常に同位相を有することにより、第1のプッシュプル回路2531をプッシュプル動作させると共に、上述した差動ドライバ2520が差動信号を出力しているときには、LSPP=ハイ、LSPN=ローに維持されることにより、第1のプッシュプル回路2531を端子TP1に対してハイインピーダンス状態にする。同様に、第2のプッシュプル回路2532を駆動する信号LSNPとLSNNは、シングルエンド信号を出力するときには、常に同位相を有することにより、第2のプッシュプル回路2532をプッシュプル動作させると共に、上述した差動ドライバ2520が差動信号を出力しているときには、LSNP=ハイ、LSNN=ローに維持されることにより、第2のプッシュプル回路2532を端子TN1に対してハイインピーダンス状態にする。
第1のプッシュプル回路2531は、調節電位VLSと接地端VSSとの間にプッシュプルを構成するpチャンネルの電界効果トランジスタ(以下、pトランジスタと呼ぶ。)PCTaと、nトランジスタNCTeとを備えている。第1のプッシュプル回路2531の出力ノードは、端子TP1に接続されている。
第2のプッシュプル回路2532は、図3に示すように、pトランジスタPCTbと、nトランジスタNCTfとを備え、第1のプッシュプル回路2531と同様に構成されている。
ここで、図4〜図5を参照して、データ送信回路2500aの動作についてさらに説明する。図4は、データ送信回路の状態遷移を示す概略図である。図5は、差動信号とシングルエンド信号を説明するための概略図である。
図4に示すように、データ送信回路2500aは、動作モードとして、データHDを差動信号により高速送信する差動送信モードS1と、データLDを2つのシングルエンド信号により低速送信するシングルエンド送信モードS2とを備えている。差動送信モードにおいてデータ送信回路2500aから送信される差動信号HSの振幅ΔVHは、例えば、200mV程度に設定される。一方、シングルエンド送信モードにおいてデータ送信回路2500aから送信されるシングルエンド信号LSは、図3に示すシングルエンドドライバ2530の回路構成から解るように、ロー信号が接地電位VSS、ハイ信号が調整電位VLSを有する(図5)。調整電位VLSは、降圧レギュレータなどを用いて、電源電圧VDDを降圧することにより生成される。シングルエンド信号の振幅ΔVL(VLS−VSS)は、差動信号の振幅ΔVHより4〜10倍程度大きく、例えば、1.2V程度に設定される。
差動信号HSの伝送レートは、例えば、500Mb/s(メガビット/秒)程度に設定され、シングルエンド信号LSの伝送レートは、例えば、10Mb/s程度に設定される。
ここで、本実施例において、低速のデータ送信には、シングルエンド信号LSを用い、高速のデータ送信には、差動信号HSを用いる理由を説明する。シングルエンド信号LSの送信は、上述したようにプッシュプル回路によって行われるが、この回路の消費電流は、伝送レートに比例して大きくなる。また、シングルエンド信号LSでは、その特性上それほど高速に伝送レートを上げることはできない。
一方、差動信号HSの送信は、上述したように差動増幅回路により行われる。差動増幅回路の消費電流は、伝送レートが大きくても小さくても、大きく変化しない特徴がある。また、差動信号HSは、シングルエンド信号LSより、伝送レートを高くすることが容易である。以上の点から、比較的高速な伝送レート(例えば、500Mb/s)でのデータ送信は、差動信号HSによるのが有利である。一方、比較的低速な伝送レート(例えば、10Mb/s)でのデータ送信は、消費電流の観点からシングルエンド信号LSによるのが有利である場合がある。このため、本実施例では、上述したように、伝送速度に応じて、シングルエンド信号LSと差動信号HSとを使い分けている。
データ送信回路2500aにおいて、差動送信モードとシングルエンド送信モードとの遷移は、送信制御回路2200からの制御信号CT1によって制御される。データ送信回路2500aは、差動送信モードS1からシングルエンド送信モードS2に遷移する場合、その遷移期間において、信号線LP1と信号線LN1の電位を所定期間に亘って、電位VLS(シングルエンド信号のハイ信号)に保持する(図4:A1)。
一方、データ送信回路2500aは、シングルエンド送信モードS2から差動送信モードS1に遷移する場合、その遷移期間において、所定の遷移通知コマンドをシングルエンド信号により受信装置1000に送信する(図4:A2)。例えば、遷移通知コマンドは、「11111111」を表す8ビットデータとされる。
このような送信モード間の遷移期間に特有な信号を、受信装置1000において検出することにより、受信装置1000は、送信装置2000における送信モードの遷移を認識することができる。
クロック送信回路2500bは、端子TP2およびTN2を介して、信号線LP2およびLN2に差動信号HSおよびシングルエンド信号LSを出力する。クロック送信回路2500bは、差動送信モードS1において、PLL回路2300から供給された高速伝送クロックHCを差動信号HSとして送信する点で、データHDを差動信号HSとして送信するデータ送信回路2500aと異なる。クロック送信回路2500bは、シングルエンド送信モードS2においては、LCDドライバ600に送るべきデータの送信は行わない。データ送信回路2500aは、受信装置1000に対する制御コマンド(例えば、上述した遷移通知コマンド)のみを、シングルエンド信号LSとして送信する。クロック送信回路2500bの内部構成は、基本的に図3を参照して説明したデータ送信回路2500aの構成と同様であるので、詳しい説明を省略する。クロック送信回路2500bにおいても、差動送信モードS1からシングルエンド送信モードS2への遷移のプロセスおよびシングルエンド送信モードS2から差動送信モードS1への遷移のプロセスは、図4を参照して説明したデータ送信回路2500aの遷移プロセスと同様であるので、詳しい説明を省略する。
・受信装置の構成:
続いて、図6〜図11を参照して、上述した送信装置2000から信号線LP1、LN1、LP2、LN2を介して出力される差動信号HSおよびシングルエンド信号LSを受信する受信装置1000について、さらに説明する。図6は、受信装置の内部構成を示す説明図である。図7は、終端回路の内部構成を示す説明図である。図8は、データ受信回路と、これに接続されるスイッチ回路の内部構成を示す説明図である。図9は、モード検出回路の内部構成を示す説明図である。図10は、基準電圧生成回路の内部構成を示す説明図である。図11は、電流制御回路の内部構成を示す説明図である。
続いて、図6〜図11を参照して、上述した送信装置2000から信号線LP1、LN1、LP2、LN2を介して出力される差動信号HSおよびシングルエンド信号LSを受信する受信装置1000について、さらに説明する。図6は、受信装置の内部構成を示す説明図である。図7は、終端回路の内部構成を示す説明図である。図8は、データ受信回路と、これに接続されるスイッチ回路の内部構成を示す説明図である。図9は、モード検出回路の内部構成を示す説明図である。図10は、基準電圧生成回路の内部構成を示す説明図である。図11は、電流制御回路の内部構成を示す説明図である。
図6に示すように、受信装置1000は、終端回路TMa、TMbと、データ受信回路1500aと、クロック受信回路1500bと、スイッチ回路SWa、SWbと、モード検出回路1400a、1400bと、を備えている。受信装置1000は、さらに、シリアル/パラレル変換回路1100と、受信制御回路1200と、基準電圧生成回路1300と、電流制御回路1600a、1600bとを備えている。
ここで、受信装置1000は、端子DP1とDN1からなる端子対と、端子DP2とDN2からなる端子対ごとに、2つの受信モードで信号を受信する。2つの受信モードは、上述した差動信号HSを受信する差動受信モードと、上述したシングルエンド信号を受信するシングルエンド受信モードである。これらのモードは、受信制御回路1200から出力されるモード制御信号によって制御される。モード制御信号には、端子DP1とDN1からなる端子対を介して信号を受信する際の受信モードを制御するLP−EN1およびLP−ENX1と、端子DP2とDN2からなる端子対を介して信号を受信する際の受信モードを制御するLP−EN2およびLP−ENX2とが含まれる。LP−ENX1は、LP−EN1の反転信号であり、LP−ENX2は、LP−EN2の反転信号である。
端子DP1とDN1から差動信号を受信する差動受信モードにおいては、LP−EN1=ロー、LP−ENX1=ハイとされ、端子DP2とDN2から差動信号を受信する差動受信モードにおいては、LP−EN2=ロー、LP−ENX2=ハイとされる。一方、端子DP1とDN1からシングルエンド信号を受信するシングルエンド受信モードにおいては、LP−EN1=ハイ、LP−ENX1=ローとされ、端子DP2とDN2からシングルエンド信号を受信するシングルエンド受信モードにおいては、LP−EN2=ハイ、LP−ENX2=ローとされる。
終端回路TMaは、端子DP1とDN1からなる端子対を介して受信される差動信号HSを終端するための回路である。図7に示すように、終端回路TMaは、端子DP1と端子DN1との間に直列に接続された終端抵抗R1、nトランジスタNCT1、nトランジスタNCT2、終端抵抗R2とを含む。また、終端回路TMaの2つのnトランジスタNCT1、NCT2のゲートには、上述した受信モード制御信号LP−ENX1が入力される。これにより、差動受信モードのとき、すなわち、LP−ENX1=ハイのときには、nトランジスタNCT1、NCT2は、いずれもONになり、端子DP1と端子DN1は、100Ωの抵抗を挟んで接続される。一方、シングルエンド受信モードのとき、すなわち、LP−ENX1=ローのときには、nトランジスタNCT1、NCT2は、いずれもOFFになり、端子DP1と端子DN1は、それぞれハイインピーダンス状態とされる。
さらに、終端回路TMaからは、nトランジスタNCT1のソースとnトランジスタNCT2のドレインの電位Vcm1が出力される。Vcm1は、差動受信モード(LP−ENX1=ハイ)では、端子DP1と端子DN1との中間電位(信号線LP1と信号線LN1との中間電位)となる。
もう一つの終端回路TMbは、端子DP2とDN2からなる端子対を介して受信される差動信号HSを終端するための回路である。終端回路TMbには、LP−ENX2が入力され、中間電位Vcm2が出力される。終端回路TMbの具体的な構成は、図7を参照して説明した終端回路TMaと同様であるので詳しい説明を省略する。
データ受信回路1500aは、端子DP1とDN1からなる端子対を介して受信される差動信号およびシングルエンド信号を受信するための回路である。図8に示すようにデータ受信回路1500aは、2つのコンパレータ1510、1520から構成される。コンパレータ1510は、簡単に言えば、一の入力端に入力された電位と、他の入力端から入力された電位との比較結果を、ハイ信号またはロー信号として出力する回路である。コンパレータ1510は、定電流源として機能するpトランジスタPCT1、PCT2と、差動対を構成するpトランジスタPCT3、PCT4と、ダイオード接続されたnトランジスタNCT3、NCT4とを含むレベルシフタを備える。上述した一の入力端は、pトランジスタPCT3のゲートであり、他の入力端は、pトランジスタPCT4のゲートである。レベルシフタは、一の入力端および他の入力端に入力された信号のコモンレベルを、比較し易い電位レベルに変更した信号を出力OP1、ON1として出力する。
コンパレータ1510は、さらに、コンパレータとしての中心部分である差動増幅回路を備える。差動増幅回路は、定電流源として機能するpトランジスタPCT5、PCT6と、差動対を構成するpトランジスタPCT7、PCT8と、カレントミラーを構成するnトランジスタNCT5、NCT6とを備える。レベルシフタからの出力OP1およびON1は、差動対を構成するpトランジスタPCT8およびPCT7のゲートにそれぞれ入力される。
差動増幅回路の出力は、反転増幅回路としてのnトランジスタNCT8のゲートに入力され、さらに増幅される。pトランジスタPCT9、PCT10は、反転増幅回路としてのnトランジスタNCT8に電流を供給する定電流源である。反転増幅回路の出力は、pトランジスタPCT12、nトランジスタNCT9から構成されるインバータに入力される。このインバータからの出力PO1は、コンパレータ1510の最終的な出力である。
ここで、nトランジスタNCT7およびpトランジスタPCT11は、イネーブルスイッチであり、イネーブル信号EN=ハイ(ENX=ロー)のときに、コンパレータ1510の動作を有効にし、イネーブル信号EN=ロー(ENX=ハイ)のときに、コンパレータ1510の動作を無効にする。イネーブル信号は、例えば、受信制御回路1200により出力される。
もう一つのコンパレータ1520は、コンパレータ1510と同様に、簡単に言えば、一の入力端に入力された電位と、他の入力端から入力された電位との比較結果を、ハイ信号またはロー信号として出力する回路である。コンパレータ1520の一の入力端は、pトランジスタPCT15のゲートであり、他の入力端は、pトランジスタPCT16のゲートである。
コンパレータ1520は、コンパレータ1510と同様に、pトランジスタPCT13〜PCT16、nトランジスタNCT12、NCT13からなるレベルシフタと、pトランジスタPCT17〜PCT20、nトランジスタNCT14、NCT15からなる差動増幅回路、pトランジスタPCT21、PCT22、nトランジスタNCT17からなる反転増幅回路、pトランジスタPCT24およびnトランジスタNCT18からなるインバータを備えている。コンパレータ1520の最終的な出力(比較結果)は、図8に示すNO1である。
スイッチ回路SWaは、上述したコンパレータ1510一の入力端であるpトランジスタPCT3のゲートと、コンパレータ1520の一の入力端であるpトランジスタPCT15のゲートにそれぞれ供給される信号を、受信モードに応じて切り換えるスイッチである。図8に示すように、スイッチ回路SWaは、スイッチとして機能する2つのnトランジスタNCT10、NCT11を備えている。nトランジスタNCT10のゲートには、LP−ENX1が入力され、nトランジスタNCT11のゲートには、LP−EN1が入力される。
スイッチ回路SWaによって、差動受信モードのとき、すなわち、LP−EN1=ロー(LP−ENX1=ハイ)のときには、nトランジスタNCT10がON、nトランジスタNCT11がOFFになる。従って、差動受信モードのときは、コンパレータ1510、1520の一の入力端には、上述した終端回路TMaから出力される中間電位Vcm1が入力される。一方、シングルエンド受信モードのとき、すなわち、LP−EN1=ハイ(LP−ENX1=ロー)のときには、nトランジスタNCT10がOFF、nトランジスタNCT11がONになる。従って、シングルエンド受信モードのときは、コンパレータ1510、1520の一の入力端には、基準電位VrefAが入力される。基準電位VrefAは、図5に示すように、シングルエンド信号LSがハイレベル(電位VLS)であるかローレベル(電位VSS)であるかを判定するための閾値電位であり、例えば、VrefA=(電位VLS−電位VSS)/2程度に設定される。電位VSS=0V、電位VLS=1.2Vであるとすると、基準電位VrefAは、後述する基準電圧生成回路1300により生成される電位であり、例えば、0.6V程度とされる。
コンパレータ1510の他の入力端であるpトランジスタPCT4のゲートは、端子DP1(信号線LP1)と接続されているので、端子DP1を介して送信されてきた差動信号HSや、シングルエンド信号LSが入力される。この結果、コンパレータ1510は、差動受信モードのときは、端子DP1の電位と中間電位Vcm1とを比較することにより、差動信号HSに応じた信号PO1を出力することができる(図5参照)。さらに、コンパレータ1510は、シングルエンド受信モードのときは、端子DP1の電位と基準電位VrefAとを比較することにより、シングルエンド信号LSに応じた信号PO1を出力することができる。同様に、コンパレータ1520の他の入力端であるpトランジスタPCT16のゲートは、端子DN1(信号線LN1)と接続されているので、端子DN1を介して送信されてきた差動信号HSや、シングルエンド信号LSが入力される。この結果、コンパレータ1520は、差動受信モードのときは、端子DN1の電位と中間電位Vcm1とを比較することにより、差動信号HSに応じた信号NO1を出力することができる(図5参照)。さらに、コンパレータ1520は、シングルエンド受信モードのときは、端子DN1の電位と基準電位VrefAとを比較することにより、シングルエンド信号LSに応じた信号NO1を出力することができる。
クロック受信回路1500bは、端子DP2とDN2からなる端子対を介して受信される差動信号およびシングルエンド信号を受信するための回路である。図示は省略するが、クロック受信回路1500bは、データ受信回路1500aと同様に、2つのコンパレータから構成される。もう一つのスイッチ回路SWbは、クロック受信回路1500bの一のコンパレータの入力端と、他のコンパレータの入力端にそれぞれ供給される信号を、受信モードに応じて切り換えるスイッチである。クロック受信回路1500bおよびスイッチ回路SWbは、図8を参照して説明したデータ受信回路1500aおよびスイッチ回路SWaと同様の構成であるので、その説明を省略する。
モード検出回路1400aは、端子DP1および端子DN1を介して送信されてくる信号に基づいて、相手方のデータ送信回路2500aの送信モードが、差動送信モードS1からシングルエンド送信モードS2に遷移することを検出する。図4を参照して説明したようにデータ送信回路2500aが差動送信モードS1からシングルエンド送信モードS2に遷移する際には、遷移期間において、2本の信号線の電位(言い換えれば、端子DP1および端子DN1の電位)を所定期間に亘りシングルエンド信号のハイレベル(電位VLS)に保持する。したがって、遷移期間において、端子DP1およびDN1の中間電位Vcm1が電位VLSまで上昇する。モード検出回路1400aは、この中間電位Vcm1の上昇を検出することにより、データ送信回路2500aが、差動送信モードS1からシングルエンド送信モードS2に遷移したことを検出する。
具体的には、モード検出回路1400aは、定電流源として機能するpトランジスタPCT38と、差動対を構成するpトランジスタPCT39、PCT40と、カレントミラーを構成するnトランジスタNCT26、NCT27とからなる差動増幅回路を含む。差動増幅回路の一の入力端であるpトランジスタPCT39のゲートには、上述した中間電位Vcm1が入力される。差動増幅回路の他の入力端であるpトランジスタPCT40のゲートには、基準電位VrefBが入力される。ここで、中間電位Vcmの入力端は、数百kΩ程度のプルアップ抵抗Rupが負荷されている。これは、シングルエンド受信モードのとき、つまり、上述した終端回路TMaにおいて終端抵抗が信号線から切り離されたときに、中間電位Vcmをハイ(VDD)に安定させるためである。
基準電位VrefBは、中間電位Vcm1の上昇を判定するための閾値電位である。図5に示すように、基準電位VrefBは、差動信号HSの電位がノイズ等により変動しても、基準電位VrefBを超えないように、差動信号HSの電位より十分に高い電位にされる。一方で当然であるが、基準電位VrefBは、シングルエンド信号のハイレベル(電位VLS)より、低い電位にされる。VrefBは、例えば、上述したVrefAと同程度にされる。例えば、図5に示す例では、電位VSS=0V、電位VLS=1.2Vであるとすると、基準電位VrefBは、0.5V程度とされる。また、基準電位VrefBは、VrefAと同じであっても良い。基準電位VrefBは、基準電位VrefAと同様に、後述する基準電圧生成回路1300により生成される。
モード検出回路1400aの差動増幅回路の出力は、反転増幅回路としてのnトランジスタNCT28のゲートに入力され、さらに増幅される。pトランジスタPCT41は、反転増幅回路としてのnトランジスタNCT28に電流を供給する定電流源である。反転増幅回路の出力は、pトランジスタPCT42、nトランジスタNCT29から構成されるインバータに入力される。このインバータから出力される信号D1と、信号D1をpトランジスタPCT43、nトランジスタNCT30から構成されるインバータにより反転させた信号DX1とが、モード検出回路1400aの最終的な出力である。
モード検出回路1400aの出力は、データ送信回路2500aが差動送信モードS1である場合には、D1=ロー、DX1=ハイとなり、データ送信回路2500aが差動送信モードS1からシングルエンド送信モードS2に遷移したときに、D1=ハイ、DX1=ローとなる。モード検出回路1400aの出力である信号D1、DX1は、受信制御回路1200に送られる。
もう一つのモード検出回路1400bは、端子DP2および端子DN2を介して送信されてくる信号に基づいて、相手方のクロック送信回路2500bの送信モードが、差動送信モードS1からシングルエンド送信モードS2に遷移することを検出する。データ送信回路2500aと同様に、クロック送信回路2500bは、差動送信モードS1からシングルエンド送信モードS2に遷移する際には、遷移期間において、2本の信号線の電位(言い換えれば、端子DP2および端子DN2の電位)を所定期間に亘りシングルエンド信号のハイレベル(電位VLS)に保持する。モード検出回路1400aと同様に、モード検出回路1400bは、端子DP2と端子DN2との中間電位Vcm2の上昇を検出することにより、クロック送信回路2500bが、差動送信モードS1からシングルエンド送信モードS2に遷移したことを検出する。モード検出回路1400bの具体的な構成は、図9を参照して説明したモード検出回路1400a同様であるので、その説明を省略する。
基準電圧生成回路1300は、上述した基準電位VrefAおよび基準電位VrefBと、後述する電流制御回路に供給される電流制御電位PBを生成する回路である。基準電圧生成回路1300は、一般的にバンドギャップリファレンス回路と呼ばれるタイプの回路である。基準電圧生成回路1300は、カレントミラーを構成するpトランジスタPCT26、PCT27と、同じくカレントミラーを構成するnトランジスタNCT19、NCT20を備えている。nトランジスタNCT19のソースと接地端VSSとの間には、ダイオード接続されたバイポーラトランジスタQ1が接続されている。nトランジスタNCT20のソースと接地端VSSとの間には、抵抗R5と、ダイオード接続されたバイポーラトランジスタQ2が直列に接続されている。
上述した2つのカレントミラーにより、nトランジスタNCT19のソース電圧V1とnトランジスタNCT20のソース電圧V2が等しくなると共に、バイポーラトランジスタQ1を流れる電流I1と、バイポーラトランジスタQ2を流れる電流I2が等しくなる。バイポーラトランジスタQ2は、バイポーラトランジスタQ1よりエミッタ領域が数倍大きいトランジスタ、あるいは、バイポーラトランジスタQ1を数個並列に接続したものである。したがって、流れる電流が同じであっても、バイポーラトランジスタQ2における電圧降下は、バイポーラトランジスタQ1における電圧降下より数倍小さい。
この回路は、抵抗R5における電圧降下とバイポーラトランジスタQ2における電圧降下の和が、バイポーラトランジスタQ1における電圧降下と等しくなるような電流I1=I2、電圧V1=V2で安定する。これにより基準電圧生成回路1300から出力される電流制御電位PBも安定した定電位となる。
pトランジスタPCT28は、電流制御電位PBがゲートに入力されることにより定電流源として機能する。pトランジスタPCT28と接地端VSSとの間には、抵抗R2、R3、R4が直列に接続される。これらの抵抗に適切な抵抗値のものを適用することにより、所望の基準電位VrefAおよび基準電位VrefBを生成することができる。なお、pトランジスタPCT25は、イネーブルスイッチであり、EN=ハイのとき、基準電圧生成回路1300の動作を有効にし、EN=ローのとき、基準電圧生成回路1300の動作を無効とする。
電流制御回路1600aは、データ受信回路1500aに供給される電流制御信号PB1a〜PB1dおよびモード検出回路1400aに供給される電流制御信号PB1eを生成する回路である。電流制御回路1600aは、データ受信回路1500aの受信モードに応じて異なる電流制御信号PB1a〜PB1dを生成する。電流制御信号PB1a〜PB1dは、コンパレータ1510およびコンパレータ1520の駆動電流を制御する信号である。すなわち、電流制御回路1600aは、データ受信回路1500aの受信モードに応じて、コンパレータ1510およびコンパレータ1520の駆動電流を異なるレベルに制御している。
1600aは、基準電圧生成回路1300から供給された電流制御電位PBがゲートに入力されることにより、定電流源として機能するpトランジスタPCTgを備える。電流制御回路1600aは、さらに、pトランジスタPCTgと接地端VSSとの間に接続されたnトランジスタNCT22を備える。電流制御回路1600aは、nトランジスタNCT22とそれぞれカレントミラーを構成し、定電流Iref1〜Iref3を発生する定電流源として機能するトランジスタNCT23、nトランジスタNCT24、nトランジスタNCT25を備える。ここで、nトランジスタNCT21は、インバータINVを介してイネーブル信号ENがゲートに入力されるイネーブルスイッチであり、定電流Iref1〜Iref3の発生を有効にしたり、無効にしたりする。
nトランジスタNCT23と電源VDDとの間には、pトランジスタPCT29が接続され、nトランジスタNCT24と電源VDDとの間には、pトランジスタPCT33が接続され、nトランジスタNCT25と電源VDDとの間には、pトランジスタPCT37が接続されている。
pトランジスタPCT29は、定電流Iref1に応じた電流制御信号PB1a、PB1bをゲートから出力する。ここで、スイッチとして機能するpトランジスタPCT31とpトランジスタPCT32により、受信モードが差動受信モードであるとき(LP−EN1=ロー、LP−ENX1=ハイ)には、電流制御信号PB1a、PB1bは共に有効にされる。一方、受信モードがシングルエンド受信モードであるとき(LP−EN1=ハイ、LP−ENX1=ロー)には、電流制御信号PB1aのみが有効にされ、PB1bは無効(ハイ)にされる。pトランジスタPCT30は、イネーブルスイッチとして機能し、EN=ハイのとき、電流制御信号PB1a、PB1bを有効にし、EN=ローのとき、電流制御信号PB1a、PB1bを無効にする。
pトランジスタPCT33は、定電流Iref2に応じた電流制御信号PB1c、PB1dをゲートから出力する。ここで、スイッチとして機能するpトランジスタPCT35とpトランジスタPCT36により、受信モードが差動受信モードであるとき(LP−EN1=ロー、LP−ENX1=ハイ)には、電流制御信号PB1c、PB1dは共に有効にされる。一方、受信モードがシングルエンド受信モードであるとき(LP−EN1=ハイ、LP−ENX1=ロー)には、電流制御信号PB1cのみが有効にされ、PB1dは無効(ハイ)にされる。pトランジスタPCT34は、イネーブルスイッチとして機能し、EN=ハイのとき、電流制御信号PB1c、PB1dを有効にし、EN=ローのとき、電流制御信号PB1c、PB1dを無効にする。
pトランジスタPCT37は、定電流Iref3に応じた電流制御信号PB1eをゲートから出力する。
ここで、電流制御回路1600aから出力された電流制御信号PB1a、PB1bは、上述したデータ受信回路1500aのコンパレータ1510の駆動電流を制御する信号である。図8に戻って説明すると、電流制御信号PB1aは、コンパレータ1510における定電流源として機能するpトランジスタPCT1と、pトランジスタPCT5と、pトランジスタPCT9のそれぞれのゲートに供給される。一方、電流制御信号PB1bは、コンパレータ1510における定電流源として機能するpトランジスタPCT2と、pトランジスタPCT6と、pトランジスタPCT10のそれぞれのゲートに供給される。
ここで、上述したように、電流制御信号PB1aは、差動受信モードとシングルエンド受信モードとの両方で有効であるが、電流制御信号PB1bは、差動受信モードでのみ有効である。従って、差動受信モードでは、コンパレータ1510を構成するレベルシフタ、差動増幅回路、反転増幅回路は、それぞれ、2つの定電流源により駆動電流を供給される。2つの定電流源は、電流制御信号PB1aにより制御される定電流源(pトランジスタPCT1、PCT5、PCT9)と、電流制御信号PB1bにより制御される定電流源(pトランジスタPCT2、PCT6、PCT10)である。一方、シングルエンド受信モードでは、コンパレータ1510を構成するレベルシフタ、差動増幅回路、反転増幅回路は、それぞれ、電流制御信号PB1aにより制御される定電流源(pトランジスタPCT1、PCT5、PCT9)によってのみ駆動電流を供給される。この結果、高速動作が要求される差動受信モードでは、大きな駆動電流が供給され、低速動作で十分なシングルエンド受信モードでは、小さな駆動電流が供給される。これにより、動作速度に応じて駆動電流を制御して、全体として消費電流を抑制することができる。なお、定電流源として用いられるpトランジスタPCTに適切な特性のものを選択することにより、本実施例では、差動受信モードではコンパレータ1510の駆動電流を数百μA(マイクロアンペア)程度に、シングルエンド受信モードではコンパレータ1510の駆動電流を数μA〜数十μA程度に制御している。
また、電流制御回路1600aから出力された電流制御信号PB1c、PB1dは、データ受信回路1500aのもう一つのコンパレータ1520の駆動電流を制御する信号である。図8および図11を参照すると解るように、コンパレータ1520を構成するレベルシフタ、差動増幅回路、反転増幅回路は、それぞれ、2つの定電流源により駆動電流を供給される。2つの定電流源は、電流制御信号PB1cにより制御される定電流源(pトランジスタPCT13、PCT17、PCT21)と、電流制御信号PB1bにより制御される定電流源(pトランジスタPCT14、PCT18、PCT122)である。一方、シングルエンド受信モードでは、コンパレータ1520を構成するレベルシフタ、差動増幅回路、反転増幅回路は、それぞれ、電流制御信号PB1cにより制御される定電流源(pトランジスタPCT13、PCT17、PCT21)によってのみ駆動電流を供給される。この結果、コンパレータ1510と同様に、コンパレータ1520は、この結果、高速動作が要求される差動受信モードでは、大きな駆動電流が供給され、低速動作で十分なシングルエンド受信モードでは、小さな駆動電流が供給される。
電流制御回路1600aから出力された電流制御信号PB1eは、上述したモード検出回路1400aにおいて定電流源として機能するpトランジスタPCT38、PCT41のそれぞれのゲートに入力される。電流制御信号PB1eは、モード検出回路1400aの各定電流源からの駆動電流を数μA程度に制御する。
もう一つの電流制御回路1600bは、クロック受信回路1500bに供給される電流制御信号PB2a〜PB2dおよびモード検出回路1400bに供給される電流制御信号PB2eを生成する回路である。データ受信回路1500aに対する電流制御回路1600aと同様に、電流制御回路1600bは、クロック受信回路1500bの受信モードに応じて異なる電流制御信号PB2a〜PB2dを生成する。これにより、電流制御回路1600bは、クロック受信回路1500bの2つのコンパレータの駆動電流を、クロック受信回路1500bの受信モードに応じて、異なるレベルに制御している。電流制御回路1600bの具体的な構成は、図11を参照して説明した電流制御回路1600aの構成と同様であるので、詳しい説明を省略する。
シリアル/パラレル変換回路1100は、データ受信回路1500aから出力信号PO1およびNO1として出力されたシリアルデータを、パラレルデータに変換して受信制御回路に送る。シリアル/パラレル変換回路1100は、データ受信回路1500aから受け取った差動信号HSの受信結果としての高速シリアルデータを、クロック受信回路1500bから出力信号PO2およびNO2として出力された高速伝送クロックHCに同期させてパラレルデータに変換する。一方、シリアル/パラレル変換回路1100は、データ受信回路1500aから受け取ったシングルエンド信号LSの受信結果としての低速シリアルデータは、低速シリアルデータそのものに含まれるセルフクロック信号に同期させてパラレルデータに変換する。
受信制御回路1200は、シリアル/パラレル変換回路1100から受け取ったパラレルデータからデータHDおよびデータLDを取り出してLCDドライバ600に渡す、いわゆるプロトコル処理を主に行うロジック回路である。さらに、受信制御回路1200は、データ受信回路1500aの受信モードを制御する受信モード制御信号LP−EN1、LP−ENX1、および、クロック受信回路1500bの受信モードを制御する受信モード制御信号LP−EN2、LP−ENX2を出力することによって、受信装置1000全体の動作を制御する。
図12を参照して、受信制御回路1200による受信装置1000の制御について説明する。図12は、データ受信回路およびクロック受信回路の状態遷移を示す概略図である。データ受信回路1500aが差動受信モードS3にある場合において、受信制御回路1200は、モード検出回路1400aからの出力信号D1およびDX1を受け付け、出力信号D1およびDX1が、「D1=ロー、DX1=ハイ」から「D1=ハイ、DX1=ロー」に遷移したときに、データ受信回路1500aの受信モードを制御する受信モード制御信号LP−EN1、LP−ENX1を、「LP−EN1=ロー、LP−ENX1=ハイ」から「LP−EN1=ハイ、LP−ENX1=ロー」に変更する。すなわち、データ送信回路2500aの送信モードが差動送信モードS1からシングルエンド送信モードS2に遷移したことが、モード検出回路1400aにより検出されたとき(図12:C1)、データ受信回路1500aの受信モードは、差動受信モードS3からシングルエンド受信モードS4に遷移する。
一方、データ受信回路1500aがシングルエンド受信モードS4にある場合において、受信制御回路1200は、データ受信回路1500aから、シリアル/パラレル変換回路1100を介して、所定の遷移通知コマンドを受け取る(図12:C2)と、データ受信回路1500aの受信モードを制御する受信モード制御信号LP−EN1、LP−ENX1を、「LP−EN1=ハイ、LP−ENX1=ロー」から「LP−EN1=ロー、LP−ENX1=ハイ」に変更する。これにより、データ受信回路1500aの受信モードは、シングルエンド受信モードS4から差動受信モードS3に遷移する。
受信制御回路1200は、また、クロック受信回路1500bが差動受信モードS3にある場合において、モード検出回路1400bからの出力信号D2およびDX2を受け付け、「D2=ロー、DX2=ハイ」から「D2=ハイ、DX2=ロー」に遷移したときに、クロック受信回路1500bの受信モードを制御する受信モード制御信号を、「LP−EN2=ロー、LP−ENX2=ハイ」から「LP−EN2=ハイ、LP−ENX2=ロー」に変更する。すなわち、クロック送信回路2500bの送信モードが差動送信モードS1からシングルエンド送信モードS2に遷移したことが、モード検出回路1400bにより検出されたとき(図12:C1)、クロック受信回路1500bの受信モードは、差動受信モードS3からシングルエンド受信モードS4に遷移する。
クロック受信回路1500bがシングルエンド受信モードS4にある場合において、受信制御回路1200は、クロック受信回路1500bから、シリアル/パラレル変換回路1100を介して、所定の遷移通知コマンドを受け取る(図12:C2)と、クロック受信回路1500bの受信モードを制御する受信モード制御信号を、「LP−EN2=ハイ、LP−ENX2=ロー」から「LP−EN2=ロー、LP−ENX2=ハイ」に変更する。これにより、クロック受信回路1500bの受信モードは、シングルエンド受信モードS4から差動受信モードS3に遷移する。
以上説明した受信装置1000によれば、信号線LP1および信号線LN1(端子DP1およびDN1)を介して送信される差動信号HSとシングルエンド信号LSを、同じコンパレータ1510およびコンパレータ1520で受信するので、受信装置1000の集積度を高め、レイアウト面積を低減することができる。
理解の容易のため、比較例を示す。図13は、比較例における受信装置を示す説明図である。信号線LP1および信号線LN1(端子DP1およびDN1)を介して、差動信号HSとシングルエンド信号LSが送信されてくる場合、比較例に係るデータ受信回路5000aおよびクロック受信回路5000bのように、差動信号HSを受信するためのレシーバDR1と、信号線LP1からのシングルエンド信号LSを受信するためのレシーバSRa1と、信号線LN1からのシングルエンド信号LSを受信するためのレシーバSRb1とを別々に備えるのが一般的であった(図13(a))。
ここで、差動信号HSを受信するためのレシーバDR1は、差動増幅回路を入力段に備えたコンパレータにより構成され、シングルエンド信号LSを受信するためのレシーバSRa1、SRb1は、入力段に図13(b)に示すようなインバータを備えた構成とされるのが一般的であった。
これと比較して、本実施例におけるデータ受信回路1500aは、2つのコンパレータ構成のレシーバ1510、1520により、差動信号HSと、信号線ごとのシングルエンド信号LSを受信するので、上述したように、受信装置1000の集積度を高め、レイアウト面積を低減8できることが解る。
さらに、比較例のように、シングルエンド信号LSをインバータ構成により受信する場合、理論的には、入力がハイ信号の場合にはインバータを構成するpトランジスタPCTがOFFとなり、入力がロー信号の場合にはインバータを構成するnトランジスタNCTがOFFとなり、貫通電流Iaは流れない(図13)。しかしながら、実際には、トランジスタの製造バラツキや電源電圧依存性や温度依存性、あるいは、ノイズの混入による入力信号のバラツキにより、インバータに貫通電流Iaが流れ、消費電力が増大する問題があった。特に、本実施例のように、同じ信号線を介して、差動信号HSが送信される構成では、シングルエンド信号LSにノイズが混入し易いので、このような問題が顕著になるおそれがあった。
本実施例におけるデータ受信回路1500aでは、シングルエンド信号LSの入力段がインバータ構成ではなく、差動増幅回路を含むコンパレータ構成であるので、上述の問題は生じない。すなわち、コンパレータ1510、1520は、図8を参照して説明したように、定電流駆動であるので、入力信号のバラツキが生じたり、トランジスタの特性にバラツキが生じたりしても、所定の定電流以上の電流が流れることはない。これにより、安定した消費電力で動作することができる。
さらに、本実施例では、電流制御回路1600aにより、コンパレータ1510、1520の駆動電流を、差動受信モードS3とシングルエンド受信モードS4とで、異なるレベルに制御している。すなわち、これらのコンパレータは、伝送レートが低いシングルエンド受信モードS4においては小さい電流で駆動され、伝送レートが高い差動受信モードS3においては大きい電流で駆動される。この結果、全体としてデータ受信回路1500aの消費電力を抑制することができる。
以上のようなデータ受信回路1500aの作用・効果は、同様な構成を持つクロック受信回路1500bについても同様である。
B.第2実施例:
図14〜図16を参照して、第2実施例における受信装置について説明する。図14は、第2実施例における受信装置の内部構成を示す説明図である。図15は、第2実施例におけるデータ受信回路と、これに接続されるスイッチ回路の内部構成を示す説明図である。図16は、第2実施例における電流制御回路の内部構成を示す説明図である。
図14〜図16を参照して、第2実施例における受信装置について説明する。図14は、第2実施例における受信装置の内部構成を示す説明図である。図15は、第2実施例におけるデータ受信回路と、これに接続されるスイッチ回路の内部構成を示す説明図である。図16は、第2実施例における電流制御回路の内部構成を示す説明図である。
図14に示すように、第2実施例における受信装置1001が第1実施例における受信装置1000と異なる点は、データ受信回路1500aおよびクロック受信回路1500bに代えて、データ受信回路1501aおよびクロック受信回路1501bを備える点と、スイッチ回路SWa、SWbに代えて、スイッチ回路SW1a、SW1bを備える点と、電流制御回路1600a、1600bに代えて、電流制御回路1601a、1601bを備える点である。
データ受信回路1501aは、図15に示すように、2つのコンパレータ1511、1521から構成される。コンパレータ1511は、第1実施例におけるデータ受信回路1500aのコンパレータ1510(図8)と同一であるので、図15において図8と同一の符号を付し、その説明を省略する。
コンパレータ1521において、第1実施例におけるデータ受信回路1500aのコンパレータ1520(図8)と異なる点は、レベルシフタ、差動増幅回路、反転増幅回路のそれぞれに定電流源として機能するpトランジスタPCTが一つしかない点である。レベルシフタの定電流源として機能するpトランジスタPCT13、差動増幅回路の定電流源として機能するpトランジスタPCT17、反転増幅回路の定電流源として機能するpトランジスタPCT21は、それぞれ、電流制御信号PB1cのみにより制御され、電流制御信号PB1dは不要である。その他の構成は、第1実施例におけるデータ受信回路1500aのコンパレータ1520(図8)と同一であるので、図15において図8と同一の符号を付し、その説明を省略する。
第2実施例におけるスイッチ回路SW1aにおいて、第1実施例におけるスイッチ回路SWa(図8)と異なる点は、差動受信モードS3のとき(LP−EN1=ロー、LP−ENX1=ハイ)は、コンパレータ1511の一の入力端(pトランジスタPCT3のゲート)に、中間電位Vcm1に代えて、端子DN1(信号線LN1)が接続される点である。シングルエンド受信モードS4においては、第1実施例におけるスイッチ回路SWaと同様に、コンパレータ1511とコンパレータ1521の一の入力端に、それぞれ、基準電位VrefAを入力する。
これにより、第2実施例におけるデータ受信回路1501aは、差動受信モードS3のときには、一つのコンパレータ1511だけで、差動信号HSを受信することになる。一方、シングルエンド受信モードS4のときには、第1実施例と同様に、端子DP1を介して送信されるシングルエンド信号LSをコンパレータ1511が、端子DN1を介して送信されるシングルエンド信号LSをコンパレータ1521が、それぞれ受信することになる。
第2実施例における電流制御回路1601aにおいて、第1実施例における電流制御回路1600a(図11)と異なる点は、定電流Iref2に応じてpトランジスタPCT33から出力される電流制御信号がPB1cのみであり、PB1dは出力されないことである。そして、スイッチとして機能するpトランジスタPCT50とpトランジスタPCT51により、受信モードが差動受信モードであるとき(LP−EN1=ロー、LP−ENX1=ハイ)には、電流制御信号PB1cは無効にされる。一方、受信モードがシングルエンド受信モードであるとき(LP−EN1=ハイ、LP−ENX1=ロー)には、電流制御信号PB1cは有効にされる。その他の構成は、第1実施例における電流制御回路1600a(図11)と同一であるので、図16において図11と同一の符号を付し、その説明を省略する。
データ受信回路1501aのコンパレータ1521は、受信モードがシングルエンド受信モードであるときには、第1実施例におけるデータ受信回路1500aのコンパレータ1520と同様に、電流制御回路1601aにより駆動電流がONにされ、端子DN1を介して送信されるシングルエンド信号を受信する。一方で、データ受信回路1501aのコンパレータ1521は、受信モードが差動受信モードであるときには、電流制御回路1601aにより駆動電流がOFFにされ、動作しない状態になる。
クロック受信回路1501bは、図15に示すデータ受信回路1501aと同様の構成であり、スイッチ回路SW1bは、図15に示すスイッチ回路SW1aと同様の構成であり、電流制御回路1601bは、図16に示す電流制御回路1601aと同様の構成であるので、これらの説明を省略する。
以上のように構成された第2実施例における受信装置1001によれば、第1実施例における受信装置1000と同様の作用・効果に加えて、さらに、消費電流を抑制できる。第2実施例における受信装置1001のデータ受信回路1501aでは、差動受信モードS3において、2つのコンパレータ1511、1521のうち、コンパレータ1511のみが動作し、コンパレータ1521は、動作を停止するからである。クロック受信回路1501bにおいても同様の作用・効果を生じる。
C.変形例:
上記実施例において受信装置1000および送信装置2000からなる送受信システムは、画像処理装置500とLCDドライバ600との間のインターフェースとして用いられているが、これに限られない。例えば、上記送受信システムは、チップ間の通信や、ボード間の通信、あるいは、各種デバイスモジュール間の通信、回路基板を搭載するためのバックプレーン内部の通信など、さまざまな通信のためのインターフェースとして用いられ得る。
上記実施例において受信装置1000および送信装置2000からなる送受信システムは、画像処理装置500とLCDドライバ600との間のインターフェースとして用いられているが、これに限られない。例えば、上記送受信システムは、チップ間の通信や、ボード間の通信、あるいは、各種デバイスモジュール間の通信、回路基板を搭載するためのバックプレーン内部の通信など、さまざまな通信のためのインターフェースとして用いられ得る。
上記実施例における送受信システムは、データを伝送する信号線の対(LP1、LN1)と、クロックを伝送する信号線の対(LP2、LN2)とを一つずつ備える構成としているが、これに限られない。例えば、複数のデータを伝送する信号線の対と、一つのクロックを伝送する信号線の対とを備える構成としても良い。いずれの構成においても、信号線の対ごとに、受信装置側には、上記実施例におけるデータ受信回路1500aに相当する構成を用意し、送信装置側には、上記実施例におけるデータ送信回路2500aに相当する構成を用意すれば良い。
上記実施例における送受信システムの1500は、送信側と受信側が固定された一方向通信のシステムであるが、これに代えて、双方向通信のシステムに適用しても良い。かかる場合には、データ受信回路1500aとデータ送信回路2500aの機能を併せ持つトランシーバを、信号線LP1および信号線LN1の両端に、それぞれ備える構成とすれば良い。
上記実施例において、図7〜11や、図15〜16を参照して説明した具体的な回路構成は、一例であり、これに限られない。例えば、コンパレータ1510は、定電流駆動の差動増幅回路を入力段に備えていれば良く、例えば、図8のようなレベルシフタを備えていなくても良い。ただし、図8のようにレベルシフタを備えることにより、受信精度が向上する。
以上、実施例、変形例に基づき本発明について説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物が含まれる。
50…定電流源
500…画像処理装置
520…主制御部
600…LCDドライバ
700…液晶ディスプレイ
1000、1001…受信装置
1100…シリアル/パラレル変換回路
1200…受信制御回路
1300…基準電圧生成回路
1400a、1400b…モード検出回路
1500a、1501a…データ受信回路
1500b、1501b…クロック受信回路
1510、1511、1520、1521…コンパレータ
1600a、1601a、1600b、1601b…電流制御回路
2000…送信装置
2100…パラレル/シリアル変換回路
2200…送信制御回路
2300…PLL回路
2500a…データ送信回路
2500b…クロック送信回路
2510…プリドライバ
2520…差動ドライバ
2530…シングルエンドドライバ
2531…第1のプッシュプル回路
2532…第2のプッシュプル回路
SWa、SW1a、SWb、SW1bイッチ回路
DP1、DP2、DN1、DN2…端子(受信側)
TP1、TP2、TN1、TN2…端子(送信側)
LP1、LP2、LN1、LN2…信号線
TMa、TMb…終端回路
500…画像処理装置
520…主制御部
600…LCDドライバ
700…液晶ディスプレイ
1000、1001…受信装置
1100…シリアル/パラレル変換回路
1200…受信制御回路
1300…基準電圧生成回路
1400a、1400b…モード検出回路
1500a、1501a…データ受信回路
1500b、1501b…クロック受信回路
1510、1511、1520、1521…コンパレータ
1600a、1601a、1600b、1601b…電流制御回路
2000…送信装置
2100…パラレル/シリアル変換回路
2200…送信制御回路
2300…PLL回路
2500a…データ送信回路
2500b…クロック送信回路
2510…プリドライバ
2520…差動ドライバ
2530…シングルエンドドライバ
2531…第1のプッシュプル回路
2532…第2のプッシュプル回路
SWa、SW1a、SWb、SW1bイッチ回路
DP1、DP2、DN1、DN2…端子(受信側)
TP1、TP2、TN1、TN2…端子(送信側)
LP1、LP2、LN1、LN2…信号線
TMa、TMb…終端回路
Claims (27)
- 第1の信号線と第2の信号線とを介して送信装置と接続され、前記送信装置から前記第1の信号線と前記第2の信号線とを介して差動信号を受信し、前記送信装置から前記第1の信号線を介して第1のシングルエンド信号を受信する受信装置であって、
前記第1の信号線を介して受信された前記差動信号の電位と第1の基準電位との比較結果を出力し、前記第1の信号線を介して受信された前記第1のシングルエンド信号の電位と第2の基準電位との比較結果を出力する第1の比較器と、
前記第2の信号線を介して受信された前記差動信号の電位と前記第1の基準電位との比較結果を出力する第2の比較器と、
を備える受信装置。 - 請求項1に記載の受信装置は、さらに、
前記送信装置から前記第2の信号線を介して第2のシングルエンド信号を受信し、
前記第2の比較器は、さらに、前記第2の信号線を介して受信された前記第2のシングルエンド信号の電位と前記第2の基準電位との比較結果を出力する、受信装置。 - 請求項2に記載の受信装置において、
前記第1の比較器は、前記第1の信号線と接続された第1の入力端の電位と、第2の入力端の電位とを比較結果を出力する比較器であり、
前記第2の比較器は、前記第2の信号線と接続された第3の入力端の電位と、第4の入力端の電位との比較結果を出力する比較器であり、
前記受信装置は、さらに、前記第2の入力端および前記第4の入力端に前記第1の基準電位を入力する第1の受信モードと、前記第2の入力端および前記第4の入力端に前記第2の基準電位を入力する第2の受信モードと、を切り換えるスイッチ回路を備える受信装置。 - 請求項3に記載の受信装置において、
前記送信装置は、前記差動信号を送信する第1の送信モードと、前記第1のシングルエンド信号および前記第2のシングルエンド信号の少なくとも一方を送信する第2の送信モードと、において動作し、
前記受信装置は、さらに、前記送信装置の前記第1の送信モードから前記第2の送信モードへの遷移を検出する第1の検出回路を備え、
前記スイッチ回路は、前記第1の送信モードから前記第2の送信モードへの遷移が検出されたときに、前記第1の受信モードから前記第2の受信モードへ切り換える、受信装置。 - 請求項4に記載の受信装置において、
前記差動信号は、第3の基準電位より低い電位を有し、
前記第1のシングルエンド信号および前記第2のシングルエンド信号は、前記第1の送信モードから前記第2の送信モードへの遷移の過程において、前記第3の基準電位より高い電位を有し、
前記第1の検出回路は、前記第3の基準電位と、前記第1の信号線と前記第2の信号線との中間電位と、の比較結果を出力する第3の比較器を含む、受信装置。 - 請求項5に記載の受信装置は、さらに、
前記送信装置の前記第2の送信モードから前記第1の送信モードへの遷移を検出する第2の検出回路を備え、
前記スイッチ回路は、前記第2の送信モードから前記第1の送信モードへの遷移が検出されたときに、前記第2の受信モードから前記1の受信モードへ切り換える、受信装置。 - 請求項6に記載の受信装置において、
前記第1のシングルエンド信号および前記第2のシングルエンド信号のうち少なくとも一方は、前記第2の送信モードから前記第1の送信モードへの遷移の過程において、所定のパターン信号を含み、
前記第2の検出回路は、前記第1の比較器および前記第2の比較器からの出力を受け取るロジック回路であり、
前記ロジック回路は、前記受け取った出力に含まれる前記パターン信号を検出することにより、前記第2の送信モードから前記第1の送信モードへの遷移を検出する、受信装置。 - 請求項3ないし請求項7のいずれかに記載の受信装置は、さらに、
前記第1の比較器の駆動電流を、前記第1の受信モードと前記第2の受信モードとで異なるレベルに制御する第1の電流制御回路を備える、受信装置。 - 請求項8に記載の受信装置は、さらに、
前記第2の比較器の駆動電流を、前記第1の受信モードと前記第2の受信モードとで異なるレベルに制御する第2の電流制御回路を備える、受信装置。 - 請求項1ないし請求項9のいずれかに記載の受信装置において、
前記第1の基準電位は、前記第1の信号線と前記第2の信号線との中間電位である、受信装置。 - 請求項1ないし請求項10のいずれかに記載の受信装置において、
前記第2の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位である、受信装置。 - 請求項5ないし請求項9のいずれかに記載の受信装置において、
前記第3の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位である、受信装置。 - 第1の信号線と第2の信号線とを介して送信装置と接続され、前記送信装置から前記第1の信号線と前記第2の信号線とを介して差動信号を受信し、前記送信装置から前記第1の信号線を介して第1のシングルエンド信号を受信する受信装置であって、
前記第1の信号線を介して受信された前記差動信号の電位と前記第2の信号線を介して受信された前記差動信号の電位との比較結果を出力し、前記第1の信号線を介して受信された前記第1のシングルエンド信号の電位と第1の基準電位との比較結果を出力する第1の比較器を備える受信装置。 - 請求項13に記載の受信装置において、
前記送信装置から前記第2の信号線を介して第2のシングルエンド信号を受信し、
前記受信装置は、さらに、
前記第2のシングルエンド信号の電位と第2の基準電位との比較結果を出力する第2の比較器を備える受信装置。 - 請求項14に記載の受信装置において、
前記第1の比較器は、前記第1の信号線と接続された第1の入力端の電位と、第2の入力端の電位とを比較結果を出力する比較器であり、
前記第2の比較器は、第3の入力端の電位と、第4の入力端の電位とを比較結果を出力する比較器であり、
前記受信器は、さらに、前記第2の入力端に前記第2の信号線を接続する第1の受信モードと、前記第2の入力端および前記第4の入力端に前記第1の基準電位を入力すると共に前記第3の入力端に前記第2の信号線を接続する第2の受信モードと、を切り換えるスイッチ回路を備える受信装置。 - 請求項15に記載の受信装置において、
前記送信装置は、前記差動信号を送信する第1の送信モードと、前記第1のシングルエンド信号および前記第2のシングルエンド信号の少なくとも一方を送信する第2の送信モードと、において動作し、
前記受信装置は、さらに、前記送信装置の前記第1の送信モードから前記第2の送信モードへの遷移を検出する第1の検出回路を備え、
前記スイッチ回路は、前記第1の送信モードから前記第2の送信モードへの遷移が検出されたときに、前記第1の受信モードから前記第2の受信モードへ切り換える、受信装置。 - 請求項16に記載の受信装置において、
前記差動信号は、第2の基準電位より低い電位を有し、
前記第1のシングルエンド信号および前記第2のシングルエンド信号は、前記第1の送信モードから前記第2の送信モードへの遷移の過程において、前記第2の基準電位より高い電位を有し、
前記第1の検出回路は、前記第2の基準電位と、前記第1の信号線と前記第2の信号線との中間電位と、の比較結果を出力する第3の比較器を含む、受信装置。 - 請求項17に記載の受信装置は、さらに、
前記送信装置の前記第2の送信モードから前記第1の送信モードへの遷移を検出する第2の検出回路を備え、
前記スイッチ回路は、前記第2の送信モードから前記第1の送信モードへの遷移が検出されたときに、前記第2の受信モードから前記1の受信モードへ切り換える、受信装置。 - 請求項18に記載の受信装置において、
前記第1のシングルエンド信号および前記第2のシングルエンド信号のうち少なくとも一方は、前記第2の送信モードから前記第1の送信モードへの遷移の過程において、所定のパターン信号を含み、
前記第2の検出回路は、前記第1の比較器および前記第2の比較器からの出力を受け取るロジック回路であり、
前記ロジック回路は、前記受け取った出力に含まれる前記パターン信号を検出することにより、前記第2の送信モードから前記第1の送信モードへの遷移を検出する、受信装置。 - 請求項15ないし請求項19のいずれかに記載の受信装置は、さらに、
前記第1の比較器の駆動電流を、前記第1の受信モードと前記第2の受信モードとで異なるレベルに制御する第1の電流制御回路を備える、受信装置。 - 請求項20に記載の受信装置は、さらに、
前記第2の比較器の駆動電流を、前記第2の受信モードにおいて供給し、前記第1の受信モードにおいて供給しない第2の電流制御回路を備える、受信装置。 - 請求項13ないし請求項21のいずれかに記載の受信装置において、
前記第1の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位である、受信装置。 - 請求項17ないし請求項21のいずれかに記載の受信装置において、
前記第2の基準電位は、バンドギャップリファレンス回路を用いて生成される定電位である、受信装置。 - 請求項1ないし請求項23のいずれかに記載の受信装置において、
前記差動信号は、前記第1のシングルエンド信号と比較して、振幅が小さく、高速伝送される信号である、受信装置。 - 前記差動信号は少なくとも画像データを搬送する請求項1ないし請求項24のいずれかに記載の受信装置と、前記受信装置によって受信された前記画像データを用いて表示装置を駆動する表示駆動装置と、を備えるデバイス。
- 送受信システムであって、
第1の信号線と、
第2の信号線と、
前記第1の信号線と前記第2の信号線のそれぞれの一端に接続され、前記第1の信号線と前記第2の信号線とを介して差動信号を送信し、前記第1の信号線を介して第1のシングルエンド信号を送信する送信装置と、
前記第1の信号線と前記第2の信号線のそれぞれの他端に接続される受信装置であって、
前記第1の信号線を介して受信された前記差動信号の電位と第1の基準電位との比較結果を出力し、前記第1の信号線を介して受信された前記第1のシングルエンド信号の電位と第2の基準電位との比較結果を出力する第1の比較器と、
前記第2の信号線を介して受信された前記差動信号の電位と前記第1の基準電位との比較結果を出力する第2の比較器と、
を有する前記受信装置と、
を備える送受信システム。 - 送受信システムであって、
第1の信号線と、
第2の信号線と、
前記第1の信号線と前記第2の信号線のそれぞれの一端に接続され、前記第1の信号線と前記第2の信号線とを介して差動信号を送信し、前記第1の信号線を介して第1のシングルエンド信号を送信する送信装置と、
前記第1の信号線と前記第2の信号線のそれぞれの他端に接続される受信装置であって、前記第1の信号線を介して受信された前記差動信号の電位と前記第2の信号線を介して受信された前記差動信号の電位との比較結果を出力し、前記第1の信号線を介して受信された前記第1のシングルエンド信号の電位と第1の基準電位との比較結果を出力する第1の比較器を有する前記受信装置と、
を備える送受信システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155737A JP2007325156A (ja) | 2006-06-05 | 2006-06-05 | 受信装置および送受信システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006155737A JP2007325156A (ja) | 2006-06-05 | 2006-06-05 | 受信装置および送受信システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007325156A true JP2007325156A (ja) | 2007-12-13 |
Family
ID=38857533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006155737A Pending JP2007325156A (ja) | 2006-06-05 | 2006-06-05 | 受信装置および送受信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007325156A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071979A (ja) * | 2009-09-28 | 2011-04-07 | Samsung Electronics Co Ltd | 信号入力回路及びそれを含む半導体装置 |
JP2014203041A (ja) * | 2013-04-09 | 2014-10-27 | キヤノン株式会社 | 撮像装置、レンズ装置及び撮影システム |
US9093733B2 (en) | 2013-04-26 | 2015-07-28 | Panasonic Intellectual Property Management Co., Ltd. | Signal transmission device, signal transmission system, signal transmission method, and computer device |
JP2017516353A (ja) * | 2014-04-02 | 2017-06-15 | クアルコム,インコーポレイテッド | 集積回路間(i2c)バス上でインバンドで追加情報を送信するための方法 |
-
2006
- 2006-06-05 JP JP2006155737A patent/JP2007325156A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071979A (ja) * | 2009-09-28 | 2011-04-07 | Samsung Electronics Co Ltd | 信号入力回路及びそれを含む半導体装置 |
US8786320B2 (en) | 2009-09-28 | 2014-07-22 | Samsung Electronics Co., Ltd. | Signal input circuit and semiconductor device having the same |
JP2014203041A (ja) * | 2013-04-09 | 2014-10-27 | キヤノン株式会社 | 撮像装置、レンズ装置及び撮影システム |
US9093733B2 (en) | 2013-04-26 | 2015-07-28 | Panasonic Intellectual Property Management Co., Ltd. | Signal transmission device, signal transmission system, signal transmission method, and computer device |
JP2017516353A (ja) * | 2014-04-02 | 2017-06-15 | クアルコム,インコーポレイテッド | 集積回路間(i2c)バス上でインバンドで追加情報を送信するための方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7298172B2 (en) | Transmitter circuit, receiver circuit, interface circuit, and electronic instrument | |
US7696793B2 (en) | Driver circuit and method for differential signaling with improved signal level control | |
US7129756B2 (en) | Semiconductor integrated circuit | |
JP4924715B2 (ja) | データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 | |
JP2005236929A (ja) | データ転送制御装置及び電子機器 | |
JP4816152B2 (ja) | 受信回路、差動信号受信回路、インターフェース回路及び電子機器 | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
US7535257B2 (en) | Receiver circuit, interface circuit, and electronic instrument | |
US7675330B2 (en) | Low power differential signaling transmitter | |
JP2008005114A (ja) | 受信装置および送受信システム | |
JP2007325156A (ja) | 受信装置および送受信システム | |
JP5277595B2 (ja) | 回路を含む装置、デバイス、送受信システム、および、制御方法 | |
US20050275431A1 (en) | High-speed low-voltage differential signaling buffer using a level shifter | |
JP2016072719A (ja) | 送信回路および半導体集積回路 | |
JP2018207195A (ja) | 回路装置及び電子機器 | |
US6529043B1 (en) | LVDS current steering input buffer | |
US7843182B2 (en) | Unit operable in a plurality of operating modes, device, and transmitting/receiving system | |
JP2005115499A (ja) | トランシーバ・インターフェース |