JP2005115499A

JP2005115499A - トランシーバ・インターフェース

Info

Publication number: JP2005115499A
Application number: JP2003346444A
Authority: JP
Inventors: Yutaka Yoshimoto; 豊吉本
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-10-06
Filing date: 2003-10-06
Publication date: 2005-04-28

Abstract

【課題】シリアルバスにおけるデータ送受信時のトランスミッタおよびレシーバに流れる電流を制御することができ、消費電流を低減することができるトランシーバ・インターフェースを提供する。
【解決手段】ＵＳＢケーブルに接続されＵＳＢプロトコルなどの有線通信方式に従って動作しているトランシーバ・インターフェース１０が、転送モード設定端子１９の論理値により、送信時（Ｈ）にはレシーバ１３が消費電流が流れない非動作モードに設定され、受信時（Ｌ）にはトランスミッタ１１、１２が消費電流が流れない非動作モードに設定され、全消費電流を削減する。
【選択図】図１

Description

本発明は、ユニバーサル・シリアル・バス等のシリアルバスを介して接続されたデバイス間でデータ転送するためのトランシーバ・インターフェースに関するものである。

従来から、電子デバイス内およびデバイス間で信号を搬送するためにバスを使用することは周知である。そのようなバスの１つであるユニバーサル・シリアル・バス（ＵＳＢ：ＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓ）の規格が、ＵＳＢＩｍｐｌｅｍｅｎｔａｔｉｏｎＦｏｒｕｍ（ＵＳＢ実装フォーラム）で標準化されている。

現在、ＵＳＢ規格は、最大転送速度が１２ＭｂｐｓのＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓＳｐｅｃｉｆｉｃａｔｉｏｎＲｅｖｉｓｉｏｎ１．１、および最大転送速度が４８０ＭｂｐｓのＵｎｉｖｅｒｓａｌＳｅｒｉａｌＢｕｓＳｐｅｃｉｆｉｃａｔｉｏｎＲｅｖｉｓｉｏｎ２．０が存在する。これらのＵＳＢ規格では、ホスト、デバイスおよびそれらをリンクするＵＳＢケーブルにてデータを転送することができる。

応用分野もマウスやハブなどのパーソナル・コンピュータ周辺からデジタルスチルカメラや携帯電話などに広がり、特に電池駆動機器であるデジタルスチルカメラや携帯電話などの仕様として、低消費電力化が要望されている。

以上のような従来のトランシーバ・インターフェースについて、以下に説明する。
図４は従来例におけるトランシーバ・インターフェースの一構成例を示す回路図である。図４に示すトランシーバ・インターフェースは、ユニバーサル・シリアル・バスのトランシーバの一例である。差動データの入出力端子ＤＭ４５、ＤＰ４７はユニバーサル・シリアル・バス仕様のＵＳＢケーブルと接続される。ユニバーサル・シリアル・バスのトランシーバ・インターフェース４０は、送信データを送信するためのトランスミッタ４１、４２と、受信データを受信するレシーバ４３とから構成されている。

送信モードにおいては、送信データＶＭＯ４４、ＶＰＯ４６の論理データをトランスミッタ４１、４２がドライブして差動データとしてＤＭ４５、ＤＰ４７に出力する。例えば、ＶＭＯ４４の論理値が”Ｌ”、ＶＰＯ４６の論理値が”Ｈ”であれば、差動データの論理は”Ｈ”となる。逆にＶＭＯ４４の論理値が”Ｈ”、ＶＰＯ４６の論理値が”Ｌ”であれば、差動データの論理は”Ｌ”となる。

また、受信モードにおいては、レシーバ４３によって差動データの論理が”Ｌ”であれば、レシーバの出力ＲＥＣ４８には”Ｌ”が出力される。また、差動データの論理が”Ｈ”であれば、レシーバの出力ＲＥＣ４８には”Ｈ”が出力される。

図５は従来例におけるトランスミッタの一構成例を示す回路図である。トランシーバには差動データの端子毎にトランスミッタが必要であるが、例として差動データＤＰ５９を出力するためのトランスミッタを例として説明する。差動データＤＭの場合も同様に説明できる。また、例として相補型ＭＯＳトランジスタ（ＣＭＯＳ）で構成されたトランスミッタの例で説明する。

差動データＤＰ５９を出力するＰ型トランジスタ５１のゲートに入力される電圧は、トランスファゲートを構成するＰ型トランジスタ５３を介して接続されるＰ型トランジスタ５４のゲート・ドレイン電圧である。差動データを出力する最終段のＮ型トランジスタ５２のゲートに入力される電圧は、トランスファゲートを構成するＮ型トランジスタ５５を介して接続されるＮ型トランジスタ５７と、Ｎ型トランジスタ５７のゲートと共通なゲートであるＮ型トランジスタ５６のゲート電圧である。

送信データＶＰＯ６０が”Ｈ”の時、トランスファゲートを構成するＰ型トランジスタ５３がＯＮ、Ｎ形トランジスタ５５がＯＦＦ、Ｐ型トランジスタ５４のゲート・ドレイン電圧がＰ型トランジスタ５１のゲートに入力され、前記トランジスタ５１がＯＮしＶＤＤレベルすなわち”Ｈ”がＤＰ５９に出力される。

送信データＶＰＯ６０が”Ｌ”の時、トランスファゲートを構成するＰ型トランジスタ５３がＯＦＦ、Ｎ形トランジスタ５５がＯＮ、Ｎ型トランジスタ５７のゲート・ドレイン電圧がＮ型トランジスタ５２のゲートに入力され、前記トランジスタ５２がＯＮしＧＮＤレベルすなわち”Ｌ”がＤＰ５９に出力される。

Ｐ型トランジスタ５８、５４、Ｎ型トランジスタ５７、５６は、一般によく使われているカレントミラー回路を構成している。Ｐ型トランジスタ５８とＮ型トランジスタ５７に定常的に流れる電流から、Ｎ型トランジスタ５２のゲートに、トランスファゲートを構成するＮ型トランジス５５を介して、Ｐ型トランジスタ５１がＯＮしない程度の電圧を生成する。

Ｐ型トランジスタ５４、Ｎ型トランジスタ５６に定常的に流れる電流から、Ｐ型トランジスタ５１のゲートに、トランスファゲートを構成するＰ型トランジスタ５３を介して、Ｎ型トランジスタ５２がＯＮしない程度の電圧を生成する。

受信モード時においても、Ｐ型トランジスタ５８とＮ型トランジスタ５７、およびＰ形トランジスタ５４とＮ型トランジスタ５６間に定常的に電流Ｉが流れている。
図６は従来例におけるレシーバの一構成例を示す回路図である。相補型ＭＯＳトランジスタ（ＣＭＯＳ）で構成されたレシーバの例で説明する。

レシーバは、受信モード時に、ＤＰ７２、ＤＭ７３の差動データ入力端子からユニバーサル・シリアル・バスを介して入力される。
ＤＰ７２の論理値が”Ｈ”、ＤＭ７３の論理値が”Ｌ”の時、Ｎ型トランジスタ６１がＯＮし、ノード６２の電圧レベルがほぼＧＮＤになり、Ｐ型トランジスタ６３がＯＮしノード６４の電圧レベルがほぼＶＤＤになり、ノード６５もほぼＶＤＤレベルになり、レシーバの出力ＲＥＣ７４の論理値”Ｈ”が出力される。また、ＤＰ７２の論理値が”Ｌ”、ＤＭ７３の論理値が”Ｈ”の時、Ｐ型トランジスタ６８がＯＮし、ノード６７の電圧レベルがほぼＶＤＤになり、Ｎ型トランジスタ７０がＯＮしノード７１の電圧レベルがほぼＧＮＤになり、ノード６５もほぼＧＮＤレベルになり、レシーバの出力ＲＥＣ７４の論理値”Ｌ”が出力される。

受信モード以外のモードでは、レシーバ出力ＲＥＣ７４が”Ｈ”または”Ｌ”の定常状態となり、レシーバ出力ＲＥＣ７４が”Ｈ”の状態では、ノード６２、６７の電圧がほぼＧＮＤのため、Ｐ型トランジスタ６６がＯＮしＶＤＤからＰ型トランジスタ６６、Ｎ型トランジスタ６１を経由してＧＮＤまで常時電流が流れる。また、レシーバ出力ＲＥＣ７４が”Ｌ”の状態では、ノード６２、６７の電圧がほぼＶＤＤのため、Ｎ型トランジスタ６９がＯＮしＶＤＤからＰ型トランジスタ６８、Ｎ型トランジスタ６９を経由してＧＮＤまで常時電流が流れる。

従来、この種のトランシーバ・インターフェース（例えば、特許文献１を参照）は、送受信用増幅器とシュミットトリガとを備えた構成であった。
前述のようなＵＳＢ規格は、パーソナル・コンピュータ関連機器にかぎらず、デジタルスチルカメラ、プリンタ、携帯電話に普及しており、特にインターネット、ブロードバンドの拡大や移動体通信機器の普及伴って、電子メール、画像データなどのデータ転送を行うため、これらの機器をコンピュータに接続することができるインターフェースに応用されている。上記のような機器は、バッテリ電源駆動デバイスが多く、消費電力の低減が重要となる。
特開２００１−３０６１９８号公報

しかしながら上記のような従来のトランシーバ・インターフェースでは、上述の消費電力低減の要望に対して、データ送信用トランスミッタやデータ受信用レシーバにおいて、高速データ送信かつ入力感度の高い受信を実現するために、定常電流を流す回路が用いられており、機器の動作周波数やアプリケーションに関わらず、常に電流が消費されているという問題点を有していた。

また、トランシーバ・インターフェースによるデータ転送の対象デバイスが相補型ＭＯＳ半導体装置の場合、この相補型ＭＯＳ半導体装置においては、基本的にはトランジスタのスイッチング時の貫通電流しか流れないことを考えると、トランシーバ・インターフェースやトランシーバ・インターフェースを有するシリアル・バス・デバイスにおける消費電流（電力）として、それらを含む全消費電流（電力）に占める割合が多くなってしまい、電池寿命を短くしてしまうという問題点も有していた。

本発明は、上記従来の問題点を解決するもので、シリアルバスにおけるデータ送受信時のトランスミッタおよびレシーバに流れる電流を制御することができ、消費電流を低減することができるトランシーバ・インターフェースを提供する。

上記の課題を解決するために、本発明の請求項１記載のトランシーバ・インターフェースは、定常的に電流を流すための第１の定常電流回路を有し、その第１の定常電流回路からの電流により送信動作時の電力を得るトランスミッタと、前記トランスミッタが有する第１の定常電流回路に電源を供給する電源線を接続または切断する第１のスイッチング回路と、定常的に電流を流すための第２の定常電流回路を有し、その第２の定常電流回路からの電流により受信動作時の電力を得るレシーバと、前記レシーバが有する第２の定常電流回路に電源を供給する電源線を接続または切断する第２のスイッチング回路と、前記トランスミッタにより送信動作する送信モードあるいは前記レシーバにより受信動作する受信モードを決める転送モードを設定し、前記第１および第２のスイッチング回路の前記接続または切断を制御するための論理レベルが入力される転送モード設定端子とを備え、前記第１および第２のスイッチング回路は、前記転送モード設定端子に前記送信モードを示す論理レベルが入力された場合には、前記トランスミッタが前記第１の定常電流回路からの電流により送信動作するように前記接続または切断を切り替え、前記転送モード設定端子に前記受信モードを示す論理レベルが入力された場合には、前記レシーバが前記第２の定常電流回路からの電流により受信動作するように前記接続または切断を切り替えるよう構成したことを特徴とする。

また、本発明の請求項２記載のトランシーバ・インターフェースは、請求項１に記載のトランシーバ・インターフェースであって、前記第１および第２のスイッチング回路は、少なくとも１個のトランジスタで構成されていることを特徴とする。

これらの構成により、トランスミッタおよびレシーバにおいて、電源線と定常電流回路との間に接続したスイッチング回路が転送モード設定端子からの信号でＯＮまたはＯＦＦし、電源線と定常電流回路間が接続または切断され、定常電流回路に定常電流を流す経路の遮断を制御することにより定常電流を低減することができ、かつ、簡単な回路構成での実現を可能にすることができる。

また、本発明の請求項３記載のトランシーバ・インターフェースは、請求項１または請求項２に記載のトランシーバ・インターフェースであって、前記トランスミッタおよび前記レシーバの入力をプルダウンまたはプルアップする少なくとも１個のトランジスタを具備する構成としたことを特徴とする。

この構成により、トランスミッタおよびレシーバにおいて、電源線と定常電流回路との間に接続したスイッチング回路が転送モード設定端子からの信号でＯＮまたはＯＦＦし、電源線と定常電流回路間が接続または切断され、定常電流回路に定常電流を流す経路の遮断を制御することにより定常電流を低減することができ、かつ、簡単な回路構成での実現を可能にすることができるとともに、スイッチング回路によって定常電流回路が電源線と切断され定常電流が流れる経路が遮断された時に、トランスミッタおよびレシーバにプルダウンまたはプルアップ用のトランジスタを接続し、そのトランジスタを転送モード設定端子からの信号でＯＮさせることにより、トランスミッタおよびレシーバの出力をハイインピーダンス化して入力電圧レベルを固定でき、余分な電流をなくすことができる。

以上のように本発明によれば、トランスミッタおよびレシーバにおいて、電源線と定常電流回路との間に接続したスイッチング回路が転送モード設定端子からの信号でＯＮまたはＯＦＦし、電源線と定常電流回路間が接続または切断され、定常電流回路に定常電流を流す経路の遮断を制御することにより定常電流を低減することができ、かつ、簡単な回路構成での実現を可能にすることができる。

そのため、シリアルバスにおけるデータ送受信時のトランスミッタおよびレシーバに流れる電流を制御することができ、消費電流を低減することができるとともに、回路構成を簡単化することができ、集積回路化へ容易に適用することができる。

また、スイッチング回路によって定常電流回路が電源線と切断され定常電流が流れる経路が遮断された時に、トランスミッタおよびレシーバにプルダウンまたはプルアップ用のトランジスタを接続し、そのトランジスタを転送モード設定端子からの信号でＯＮさせることにより、トランスミッタおよびレシーバの出力をハイインピーダンス化して入力電圧レベルを固定でき、余分な電流をなくすことができる。

そのため、シリアルバスにおけるデータ送受信時のトランスミッタおよびレシーバに流れる電流を制御することで、消費電流を低減することができ、かつ転送モード以外のモードでも更に消費電流を低減することができる。

以下、本発明の実施の形態を示すトランシーバ・インターフェースについて、図面を参照しながら具体的に説明する。
図１は本実施の形態のトランシーバ・インターフェースの構成を示す回路図である。差動データの入出力端子ＤＭ１５、ＤＰ１７は、ユニバーサル・シリアル・バス仕様のＵＳＢケーブルと接続される。ユニバーサル・シリアル・バスのトランシーバ・インターフェース１０は、送信データを送信するためのトランスミッタ１１、１２と、受信データを受信するレシーバ１３と、転送モード設定端子１９とから構成されている。

以上のように構成されたトランシーバ・インターフェースについて、その動作を以下に説明する。
転送モード設定端子１９が”Ｈ”で送信モードとすると、トランスミッタ１１、１２のみ動作状態に設定され、レシーバ１３は非動作状態に設定される。送信モードにおいては、送信データＶＭＯ１４、ＶＰＯ１６の論理データをトランスミッタ１１、１２がドライブして差動データとしてＤＭ１５、ＤＰ１７に出力する。例えば、ＶＭＯ１４の論理値が”Ｌ”、ＶＰＯ１６の論理値が”Ｈ”であれば、差動データの論理は”Ｈ”となる。逆にＶＭＯ１４の論理値が”Ｈ”、ＶＰＯ１６の論理値が”Ｌ”であれば、差動データの論理は”Ｌ”となる。

転送モード設定端子１９が”Ｌ”で受信モードとすると、レシーバ１３のみ動作状態に設定され、トランスミッタ１１、１２は非動作状態に設定される。受信モードにおいては、レシーバ１３によって差動データの論理が”Ｌ”であれば、レシーバの出力ＲＥＣ１８には”Ｌ”が出力される。また、差動データの論理が”Ｈ”であれば、レシーバの出力ＲＥＣ１８には”Ｈ”が出力される。

上記のようなトランシーバ・インターフェースについて、その詳細を図２、３を用いて以下に説明する。
図２は本実施の形態のトランシーバ・インターフェースのトランスミッタの構成を示す回路図である。図２において、２１は転送モード設定端子、２２、２３はスイッチング回路を構成するＰ形トランジスタ、２４はプルダウン用Ｎ形トランジスタ、２５はプルアップ用Ｐ型トランジスタ、２０１は差動データを出力する最終段のＰ型トランジスタ、２０２は差動データを出力する最終段のＮ型トランジスタ、２０３はトランスファゲートを構成するＰ型トランジスタ、２０４、２０８はＰ型トランジスタ、２０６、２０７はＮ型トランジスタで、これらＰ型トランジスタ２０４、２０８およびＮ型トランジスタ２０６、２０７によりカレントミラー回路を構成している。

以上のように構成されたトランシーバ・インターフェースのトランスミッタについて、その動作を以下に説明する。
まず、図２の転送モード設定端子２１が”Ｈ”で送信モードで、かつ送信データＶＰＯ２６が”Ｈ”の時、Ｐ型トランジスタ２２、２３がＯＮ、Ｎ型トランジスタ２４がＯＮ、Ｐ型トランジスタ２５がＯＦＦで、トランスファゲートを構成するＰ型トランジスタ２０３がＯＮ、Ｎ形トランジスタ２０５がＯＦＦ、Ｐ型トランジスタ２０４のゲート・ドレイン電圧がＰ型トランジスタ２０１のゲートに入力され、Ｐ型トランジスタ２０１がＯＮしＤＰ２０９にはＶＤＤレベルすなわち”Ｈ”が出力される。

送信データＶＰＯ２６が”Ｌ”の時には、トランスファゲートを構成するＰ型トランジスタ２０３がＯＦＦ、Ｎ形トランジスタ２０５がＯＮ、Ｎ型トランジスタ２０７のゲート・ドレイン電圧がＮ型トランジスタ２０２のゲートに入力され、Ｎ型トランジスタ２０２がＯＮしＤＰ２０９にはＧＮＤレベルすなわち”Ｌ”が出力される。

カレントミラー回路を構成するＰ型トランジスタ２０８、２０４、Ｎ型トランジスタ２０７、２０６は常時ＯＮし、Ｐ型トランジスタ２０８と２２、Ｎ型トランジスタ２０７に定常的に流れる電流から、Ｎ型トランジスタ２０２のゲートに、トランスファゲートを構成するＮ型トランジス２０５を介してＰ型トランジスタ２０１がＯＮしない程度の電圧を生成し、Ｐ形トランジスタ２０４と２３、Ｎ型トランジスタ２０６に定常的に流れる電流から、Ｐ型トランジスタ２０１のゲートにトランスファゲートを構成するＰ型トランジスタ２０３を介してＮ型トランジスタ２０２がＯＮしない程度の電圧を生成する。

ここで、受信モードになった場合、従来例の構成においては、Ｐ型トランジスタ２０８、２２とＮ型トランジスタ２０７、およびＰ形トランジスタ２０４、２３とＮ型トランジスタ２０６間に定常的に電流Ｉが流れている。しかし本実施の形態では、受信モード時には転送モード設定端子２１が”Ｌ”となっているため、Ｐ型トランジスタ２２と２３がＯＦＦとなり、Ｎ型トランジスタ２４とＰ型トランジスタ２５がＯＮになり、ＶＤＤからＰ型トランジスタ２２、２０８、Ｎ型トランジスタ２０７に流れる経路、およびＶＤＤからＰ型トランジスタ２３、２０４、Ｎ型トランジスタ２０６に流れる経路が切断され、Ｐ型トランジスタ２０１およびＮ型トランジスタ２０２がＯＦＦになり、ＤＰ２０９はハイインピーダンスとなる。

図３は本実施の形態のトランシーバ・インターフェースのレシーバの構成を示す回路図である。図３において、３１は転送設定モード端子、３２、３３、３４，３５はスイッチング回路を構成するＰ形トランジスタ、３６はプルダウン用Ｎ形トランジスタであり、このレシーバは受信モード時に、ＤＰ３８、ＤＭ３９の差動データ入力端子からユニバーサル・シリアル・バスを介して、差動データが入力される。

ここで転送モード設定端子３１が”Ｌ”すなわち受信モード時には、レシーバが動作状態に設定され、トランスミッタは非動作状態に設定される。この受信モード時には、転送モード設定端子３１が”Ｌ”になているので、スイッチング回路を構成するＰ形トランジスタ３２、３３、３４，３５がＯＮ、プルダウン用Ｎ形トランジスタ３６がＯＦＦとなり、この時、ＤＰ３８の論理値が”Ｈ”、ＤＭ３９の論理値が”Ｌ”となった場合には、Ｎ型トランジスタ３０１がＯＮし、ノード３０２の電圧レベルがほぼＧＮＤになり、Ｐ型トランジスタ３０３がＯＮし、ノード３０４の電圧レベルがほぼＶＤＤになり、ノード３０５もほぼＶＤＤレベルになり、レシーバの出力であるＲＥＣ３７からは論理値”Ｈ”が出力される。

ここで、ＤＰ３８の論理値が”Ｌ”、ＤＭ３９の論理値が”Ｈ”となった場合には、Ｐ型トランジスタ３０８がＯＮし、ノード３０９の電圧レベルがほぼＶＤＤになり、Ｎ型トランジスタ３１０がＯＮし、ノード３１１の電圧レベルがほぼＧＮＤになり、ノード３０５もほぼＧＮＤレベルになり、レシーバの出力であるＲＥＣ３７からは論理値”Ｌ”が出力される。

ここで、受信モード以外のモードの場合、従来例の構成では、レシーバ出力ＲＥＣ３７が”Ｈ”または”Ｌ”の定常状態となり、レシーバ出力ＲＥＣ３７が”Ｈ”の状態では、ノード３０２、３０７の電圧がほぼＧＮＤのため、Ｐ型トランジスタ３０６がＯＮしＶＤＤからＰ型トランジスタ３３、３０６からＮ型トランジスタ３０１を経由してＧＮＤまで常時電流が流れる。また、レシーバ出力ＲＥＣ３７が”Ｌ”の状態では、ノード３０９、３０７の電圧がほぼＶＤＤのため、Ｎ型トランジスタ３１４がＯＮしＶＤＤからＰ型トランジスタ３２、３０８からＮ型トランジスタ３１４を経由してＧＮＤまで常時電流が流れる。

しかし、転送モード設定端子３１が”Ｈ”で送信モードになった時には、Ｐ型トランジスタ３２，３３，３４，３５がＯＦＦ、Ｎ型トランジスタ３６がＯＮし、ＶＤＤからＰ型トランジスタ３２、３０８、Ｎ型トランジスタ３１４を経由してＧＮＤに流れる経路、ＶＤＤからＰ型トランジスタ３３、３０６からＮ型トランジスタ３０１を経由してＧＮＤに流れる経路、ＶＤＤからＰ型トランジスタ３３、３０６、３１２、Ｎ型トランジスタ３１３、３１４を経由してＧＮＤに流れる経路、ＶＤＤからＰ型トランジスタ３４、３１５、３１６、Ｎ型トランジスタ３１７、３１８を経由してＧＮＤに流れる経路、ＶＤＤからＰ型トランジスタ３４、３１５、Ｎ型トランジスタ３１０を経由してＧＮＤに流れる経路、およびＶＤＤからＰ型トランジスタ３５、３０３、Ｎ型トランジスタ３１８を経由してＧＮＤに流れる経路の全てが切断される。また、このとき、Ｎ形トランジスタ３６がＯＮしレシーバ出力回路が”Ｌ”に固定される。

本発明のトランシーバ・インターフェースは、シリアルバスにおけるデータ送受信時のトランスミッタおよびレシーバに流れる電流を制御することができ、消費電流を低減することができるものであり、ユニバーサル・シリアル・バス等のシリアルバスを介して接続されたデバイス間でデータ転送する場合等の技術に適用できる。

本発明の実施の形態のトランシーバ・インターフェースの構成を示す回路図同実施の形態のトランシーバ・インターフェースにおけるトランスミッタの構成を示す回路図同実施の形態のトランシーバ・インターフェースにおけるレシーバの構成を示す回路図従来のトランシーバ・インターフェースの構成を示す回路図同従来例のトランシーバ・インターフェースにおけるトランスミッタの構成を示す回路図同従来例のトランシーバ・インターフェースにおけるレシーバの構成を示す回路図

符号の説明

１０トランシーバ・インターフェース
１１トランスミッタ
１２トランスミッタ
１３レシーバ
１４ＶＭＯ
１５ＤＭ
１６ＶＰＯ
１７ＤＰ
１８ＲＥＣ
１９転送モード設定端子
２１転送モード設定端子
２２、２３Ｐ型トランジスタ
２４Ｎ型トランジスタ
２５Ｐ型トランジスタ
２６ＶＰＯ
２０１Ｐ型トランジスタ
２０２Ｎ型トランジスタ
２０３Ｐ型トランジスタ
２０４Ｐ型トランジスタ
２０５Ｎ型トランジスタ
２０６Ｎ型トランジスタ
２０７Ｎ型トランジスタ
２０８Ｐ型トランジスタ
２０９ＤＰ
３１転送モード設定端子
３２Ｐ型トランジスタ
３３Ｐ型トランジスタ
３４Ｐ型トランジスタ
３５Ｐ型トランジスタ
３６Ｎ型トランジスタ
３７ＲＥＣ
３８ＤＰ
３９ＤＭ
３０１Ｎ型トランジスタ
３０２ノード
３０３Ｐ型トランジスタ
３０４ノード
３０５ノード
３０６Ｐ型トランジスタ
３０７ノード
３０８Ｐ型トランジスタ
３０９ノード
３１０Ｎ型トランジスタ
３１１ノード
３１２Ｐ型トランジスタ
３１３Ｎ型トランジスタ
３１４Ｎ型トランジスタ
３１５Ｐ型トランジスタ
３１６Ｐ型トランジスタ
３１７Ｎ型トランジスタ
３１８Ｎ型トランジスタ
４０トランシーバ・インターフェース
４１トランスミッタ
４２トランスミッタ
４３レシーバ
４４ＶＭＯ
４５ＤＭ
４６ＶＰＯ
４７ＤＰ
４８ＲＥＣ
５１Ｐ型トランジスタ
５２Ｎ型トランジスタ
５３Ｐ型トランジスタ
５４Ｐ型トランジスタ
５５Ｎ型トランジスタ
５６Ｎ型トランジスタ
５７Ｎ型トランジスタ
５８Ｐ型トランジスタ
５９ＤＰ
６０ＶＰＯ
６１Ｎ型トランジスタ
６２ノード
６３Ｐ型トランジスタ
６４ノード
６５ノード
６６Ｐ型トランジスタ
６７ノード
６８Ｐ型トランジスタ
６９Ｎ型トランジスタ
７０Ｎ型トランジスタ
７１ノード
７２ＤＰ
７３ＤＭ
７４ＲＥＣ

Claims

定常的に電流を流すための第１の定常電流回路を有し、その第１の定常電流回路からの電流により送信動作時の電力を得るトランスミッタと、前記トランスミッタが有する第１の定常電流回路に電源を供給する電源線を接続または切断する第１のスイッチング回路と、定常的に電流を流すための第２の定常電流回路を有し、その第２の定常電流回路からの電流により受信動作時の電力を得るレシーバと、前記レシーバが有する第２の定常電流回路に電源を供給する電源線を接続または切断する第２のスイッチング回路と、前記トランスミッタにより送信動作する送信モードあるいは前記レシーバにより受信動作する受信モードを決める転送モードを設定し、前記第１および第２のスイッチング回路の前記接続または切断を制御するための論理レベルが入力される転送モード設定端子とを備え、前記第１および第２のスイッチング回路は、前記転送モード設定端子に前記送信モードを示す論理レベルが入力された場合には、前記トランスミッタが前記第１の定常電流回路からの電流により送信動作するように前記接続または切断を切り替え、前記転送モード設定端子に前記受信モードを示す論理レベルが入力された場合には、前記レシーバが前記第２の定常電流回路からの電流により受信動作するように前記接続または切断を切り替えるよう構成したことを特徴とするトランシーバ・インターフェース。
前記第１および第２のスイッチング回路は、少なくとも１個のトランジスタで構成されていることを特徴とする請求項１に記載のトランシーバ・インターフェース。
前記トランスミッタおよび前記レシーバの入力をプルダウンまたはプルアップする少なくとも１個のトランジスタを具備することを特徴とする請求項１または請求項２に記載のトランシーバ・インターフェース。