JP2016072719A - 送信回路および半導体集積回路 - Google Patents
送信回路および半導体集積回路 Download PDFInfo
- Publication number
- JP2016072719A JP2016072719A JP2014197955A JP2014197955A JP2016072719A JP 2016072719 A JP2016072719 A JP 2016072719A JP 2014197955 A JP2014197955 A JP 2014197955A JP 2014197955 A JP2014197955 A JP 2014197955A JP 2016072719 A JP2016072719 A JP 2016072719A
- Authority
- JP
- Japan
- Prior art keywords
- output
- low
- potential side
- potential
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 178
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 230000001629 suppression Effects 0.000 abstract 1
- 230000000052 comparative effect Effects 0.000 description 35
- 238000005516 engineering process Methods 0.000 description 32
- 238000000034 method Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 25
- 230000010076 replication Effects 0.000 description 13
- 230000007423 decrease Effects 0.000 description 8
- 230000000295 complement effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00323—Delay compensation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】送信回路は、入力コードに応じた抵抗値に設定される出力抵抗を有し、入力信号に応じて出力信号を出力端子に出力するドライバと、出力端子に接続された高電位側抵抗および低電位側抵抗を含む。送信回路は、入力コードに応じた電流値に設定され且つ高電位ラインから出力端子に向かう電流を出力する高電位側電流源と、入力コードに応じた電流値に設定され且つ出力端子から低電位ラインに向かう電流を出力する低電位側電流源と、を含む。送信回路は、高電位側電流源および低電位側電流源から出力される電流の通過および遮断を切り替える高電位側スイッチおよび低電位側スイッチを含む。
【選択図】図8
Description
A=VDD×50Ω×tc/RLSB=VDD×tc/(tc+ka) ・・・(1)
ここで、tcは10進数で表現された抵抗値設定コードTCの値である。出力抵抗35、45の抵抗値は、tcに対して反比例する。RLSBは、出力抵抗35、45を構成する可変抵抗回路における抵抗素子80〜84(図9参照)のうち、最小の抵抗値を有する抵抗素子84の抵抗値であり、PVTによって±20%程度変動する。kaは、PVTによって変動しない定数である。ここで、高電位側抵抗37H、47Hおよび低電位側抵抗37L、47Lの抵抗値をRaとした場合に下記の(2)式が成立するものとする。
Ra=(2/ka)×RLSB ・・・(2)
また、SSTドライバ30、40の出力インピーダンスおよび受信回路17Aの入力抵抗51、52は、それぞれ、50Ωに調整されるものとする。
A=VDD×tc/(tc+ka)+IO×100Ω×tcx ・・・ (3)
ここで、I0は、高電位側電流源38H、48Hおよび低電位側電流源38L、48Lを構成するP−MOSトランジスタ60〜64(図11参照)のうち、ゲート幅の最も小さいP−MOSトランジスタ60から出力される電流の値である。tcxは10進数で表現された反転コードTCXの値である。
Gt=1/Rt ・・・(4)
Ga=1/Ra ・・・(5)
G50=20mS ・・・(6)
VO1=VDD(Gt+Ga)/(Gt+2Ga+G50) ・・・(7)
VO2=VDD×G50/{2×(Gt+2Ga+G50)} ・・・(8)
VO3=Is(Gt+2Ga+G50) ・・・(9)
VO=VO1+VO2+VO3=VDD/2+VDD/2×Gt/(Gt+2Ga+G50)+Is(Gt+2Ga+G50) ・・・(10)
出力インピーダンスが50Ωに調整されると仮定すると、下記の(11)式が成立する。
Gt+2Ga=G50=20mS ・・・(11)
この場合、(10)式から下記の(12)式が導かれる。
VO-VDD/2=VDD/4×Gt/20mS+Is×25Ω ・・・(12)
A=4×(VO-VDD/2)=VDD×Gt/20mS+Is×100Ω ・・・(13)
Gt=1/Rt=tc/RLSB ・・・(14)
Ga=1/Ra=1/{(2/Ka)×RLSB} ・・・(15)
(11)式、(14)式および(15)式に基づいて(13)式を変形すると、下記の(16)式が導かれる。
A=VDD×tc/(tc+ka)+Is×100Ω ・・・(16)
(16)式は、(3)式と一致する。
Is=-tc/(tc+ka)×IO+C ・・・(17)
ここでCは定数である。高電位側電流源38H、48Hおよび低電位側電流源38L、48Lの出力電流の大きさを、(17)式に従って設定することで、出力振幅の変動を完全に補償することができる。
入力コードに応じた抵抗値に設定される出力抵抗を有し、入力信号に応じた出力信号を出力端子に出力するドライバと、
前記出力端子と第1の電圧が供給される高電位ラインとの間に設けられた高電位側抵抗と、
前記出力端子と前記第1の電圧より低い第2の電圧が供給される低電位ラインとの間に設けられた低電位側抵抗と、
前記出力端子と前記高電位ラインとの間に設けられ、前記入力コードに応じた電流値に設定され且つ前記高電位ラインから前記出力端子に向かう電流を出力する高電位側電流源と、
前記出力端子と前記低電位ラインとの間に設けられ、前記入力コードに応じた電流値に設定され且つ前記出力端子から前記低電位ラインに向かう電流を出力する低電位側電流源と、
前記出力端子と前記高電位ラインとの間に設けられ、前記高電位側電流源から出力される電流を、オン状態となったときに通過させ、オフ状態となったときに遮断する高電位側スイッチと、
前記出力端子と前記低電位ラインとの間に設けられ、前記低電位側電流源から出力される電流を、オン状態となったときに通過させ、オフ状態となったときに遮断する低電位側スイッチと、を含む
送信回路。
前記高電位側電流源および前記低電位側電流源の電流値は、前記入力コードに応じて設定される前記出力抵抗の抵抗値が大きくなる程大きくなるように設定される
付記1に記載の送信回路。
前記ドライバ、前記高電位側抵抗、前記低電位側抵抗、前記高電位側電流源、前記低電位側電流源、前記高電位側スイッチおよび前記低電位側スイッチを、差動伝送線路における正相側と逆相側にそれぞれ有する
付記1または付記2に記載の送信回路。
正相側の前記ドライバがハイレベルの出力信号を出力し、逆相側の前記ドライバがローレベルの出力信号を出力する場合に、正相側の前記高電位側スイッチおよび逆相側の前記低電位側スイッチがオン状態となり、正相側の前記低電位側スイッチおよび逆相側の前記高電位側スイッチがオフ状態となり、
正相側の前記ドライバがローレベルの出力信号を出力し、逆相側の前記ドライバがハイレベルの出力信号を出力する場合に、正相側の前記高電位側スイッチおよび逆相側の前記低電位側スイッチがオフ状態となり、正相側の前記低電位側スイッチおよび逆相側の前記高電位側スイッチがオン状態となる
付記3に記載の送信回路。
前記入力コードの値は、前記出力抵抗、前記高電位側抵抗および前記低電位側抵抗を合成した合成抵抗の抵抗値が所定値となるように設定される
付記1から付記4のいずれか1つに記載の送信回路。
前記出力抵抗の抵抗値は、前記入力コードの値に対して反比例し、
前記高電位側電流源および前記低電位側電流源の電流値は、前記入力コードの値を反転させた反転コードの値に比例する
付記1から付記5のいずれか1項に記載の送信回路。
前記入力コードを生成するコード生成回路と、
前記反転コードを生成する反転コード生成回路と、
を更に含む付記6に記載の送信回路。
前記ドライバは、前記高電位ラインと前記低電位ラインとの間に設けられ、相補的にオンオフする直列接続された一対のトランジスタを含む
付記1から付記7のいずれか1つに記載の送信回路。
前記ドライバは、前記高電位ラインと前記低電位ラインとの間に設けられ、相補的にオンオフする直列接続された一対のトランジスタと、前記一対のトランジスタに接続された単位出力抵抗と、を各々が有する複数のドライバユニットを含み、
前記複数のドライバユニットのうち、相互に並列接続されるドライバユニットの数が前記入力コードに応じて設定される
付記1から付記8のいずれか1つに記載の送信回路。
前記コード生成回路は、
前記出力抵抗の複製を含み、入力コードに応じた抵抗値に設定される複製抵抗と、
所定の抵抗値を有する基準抵抗と、
前記複製抵抗の抵抗値が前記基準抵抗の抵抗値に近似する入力コードを探索する探索部と、
を含む付記7に記載の送信回路。
処理を実行し、前記処理の結果をパラレルデータとして出力する処理回路と、
前記処理回路から出力されたパラレルデータをシリアルデータに変換して出力する変換回路と、
前記変換回路から出力されたシリアルデータに応じた出力信号を外部に送信する送信回路と、
を含む半導体集積回路であって、
前記送信回路は、
入力コードに応じた抵抗値に設定される出力抵抗を有し、前記シリアルデータに応じた出力信号を出力端子に出力するドライバと、
前記出力端子と第1の電圧が供給される高電位ラインとの間に設けられた高電位側抵抗と、
前記出力端子と前記第1の電圧よりも低い第2の電圧が供給される低電位ラインとの間に設けられた低電位側抵抗と、
前記出力端子と前記高電位ラインとの間に設けられ、前記入力コードに応じた電流値に設定され且つ前記高電位ラインから前記出力端子に向かう電流を出力する高電位側電流源と、
前記出力端子と前記低電位ラインとの間に設けられ、前記入力コードに応じた電流値に設定され且つ前記出力端子から前記低電位ラインに向かう電流を出力する低電位側電流源と、
前記出力端子と前記高電位ラインとの間に設けられ、前記高電位側電流源から出力される電流を、オン状態となったときに通過させ、オフ状態となったときに遮断する高電位側スイッチと、
前記出力端子と前記低電位ラインとの間に設けられ、前記低電位側電流源から出力される電流を、オン状態となったときに通過させ、オフ状態となったときに遮断する低電位側スイッチと、を含む
半導体集積回路。
前記高電位側電流源および前記低電位側電流源の電流値は、前記入力コードに応じて設定される前記出力抵抗の抵抗値が大きくなる程大きくなるように設定される
付記11に記載の半導体集積回路。
前記ドライバ、前記高電位側抵抗、前記低電位側抵抗、前記高電位側電流源、前記低電位側電流源、前記高電位側スイッチおよび前記低電位側スイッチを、差動伝送線路における正相側と逆相側にそれぞれ有する
付記11または付記12に記載の半導体集積回路。
正相側の前記ドライバがハイレベルの出力信号を出力し、逆相側の前記ドライバがローレベルの出力信号を出力する場合に、正相側の前記高電位側スイッチおよび逆相側の前記低電位側スイッチがオン状態となり、正相側の前記低電位側スイッチおよび逆相側の前記高電位側スイッチがオフ状態となり、
正相側の前記ドライバがローレベルの出力信号を出力し、逆相側の前記ドライバがハイレベルの出力信号を出力する場合に、正相側の前記高電位側スイッチおよび逆相側の前記低電位側スイッチがオフ状態となり、正相側の前記低電位側スイッチおよび逆相側の前記高電位側スイッチがオン状態となる
付記13に記載の半導体集積回路。
前記入力コードの値は、前記出力抵抗、前記高電位側抵抗および前記低電位側抵抗を合成した合成抵抗の抵抗値が所定値となるように設定される
付記11から付記14のいずれか1つに記載の半導体集積回路。
前記出力抵抗の抵抗値は、前記入力コードの値に対して反比例し、
前記高電位側電流源および前記低電位側電流源の電流値は、前記入力コードの値を反転させた反転コードの値に比例する
付記11から付記15のいずれか1つに記載の半導体集積回路。
前記入力コードを生成するコード生成回路と、
前記反転コードを生成する反転コード生成回路と、
を更に含む付記16に記載の半導体集積回路。
前記ドライバは、前記高電位ラインと前記低電位ラインとの間に設けられ、相補的にオンオフする直列接続された一対のトランジスタを含む
付記11から付記17のいずれか1つに記載の半導体集積回路。
前記ドライバは、前記高電位ラインと前記低電位ラインとの間に設けられ、相補的にオンオフする直列接続された一対のトランジスタと、前記一対のトランジスタに接続された単位出力抵抗と、を各々が有する複数のドライバユニットを含み、
前記複数のドライバユニットのうち、相互に並列接続されるドライバユニットの数が前記入力コードに応じて設定される
付記11から付記18のいずれか1つに記載の半導体集積回路。
前記コード生成回路は、
前記出力抵抗の複製を含み、入力コードに応じた抵抗値に設定される複製抵抗と、
所定の抵抗値を有する基準抵抗と、
前記複製抵抗の抵抗値が前記基準抵抗の抵抗値に近似する入力コードを探索する探索部と、
を含む付記17に記載の半導体集積回路。
11 演算処理回路
13 パラレル−シリアル変換回路
14 送信回路
30、40 SSTドライバ
31、41 入力端子
32、42 出力端子
35、45 出力抵抗
37H、47H 高電位側抵抗
37L、47L 低電位側抵抗
38H、48H 高電位側電流源
38L、48L 低電位側電流源
39H、49H 高電位側電流源
39L、49L 低電位側電流源
100、100A、100B ドライバユニット
200 コード生成回路
210 反転コード生成回路
Claims (8)
- 入力コードに応じた抵抗値に設定される出力抵抗を有し、入力信号に応じた出力信号を出力端子に出力するドライバと、
前記出力端子と第1の電圧が供給される高電位ラインとの間に設けられた高電位側抵抗と、
前記出力端子と前記第1の電圧より低い第2の電圧が供給される低電位ラインとの間に設けられた低電位側抵抗と、
前記出力端子と前記高電位ラインとの間に設けられ、前記入力コードに応じた電流値に設定され且つ前記高電位ラインから前記出力端子に向かう電流を出力する高電位側電流源と、
前記出力端子と前記低電位ラインとの間に設けられ、前記入力コードに応じた電流値に設定され且つ前記出力端子から前記低電位ラインに向かう電流を出力する低電位側電流源と、
前記出力端子と前記高電位ラインとの間に設けられ、前記高電位側電流源から出力される電流を、オン状態となったときに通過させ、オフ状態となったときに遮断する高電位側スイッチと、
前記出力端子と前記低電位ラインとの間に設けられ、前記低電位側電流源から出力される電流を、オン状態となったときに通過させ、オフ状態となったときに遮断する低電位側スイッチと、を含む
送信回路。 - 前記高電位側電流源および前記低電位側電流源の電流値は、前記入力コードに応じて設定される前記出力抵抗の抵抗値が大きくなる程大きくなるように設定される
請求項1に記載の送信回路。 - 前記ドライバ、前記高電位側抵抗、前記低電位側抵抗、前記高電位側電流源、前記低電位側電流源、前記高電位側スイッチおよび前記低電位側スイッチを、差動伝送線路における正相側と逆相側にそれぞれ有する
請求項1または請求項2に記載の送信回路。 - 正相側の前記ドライバがハイレベルの出力信号を出力し、逆相側の前記ドライバがローレベルの出力信号を出力する場合に、正相側の前記高電位側スイッチおよび逆相側の前記低電位側スイッチがオン状態となり、正相側の前記低電位側スイッチおよび逆相側の前記高電位側スイッチがオフ状態となり、
正相側の前記ドライバがローレベルの出力信号を出力し、逆相側の前記ドライバがハイレベルの出力信号を出力する場合に、正相側の前記高電位側スイッチおよび逆相側の前記低電位側スイッチがオフ状態となり、正相側の前記低電位側スイッチおよび逆相側の前記高電位側スイッチがオン状態となる
請求項3に記載の送信回路。 - 前記入力コードの値は、前記出力抵抗、前記高電位側抵抗および前記低電位側抵抗を合成した合成抵抗の抵抗値が所定値となるように設定される
請求項1から請求項4のいずれか1項に記載の送信回路。 - 前記出力抵抗の抵抗値は、前記入力コードの値に対して反比例し、
前記高電位側電流源および前記低電位側電流源の電流値は、前記入力コードの値を反転させた反転コードの値に比例する
請求項1から請求項5のいずれか1項に記載の送信回路。 - 前記入力コードを生成するコード生成回路と、
前記反転コードを生成する反転コード生成回路と、
を更に含む請求項6に記載の送信回路。 - 処理を実行し、前記処理の結果をパラレルデータとして出力する処理回路と、
前記処理回路から出力されたパラレルデータをシリアルデータに変換して出力する変換回路と、
前記変換回路から出力されたシリアルデータに応じた出力信号を外部に送信する送信回路と、を含む集積回路であって、
前記送信回路は、
入力コードに応じた抵抗値に設定される出力抵抗を有し、前記シリアルデータに応じた出力信号を出力端子に出力するドライバと、
前記出力端子と第1の電圧が供給される高電位ラインとの間に設けられた高電位側抵抗と、
前記出力端子と前記第1の電圧よりも低い第2の電圧が供給される低電位ラインとの間に設けられた低電位側抵抗と、
前記出力端子と前記高電位ラインとの間に設けられ、前記入力コードに応じた電流値に設定され且つ前記高電位ラインから前記出力端子に向かう電流を出力する高電位側電流源と、
前記出力端子と前記低電位ラインとの間に設けられ、前記入力コードに応じた電流値に設定され且つ前記出力端子から前記低電位ラインに向かう電流を出力する低電位側電流源と、
前記出力端子と前記高電位ラインとの間に設けられ、前記高電位側電流源から出力される電流を、オン状態となったときに通過させ、オフ状態となったときに遮断する高電位側スイッチと、
前記出力端子と前記低電位ラインとの間に設けられ、前記低電位側電流源から出力される電流を、オン状態となったときに通過させ、オフ状態となったときに遮断する低電位側スイッチと、を含む
半導体集積回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014197955A JP6464638B2 (ja) | 2014-09-29 | 2014-09-29 | 送信回路および半導体集積回路 |
US14/843,674 US9559697B2 (en) | 2014-09-29 | 2015-09-02 | Transmitter circuit and semiconductor integrated circuit |
CN201510617310.2A CN105471782B (zh) | 2014-09-29 | 2015-09-24 | 发射器电路以及半导体集成电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014197955A JP6464638B2 (ja) | 2014-09-29 | 2014-09-29 | 送信回路および半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016072719A true JP2016072719A (ja) | 2016-05-09 |
JP6464638B2 JP6464638B2 (ja) | 2019-02-06 |
Family
ID=55585564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014197955A Active JP6464638B2 (ja) | 2014-09-29 | 2014-09-29 | 送信回路および半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9559697B2 (ja) |
JP (1) | JP6464638B2 (ja) |
CN (1) | CN105471782B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106887147A (zh) * | 2017-04-14 | 2017-06-23 | 金陵科技学院 | 一种提示公交车进站停车系统 |
CN113014243B (zh) * | 2019-12-19 | 2022-11-29 | 上海交通大学 | Pam4模式下高速sst驱动器电平不匹配比优化实现方法 |
CN114839571B (zh) * | 2022-06-30 | 2022-09-16 | 深圳英集芯科技股份有限公司 | 检测设备插拔的电路及电子设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185343A (ja) * | 1997-06-26 | 1999-03-30 | Lucent Technol Inc | 集積回路 |
JP2001053812A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 受信回路 |
JP2005057572A (ja) * | 2003-08-06 | 2005-03-03 | Renesas Technology Corp | 信号伝送装置 |
JP2006060751A (ja) * | 2004-08-24 | 2006-03-02 | Ricoh Co Ltd | 出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器 |
JP2007036848A (ja) * | 2005-07-28 | 2007-02-08 | Ricoh Co Ltd | ドライバ回路 |
US20070296461A1 (en) * | 2006-06-26 | 2007-12-27 | Radiospire Networks, Inc. | System, method and apparatus for transmitting and receiving a transition minimized differential signal |
JP2009065399A (ja) * | 2007-09-05 | 2009-03-26 | Sharp Corp | ディジタルデータ送信装置、ディジタルデータ受信装置、ディジタルデータ送受信システム、ディジタルデータ送信方法、ディジタルデータ受信方法、ディジタルデータ送受信方法、および電子情報機器 |
JP2014007654A (ja) * | 2012-06-26 | 2014-01-16 | Fujitsu Ltd | 半導体集積回路、信号伝送回路、信号伝送システム及び信号伝送方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6326819B1 (en) * | 1999-11-15 | 2001-12-04 | General Motors Corporation | Current buffer for gate drive |
JP2006203418A (ja) * | 2005-01-19 | 2006-08-03 | Sanyo Electric Co Ltd | 振幅調整回路 |
JP4836125B2 (ja) * | 2006-04-20 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
TWI369601B (en) * | 2008-08-14 | 2012-08-01 | Realtek Semiconductor Corp | Hybrid driving device and method thereof |
US7679395B1 (en) * | 2008-09-15 | 2010-03-16 | Integrated Device Technology, Inc. | Low-loss impedance-matched source-follower for repeating or switching signals on a high speed link |
WO2010122603A1 (ja) * | 2009-04-22 | 2010-10-28 | 株式会社アドバンテスト | ドライバ・コンパレータ回路およびそれを用いた試験装置 |
-
2014
- 2014-09-29 JP JP2014197955A patent/JP6464638B2/ja active Active
-
2015
- 2015-09-02 US US14/843,674 patent/US9559697B2/en active Active
- 2015-09-24 CN CN201510617310.2A patent/CN105471782B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185343A (ja) * | 1997-06-26 | 1999-03-30 | Lucent Technol Inc | 集積回路 |
JP2001053812A (ja) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | 受信回路 |
JP2005057572A (ja) * | 2003-08-06 | 2005-03-03 | Renesas Technology Corp | 信号伝送装置 |
JP2006060751A (ja) * | 2004-08-24 | 2006-03-02 | Ricoh Co Ltd | 出力装置、差動出力装置、半導体レーザ変調駆動装置、画像形成装置及び電子機器 |
JP2007036848A (ja) * | 2005-07-28 | 2007-02-08 | Ricoh Co Ltd | ドライバ回路 |
US20070296461A1 (en) * | 2006-06-26 | 2007-12-27 | Radiospire Networks, Inc. | System, method and apparatus for transmitting and receiving a transition minimized differential signal |
JP2009065399A (ja) * | 2007-09-05 | 2009-03-26 | Sharp Corp | ディジタルデータ送信装置、ディジタルデータ受信装置、ディジタルデータ送受信システム、ディジタルデータ送信方法、ディジタルデータ受信方法、ディジタルデータ送受信方法、および電子情報機器 |
JP2014007654A (ja) * | 2012-06-26 | 2014-01-16 | Fujitsu Ltd | 半導体集積回路、信号伝送回路、信号伝送システム及び信号伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105471782B (zh) | 2018-10-26 |
CN105471782A (zh) | 2016-04-06 |
JP6464638B2 (ja) | 2019-02-06 |
US9559697B2 (en) | 2017-01-31 |
US20160094227A1 (en) | 2016-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4756965B2 (ja) | 出力バッファ回路 | |
JP5671429B2 (ja) | 半導体装置 | |
US9130582B2 (en) | Systems and methods for correcting an offset at an output of a digital to analog converter | |
US20040239374A1 (en) | Differential signal receiving device and differential signal transmission system | |
JP2008182516A (ja) | インタフェース回路および半導体集積回路 | |
JP5906960B2 (ja) | 半導体集積回路、信号伝送回路、信号伝送システム及び信号伝送方法 | |
JP4924715B2 (ja) | データ伝送システムと方法並びに該データ伝送システムを備えた電子機器 | |
JPH08509332A (ja) | 高速の差動ラインドライバ | |
US9628076B2 (en) | Transmission circuit and semiconductor integrated circuit | |
KR20070115759A (ko) | 출력 회로를 구비하는 반도체 집적 회로 | |
US9608606B2 (en) | Slope control circuit | |
US20120049897A1 (en) | Output buffer circuit and semiconductor device | |
JP4026593B2 (ja) | 受信装置 | |
JP2005109897A (ja) | Lvdsドライバー回路 | |
JP6464638B2 (ja) | 送信回路および半導体集積回路 | |
KR20110114470A (ko) | 반도체 장치 | |
JP6498386B2 (ja) | ミスマッチングされた差動回路 | |
JP4928290B2 (ja) | 差動信号比較器 | |
JPWO2018055666A1 (ja) | インターフェース回路 | |
WO2018020782A1 (ja) | リンギング抑制回路 | |
US20190214994A1 (en) | Driver circuit and control method therefor, and transmission/reception system | |
JP2007325156A (ja) | 受信装置および送受信システム | |
JP2016032159A (ja) | 受信回路 | |
US10756674B2 (en) | Amplifier | |
JP2007096867A (ja) | 差動信号トランスミッタ回路およびそれを用いた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6464638 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |