JP2007096867A - 差動信号トランスミッタ回路およびそれを用いた電子機器 - Google Patents
差動信号トランスミッタ回路およびそれを用いた電子機器 Download PDFInfo
- Publication number
- JP2007096867A JP2007096867A JP2005284644A JP2005284644A JP2007096867A JP 2007096867 A JP2007096867 A JP 2007096867A JP 2005284644 A JP2005284644 A JP 2005284644A JP 2005284644 A JP2005284644 A JP 2005284644A JP 2007096867 A JP2007096867 A JP 2007096867A
- Authority
- JP
- Japan
- Prior art keywords
- current
- differential signal
- signal transmitter
- transmitter circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【解決手段】第1電流源10は、高電位側に設けられ、第1駆動電流Idrv1を生成する。第2電流源12は、低電位側に設けられ、第1電流源10と略同一の第2駆動電流Idrv2を生成する。第1スイッチ群14は、第1電流源10および第2電流源12の間に設けられ、差動入力信号Sin1に応じて相補的にオンオフする第1トランジスタM1、第2トランジスタM2を含む。第2スイッチ群16は、第1スイッチ群14と並列に設けられ、差動入力信号Sin2にもとづき、第1スイッチ群14とは逆相で相補的にオン、オフする第3トランジスタM3、第4トランジスタM4を含む。第1出力端子24と第2出力端子26の間には、可変抵抗素子Rvarが設けられる。第1駆動電流Idrv1、第2駆動電流Idrv2は、第1出力端子24、第2出力端子26間の合成インピーダンスに反比例するように設定される。
【選択図】図1
Description
Claims (9)
- 高電位側に設けられた第1電流源と、
低電位側に設けられ、前記第1電流源と略同一の電流を生成する第2電流源と、
前記第1電流源および前記第2電流源の間に設けられ、差動入力信号の一方に応じて相補的にオンオフする第1、第2トランジスタを含む第1スイッチ群と、
前記第1スイッチ群と並列に設けられ、前記差動入力信号の他方にもとづき前記第1スイッチ群とは逆相で、相補的にオン、オフする第3、第4トランジスタを含む第2スイッチ群と、
前記第1、第2トランジスタの接続点である第1出力端子と前記第3、第4トランジスタの接続点である第2出力端子間に、直列に接続された抵抗および抵抗制御スイッチを含んで構成される、少なくともひとつの可変抵抗素子と、
を備えることを特徴とする差動信号トランスミッタ回路。 - 前記第1、第2電流源により生成される電流は、
前記可変抵抗素子および、前記第1、第2出力端子間に接続される負荷の合成抵抗に反比例して設定されることを特徴とする請求項1に記載の差動信号トランスミッタ回路。 - 前記可変抵抗素子および、前記第1、第2出力端子間に接続される負荷の合成抵抗に反比例した基準電流を生成する電流切替回路をさらに備え、
前記第1電流源は、前記電流切替回路により生成される基準電流に比例した電流を生成するPMOSトランジスタを含み、
前記第2電流源は、前記基準電流に比例した電流を生成するNMOSトランジスタを含むことを特徴とする請求項2に記載の差動信号トランスミッタ回路。 - 前記電流切替回路は、
所定の定電流を生成する定電流回路と、
前記可変抵抗素子に対応付けて設けられ、前記定電流に比例した電流を生成する複数のトランジスタと、
前記複数のトランジスタの電流経路上に設けられた複数の電流制御スイッチと、
を含み、前記複数の電流制御スイッチのオンオフを、前記抵抗制御スイッチのオンオフに同期して制御し、前記複数のトランジスタに流れる電流の和を前記基準電流に設定することを特徴とする請求項3に記載の差動信号トランスミッタ回路。 - 本差動信号トランスミッタ回路の差動出力信号の中点が所定の基準電圧に一致するように、前記第1、第2電流源により生成すべき電流を微調節するコモン電圧調節回路をさらに備えることを特徴とする請求項1から4のいずれかに記載の差動信号トランスミッタ回路。
- 前記可変抵抗素子は、
前記第1出力端子と前記第2出力端子間に直列に接続された第1抵抗と、抵抗制御スイッチと、第2抵抗と、を含むことを特徴とする請求項1から5のいずれかに記載の差動信号トランスミッタ回路。 - 前記可変抵抗素子は、
前記第1出力端子と前記第2出力端子間に直列に接続された第1抵抗制御スイッチと、抵抗と、第2抵抗制御スイッチと、を含むことを特徴とする請求項1から5のいずれかに記載の差動信号トランスミッタ回路。 - ひとつの半導体基板上に一体集積化したことを特徴とする請求項1から7のいずれかに記載の差動信号トランスミッタ回路。
- 請求項1から7のいずれかに記載の差動信号トランスミッタ回路を備えることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005284644A JP4869667B2 (ja) | 2005-09-29 | 2005-09-29 | 差動信号トランスミッタ回路およびそれを用いた電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005284644A JP4869667B2 (ja) | 2005-09-29 | 2005-09-29 | 差動信号トランスミッタ回路およびそれを用いた電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007096867A true JP2007096867A (ja) | 2007-04-12 |
JP4869667B2 JP4869667B2 (ja) | 2012-02-08 |
Family
ID=37982005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005284644A Expired - Fee Related JP4869667B2 (ja) | 2005-09-29 | 2005-09-29 | 差動信号トランスミッタ回路およびそれを用いた電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4869667B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227857A (ja) * | 2007-03-12 | 2008-09-25 | Sumitomo Electric Ind Ltd | 受信回路 |
JP2012510208A (ja) * | 2008-11-25 | 2012-04-26 | クアルコム,インコーポレイテッド | プログラム可能オンチップ抵抗器終端を伴う低電圧差動信号ドライバ |
JP2019029419A (ja) * | 2017-07-26 | 2019-02-21 | ローム株式会社 | 集積回路及び集積回路の製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057572A (ja) * | 2003-08-06 | 2005-03-03 | Renesas Technology Corp | 信号伝送装置 |
-
2005
- 2005-09-29 JP JP2005284644A patent/JP4869667B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057572A (ja) * | 2003-08-06 | 2005-03-03 | Renesas Technology Corp | 信号伝送装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227857A (ja) * | 2007-03-12 | 2008-09-25 | Sumitomo Electric Ind Ltd | 受信回路 |
JP2012510208A (ja) * | 2008-11-25 | 2012-04-26 | クアルコム,インコーポレイテッド | プログラム可能オンチップ抵抗器終端を伴う低電圧差動信号ドライバ |
JP2019029419A (ja) * | 2017-07-26 | 2019-02-21 | ローム株式会社 | 集積回路及び集積回路の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4869667B2 (ja) | 2012-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6900663B1 (en) | Low voltage differential signal driver circuit and method | |
US6586964B1 (en) | Differential termination with calibration for differential signaling | |
US8598906B2 (en) | Low-power ethernet transmitter | |
US9746864B1 (en) | Fast transient low drop-out voltage regulator for a voltage-mode driver | |
CN109565278B (zh) | 电压模式驱动器的阻抗和摆幅控制 | |
US20070279105A1 (en) | Driver circuit and method for differential signaling with improved signal level control | |
US7821324B2 (en) | Reference current generating circuit using on-chip constant resistor | |
US9608606B2 (en) | Slope control circuit | |
US20090160495A1 (en) | Low power differential signaling transmitter | |
KR20030019215A (ko) | 드라이버회로 | |
US10848151B1 (en) | Driving systems | |
KR20170134420A (ko) | 프로그램가능 고속 등화기 및 관련된 방법 | |
US10700652B2 (en) | Ethernet line driver | |
JP4869667B2 (ja) | 差動信号トランスミッタ回路およびそれを用いた電子機器 | |
JP2006060320A (ja) | 差動信号駆動回路及び差動信号駆動方法 | |
US9608633B1 (en) | Interface circuit with configurable variable supply voltage for transmitting signals | |
EP2518900B1 (en) | Current steering circuit with feedback | |
US7336780B2 (en) | Differential signaling transmission circuit | |
WO2017154194A1 (ja) | 増幅回路、受信回路、及び半導体集積回路 | |
JP5000292B2 (ja) | シリアル伝送出力装置 | |
JP6464638B2 (ja) | 送信回路および半導体集積回路 | |
JP3948446B2 (ja) | 半導体装置 | |
US7436224B2 (en) | Low variation voltage output differential for differential drivers | |
US9553566B2 (en) | Hybrid driver circuit | |
WO2017163334A1 (ja) | 可変利得増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111115 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111116 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4869667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |