JP3948446B2

JP3948446B2 - 半導体装置

Info

Publication number: JP3948446B2
Application number: JP2003311399A
Authority: JP
Inventors: 岳美米澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-09-03
Filing date: 2003-09-03
Publication date: 2007-07-25
Anticipated expiration: 2023-09-03
Also published as: US20050083102A1; US7173458B2; JP2005080184A

Description

本発明は、半導体装置に関し、特に、差動信号を出力する半導体装置に関する。

従来より、LVDS（Low Voltage Differential Signals）等の小振幅差動信号の高速伝送用インターフェース回路が、各種電子機器において利用されている。このようなインターフェース回路は、例えば、ノート型のパーソナルコンピュータ（以下、PCという）の本体と液晶表示装置との間の信号伝送に利用されている。さらに、各種電子機器の高密度化が進み、基板内、例えば、液晶表示装置用基板内においても、小振幅差動信号の高速伝送用インターフェース回路が利用されてきている。例えば、Mini-LVDS、RSDS（Reduced Swing Differential Signaling）等と呼ばれるものがある。そのような小振幅差動信号を利用することは、各種電子機器の低消費電力、低EMI（Electro Magnetic Interference：電磁波障害）に貢献する。RSDSとは、液晶コントローラとドライバＩＣとの間を接続するインターフェース規格であり、RSDS出力回路には、バイアス回路から、中心電圧と振幅を制御するための２つのバイアス電圧信号が入力される。RSDS出力回路は、入力された２つのバイアス信号に基づいて、所定の中心電圧を基準とし、所定の電圧幅で振幅する差動信号を出力する（例えば、特許文献１参照）。
特開 2002-314397号公報

これらのインターフェース回路は、半導体チップ上に形成された回路によって実現されるため、半導体基板上に形成される複数のトランジスタのそれぞれの形成領域が離れていたりすると、製造プロセスによっては、半導体基板上におけるトランジスタの形成領域の位置の違いによって、閾値電圧がバラツク等、トランジスタの動作特性が異なってしまうことがある。例えば、半導体チップ上に、RSDS出力回路とバイアス回路とが位置的に離れて設けられると、バイアス回路から与えられた電圧にトランジスタがオン等するときの閾値が異なってしまう場合がある。

差動信号の場合、特に、出力される差動信号の中心電圧のレベルがばらつくと、その差動信号を受信する受信側機器で差動信号の受信を確実にできないという問題が生じてしまう。

そこで、本発明は、差動信号の中心電圧レベルを所望の値にすることができる半導体装置を提供することを目的とする。

本発明の半導体装置は、それぞれが差動信号を出力する、複数の差動信号出力回路と、該複数の差動信号出力回路のそれぞれへ前記差動信号の振幅を制御するための振幅制御信号を発生する振幅制御信号発生回路と、前記複数の差動信号出力回路のそれぞれに対応して設けられ、それぞれが各差動信号出力回路の複製回路を含んで、前記差動信号の中心電圧レベルを制御するための中心電圧レベル制御信号を発生する、複数の中心電圧レベル制御信号発生回路と、前記複数の差動信号出力回路のそれぞれに対応して設けられ、かつ、それぞれが前記各差動信号出力回路の終点抵抗に対応して各複製回路に設けられた抵抗の両端に発生する電圧が、前記終端抵抗の両端に発生する電圧と同じになるように、前記各差動信号出力回路及び前記各複製回路に流れる電流を制御する複数の差動増幅器と、を有し、前記複数の差動信号出力回路のそれぞれは、前記中心電圧レベル制御信号に基づく前記中心電圧レベルと前記振幅制御信号に基づいた出力レベルを有する前記差動信号を出力し、前記複数の中心電圧レベル制御信号発生回路のそれぞれの形成領域と、対応する前記複数の差動信号出力回路のそれぞれの形成領域は、半導体基板上において、２つの前記形成領域のそれぞれに形成されるトランジスタの動作特性が互いに同等となるような近傍に設けられている。

このような構成によれば、複数の差動信号出力回路が含まれる場合、それぞれの差動信号の中心電圧レベルを所望の値にすることができる半導体装置を実現することができる。

また、本発明の半導体装置において、前記各差動信号出力回路及び前記各複製回路は、それぞれ前記各差動信号出力回路及び前記各複製回路に流れる電流を制御するトランジスタを有し、前記複数の差動増幅器のそれぞれの出力は、前記トランジスタのゲートに接続されて前記各差動信号出力回路及び前記各複製回路に流れる電流を制御することが望ましい。

このような構成によれば、差動信号の出力特性を確実に一致させることができる。

以下、図面を参照して本発明の実施の形態を説明する。

まず、図１に基づき、本実施の形態に係わる差動信号を出力する半導体装置の構成を説明する。図１は、本実施の形態に係わる差動信号出力用インターフェース回路の構成を示すブロック構成図である。

図１に示すインターフェース回路１は、第１の差動信号として、LVDS（Low Voltage Differential Signals）の小振幅差動信号を入力し、第２の差動信号としてのRSDS（Reduced Swing Differential Signaling）の小振幅差動信号に変換して出力するインターフェース回路である。このインターフェース回路１は、１つの半導体チップに形成されている。また、インターフェース回路１は、複数のLVDS信号を入力し、複数のRSDS信号を出力する。インターフェース回路１は、LVDS受信回路である入力回路２、タイミング制御回路３及び出力回路４からなる単位インターフェース回路を、入力信号と出力信号の数に応じた数だけ有する。各出力回路４は、差動信号出力回路であるRSDS出力回路５を含む。さらに、インターフェース回路１には、バイアス電圧発生回路６が設けられており、バイアス電圧発生回路６は、所定の各種バイアス電圧信号を各出力回路４へ供給している。

このインターフェース回路１は、例えば、ノートPCのLCD装置のパネル基板内に設けられ、PC本体部から出力されるLVDS信号を受信して、パネル基板内においては、RSDS信号によって信号の伝送を行うための回路であり、半導体基板上に形成される。すなわち、このインターフェース回路１は、ノートPCのような電子機器内の基板に搭載されて用いられる半導体チップである。

LVDS受信回路である各入力回路２は、小振幅差動信号IN+，IN-を受信して、デジタル信号である、「０」と「１」の信号を、タイミング制御回路３へ出力する。タイミング制御回路３は、受信したデジタル信号のタイミングを調整してデジタル信号DDを、出力回路４へ出力する。RSDS出力回路５を含む出力回路４は、タイミング制御回路３からデジタル信号DDを受信して、小振幅差動信号OUT+，OUT-を出力する。

各入力回路２が、例えば、1.15Vから1.35Vの電圧の範囲で振幅する小振幅差動信号IN+，IN-を受信するのに対し、各出力回路４は、例えば、1.1Vから1.5Vの電圧の範囲で振幅する小振幅差動信号OUT+，OUT-を出力する。出力回路４が所定の中心電圧、例えば1.3Vを基準として所定の振幅、プラス・マイナス0.2Vを有する小振幅差動信号OUT+，OUT-を出力するように、バイアス電圧発生回路６は、中心電圧のレベルを示す基準電圧レベル信号CVと、振幅制御信号PBとを発生し、各出力回路４へ供給する。

基準電圧レベル信号CVは、バイアス電圧発生回路６において生成される、予め決められた電圧値である。振幅制御信号PBは、バイアス電圧発生回路６において生成される、RSDS出力回路５から出力される差動信号の振幅を制御するための電圧値である。従って、バイアス電圧発生回路６は、振幅制御信号発生回路ということができる。

図２は、出力回路４の構成を示すブロック図である。出力回路４は、RSDS出力回路５と、小振幅差動信号OUT+，OUT-の中心電圧レベルを制御するための中心電圧レベル制御信号を発生する中心電圧レベル制御信号発生回路７を含む。タイミング制御回路３からのデジタル信号DDは、RSDS出力回路５へ入力され、基準電圧レベル信号CVは、中心電圧レベル制御信号発生回路７へ入力され、振幅制御信号PBは、RSDS出力回路５と中心電圧レベル制御信号発生回路７へ入力されている。

図３は、半導体チップ上における、RSDS出力回路５、中心電圧レベル制御信号発生回路７及びバイアス電圧発生回路６のレイアウト上の位置を示す平面図である。なお、図３では、RSDS出力回路５、中心電圧レベル制御信号発生回路７及びバイアス電圧発生回路６以外の回路、例えば、入力回路２、タイミング制御回路３等の他の回路は、省略され、図示されていない。

RSDS出力回路５、中心電圧レベル制御信号発生回路７及びバイアス電圧発生回路６の図３における、それぞれの位置は、それぞれの回路が形成された領域の位置を示す。すなわち、各出力回路４におけるRSDS出力回路５と中心電圧レベル制御信号発生回路７は、半導体チップ１ａ上において近接した位置に形成されている。具体的には、RSDS出力回路５に含まれるトランジスタと、中心電圧レベル制御信号発生回路７に含まれるトランジスタの動作特性が互いに同等となるような近傍に、中心電圧レベル制御信号発生回路７の形成領域と、ＲＳＤＳ出力回路5の形成領域が配置される。

言い換えると、インターフェース回路１は、上述したように、１つの半導体チップに形成されているが、RSDS出力回路５と、対応する中心電圧レベル制御信号発生回路７とが、半導体チップのレイアウトパターンにおいて、互いに距離的に近い位置に設けられている。よって、製造プロセスによる半導体チップ上でトランジスタの性能のばらつきを小さくでき、小振幅差動信号OUT+，OUT-の出力電圧の中心電圧がばらつかず、その結果、小振幅差動信号OUT+，OUT-の信号伝送が確実にできる。

なお、図３に示す配置は、トランジスタの動作特性が互いに同等となるような近傍に、中心電圧レベル制御信号発生回路７の形成領域と、ＲＳＤＳ出力回路5の形成領域が配置されることを説明するための例であり、具体的な配置はこれに限られるものではない。

次に、バイアス電圧発生回路６と出力回路４の構成を具体的に説明する。図４は、バイアス電圧発生回路６の構成を示す回路図である。図４に示すように、バイアス電圧発生回路６は、基準電圧レベル信号生成回路８と、直列に接続された２つのPチャンネルトランジスタ１１と１２、及び直列に接続された２つの抵抗１３と１４とが、直列に接続された直列回路を含む。その直列回路の一旦には、所定の電圧がかけられ、他端はグラウンドに接続されている。さらに、Pチャンネルトランジスタ１２と抵抗１３の接続点Aは、差動増幅器１５の２つの入力端の一方に接続されている。差動増幅器１５の他方の入力端はある基準電圧Vref.、例えばＣＶと同一の電圧レベルが入力される。差動増幅器１５の出力端は、Pチャンネルトランジスタ１１のゲート、すなわち振幅制御信号PBの出力となる。Pチャンネルトランジスタ１２のゲートは、グラウンドに接続されている。

抵抗１４は、設定抵抗であり、インターフェース回路１の出力回路４の出力である小振幅差動信号ＯＵＴ＋、ＯＵＴ−の出力振幅を変更（設定）するための抵抗である。すなわち、設定抵抗１４の抵抗値を変更することによって、出力振幅制御バイアスＰＢが変更され結果として、ＲＳＤＳ出力回路５の出力振幅を変更することができる。バイアス電圧発生回路６は、このように、基準電圧レベル信号CVと振幅制御信号PBとを出力回路４へ供給する。

図５は、出力回路４の構成を示す回路図であり、図２に示すように、出力回路４は、中心電圧レベル制御信号発生回路７と、RSDS出力回路５を含む。中心電圧レベル制御信号発生回路７は、直列に接続されたPチャンネルトランジスタ２１と２２、直列に接続された抵抗２３と２４、及び直列に接続されたNチャンネルトランジスタ２５、２６と２７が、直列に接続された直列回路を含む。Nチャンネルトランジスタ２６と２７の接続点には抵抗２８が接続されている。中心電圧レベル制御信号発生回路７は、差動増幅器２９を含み、差動増幅器２９の一方の入力端は抵抗２３と２４の接続点Bに接続され、他方の入力端には、基準電圧レベル信号CVが入力される。

RSDS出力回路５は、Pチャンネルトランジスタ３１と、４つのトランジスタ３２、３３、３４、３５を含むトランジスタ並列回路と、Nチャンネルトランジスタ３６と、Nチャンネルトランジスタ３７とが直列に接続された直列回路を含む。トランジスタ並列回路は、直列に接続されたPチャンネルトランジスタ３２とNチャンネル３３トランジスタの直列回路と、直列に接続されたPチャンネルトランジスタ３４とNチャンネルトランジスタ３５の直列回路とが、並列に接続されている。Nチャンネルトランジスタ３６と３７の接続点には抵抗３８が接続されている。直列に接続された２つの反転回路３９の一端がPチャンネルトランジスタ３２とNチャンネルトランジスタ３３のゲートに接続されている。直列に接続された３つの反転回路４０の一端がPチャンネルトランジスタ３４とNチャンネルトランジスタ３５のゲートに接続されている。反転回路３９と４０の他端は、タイミング制御回路３からのデジタル信号DDが供給される。

Pチャンネルトランジスタ３４のドレインとNチャンネルトランジスタ３５のドレインの間の接続点C1と、Pチャンネルトランジスタ３２のドレインとNチャンネルトランジスタ３３のドレインの間の接続点C2が、それぞれ正転及び反転の差動信号OUT+，OUT-となる。

ここで、中心電圧レベル制御信号発生回路７における、トランジスタ２１、２２、抵抗２３、２４、Nチャンネルトランジスタ２５、２６、２７及び抵抗２８を含む回路は、RSDS出力回路５における、Pチャンネルトランジスタ３１、Pチャンネルトランジスタ３２、Nチャンネルトランジスタ３３、Pチャンネルトランジスタ３４、Nチャンネルトランジスタ３５、Nチャンネルトランジスタ３６、Nチャンネルトランジスタ３７及び抵抗３８を含む出力回路の複製回路、言い換えるとレプリカ回路である。

すなわち、タイミング制御回路３からのデジタル信号DDが反転回路３９、４０に入力されると、RSDS出力回路５において、Ｐチャンネルトランジスタ３２とNチャンネルトランジスタ３５がオンでNチャンネルトランジスタ３３とPチャンネルトランジスタ３４がオフとなるか、あるいは、Pチャンネルトランジスタ３２とNチャンネルトランジスタ３５がオフでNチャンネルトランジスタ３３とPチャンネルトランジスタ３４がオンとなる。その結果、電流が、Pチャンネルトランジスタ３２、Nチャンネルトランジスタ３５と終端抵抗を流れるか、あるいは、Pチャンネルトランジスタ３４、Nチャンネルトランジスタ３３と終端抵抗を流れることによって差動信号の出力回路が形成される。

このように形成される差動信号の出力回路と同等の回路、すなわちRSDS出力回路５の複製である回路を、中心電圧レベル制御信号発生回路７は含むことになる。このような複製回路を中心電圧レベル制御信号発生回路７に設けることによって、RSDS出力回路５における差動信号の出力特性を確実に一致させることができる。

次に動作を説明する。

バイアス電圧発生回路６において、差動増幅器１５は、基準電圧レベル信号CV が接続点Aの電圧になるように、出力である振幅制御信号PB を制御する。よって、接続点Aの電圧は、一定の値、例えば1.3Vであれば、基準電圧レベル信号CVも1.3Vとなり、振幅制御信号PBも、予め決められたバイアス電圧値となる。

中心電圧レベル制御信号発生回路７の差動増幅器２９は、接続点Bの電圧と、入力端の一方に入力された基準電圧レベル信号CVとを一致させるように、出力信号、すなわち中心電圧レベル制御信号NBを出力する。これは、中心電圧レベル制御信号NBがNチャンネルトランジスタ２７のゲートに供給され、Nチャンネルトランジスタ２７のソースとドレイン間に流れる電流が変化すること、又はＮチャンネルトランジスタ２７のドレイン・ソース間電圧及び抵抗２８の両端電圧に加わる電圧が変化することによって、接続点Bの電圧が、基準電圧レベル信号CVと一致するようになるからである。

この中心電圧レベル制御信号NBは、RSDS出力回路５のNチャンネルトランジスタ３７のゲートに供給され、Nチャンネルトランジスタ３６のゲートに入力される出力制御信号ENにおいてRSDS出力回路５に流れる電流も、接続点C1とC2の間の終点抵抗の両端に発生する電圧が、中心電圧レベル制御信号発生回路７に含まれる、出力回路５の複製回路の抵抗２３と２４の直列回路の両端に発生する電圧と同じになるように制御される。

このとき、RSDS出力回路５と中心電圧レベル制御信号発生回路７は、半導体チップ１ａの半導体基板上において、距離的に近い位置に形成される。言い換えれば、半導体チップ１ａの半導体基板上において、RSDS出力回路５の形成領域と中心電圧レベル制御信号発生回路７の形成領域は、それぞれの回路に含まれるトランジスタの動作特性が同等になるような、近い距離に形成される。よって、RSDS出力回路５からの出力される差動信号の中心電圧レベルは、所望のレベルにすることができるので、差動信号を受信する受信側の回路において確実に受信することができる。

以上説明したように、上述した本実施の形態によれば、小振幅の差動信号の中心電圧レベルが所望の値になるようにすることができる半導体装置を実現することができる。

本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

本実施の形態に係わるインターフェース回路のブロック構成図。出力回路の構成を示すブロック図。半導体チップ上における、各回路のレイアウト上の位置を示す平面図。バイアス電圧発生回路の構成を示す回路図。出力回路の構成を示す回路図。

符号の説明

１インターフェース回路、１ａ半導体チップ、７中心電圧レベル制御信号発生回路

Claims

それぞれが差動信号を出力する、複数の差動信号出力回路と、
該複数の差動信号出力回路のそれぞれへ前記差動信号の振幅を制御するための振幅制御信号を発生する振幅制御信号発生回路と、
前記複数の差動信号出力回路のそれぞれに対応して設けられ、それぞれが各差動信号出力回路の複製回路を含んで、前記差動信号の中心電圧レベルを制御するための中心電圧レベル制御信号を発生する、複数の中心電圧レベル制御信号発生回路と、
前記複数の差動信号出力回路のそれぞれに対応して設けられ、かつ、それぞれが前記各差動信号出力回路の終点抵抗に対応して各複製回路に設けられた抵抗の両端に発生する電圧が、前記終端抵抗の両端に発生する電圧と同じになるように、前記各差動信号出力回路及び前記各複製回路に流れる電流を制御する複数の差動増幅器と、
を有し、
前記複数の差動信号出力回路のそれぞれは、前記中心電圧レベル制御信号に基づく前記中心電圧レベルと前記振幅制御信号に基づいた出力レベルを有する前記差動信号を出力し、
前記複数の中心電圧レベル制御信号発生回路のそれぞれの形成領域と、対応する前記複数の差動信号出力回路のそれぞれの形成領域は、半導体基板上において、２つの前記形成領域のそれぞれに形成されるトランジスタの動作特性が互いに同等となるような近傍に設けられていることを特徴とする半導体装置。
前記各差動信号出力回路及び前記各複製回路は、それぞれ前記各差動信号出力回路及び前記各複製回路に流れる電流を制御するトランジスタを有し、
前記複数の差動増幅器のそれぞれの出力は、前記トランジスタのゲートに接続されて前記各差動信号出力回路及び前記各複製回路に流れる電流を制御することを特徴とする請求項１記載の半導体装置。