JP5372464B2 - 差動出力バッファ - Google Patents
差動出力バッファ Download PDFInfo
- Publication number
- JP5372464B2 JP5372464B2 JP2008268714A JP2008268714A JP5372464B2 JP 5372464 B2 JP5372464 B2 JP 5372464B2 JP 2008268714 A JP2008268714 A JP 2008268714A JP 2008268714 A JP2008268714 A JP 2008268714A JP 5372464 B2 JP5372464 B2 JP 5372464B2
- Authority
- JP
- Japan
- Prior art keywords
- nmos transistor
- gate
- drain
- source
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Logic Circuits (AREA)
- Amplifiers (AREA)
Description
ドレインが電源に接続されゲートに出力差動信号の中心電圧を規定する第1の基準信号が入力される第1のデプレッション型NMOSトランジスタと、
ソースが上記第1のデプレッション型NMOSトランジスタのソースに接続された第1のPMOSトランジスタと、
ゲートおよびドレインが上記第1のPMOSトランジスタのゲートおよびドレインにそれぞれ接続され、ゲートに、入力差動信号を構成する一方の信号の入力を受けるとともに、ドレインが一対の出力端子の一方に接続された第1のNMOSトランジスタと、
ソースが上記第1のデプレッション型NMOSトランジスタのソースに接続された第2のPMOSトランジスタと、
ゲートおよびドレインが上記第2のPMOSトランジスタのゲートおよびドレインにそれぞれ接続され、ゲートに、入力差動信号を構成する他方の信号の入力を受けるとともに、ドレインが上記一対の出力端子の他方に接続された第2のNMOSトランジスタと、
ドレインが上記一対のNMOSトランジスタ双方のソースに接続され、ソースがグランドに接続されて、ゲートに出力差動信号の振幅を規定する第2の基準信号が入力される第3のNMOSトランジスタとを備えたことを特徴とする。
ソースが上記第2のデプレッション型NMOSトランジスタに接続されゲートがグランドに接続された第3のPMOSトランジスタと、
ドレインが抵抗を介して上記第3のPMOSトランジスタのドレインに接続されゲートが電源に接続された第4のNMOSトランジスタと、
ドレインが上記第4のNMOSトランジスタのソースに接続されソースがグランドに接続されてゲートに上記第2の基準信号が入力される第5のNMOSトランジスタと、
2つの入力端子のうちの一方の入力端子に出力差動信号の中心電圧を決めるための原基準信号の入力を受けるとともに、他方の入力端子が上記第3のPMOSトランジスタのドレインに接続され該第3のPMOSトランジスタのドレインの電位が上記原基準信号の電位と同一となるように上記第1の基準信号を生成する差動増幅器とからなるレプリカ回路をさらに備えたことが好ましい。
1a,1b 出力端子
10a,12,14,20a,22,24,32,42 PMOSトランジスタ
10b,13,15,16,34,35 NMOSトランジスタ
10c 定電流源
11,31 デプレッション型NMOSトランジスタ
17 終端抵抗
30,40 レプリカ回路
33 抵抗
36 差動増幅器
Claims (3)
- 入力差動信号を入力し所望の中心電圧および所望の振幅の出力差動信号を生成して出力する差動出力バッファであって、
ドレインが電源に接続されゲートに出力差動信号の中心電圧を規定する第1の基準信号が入力される第1のデプレッション型NMOSトランジスタと、
ソースが前記第1のデプレッション型NMOSトランジスタのソースに接続された第1のPMOSトランジスタと、
ゲートおよびドレインが前記第1のPMOSトランジスタのゲートおよびドレインにそれぞれ接続され、ゲートに、入力差動信号を構成する一方の信号の入力を受けるとともに、ドレインが一対の出力端子の一方に接続された第1のNMOSトランジスタと、
ソースが前記第1のデプレッション型NMOSトランジスタのソースに接続された第2のPMOSトランジスタと、
ゲートおよびドレインが前記第2のPMOSトランジスタのゲートおよびドレインにそれぞれ接続され、ゲートに、入力差動信号を構成する他方の信号の入力を受けるとともに、ドレインが前記一対の出力端子の他方に接続された第2のNMOSトランジスタと、
ドレインが前記一対のNMOSトランジスタ双方のソースに接続され、ソースがグランドに接続されて、ゲートに出力差動信号の振幅を規定する第2の基準信号が入力される第3のNMOSトランジスタとを備えたことを特徴とする差動出力バッファ。 - ドレインが電源に接続されゲートに前記第1の基準信号が入力される第2のデプレッション型NMOSトランジスタと、
ソースが前記第2のデプレッション型NMOSトランジスタに接続されゲートがグランドに接続された第3のPMOSトランジスタと、
ドレインが抵抗を介して前記第3のPMOSトランジスタのドレインに接続されゲートが電源に接続された第4のNMOSトランジスタと、
ドレインが前記第4のNMOSトランジスタのソースに接続されソースがグランドに接続されてゲートに前記第2の基準信号が入力される第5のNMOSトランジスタと、
2つの入力端子のうちの一方の入力端子に出力差動信号の中心電圧を決めるための原基準信号の入力を受けるとともに、他方の入力端子が前記第3のPMOSトランジスタのドレインに接続され該第3のPMOSトランジスタのドレインの電位が前記原基準信号の電位と同一となるように前記第1の基準信号を生成する差動増幅器とからなるレプリカ回路をさらに備えたことを特徴とする請求項1記載の差動出力バッファ。 - 前記第1のPMOSトランジスタのバックゲートが該第1のPMOSトランジスタのソースに接続されるとともに、前記第2のPMOSトランジスタのバックゲートが該第2のPMOSトランジスタのソースに接続され、前記第3のPMOSトランジスタのバックゲートが該第3のPMOSトランジスタのソースに接続されていることを特徴とする請求項1または2記載の差動出力バッファ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268714A JP5372464B2 (ja) | 2008-10-17 | 2008-10-17 | 差動出力バッファ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008268714A JP5372464B2 (ja) | 2008-10-17 | 2008-10-17 | 差動出力バッファ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010098590A JP2010098590A (ja) | 2010-04-30 |
JP2010098590A5 JP2010098590A5 (ja) | 2011-10-20 |
JP5372464B2 true JP5372464B2 (ja) | 2013-12-18 |
Family
ID=42259953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008268714A Expired - Fee Related JP5372464B2 (ja) | 2008-10-17 | 2008-10-17 | 差動出力バッファ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5372464B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9071243B2 (en) * | 2011-06-30 | 2015-06-30 | Silicon Image, Inc. | Single ended configurable multi-mode driver |
JP5771489B2 (ja) * | 2011-09-15 | 2015-09-02 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6140573B2 (ja) * | 2012-09-03 | 2017-05-31 | 株式会社メガチップス | 出力バッファ回路 |
JP6094747B2 (ja) * | 2013-03-26 | 2017-03-15 | セイコーエプソン株式会社 | 出力回路、半導体集積回路、振動デバイス、電子機器、および移動体 |
JP6399938B2 (ja) | 2015-01-22 | 2018-10-03 | 株式会社メガチップス | 差動出力バッファ |
JP7031369B2 (ja) * | 2018-02-28 | 2022-03-08 | セイコーエプソン株式会社 | 出力回路、発振器及び電子機器 |
CN109842416B (zh) * | 2018-12-31 | 2024-02-23 | 芯动微电子科技(珠海)有限公司 | 发送装置 |
CN111756366B (zh) * | 2020-06-22 | 2024-03-08 | 复旦大学 | 应用于高速adc前端的cmos输入信号缓冲器 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08265127A (ja) * | 1995-03-28 | 1996-10-11 | Mitsubishi Electric Corp | ゲート回路,及びディジタル集積回路 |
JP3644010B2 (ja) * | 1999-03-29 | 2005-04-27 | 富士通株式会社 | 光送信回路 |
JP2002151599A (ja) * | 2000-11-13 | 2002-05-24 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2002368600A (ja) * | 2001-06-08 | 2002-12-20 | Mitsubishi Electric Corp | プリエンファシス回路 |
JP2005123212A (ja) * | 2003-09-11 | 2005-05-12 | Ricoh Co Ltd | 内部電源電位供給回路 |
JP4578316B2 (ja) * | 2005-05-02 | 2010-11-10 | ザインエレクトロニクス株式会社 | 送信装置 |
JP4811192B2 (ja) * | 2006-08-24 | 2011-11-09 | ソニー株式会社 | 駆動回路 |
JP2008182418A (ja) * | 2007-01-24 | 2008-08-07 | Sharp Corp | 半導体集積回路 |
-
2008
- 2008-10-17 JP JP2008268714A patent/JP5372464B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010098590A (ja) | 2010-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5372464B2 (ja) | 差動出力バッファ | |
US7646220B2 (en) | Reduced voltage subLVDS receiver | |
US7880512B2 (en) | Output driver circuit | |
JP3967321B2 (ja) | 半導体集積回路 | |
JP3949636B2 (ja) | Lvdsドライバー回路 | |
US9183808B2 (en) | Level shift circuit with automatic timing control of charging transistors, and driver circuit having the same | |
US6611157B2 (en) | Differential signal output circuit | |
US20110199360A1 (en) | Differential amplifier architecture adapted to input level conversion | |
US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
KR100882971B1 (ko) | 엘 에스 아이 내부로부터의 데이터를 외부로 차동 출력하는 드라이버회로 | |
JP2011223430A (ja) | 半導体装置 | |
US20070188230A1 (en) | Differential signal receiver | |
JP4097149B2 (ja) | 差動駆動回路およびそれを内蔵する電子機器 | |
US8130034B2 (en) | Rail-to-rail amplifier | |
JP3415508B2 (ja) | ドライバ回路及びその出力安定化方法 | |
US20080136465A1 (en) | Semiconductor integrated circuit | |
JP2009038546A (ja) | 電流ドライバ | |
US20100321360A1 (en) | Differential signal receiving circuit and display apparatus | |
US20050068070A1 (en) | I/O buffer with wide range voltage translator | |
JP3948446B2 (ja) | 半導体装置 | |
US8446163B2 (en) | Test circuit and test method for testing differential input circuit | |
US6636109B2 (en) | Amplification circuit with constant output voltage range | |
JP4841343B2 (ja) | レシーバアンプ回路 | |
US7579911B2 (en) | Semiconductor circuit | |
JP2008135834A (ja) | オペアンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110831 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110831 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20130430 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130516 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130516 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130620 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130918 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5372464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |