JP2005123212A - 内部電源電位供給回路 - Google Patents

Abstract

【課題】半導体装置の内部回路に電源電位供給源から所定の電位を供給する際に、内部回路の端子間に所定の電圧を印加することができる電源電位供給回路を提供する。
【解決手段】半導体装置の一部を構成し、内部回路に所定の電源電位を供給する電源電位供給回路であって、内部回路のうちの所定の内部回路２３の第１端子２３ａに第１の電位を給電するとともに、第２端子２３ｂに第２の電位を給電する一対の配線３，４と、第１端子から内部回路２３に所定の電流を流入させ、第２端子２３ｂから該電流を流出させる１対の電流源２２，２４と、１対の電流源それぞれに所定の信号を与え、所定の内部回路２３を流れる電流を制御する電流制御手段２０とを備えた。
【選択図】図４

Description

本発明は、半導体装置の内部回路に所定の電源電位を供給する電源電位供給回路に関する。

従来、半導体装置には、その内部回路に外部電源から電力供給を受けるため、例えば電源用リード端子およびグランド用リード端子が設けられている。そして、内部回路の電極に金属膜等の配線を介して接続された電源用パッドおよびグランド用パッドと、それぞれのリード端子との間をボンディングワイヤなどで接続している。しかし、パッド、ボンディングワイヤ、およびリード端子には接触抵抗が存在する。また、電極などには寄生効果による寄生抵抗が存在するので、外部電源から供給された電圧は、それらの抵抗による電圧降下の影響を受け、半導体装置の内部回路が所定の電源電位を得られないことがある。そこで、外部電源からは半導体装置に必要な電圧よりも高めの電圧を供給する一方、半導体装置内部に電源電位供給回路を設けて、供給された電圧を所望の電圧に調整する方法が用いられる場合がある。

図１は、半導体装置に設けられた、内部回路に所定の電源電位を供給する電源電位供給回路を示す図である。

図１に示すように、電源電位供給回路は、電源電位供給源１１が設置される電源供給部１と、電源の供給を受ける側に設置される被供給部２とからなる。電源供給部１は、電源電位供給源１１と、アース１２とを有する。被供給部２は、電源電位供給源１１から基準電位を供給する配線５と、比較回路２１と、外部電源ＶＤＤにソースが接続され、負荷（内部回路）２３にドレインが接続された、例えばデプレッション型のＰチャンネルＭＯＳトランジスタ１８とを有する。負荷２３の第１端子Ｖｒ２３ａは、ＰチャンネルＭＯＳトランジスタ１８のドレインに接続され、負荷２３の第２端子２３ｂは、アース２７に接地されている。

電源電位供給回路内の電源電位供給源１１から基準電位を供給する配線５は、比較回路２１の負側端子２１ａに接続され、電源電位供給源１１から供給される基準電位の電圧が入力され、比較回路の正側端子２１ｂは、負荷の第１端子２３ａに接続され、負荷２３に印加される電圧が入力される。比較回路２１の出力は、ＰチャンネルＭＯＳトランジスタ１８のゲートに入力され、ゲート２２ｇの入力電圧が変化すると負荷２３を流れる電流が変化するように構成されている。

この構成において、第１端子２３ａの電位が電源電位供給源１１の電位よりも低い場合には、比較回路２１の出力電圧が低下し、ＰチャンネルＭＯＳトランジスタ１８のゲート電圧が上昇するので、ＰチャンネルＭＯＳトランジスタ１８は強いＯＮ状態となり、負荷に流れる電流は増大し、第１端子２３ａの電位が上昇し電源電位供給源１１の電位とバランスする。

逆に、第１端子２３ａの電位が内部電源電位供給源１１の電位よりも高い場合には、比較回路２１の出力電圧が高くなり、ＰチャンネルＭＯＳトランジスタ１８のゲート電位が低下するので、ＰチャンネルＭＯＳトランジスタ１８は弱いＯＮ状態となり、負荷２３に流れる電流は減少し、第１端子２３ａの電位が低下し内部電源電位供給源１１の電位とバランスする。

このように、負荷電流が変動しても負荷の第１端子２３ａの電位は、負帰還ループの働きにより内部電源電位供給源１１の基準電位を保持する。

しかし、実際の半導体装置においては、電源電位供給源と内部回路とは、一定の距離をおいて配置されるのが一般的である。そこで、電源電位供給源のグランド電位ＧＮＤ１は、内部回路のグランド電位ＧＮＤ２と等しくならず、双方の間に電位差（ＧＮＤ２−ＧＮＤ１）が生じる。そこで、負帰還ループの働きにより電源電位供給源の電位と内部回路の第１端子の電位とを等しくしても、内部回路に印加される電圧を所定の電圧に保持することができないという問題がある。

これに対して、グランド配線を設け、グランド電位を等しくする方法が広く知られている。

図２は、共通のグランド配線が設けられた電源電位供給回路を示す図である。

図２に示す電源電位供給回路は、アース１２に接続されたグランド配線６が負荷２３の第２端子２３ｂに接続されている。

これにより、グランド電位の電位差（ＧＮＤ２−ＧＮＤ１）を小さくして、負荷（内部回路）の第１端子２３ａの電位を電源電位供給源１１の電位に近づけることができる。

しかしながら、この方法による場合には、負荷電流が大きいとき、あるいは電源電位供給源１１と内部回路２３との距離がある程度離れているときは、グランド配線６の配線抵抗による影響が無視できない。

一般に、導体の抵抗値；Ｒ、導体の導電率；σ、導体の長さ；Ｌ、導体の断面積；Ｓ
としたときに、Ｒ＝Ｌ／（σ×Ｓ）という関係があるので、厚さ；０．３４μｍ、幅；０．２μｍの銅線により配線する場合には、配線抵抗は、１．０μｍ当たり０．２７１Ωとなる。

したがって、例えば長さが１ｍｍの配線に１ｍＡの電流が流れれば、電圧降下は２７１ｍＶになる。これは、低電圧動作回路の電源電圧１．２Ｖの２２．６％に相当し、負荷の第１端子の電位と電源電位供給源の基準電位とは乖離してしまう。

そこで、半導体装置にグランド電位をセンスするハイ・インピーダンスのグランド電位センス配線および電源電位をセンスするハイ・インピーダンスの電源電位センス配線と、グランド電位制御回路および電源電位制御回路とを設け、接触抵抗や寄生効果による抵抗などによる電位降下を補償しているものがある（特許文献１参照）。
特開平１０−５６０７１号公報

しかしながら、特許文献１に開示された方法では、半導体装置にグランド電位センス用リード端子や電源電位センス用リード端子を新たに設ける必要がある上、グランド電位をセンスする配線や電源電位をセンスする配線も必要となるなど、半導体装置のサイズに影響を及ぼす。さらに、電位制御回路を新たに設ける必要がありことから、コストの増大化を招く。

本発明は上記事情に鑑み、半導体装置の内部回路に電源電位供給源から所定の電位を供給する際に、グランド電位が相違することによる影響やグランド配線の電圧降下による影響を受けることなく、内部回路の端子間に所定の電圧を印加することができる電源電位供給回路を提供することを目的にする。

上記の目的を達成する本発明の電源電位供給回路は、半導体装置の一部を構成し、内部回路に所定の電源電位を供給する電源電位供給回路であって、
上記内部回路のうちの所定の内部回路の第１端子に第１の電位を給電するとともに、第２端子に第２の電位を給電する一対の配線と、
上記第１端子から上記所定の内部回路に所定の電流を流入させ、上記第２端子から該電流を流出させる１対の電流源と、
上記１対の電流源それぞれに所定の信号を与え、上記所定の内部回路を流れる電流を制御する電流制御手段と、を備えたことを特徴とする
このように、一対の配線によって電源電位の供給を受ける内部回路に一対の電流源を接続し、電流制御手段によって負帰還がかかるように制御しながら内部回路の電流を調整するので、グランド電位や寄生抵抗などによる影響を受けることなく、内部回路に所定の電圧を印加することができる。

本発明の電源電位供給回路によれば、グランド電位に影響されることなく、簡単な回路により内部回路の印加電圧を一定に保持するとともに、少なくとも一方の配線に流れる電流がゼロになるので配線幅を細くして、半導体装置のサイズ、あるいはチップのサイズを縮小することができる。

以下に、本発明の電源電位供給回路の実施形態について説明する。
（第１の実施形態）
図３は、本発明の電源電位供給回路の第１の実施形態を示す概略回路図である。

図３に示すように半導体装置には、内部回路（以下、「負荷」と称する。）２３と、負荷の第１端子２３ａおよび負荷の第２端子２３ｂそれぞれに所定の電位を供給する電源電位供給回路とを有する。電源電位供給回路は、電源電位供給源１１が設置される電源供給部１と、電源の供給を受ける側に設置される被供給部２とからなる。電源供給部１は、電源電位供給源１１と、アース１２とを有する。被供給部２は、電源電位供給源１１から負荷２３に第１の電位（第１基準電位）を供給する第１基準配線３、および第２の電位（ここではグランド電位）を供給する第２基準配線（ここではグランド配線）４と、外部電源ＶＤＤおよび負荷の第１端子２３ａに接続され、負荷２３に電流を流入させる第１電流源２２、および負荷の第２端子２３ｂおよびアース２７に接続され、負荷２３から電流を流出させる第２電流源２４からなる１対の電流源と、オペアンプを用いた比較回路２１および比較回路２１の出力電圧を一対の電流源２２，２４それぞれに入力させて、一対の電流源２２，２４それぞれの電流を制御する電流制御手段２０と、を備えている。なお、電源電位供給源１１と第２基準配線４との接続点は、接地されている。

電流制御手段２０の比較回路２１には、負側端子２１ａに第１基準配線３の第１基準電位Ｖｒｅｆが入力され、正側端子２１ｂに負荷の第１端子２３ａの電位Ｖｒが入力される。そして、比較回路２１の出力電圧は、第１の電流源２２および第２の電流源２４からなる１対の電流源にそれぞれ入力される。

ここで、本実施形態の電流制御手段２０は、比較回路の正側端子２１ｂの電位が負側端子２１ａの電位よりも高いと、一対の電流源２２，２４に流れる電流が減少するように構成されており、それによって負荷の第１端子２３ａの電位は低下し、負側端子２１ａの電位とバランスする。逆に、正側端子２１ｂの電位が負側端子２１ａの電位よりも低いと、一対の電流源２２，２４に流れる電流が増加するように構成されており、それによって負荷の第１端子２３ａの電位は上昇し、負側端子２１ａの電位とバランスする。

したがって、１対の電流源２２，２４を流れる電流は、比較回路２１の出力電圧によって制御され、比較回路２１の出力電圧が変化すると、一対の電流源２２，２４に流れる電流がそれぞれ変化する。この電流変化は、負荷の第１端子２３ａの電位変化をもたらすので、変化後の電位が比較回路の正側端子２１ｂに入力され、比較回路の負側端子２１ａの電位と正側端子２１ｂの電位とがバランスするように負帰還ループが形成される。

また、一対の電流源２２，２４を構成する第１の電流源２２から負荷２３に流入する電流と、第２の電流源２４から流出する電流とはともに電流制御手段２０を構成する比較回路２１の出力電圧によって同時に制御されており、第１の電流源２２を流れる電流と第２の電流源２４を流れる電流とはほぼ等しくなるように調整され、第２基準配線（グランド配線）４とアース１２との接続点の電位と負荷の第２端子２３ｂの電位とはほぼ等しいので、第２基準配線（グランド配線）４を流れる電流はゼロとなり、第２基準配線（グランド配線）４の電位はほぼ均一となる。

したがって、比較回路の負側端子２１ａの電位と正側端子２１ｂの電位とをバランスさせれば、負荷２３に印加される電圧と電源電位供給源１１から供給される電圧とを等しくすることができる。

このように、負帰還ループにより、電源電位供給源１１から電源を供給する第１基準配線３の電位と負荷の第１端子２３ａの電位とを等しくし、電流制御手段２０により負荷の第２端子２３ｂの電位と電源電位供給源１１のグランド電位とを等しくすることにより、グランド電位分布の如何にかかわらず負荷２３に所望の電圧を印加することができる。また、第２基準配線（グランド配線）４を流れる電流がほぼゼロになることから配線幅を細くできるので、チップサイズの縮小を図ることができる。
（第２の実施形態）
第２の実施形態は、第１の実施形態と比べると、電源電位供給源のグランド端子が接地されていない点は相違するが、それ以外の点は共通する。したがって、同一の構成要素には同一の符号を付し、相違点について説明する。

図４は、本発明の電源電位供給回路の第２の実施形態を一例として示す概略回路図である。

図４に示すように半導体装置には、負荷２３と、負荷の第１端子２３ａおよび第２端子２３ｂそれぞれに所定の電位を供給する電源電位供給回路とを有する。電源電位供給回路には、電源電位供給源１１と、電源電位供給源１１から負荷２３に第１基準電位を供給する第１基準配線３、および第２基準電位を供給する第２基準配線４と、外部電源ＶＤＤおよび負荷の第１端子２３ａに接続され、負荷２３に電流を流入させる第１電流源２２、および負荷の第２端子２３ｂおよびアース２７に接続され、負荷２３から電流を流出させる第２電流源２４からなる１対の電流源と、オペアンプを用いた比較回路２１および比較回路２１の出力電圧を一対の電流源２２，２４それぞれに入力させて、一対の電流源２２，２４それぞれの電流を制御する電流制御手段２０と、を備えている。

本実施形態においても、１対の電流源２２，２４を流れる電流は、比較回路２１の出力電圧によって制御され、比較回路２１の出力電圧が変化すると、一対の電流源２２，２４に流れる電流がそれぞれ変化する。この電流変化は、負荷の第１端子２３ａの電位変化をもたらすので、変化後の電位が比較回路の正側端子２１ｂに入力され、比較回路の負側端子２１ａの電位と正側端子２１ｂの電位とがバランスするように負帰還ループが形成される。

また、一対の電流源を構成する第１の電流源２２から負荷に流入する電流と、第２の電流源２４から流出する電流とはともに電流制御手段２０を構成する比較回路２１の出力電圧によって同時に制御されており、第１の電流源２２を流れる電流と第２の電流源２４を流れる電流とはほぼ等しいので、第２基準配線４を流れる電流はゼロとなり、第２基準配線４上の電位は均一となる。

このように、負帰還ループにより、電源電位供給源１１から電源を供給する第１基準配線３の電位と負荷の第１端子２３ａの電位とを等しくし、電流制御手段２０により負荷の第２端子２３ｂの電位と電源電位供給源１１の第２の基準配線４の電位とを等しくすることにより、電源電位供給源１１から供給される第１基準電位と第２基準電位との差分の電圧を負荷２３に印加することができる。

また、第２基準配線４が接地されておらず、一対の電流源２２，２４に流れる電流を１方向にすることができる上、グランド電位による影響がないので、簡単な回路構成で負荷に所望の電位を精度よく印加することができる。

図５は、本発明の電源電位供給回路の第２の実施形態を他の例として示す概略回路図である。

図５に示す他の例の電源供給回路は、図４に一例として示した電源供給回路に比べて、電源電圧供給源１１から第２基準電位が供給される第２基準配線４と、第１基準電位が供給される第１基準配線３およびその第１基準配線３に接続された電流制御手段５０とをレバースして電源電圧供給源１１に接続する点が相違する。したがって、内部回路（以下。「負荷」と称する。）５３には、第２基準電位と第１基準電位との差分の電圧が印加される。

また、本例の電流制御手段５０は、図４で説明した電流制御手段２０とは逆の作用をするように構成されており、比較回路の正側端子５１ｂの電位が負側端子５１ａの電位よりも高いと、一対の電流源５２，５４に流れる電流が増加し、それによって負荷の第２端子５３ｂの電位は低下し、負側端子５１ａの電位とバランスする。逆に、正側端子５１ｂの電位が負側端子５１ａの電位よりも低いと、一対の電流源５２，５４に流れる電流が減少し、それによって負荷の第２端子５３ｂの電位は上昇し、負側端子５１ａの電位とバランスする。

したがって、１対の電流源５２，５４を流れる電流は、比較回路５１の出力電圧によって制御され、比較回路５１の出力電圧が変化すると、一対の電流源５２，５４に流れる電流がそれぞれ変化する。この電流変化は、負荷の第１端子５３ａの電位変化をもたらすので、変化後の電位が比較回路の正側端子５１ｂに入力され、比較回路の負側端子５１ａの電位と正側端子５１ｂの電位とがバランスするように負帰還ループが形成される。

また、一対の電流源を構成する第１の電流源５３から負荷に流入する電流と、第２の電流源５２から流出する電流はともに電流制御手段５０を構成する比較回路５１の出力電圧によって同時に制御されており、第１の電流源５４を流れる電流と第２の電流源５２を流れる電流とがほぼ等しいので、第２基準配線４を流れる電流はゼロとなり、第２基準配線４上の電位は均一となる。

このように、負帰還ループにより、電源電位供給源１１から電源を供給する第１基準配線３の電位と負荷の第２端子５３ｂの電位とが等しくなり、しかも電流制御手段５０により負荷の第１端子５３ａの電位と電源電位供給源１１の第１基準電位とが等しくなることにより、電源電位供給源１１から供給される電圧（第２基準電位と第１基準電位との差分の電圧）が負荷に印加される。

図６は、本発明の電源電位供給回路の第２の実施形態を別の他の例として示す概略回路図である。

図６に示す他の例の電源供給回路は、図５に他の例として示した電源供給回路に比べて、第２基準配線４に外部電源（ＶＤＤ１）１５を接続している点が相違し、それ以外の点は共通する。

本例においても、図５で説明したのと同様に、一対の電流源を構成する第１の電流源５４から負荷に流入する電流と、第２の電流源５２から流出する電流とはともに電流制御手段５０を構成する比較回路５１の出力電圧によって同時に制御されており、第１の電流源５４を流れる電流と第２の電流源５２を流れる電流とはほぼ等しいので、第２基準配線４を流れる電流をゼロにすることができる。したがって、電源電位供給源１１から電源を供給する第１の基準配線３の電位と負荷の第２端子５３ｂの電位とを等しくし、電流制御手段５０により負荷の第１端子５３ａの電位と外部電源１５の電位とを等しくすることにより、外部電源１５の電位と第１基準配線３の電位との差分の電圧を負荷に印加することができる。

図７および図８は、本実施形態の電源電位供給回路の一対の電流源の具体例を示す概略回路図であり、図７は、図４に一例として示した電源電位供給回路の一対の電流源の具体例であり、図８は、図５に他の例として示した電源電位供給回路の一対の電流源の具体例である。

図７に示すように、一対の電流源のうち、第１の電流源は、デプレッション型のＰチャンネルＭＯＳトランジスタ２５により形成され、第２の電流源は、デプレッション型のＮチャンネルＭＯＳトランジスタ２６により形成されている。ＰチャンネルＭＯＳトランジスタ２５のドレインには外部電源（ＶＤＤ）３０が接続され、ソースには、負荷の第１端子２３ａが接続されている。また、ＮチャンネルＭＯＳトランジスタ２６のドレインには、負荷の第２端子２３ｂが接続され、ソースは、アース２７に接地されている。オペアンプからなる比較回路２１の出力電圧は、ＰチャンネルＭＯＳトランジスタ２５のゲートに印加され、さらに電圧変換回路２７により異極性の所定電圧に変換され、ＮチャンネルＭＯＳトランジスタ２６のゲートに印加される。

このような構成により、ＰチャンネルＭＯＳトランジスタ２５のソースとドレイン間を流れる電流とＮチャンネルＭＯＳトランジスタ２６のソースとドレイン間を流れる電流とを等しくして、第２基準配線４に流れる電流をゼロにすることができる。そして、ＰチャンネルＭＯＳトランジスタ２５およびＮチャンネルＭＯＳトランジスタ２６それぞれを流れる電流を、それぞれのゲートに印加される電圧、すなわち比較回路２１の出力電圧を変化させることにより制御することができる。

ただし、それぞれのトランジスタは、少なくとも電流が流れる状態になければならないので、比較回路の出力電位は、外部電源３０の電圧とＰチャンネルＭＯＳトランジスタの２５反転電圧との差分電圧より低く、また第２基準電位４は、ＮチャンネルＭＯＳトランジスタ２６の反転電圧より高くなければならない。

図８に示すように、一対の電流源のうち、第１の電流源は、デプレッション型のＰチャンネルＭＯＳトランジスタ５６により形成され、第２の電流源は、デプレッション型のＮチャンネルＭＯＳトランジスタ５５により形成されている。ＰチャンネルＭＯＳトランジスタ５６のドレインには外部電源３０が接続され、ソースには、負荷の第１端子５３ａが接続されている。また、ＮチャンネルＭＯＳトランジスタ５５のドレインには、負荷の第２端子５３ｂが接続され、ソースは、アース２７に接地されている。オペアンプからなる比較回路５１の出力電圧は、ＮチャンネルＭＯＳトランジスタ５５のゲートに印加され、さらに電圧変換回路５７により異極性の所定電圧に変換され、ＰチャンネルＭＯＳトランジスタ５６のゲートに印加される。

このような構成をとることにより、ＰチャンネルＭＯＳトランジスタ５６のソースとドレイン間を流れる電流とＮチャンネルＭＯＳトランジスタ５５のソースとドレイン間を流れる電流とを等しくして、第２基準配線４に流れる電流をゼロにすることができる。そして、ＰチャンネルＭＯＳトランジスタ５６およびＮチャンネルＭＯＳトランジスタ５５それぞれを流れる電流を、ゲートに印加される電圧、すなわち比較回路５１の出力電圧を変化させることにより制御することができる。

ただし、それぞれのトランジスタは、少なくとも電流が流れる状態になければならないので、比較回路５１の出力電位は、負荷の第２端子５３ｂの電位とＮチャンネルＭＯＳトランジスタ５５の反転電位との差分電圧より低く、また外部電源３０の電位と第２基準配線４の電位との差分の電圧は、ＰチャンネルＭＯＳトランジスタの反転電圧より高くなければならない。

図９および図１０は、本実施形態の電源電位供給回路の一対の電流源の他の具体例を示す概略回路図であり、図９は、図４に一例として示した電源電位供給回路の一対の電流源の他の具体例であり、図１０は、図５に他の例として示した電源電位供給回路の一対の電流源の他の具体例である。

図９に示すように、一対の電流源のうち、第１の電流源は、デプレッション型のＰチャンネルＭＯＳトランジスタ２５により形成され、第２の電流源は、デプレッション型のＮチャンネルＭＯＳトランジスタ２６により形成されている。ＰチャンネルＭＯＳトランジスタ２５のドレインには外部電源（ＶＤＤ）３０が接続され、ソースには、負荷の第１端子２３ａが接続されている。また、ＮチャンネルＭＯＳトランジスタ２６のドレインには、負荷の第２端子２３ｂが接続され、ソースは、アース２７に接地されている。

また、本具体例において、ＰチャンネルＭＯＳトランジスタ２５と同じチャンネルを有する、ソースが外部電源に接続された第１ＭＯＳトランジスタ（ＰチャンネルＭＯＳトランジスタ）２８、およびＮチャンネルＭＯＳトランジスタ２６と同じチャンネルを有し、ソースが第１ＭＯＳトランジスタ２８のドレインに接続された第２ＭＯＳトランジスタ（ＮチャンネルＭＯＳトランジスタ）２９とを備えている。そして、ＮチャンネルＭＯＳトランジスタ２６と第２ＭＯＳトランジスタ２９とはカレントミラーを形成している。また、オペアンプからなる比較回路２１の出力電圧は、ＰチャンネルＭＯＳトランジスタ２５のゲートに印加され、さらに第１ＭＯＳトランジスタ２８のゲートに印加されるように構成されている。

したがって、この比較回路の出力電圧を調整することにより、ＰチャンネルＭＯＳトランジスタ２５のソースとドレイン間に流れる電流と同量の電流を外部電源３１から第１ＭＯＳトランジスタ２８のソースとドレイン間に流れるようにすることにより、ＮチャンネルＭＯＳトランジスタ２６のソースとドレイン間に流れる電流とＰチャンネルＭＯＳトランジスタ２５のソースとドレイン間に流れる電流とを等しくすることができる。

このような構成をとることによっても、第２基準配線４に流れる電流をゼロにすることができるので、電源電位供給源１１から供給される電圧と負荷に印加される電圧とを等しくすることができる。

図１０に示す一対の電流源は、図９に示した一対の電流源とほぼ同じ構成を有するが、電源電圧供給源１１から第２基準電位が供給される第２基準配線４と、第１基準電位が供給される第１基準配線３およびその第１基準配線３に接続された比較回路５１とがレバースされて電源電圧供給源１１に接続されている点が相違する。したがって、負荷５３には、第２基準電位と第１基準電位との差分の電圧が印加される。

また、本例の、比較回路５１の正側端子５１ｂの電位が負側端子５１ａの電位よりも高いと、一対の電流源５５，５６に流れる電流が増加し、逆に、正側端子５１ｂの電位が負側端子５１ａの電位よりも低いと、一対の電流源５５，５６に流れる電流が減少し、それによって負荷の第２端子５３ｂの電位と負側端子５１ａの電位とがバランスする。

したがって、１対の電流源５５，５６を流れる電流は、比較回路５１の出力電圧によって制御され、比較回路５１の出力電圧が変化すると、一対の電流源５５，５６に流れる電流がそれぞれ変化する。この電流変化は、負荷の第１端子５３ａの電位変化をもたらすので、変化後の電位が比較回路の正側端子５１ｂに入力され、比較回路の負側端子５１ａの電位と正側端子５１ｂの電位とがバランスするように負帰還ループが形成される。さらに、カレントミラー回路５６，５９により一対の電流源５５，５６を流れる電流はそれぞれ等しいので、第２基準配線４には電流が流れない。

このような構成をとることによっても、第２基準配線４に流れる電流をゼロにすることができるので、電源電位供給源１１から供給される電圧と負荷５３に印加される電圧とを等しくすることができる。
（第３の実施形態）
第３の実施形態は、第２の実施形態に比べて、電源電位供給源から精度の高い電圧を供給される内部回路とは別に、比較的大きな電流を要する別の内部回路を備えており、その別の内部回路の電流源を電流制御手段で制御することにより、電源電位供給源から供給される電圧とほぼ等しい電圧を外部電源から供給する点が相違する。

図１１は、本発明の電源電位供給回路の第３の実施形態の一例を示す概略回路図である。

第３の実施形態の電源電位供給回路は、図４に示した第２の実施形態の電源電位供給回路に比べて、外部電源から半導体装置に備える別の内部回路（負荷）に、電流制御手段により制御された電流を供給する点は相違するがそれ以外の点は共通する。したがって、同一の構成要素には同一の符号を付し、相違点について説明する。

図１１に示すように、半導体装置は、内部回路（以下、「第１負荷」と称する。）４３と、比較的大容量の電流を必要とする別の内部回路（以下、「第２負荷」と称する。）６１と、第１負荷の第１端子４３ａおよび第２端子４３ｂそれぞれに所定の電位を供給する電源電位供給回路とを有する。

第２負荷６１は、第１負荷４３と同等の、もしくは相似の別の内部回路であり、第３の電流源６０を介して外部電源３２から電流が流入され、その電流はアース６３に流出させるように構成されている。

電源電位供給回路には、電源電位供給源１１と、電源電位供給源１１から第１負荷４３に第１基準電位を供給する第１基準配線３、および第２基準電位を供給する第２基準配線４と、外部電源３０および第１負荷の第１端子４３ａに接続され、第１負荷４３に電流を流入させる第１の電流源２２、および第１負荷の第２端子４３ｂおよびアース２７に接続され、第１負荷４３から電流を流出させる第２の電流源２４からなる１対の電流源と、オペアンプを用いた比較回路２１および比較回路２１の出力電圧を一対の電流源２２，２４それぞれに入力させて、一対の電流源２２，２４それぞれの電流を制御する電流制御手段２０とを備えている。

本実施形態の電流制御手段２０は、比較回路２１の出力電圧を、第１の電流源２２、第２の電流源２４、および第３の電流源６０に入力し、それぞれの電流源２２，２４，６０を流れる電流を制御している。

第２の実施形態において説明したように、負帰還ループにより、電源電位供給源１１から電源を供給する第１の基準配線３の電位と第１負荷の第１端子４３ａの電位とを等しくし、電流制御手段２０による電流制御により第１負荷の第２端子４３ｂの電位と電源電位供給源１１の第２基準配線４の電位とが等しくなり、電源電位供給源１１から第１基準電位と第２基準電位との差分の電圧が第１負荷４３に印加されている安定した状態においては、第１の電流源２２に流れる電流と第２の電流源２４に流れる電流とは等しい。したがって、いま、第２負荷６１が第１負荷４３と同等であるときに、比較回路２１の出力電圧に基づいて第３の電流源６０に流れる電流が第１の電流源２２に流れる電流と等しくなるように調整しておけば、第３の直流源６０との接続点における第２負荷６１の電位を、第１負荷の第１端子４３ａの電位と等しくすることができる。また、第２負荷６１の大きさを第１負荷４３のｎ倍にすれば、第３の電流源６０との接続点における第２負荷６１の電位を、第１負荷の第１端子４３ａの電位のｎ倍にすることができる。

このような構成により、第１負荷４３の電圧を正確に保持し、さらに比較的大きな電流を要する第２負荷６１についても、概ね所定の電圧を維持しつつ所定の電流を確保することができる。

図１２は、本発明の電源電位供給回路の第３の実施形態の他の例を示す概略回路図である。

図１２に示す第３の実施形態の他の例の電源電位供給回路は、図１１に示した電源電位供給回路と比べて、電源電圧供給源１１から第２基準電位が供給される第２基準配線４と、第１基準電位が供給される第１基準配線３およびその第１基準配線３に接続された電流制御手段５０とがレバースされて電源電圧供給源１１に接続されている点が相違する。しかし、第２負荷６１が設けられている点を除けば、図５で説明したものと同じであり、さらに第２負荷６１を流れる電流を電流制御手段５０により制御する点は図１１で説明したのと同じであることから重複する説明を省略する。

図１３および図１４は、第３の実施形態の電源電位供給回路の一対の電流源の具体例を示す概略回路図であり、図１３は、図１１に一例として示した電源電位供給回路の一対の電流源の具体例であり、図１４は、図１２に他の例として示した電源電位供給回路の一対の電流源の具体例である。

図１３に示すように、半導体装置は、第１負荷４３と、比較的大容量の電流を必要とする第２負荷６１と、第１負荷の第１端子４３ａおよび第２端子４３ｂそれぞれに所定の電位を供給する電源電位供給回路とを有する。

第２負荷６１は、第１負荷４３と同等の、もしくは相似の別の内部回路であり、デプレッション型のＰチャンネルＭＯＳトランジスタ６５を介して外部電源３２から電流が流入され、その電流はアース６３に流出させるように構成されている。

本例の電源電位供給回路には、電源電位供給源１１と、電源電位供給源１１から第１負荷４３に第１基準電位を供給する第１基準配線３、および第２基準電位を供給する第２基準配線４と、外部電源３０および第１負荷の第１端子４３ａに接続され、第１負荷４３に電流を流入させるデプレッション型のＰチャンネルＭＯＳトランジスタ２５、および第１負荷の第２端子４３ｂおよびアース２７に接続され、第１負荷４３から電流を流出させるデプレッション型のＮチャンネルＭＯＳトランジスタ２６からなる１対の電流源と、オペアンプを用いた比較回路２１とを備えている。

１対の電流源を形成する、ＰチャンネルＭＯＳトランジスタ２５のドレインには外部電源３０が接続され、ソースには、負荷の第１端子４３ａが接続されている。また、ＮチャンネルＭＯＳトランジスタ２６のドレインには、負荷の第２端子４３ｂが接続され、ソースは、接地されている。比較回路２１の出力電圧は、ＰチャンネルＭＯＳトランジスタ２５のゲートに印加され、さらに電圧変換回路２７により異極性の所定電圧に変換され、ＮチャンネルＭＯＳトランジスタ２６のゲートに印加される。

本実施形態の比較回路２１の出力電圧は、さらに第２負荷６１に電流を流入させるＰチャンネルＭＯＳトランジスタ６５のゲートにも入力され、第２負荷６１に流れる電流を制御している。

このような構成をとることにより、一対の電流源を形成するＰチャンネルＭＯＳトランジスタ２５のソースとドレイン間を流れる電流とＮチャンネルＭＯＳトランジスタ２６のソースとドレイン間を流れる電流とを等しくして、第２基準配線４に流れる電流をゼロにすることができる。そして、ＰチャンネルＭＯＳトランジスタ２５およびＮチャンネルＭＯＳトランジスタ２６それぞれを流れる電流を、ゲートに印加される電圧、すなわち比較回路２１の出力電圧により制御することができる。そして、電源電位供給源１１から第１基準電位と第２基準電位との差分の電圧が第１負荷４３に印加されている安定した状態においては、一対の電流源２６、２６それぞれに流れる電流は等しい。したがって、いま、第２負荷６１が第１負荷４３と同等であるときに、比較回路２１の出力電圧に基づいて第２負荷６１の電流を調整するＰチャンネルＭＯＳトランジスタ６５に流れる電流が第１負荷４３に流れる電流と等しくなるように調整することができる。

図１４に示すように、半導体装置は、第１負荷４３と、比較的大容量の電流を必要とする第２負荷６１と、第１負荷の第１端子４３ａおよび第２端子４３ｂそれぞれに所定の電位を供給する電源電位供給回路とを有する。

第２負荷６１は、第１負荷４３と同等の、もしくは相似の別の内部回路であり、デプレッション型のＮチャンネルＭＯＳトランジスタ６２を介して外部電源３２から電流が流入され、その電流をアース６３に流出させるように構成されている。

本例は、図１３に示した具体例と比べて、電源電圧供給源１１から第２基準電位が供給される第２基準配線４と、第１基準電位が供給される第１基準配線３およびその第１基準配線３に接続された比較回路５１とがレバースされて電源電圧供給源１１に接続されている点が相違する。しかし、第２負荷６１の電流はＮチャンネルＭＯＳトランジスタ６２により調整され、比較回路５１の出力電圧がＮチャンネルＭＯＳトランジスタ６２のゲートに入力される点を除けば、図１３で説明したものと同じであることから重複する説明を省略する。
図１５および図１６は、第３の実施形態の電源電位供給回路の一対の電流源の他の具体例を示す概略回路図であり、図１５は、図１１に一例として示した電源電位供給回路の一対の電流源の他の具体例であり、図１６は、図１２に他の例として示した電源電位供給回路の一対の電流源の他の具体例である。

図１５に示すように、半導体装置は、第１負荷４３と、比較的大容量の電流を必要とする第２負荷３１と、第１負荷の第１端子４３ａおよび第２端子４３ｂそれぞれに所定の電位を供給する電源電位供給回路とを有する。

第２負荷３１は、第１負荷４３と同等の、もしくは相似の別の内部回路であり、デプレッション型のＰチャンネルＭＯＳトランジスタ３３を介して外部電源３２から電流が流入され、その電流はアース６３に流出させるように構成されている。

本例の電源電位供給回路の一対の電流源のうち、第１の電流源は、デプレッション型のＰチャンネルＭＯＳトランジスタ２５により形成され、第２の電流源は、デプレッション型のＮチャンネルＭＯＳトランジスタ２６により形成されている。ＰチャンネルＭＯＳトランジスタ２５のドレインには外部電源３０が接続され、ソースには、第１負荷の第１端子４３ａが接続されている。また、ＮチャンネルＭＯＳトランジスタ２６のドレインには、第１負荷の第２端子４３ｂが接続され、ソースは、接地されている。

また、本例において、一対の電流源を形成するＰチャンネルＭＯＳトランジスタ２５と同じチャンネルを有する、ソースが外部電源３１に接続された第１ＭＯＳトランジスタ（ＰチャンネルＭＯＳトランジスタ）２８、およびＮチャンネルＭＯＳトランジスタ２６と同じチャンネルを有し、第１ＭＯＳトランジスタのドレインにソースが接続された第２ＭＯＳトランジスタ（ＮチャンネルＭＯＳトランジスタ）２９とを備えている。

そして、ＮチャンネルＭＯＳトランジスタ２６と第２ＭＯＳトランジスタ２９とはカレントミラーを形成している。また、オペアンプからなる比較回路２１の出力電圧は、ＰチャンネルＭＯＳトランジスタ２５のゲートに印加され、さらに第１ＭＯＳトランジスタ２８のゲートに印加されるように構成されている。

したがって、この比較回路の出力電圧を調整することにより、ＰチャンネルＭＯＳトランジスタ２５のソースとドレイン間に流れる電流と同量の電流を外部電源３１から第１ＭＯＳトランジスタ２８のソースとドレイン間に流し、ＮチャンネルＭＯＳトランジスタ２６のソースとドレイン間に流れる電流とＰチャンネルＭＯＳトランジスタ２５のソースとドレイン間に流れる電流とが等しくなるようにすることにより、第２基準配線４に流れる電流をゼロにすることができる。したがって、電源電位供給源１１から供給される電圧と第１負荷４３に印加される電圧とを等しくすることができる。

また、第２負荷３１が第１負荷４３と同等であるときに、比較回路２１の調整された出力電圧によりＰチャンネルＭＯＳトランジスタ３３に流れる電流を制御することにより、第２負荷３１に流れる電流を第１負荷４３に流れる電流と等しくなるように調整することができるので、第２負荷３１の電位を第１基準配線３の電位に等しくすることができる。また、第２負荷３１の大きさを第１負荷４３のｎ倍にすれば、第２負荷３１の電位を、第１負荷の第１端子４３ａの電位のｎ倍にすることができる。

このような構成により、一方の内部回路の電圧を正確に保持し、さらに比較的大きな電流を要する別の内部回路についても、概ね所定の電圧を維持しつつ所定の電流を確保することができる。

図１６に示すように、半導体装置は、第１負荷４３と、比較的大容量の電流を必要とする第２負荷６１と、第１負荷の第１端子４３ａおよび第２端子４３ｂそれぞれに所定の電位を供給する電源電位供給回路とを有する。

第２負荷６１は、第１負荷４３と同等の、もしくは相似の別の内部回路であり、デプレッション型のＮチャンネルＭＯＳトランジスタ６２を介して外部電源３２から電流が流入され、その電流をアース６３に流出させるように構成されている。

本例は、図１５に示した具体例と比べて、電源電圧供給源１１から第２基準電位が供給される第２基準配線４と、第１基準電位が供給される第１基準配線３およびその第１基準配線３に接続された比較回路５１とがレバースされて電源電圧供給源１１に接続されている点が相違する。しかし、第２負荷６１の電流はＮチャンネルＭＯＳトランジスタ６２により調整され、比較回路５１の出力電圧がＮチャンネルＭＯＳトランジスタ６２のゲートに入力される点を除けば、図１５で説明したものと同じであることから重複する説明を省略する。

半導体装置に内蔵され、内部回路に所定の電源電位を供給する電源電位供給回路を示す図である。 共通のグランド配線が設けられた電源電位供給回路を示す図である。 本発明の電源電位供給回路の第１の実施形態を示す概略回路図である。 本発明の電源電位供給回路の第２の実施形態を一例として示す概略回路図である。 本発明の電源電位供給回路の第２の実施形態を他の例として示す概略回路図である。 本発明の電源電位供給回路の第２の実施形態を別の他の例として示す概略回路図である。 本実施形態の電源電位供給回路の一対の電流源の具体例を示す概略回路図である。 本実施形態の電源電位供給回路の一対の電流源の具体例を示す概略回路図である。 本実施形態の電源電位供給回路の一対の電流源の他の具体例を示す概略回路図である。 本実施形態の電源電位供給回路の一対の電流源の他の具体例を示す概略回路図である。 本発明の電源電位供給回路の第３の実施形態の一例を示す概略回路図である。 本発明の電源電位供給回路の第３の実施形態の他の例を示す概略回路図である。 本実施形態の電源電位供給回路の一対の電流源の具体例を示す概略回路図である。 本実施形態の電源電位供給回路の一対の電流源の具体例を示す概略回路図である。 第３の実施形態の電源電位供給回路の一対の電流源の他の具体例を示す概略回路図である。 第３の実施形態の電源電位供給回路の一対の電流源の他の具体例を示す概略回路図である。

符号の説明

１ 電源供給部
２ 被供給部
３ 第１基準配線
４ 第２基準配線
５ 配線
６ グランド配線
１１ 電源電位供給部
１２、２７、６３ アース
１５、３０〜３２ 外部電源
１８、２５、２８、３３、５６、５９、６５ ＰチャンネルＭＯＳトランジスタ
２０、５０ 電流制御手段
２１、５１ 比較回路
２１ａ、５１ａ 負側端子
２１ｂ、５１ｂ 正側端子
２２、５４ 第１の電流源
２３、５３ 負荷
２３ａ、４３ａ、５３ａ 第１端子
２３ｂ、４３ｂ、５３ｂ 第２端子
２４、５２ 第２の電流源
２６、２９、５５、５８、６２ ＮチャンネルＭＯＳトランジスタ
２７、５７ 電圧変換回路
３１、６１ 第２負荷
４３ 第１負荷

Claims (8)

1. 半導体装置の一部を構成し、内部回路に所定の電源電位を供給する電源電位供給回路であって、
   前記内部回路のうちの所定の内部回路の第１端子に第１の電位を給電するとともに、第２端子に第２の電位を給電する一対の配線と、
   前記第１端子から前記所定の内部回路に所定の電流を流入させ、前記第２端子から該電流を流出させる１対の電流源と、
   前記１対の電流源それぞれに所定の信号を与え、前記所定の内部回路を流れる電流を制御する電流制御手段と、を備えたことを特徴とする電源電位供給回路。
2. 前記電流制御手段は、前記一対の配線により給電される電圧と前記所定の内部回路に印加される電圧とを比較し、比較結果に応じた電圧を出力する比較回路を有し、該比較回路から出力された該電圧に基づいて前記所定の内部回路を流れる電流を制御することを特徴とする請求項１記載の電源電位供給回路。
3. 前記一対の配線のうちの一方は、グランド電位を給電するものであることを特徴とする請求項１記載の電源電位供給回路。
4. 前記第１端子に第１の電位を給電する配線は、外部電源に接続されたものであることを特徴とする請求項１記載の電源電位供給回路。
5. 前記所定の内部回路と同等の、もしくは相似の別の内部回路と、該別の内部回路に電流を流入させる第３の電流源とを備え、
   前記電流制御手段は、前記第３の電流源に前記所定の信号を与え、前記別の内部回路に流れる電流をさらに制御することを特徴とする請求項１記載の電源電位供給回路。
6. 前記１対の電流源それぞれは、互いに異なる型の不純物が添加されたチャンネルを有するそれぞれのＭＯＳトランジスタにより形成され、該それぞれのＭＯＳトランジスタのうちの一方のゲートに前記比較回路から出力された前記電圧が印加されるものであって、
   前記１対の電流源それぞれは、前記一方のゲートに入力された前記電圧を所定の電圧に変換して前記それぞれのＭＯＳトランジスタのうちの他方のゲートに印加する電圧変換回路を備えたこと特徴とする請求項２記載の電源電位供給回路。
7. 前記１対の電流源それぞれは、
   ＰチャンネルＭＯＳトランジスタとＮチャンネルＭＯＳトランジスタとの対と、
   前記ＰチャンネルＭＯＳトランジスタと同じチャンネルを有する、ソースが外部電源に接続された第１ＭＯＳトランジスタ、および前記ＮチャンネルＭＯＳトランジスタと同じチャンネルを有するとともに、ソースが該第１ＭＯＳトランジスタのドレインに接続され、該ＮチャンネルＭＯＳトランジスタとカレントミラーを形成する第２ＭＯＳトランジスタとを備え、
   前記電流制御手段は、前記比較回路から出力された前記電圧に基づいて前記ＰチャンネルＭＯＳトランジスタのソースとドレイン間に流れる電流、および前記第１ＭＯＳトランジスタのソースとドレイン間に流れる電流を制御することを特徴とする請求項２記載の電源電位供給回路。
8. 前記所定の内部回路と同等の、もしくは相似の別の内部回路と、前記一方のゲートを有するＭＯＳトランジスタと同じチャンネルを有するＭＯＳトランジスタを前記別の内部回路に電流を流入させる第３の電流源として備え、
   前記電流制御手段は、前記比較回路から出力される電圧を前記第３の電流源を形成するＭＯＳトランジスタのゲートにも印加して前記別の内部回路を流れる電流をさらに制御することを特徴とする請求項６又は７記載の電源電位供給回路。
   

Images