JPH07221568A - 増幅回路装置 - Google Patents

Abstract

(57)【要約】 【目的】増幅回路の入力信号の電位レベルが電源電圧近
傍の場合の増幅率の低下と電源電圧の変動時の消費電流
の異常増加を防止する。 【構成】ＭＩＳ構造の一対の増幅トランジスタ11と12を
それぞれ増幅負荷用トランジスタ13と14に直列接続した
一対の電流分路を並列接続して増幅回路10を構成してそ
の動作電流を定電流回路20から流し、増幅トランジスタ
11と12のサブストレートをそのソースやドレインから分
離して例えば定電流回路20の電流供給トランジスタ22の
サブストレートの電位を与えて動作電流を絞り込むこと
により増幅率低下を防止し、定電流回路20用の電流ミラ
ー回路の基準トランジスタ21に対する基準電流を常時導
通状態のディプリーション形のトランジスタ31から供給
することにより消費電流の増加を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はセンサによる微弱な検出
信号等をアナログ増幅するための回路装置であって、と
くにコンパレータや電力トランジスタを含む関連回路と
ともに半導体集積回路装置に組み込むに適する増幅回路
装置に関する。

【０００２】

【従来の技術】半導体集積回路技術の進展とともに、従
来は個別の半導体装置や半導体回路で構成されていた電
子回路系の全体をセンサや入力キー類による微弱な検出
信号を受ける入力回路から電力用トランジスタを含む出
力回路に至るまで単一の半導体集積回路装置に集積化す
る傾向が強まって来ている。この場合に入力回路が取り
扱うセンサ類からの検出信号はふつうアナログ信号であ
り、キー類からの信号は本来はディジタル信号ではある
が厳密にはその信号値が種々な因子に影響されるアナロ
グ的な信号であって、集積回路装置としての動作の正確
を期するためにはかかる入力信号をまず一旦は正確にア
ナログ増幅した上でディジタル信号として扱う場合はコ
ンパレータにより基準値と比較してディジタル化する必
要があり、本発明はこのような入力回路に適する増幅回
路装置に関する。

【０００３】かかる増幅回路装置を含む入力回路は若干
の余裕を見て集積回路装置に余分に複数個作り込んでお
き、用途に応じてその内の必要個数を随時使用できるよ
うにして置くのが便利である。このため、各増幅回路装
置に要するチップ面積を極力縮小するとともに、電力用
トランジスタを含む関連回路と同じ半導体プロセスで集
積回路装置に作り込めるようにするのが望ましい。図５
はかかる要求に沿った従来の増幅回路装置の回路例の概
要を示すものである。

【０００４】図５の増幅回路装置の主体は増幅回路10お
よびそれに定電流を供給する定電流回路20であり、いず
れもＭＩＳトランジスタから構成されている。増幅回路
10はいわゆる差動増幅形であり、入力信号Si１とSi２を
それぞれゲートに受ける増幅トランジスタ11と12, およ
びそれらにそれぞれ直列接続された負荷トランジスタ13
と14からなる。図示の例では増幅トランジスタ11と12は
ｎチャネル形であり、負荷トランジスタ13と14は逆のｐ
チャネル形で１個の電流ミラー回路を構成しており、そ
の従動側の負荷トランジスタ14と増幅トランジスタ12の
相互接続点から増幅された出力信号soを導出するように
なっている。定電流回路20の方は２個のｎチャネル形の
トランジスタ21と22から構成された電流ミラー回路であ
り、その基準トランジスタ21にｐチャネル形のトランジ
スタ30を介して基準電流を与え、それに比例する従動電
流を増幅回路10に対し定電流として従動トランジスタ22
の方から流すようになっている。

【０００５】なお、ｎチャネル形のトランジスタ11, 12
および21, 22では通例のようにサブストレートがソース
と接続されるが、ｐチャネル形のトランジスタ13と14と
30の方では図５の例では電力用トランジスタとともに同
じ半導体チップ内に作り込む都合上からソースには電源
電圧Ｖが与えられるが、サブストレートにはそれよりふ
つう若干高い電力用トランジスタ用のドレイン電圧Vdが
掛かる。

【０００６】以上のように構成された図５の増幅回路装
置では、増幅回路10に対して定電流回路20から常に一定
電流が流れ、かつ増幅トランジスタ11と12が接続された
その一対の電流分路に負荷トランジスタ13と14からなる
電流ミラー回路からそれぞれ定電流が流れるので正確か
つ安定な増幅作用を営むことができる。前述のようにそ
の出力信号soのアナログ値は例えばコンパレータに与え
られ、所定の電圧値と比較されて１ビットのディジタル
信号に変換される。

【０００７】

【発明が解決しようとする課題】ところが、図５の従来
の増幅回路装置では、一対の入力信号Si１とSi２の電位
レベルが電源電圧Ｖに近付くと増幅率が急速に低下して
来るほか、電源電圧Ｖが変動すると消費電流が異常増加
したり, 定電流回路20から増幅回路10に流すべき定電流
の値が変化しやすくなって来る問題がある。

【０００８】増幅回路装置の増幅率は入力信号Si１とSi
２の電位レベルが電源電圧Ｖよりも２Ｖ程度以上低い範
囲内ではほぼ正確に一定であるが、この差が２Ｖ程度以
下の電源電圧Ｖの近傍では増幅率が実用に耐え得ない程
度にまで異常低下して来る。このため、例えば電流セン
サとして抵抗を検出対象回路の電源電圧Ｖ側に挿入しそ
の両端から入力信号Si１とSi２を電流検出信号として取
り出すような場合には図５の増幅回路装置は実際には適
用できなくなる不都合がある。また、増幅回路装置は前
述のように集積回路装置にかなり多数個作り込まれる場
合が多いので、電源電圧Ｖの変動時に消費電流が増加す
ると全体では大きな電力損失が発生して温度上昇を招き
やすく、かつ増幅回路10に流れる定電流値が変動すると
もちろんその増幅率が変動しやすくなって来る不都合が
ある。

【０００９】かかる事情から、本発明は入力信号レベル
の電源電圧の近傍における増幅回路装置の増幅率低下の
防止を第１の目的とし、電源電圧の変動時におけるその
消費電流の異常増加の防止を第２の目的とするものであ
る。

【００１０】

【課題を解決するための手段】本発明の第１発明によれ
ば、一対のＭＩＳ構造の増幅トランジスタをそれぞれ負
荷と直列に接続した電流分路を並列に接続した増幅回路
と, これに動作電流を供給する定電流回路とを備える増
幅回路装置において、増幅トランジスタのサブストレー
トの電位をそのソースやドレインの電位から分離してソ
ース・ドレイン間に流れる電流を絞るように所定の電位
を共通に賦与し、各増幅トランジスタのゲートにそれぞ
れ入力信号を与えて一方の電流分路の増幅トランジスタ
と負荷の相互接続点から出力信号を取り出すことによっ
て第１の目的を達成する。なお、この第１発明では定電
流回路内の電流供給トランジスタを増幅回路の増幅トラ
ンジスタと同じチャネル形のＭＩＳトランジスタで構成
し、そのサブストレートの電位を一対の増幅トランジス
タのサブストレートに対し共通に賦与するのが最も簡単
でありかつ増幅動作を安定化する上で有利である。

【００１１】また、本発明の第２発明では、上述の増幅
回路および定電流回路を備える増幅回路装置に対し、各
入力信号を受けるトランジスタとその直列抵抗からそれ
ぞれなり両者の相互接続点から変換入力信号を出力する
一対の入力変換回路を設け、これによる変換入力信号を
増幅回路内の各増幅トランジスタのゲートにそれぞれ与
えることによって第１の目的を達成する。なお、この第
２発明では上記の入力変換回路内の直列抵抗としてディ
プリーション形のＭＩＳトランジスタを用いてその常時
導通状態で使用するのが有利である。

【００１２】さらに本発明の第３発明では、同様に増幅
回路および定電流回路を備える増幅回路装置において、
定電流回路を電流ミラー回路として構成してその基準電
流を抵抗あるいは常時導通状態に置かれたディプリーシ
ョン形ＭＩＳトランジスタを介して供給し、この電流ミ
ラー回路の従動電流を増幅回路に定電流として与えるこ
とにより第２の目的を達成する。なお、定電流回路とし
ての電流ミラー回路もＭＩＳトランジスタで構成して、
それに基準電流を供給するトランジスタに電流ミラー回
路用と同じあるいは異なるチャネル形のものを用い、こ
の基準電流供給トランジスタのゲートをそのドレイン，
および電流ミラー回路の基準電流トランジスタのゲート
とソースに共通接続して、この共通電位を電流ミラー回
路の従動電流用トランジスタのゲートに賦与することで
よい。

【００１３】上記の第１〜第３発明のいずれにおいて
も、増幅回路内の一対の負荷に従来と同様にトランジス
タを用いてそれらにより電流ミラー回路を構成するのが
よい。また、増幅回路による増幅ゲインを増強しかつ出
力信号による負荷の駆動能力を高めるため、増幅回路の
出力信号を受ける出力増幅回路とこれに動作電流を供給
する定電流回路を設けて、両者の相互接続点から増幅出
力信号を取り出すようにするのが実用的である。この
際、出力増幅回路および前述の増幅回路用の定電流回路
を一体化して共通の電流ミラー回路を構成するのが有利
であり、さらに増幅出力信号の出力信号との位相差を補
償するために演算増幅回路におけると同様に両出力信号
を両端に受けるキャパシタを接続するのが望ましい。

【００１４】

【作用】第１発明では、一対の入力信号の電位レベル，
従ってそれを受ける一対の増幅トランジスタのゲートの
電位が電源電圧に近付くと図５の回路の増幅率が急速に
低下して来る問題の原因が、両トランジスタの相互コン
ダクタンスの低下により図５ではＡで示すそれらのソー
スの共通接続点の電位が飽和して入力信号の電位レベル
の上昇に比例しては増加しなくなってしまう点に存する
ことに着目して、前項の構成にいうよう増幅トランジス
タのサブストレートの電位をそのソースやドレインの電
位から分離し，かつソース・ドレイン間に流れる電流を
絞るように電位を与えることにより課題を解決する。す
なわち、この第１発明は増幅トランジスタのサブストレ
ートにソースとの電位差をもたせていわゆる基板効果な
いしバックゲート効果によりゲートしきい値を変化さ
せ、これによりゲートの電位が電源電圧に近付いてもソ
ース・ドレイン間電流が飽和せず，従って相互コンダク
タンスが低下しないようにするものである。

【００１５】第２発明では、一対の入力信号の電位レベ
ルが電源電圧に近付いた時にも増幅トランジスタのゲー
トの電位を電源電圧より充分低めることによって課題を
解決する。すなわちこの第２発明は、入力信号を受ける
トランジスタと直列抵抗からなる入力変換回路を用いて
各入力信号を変換ないしはレベルシフトした変換入力信
号を増幅トランジスタのゲートに与えることにより、入
力信号の電位レベルが電源電圧に近付いても増幅トラン
ジスタのゲート電位はそれに近付かず，従ってその相互
コンダクタンスが低下しないようにするものである。

【００１６】第３発明では、増幅回路装置の消費電流が
電源電圧の変動時に異常に増加する原因は主には図５の
トランジスタ30のソースに掛かる電源電圧Ｖがそのサブ
ストレートに常に掛かっている半導体装置の基板電位で
ある電圧Vdに近付くと前述と逆方向のバックゲート効果
が発生してゲートの動作しきい値が低下する点にあるこ
とに着目して、前項の構成にいうよう増幅回路に電流を
供給する定電流回路を電流ミラー回路により構成し、こ
れに基準電流を常時導通状態に置かれたディプリーショ
ン形のＭＩＳトランジスタあるいは抵抗を介し供給して
その従動電流を定電流として増幅回路に供給する。これ
により、第３発明では電流ミラー回路の基準電流が従来
のように電源電圧の影響を受けて大幅増加することがな
くなり、電源電圧の変動に際しても定電流回路および増
幅回路の消費電流を許容限度内に安全に維持することが
できる。

【００１７】

【実施例】以下、図を参照して本発明の実施例を説明す
る。図１は第１と第３発明を実施した増幅回路装置の回
路図、図２はその異なる態様の回路図、図３は第２と第
３発明を実施した増幅回路装置の回路図、図４はその異
なる態様の回路図であり、図５との対応部分に同じ符号
が付されている。いずれの実施例でも本発明の増幅回路
装置にその出力信号を受ける出力増幅回路と定電流回路
とが組み合わされている。また、実施例の増幅回路装置
はすべてＭＩＳトランジスタから構成され、出力トラン
ジスタ用の縦形の電界効果トランジスタ等とともに集積
回路装置内に組み込まれるため、図５の場合と同様にそ
の半導体基板に掛かるふつうは数十Ｖ以上の電圧Vdとそ
れより若干低い電源電圧Ｖを受けるものとする。

【００１８】図１の左半分には第１発明を構成する増幅
回路10および定電流回路20用の図の例では電流ミラー回
路が一点鎖線で囲んで示され、左上部に定電流回路20に
基準電流を与える第３発明を構成するトランジスタ31が
示されている。この実施例の増幅回路10はｎチャネル形
の増幅トランジスタ11と12とそれらの増幅負荷であるｐ
チャネル形のトランジスタ13と14をそれぞれ直列接続し
た電流分路を並列接続してなり、増幅トランジスタ11と
12はゲート保護用に逆直列接続されたツェナーダイオー
ド11ａと12ａをそれぞれ備え、負荷トランジスタ13と14
は図５の場合と同様に電流ミラー回路を構成している。

【００１９】この増幅回路10に一定電流を供給する定電
流回路20としての電流ミラー回路は図の例では増幅トラ
ンジスタ11と12と同じｎチャネル形のトランジスタ21と
22で構成されて、基準トランジスタ21がトランジスタ31
から受ける基準電流に応じた従動電流を従動トランジス
タ22側から増幅回路10に流す。この増幅回路10の増幅ト
ランジスタ11と12のゲートにそれぞれ入力信号Si１とSi
２を与え、かつ一方の電流分路内の例えば増幅トランジ
スタ12と負荷トランジスタ14の相互接続点から出力信号
soを取り出すのは従来と同じである。

【００２０】しかし、第１発明では増幅トランジスタ11
と12のサブストレートの電位を図のようにそれらのソー
スやドレインの電位から分離してソース・ドレイン間電
流を絞るように所定電位, この実施例では定電流回路20
の電流供給トランジスタ22のサブストレートの電位を共
通に賦与する点が従来と異なる。また、第３発明では定
電流回路20の電流ミラー回路に基準電流を供給するトラ
ンジスタ31としてディプリーション形の図の例ではｎチ
ャネル形のＭＩＳトランジスタを用い、例えば図のよう
にそのゲートをソースと短絡することによりこれを常時
導通状態に置く点が従来と異なる。なお、第１発明の実
施上は定電流回路20内の電流供給トランジスタ22として
増幅回路10の増幅トランジスタ11や12と同じチャネル形
のＭＩＳトランジスタを用いてそのサブストレート電位
を増幅トランジスタ11と12のサブストレートに共通に与
えるのが有利であり、これにより図からわかるように増
幅トランジスタ11と12はそのサブストレートの電位がソ
ースの電位よりも電流供給トランジスタ22のドレインと
サブストレート間の電圧差だけ低くなり、いわゆるバッ
クゲート効果によりゲートのしきい値が増加して前述の
ようにそのソース・ドレイン間を流れる動作電流が絞ら
れる。

【００２１】以上のように構成された図１の増幅回路装
置では、増幅回路10内の増幅トランジスタ11と12に対す
る第１発明による前述のバックゲート効果によってそれ
らの動作電流が絞られているので、両増幅トランジスタ
11と12はゲートに受ける入力信号Si１とSi２の電位レベ
ルが電源電圧Ｖにごく近付いた場合にもそのソース・ド
レイン間に流れる動作電流が従来のように飽和するおそ
れがなく、従って相互コンダクタンス値をほぼ一定に保
って安定した増幅作用を入力信号Si１とSi２の電位レベ
ルの全変化範囲に亘って正確に営むことができる。

【００２２】また、図１の増幅回路装置では第３発明に
より定電流回路20に基準電流を供給するトランジスタ31
がディプリーション形で常時導通状態に置かれているの
で、電源電圧Ｖの変動に際して従来のように供給電流が
大幅に増加することがなく、従って定電流回路20および
増幅回路10の消費電流を許容限度内に安全に抑制するこ
とができる。なお、電流供給トランジスタ31にはｐチャ
ネル形のＭＩＳトランジスタを用いてゲートを電源電圧
Ｖ側のソースと接続して常時導通の状態としてもよい
が、図１の回路ではそのサブストレートに基板電圧Vdが
掛かって常時導通状態が若干影響されやすくなるので、
図のようにｎチャネル形とした方が定電流回路20に対す
る供給電流を極力一定に保つ上で有利である。

【００２３】図示の実施例では増幅回路10による増幅率
をさらに高めかつ負荷に対する駆動能力を上げるため
に、図の右半分に一点鎖線で囲んで示された出力増幅回
路40とそれに動作電流を供給する定電流回路50が設けら
れる。出力増幅回路40は図示の例では４個のｐチャネル
形の単位トランジスタ41からなり、増幅回路10から出力
信号soをそれらの共通ゲートに受ける。なお、単位トラ
ンジスタ41は同じ半導体集積回路装置に組み込まれる前
述の縦形の出力トランジスタの単位構造と共通のプロセ
スにより必要とされる負荷駆動能力に応じた個数作り込
んで並列接続するのがよい。これらのサブストレートは
基板電圧Vdを受ける。

【００２４】これに対応して、定電流回路50は並列接続
されかつ共通ゲートを備える４個のｎチャネル形の単位
トランジスタ51で構成されているが、増幅回路10用の定
電流回路20とともに電流ミラー回路を構成するのが有利
であり、このため単位トランジスタ51の共通ゲートは図
示のように定電流回路20の電流供給トランジスタ22のゲ
ートと接続される。この定電流回路50と出力増幅回路40
の相互接続点から増幅出力信号Soが取り出されて例えば
前述のコンパレータ等の図示しない負荷に出力される。
容易にわかるようにこの増幅出力信号Soはこの実施例で
は増幅回路10の出力信号soとは逆位相になるが、両出力
信号Soとsoの相互間のこの位相差に生じ得る誤差を補償
するため演算増幅回路の場合と同様に図のようにこれら
両信号を両端に受ける小さなキャパシタ60を接続するの
が望ましい。さらに、図の例では出力増幅回路40の単位
トランジスタ41の共通ゲートを保護するためツェナーダ
イオード61がそれと電源電圧Ｖの間に接続されている。

【００２５】図２に示す実施例では図１とは逆チャネル
形のＭＩＳトランジスタを用いる。増幅回路10の増幅ト
ランジスタ15と16にはｐチャネル形を, それらの負荷ト
ランジスタ17と18にはｎチャネル形をそれぞれ用い、前
者にはゲート保護用ツェナーダイオード15ａと16ａを設
け。また、定電流回路20用の電流ミラー回路のトランジ
スタ23と24をｐチャネル形とし、その電流供給トランジ
スタ24の基板電圧Vdが掛かるサブストレートの電位を増
幅回路10の増幅トランジスタ15と16のソースやドレイン
と分離したサブストレートに与え、さらにトランジスタ
23にディプリーション形の常時導通状態にあるｎチャネ
ル形トランジスタ31から基準電流を供給する。かかる増
幅回路装置でも入力信号Si１とSi２を増幅トランジスタ
15と16のゲートにそれぞれ与え、増幅トランジスタ16と
負荷トランジスタ18の相互接続点から出力信号soを取り
出すのは図１の場合と同様である。

【００２６】出力信号soを受ける出力増幅回路40を構成
する図示の例では２個の単位トランジスタ42をｎチャネ
ル形とし、対応する定電流回路50の同じく２個の単位ト
ランジスタ52をｐチャネル形とする。定電流回路50は増
幅回路10側の定電流回路20とともに電流ミラー回路を構
成するのがよく、このため単位トランジスタ52の共通ゲ
ートに対し電流供給トランジスタ21のゲート電位を与え
る。出力増幅回路40と定電流回路50の相互接続点から増
幅出力信号Soを取り出し、これと増幅回路10の出力信号
soを両端に受ける位相補償キャパシタ60を接続する。さ
らに、出力増幅回路40の単位トランジスタ42の共通ゲー
トをツェナーダイオード61で保護する。以上のように構
成された図２の実施例では、ＭＩＳトランジスタのチャ
ネル形が異なることを除いて動作は図１の実施例と同様
であって、第１発明と第３発明がそれぞれもつ前述の効
果も同じである。

【００２７】次の図３の実施例では図の左側の第２発明
による入力変換回路70と80を除いて図１とほぼ同じであ
る。図の残余部分の図１と異なるところは増幅回路10の
増幅トランジスタ11と12のサブストレートがソースと同
じ電位に置かれる点, および出力増幅回路40と定電流回
路50がそれぞれ２個の単位トランジスタ41と51で構成さ
れている点のみである。この図３でも定電流回路20に基
準電流を供給するため図１の実施例と同じく第３発明に
基づいてディプリーション形の常時導通状態のトランジ
スタ31が用いられている。

【００２８】入力変換回路70と80はいずれも同構成であ
り、前者は入力信号Si１をゲートに受けるｎチャネル形
のトランジスタ71とその直列抵抗用のディプリーション
形でｎチャネル形のトランジスタ72から、後者の方は入
力信号Si２をゲートに受けるｎチャネル形のトランジス
タ81と同様にディプリーション形かつｎチャネル形のト
ランジスタ82からそれぞれ構成され、ともに電源電圧Ｖ
を受けてトランジスタ71と72およびトランジスタ81と82
の相互接続点からそれぞれ変換入力信号so１とso２が取
り出される。これら変換入力信号so１とso２は増幅回路
10の増幅トランジスタ11と12にそれぞれ与えられる。な
お、トランジスタ72と82はそれぞれ常時導通状態にする
ためそれらのゲートがソースと接続される。

【００２９】以上のように構成された入力変換回路70と
80ではトランジスタ71と81の抵抗が入力信号Si１とSi２
の電位レベルに応じて変化し、これとトランジスタ72と
82がもつ一定の抵抗値の比で決まる変換入力信号so１と
so２を出力するが、入力信号Si１とSi２の電位レベルが
電源電圧Ｖと同じ場合でも変換入力信号so１とso２の電
位レベルは必ずそれより低くなる。従って、第２発明の
入力変換回路70や80は入力信号Si１とSi２の電位レベル
が電源電圧Ｖにごく近付いた時にも増幅トランジスタ11
と12のゲートに掛かる変換入力信号so１とso２の電位レ
ベルをそれより充分に低めることができ、トランジスタ
71と81の抵抗値をゲートの入力に応じて変化させながら
入力信号Si１とSi２をその値に応じた変換入力信号so１
とso２に変換できる。このようにして第２発明では、増
幅回路10の増幅トランジスタ11と12に与える変換入力信
号so１とso２の電位レベルを電源電圧Ｖよりも充分低め
て相互コンダクタンスの低下を防止し、増幅回路10がも
つ増幅率を入力信号Si１やSi２の電位レベルに関せずほ
ぼ一定に保つことができる。

【００３０】次の図４に示す第２発明と第３発明の実施
例では入力変換回路70と80を除いてＭＩＳトランジスタ
のチャネル形が図３とは逆，すなわち図２と同じ回路構
成になっており、入力変換回路70と80も図３と同じ回路
構成なので重複を避けるため説明を省略する。なお、図
３や図４に示された入力変換回路70と80では入力信号Si
１とSi２を受けるトランジスタ71と81が電源電圧Ｖ側に
あるが、直列抵抗用のトランジスタ72や82の方を電源電
圧Ｖ側に入れてもよい。また、第２発明に第１発明を組
み合わせて実施すればその効果を一層高めることができ
る。

【００３１】

【発明の効果】第１発明では一対の入力信号をゲートに
受けるＭＩＳ形の増幅トランジスタのサブストレートを
ソースやドレインから分離して動作電流を絞るよう所定
電位を共通に賦与することにより、サブストレートにソ
ースと電位差をもたせてバックゲート効果によりゲート
の動作しきい値を変化させるので、ゲートに受ける入力
信号の電位レベルが電源電圧に近付いても増幅トランジ
スタの動作電流が従来のように飽和しなくなり、従って
その相互コンダクタンスの低下を防止することができ
る。これにより、(a) 増幅回路の増幅率を入力信号の電
位レベルの広範囲に亘って高く維持し、(b) 入力信号の
変化に対する出力信号の線形の比例増幅性を改善ないし
向上することができる。

【００３２】この第１発明の増幅回路に動作電流を供給
する定電流回路内の電流供給トランジスタを増幅トラン
ジスタと同じチャネル形としてそのサブストレートの電
位を増幅トランジスタのサブストレートに賦与する態様
では、増幅回路の増幅動作を安定化して上述の効果を一
層高めることができる。第２発明では増幅回路と定電流
回路を備える増幅回路装置に対し各入力信号を受けるト
ランジスタと直列抵抗からなる一対の入力変換回路を設
け、これにより入力信号を変換した変換入力信号を増幅
回路内の各増幅トランジスタのゲートに与えるようにし
たので、入力信号の電位レベルが電源電圧にごく近付い
ても増幅トランジスタのゲート電位をそれより充分低め
て増幅トランジスタの相互コンダクタンスの低下を防止
し、第１発明の(a) と(b) の効果を上げることができ
る。第２発明の入力変換回路の直列抵抗にディプリーシ
ョン形ＭＩＳトランジスタを用いて常時導通状態で使用
する態様では、集積回路装置に抵抗を作り込むよりも必
要なチップ面積を減少させることができる。

【００３３】第３発明では定電流回路を電流ミラー回路
としてそれに抵抗あるいは常時導通状態のディプリーシ
ョン形ＭＩＳトランジスタを介し基準電流を供給するよ
うにしたので、従来のように電源電圧が変動した際に基
準電流供給用トランジスタのゲートのしきい値が低下し
て大きな異常電流が流れるおそれがなくなり、従って定
電流回路と増幅回路の消費電流を電源電圧の全変動範囲
に亘って許容限度内に安全に維持することができる。

【００３４】なお、第１〜第３発明のいずれについて
も、増幅回路内の一対の負荷にトランジスタを用いてそ
れらにより電流ミラー回路を構成する態様では、従来と
同様に増幅回路の一対の電流分路に流れる電流の配分を
正確にして増幅動作を安定化しかつ正確にすることがで
きる。さらに、第１〜第３発明によるいずれの増幅回路
装置にも、その増幅回路から出力信号を受ける出力増幅
回路とそれに動作電流を供給する定電流回路とを組み合
わせて、この出力増幅回路と定電流回路の相互接続点か
ら増幅出力信号を取り出すことにより、増幅回路による
増幅ゲインを増強しかつ出力信号による負荷の駆動能力
を高めることができる。この際、定電流回路と増幅回路
装置内の定電流回路を一体化して共通の電流ミラー回路
を構成することにより、回路構成全体を簡単化しかつ増
幅動作の正確性を期することができる。さらに、出力信
号と増幅出力信号を両端に受けるキャパシタを接続する
ことにより両信号間に発生し得る位相差ないしは位相上
の誤差を補償することができる。

【図面の簡単な説明】

【図１】第１発明と第３発明を実施した増幅回路装置の
回路図である。

【図２】第１発明と第３発明の異なる実施例の回路図で
ある。

【図３】第２発明と第３発明を実施した増幅回路装置の
回路図である。

【図４】第２発明と第３発明の異なる実施例の回路図で
ある。

【図５】従来の増幅回路装置の回路図である。

【符号の説明】

10 増幅回路 11，12 ｎチャネル形の増幅トランジスタ 13，14 増幅負荷用のｐチャネル形トランジスタ 15，16 ｐチャネル形の増幅トランジスタ 17，18 増幅負荷用のｎチャネル形トランジスタ 20 定電流回路ないしはそれ用の電流ミラー回路 21 電流ミラー回路のｎチャネル形の基準トラン
ジスタ 22 電流ミラー回路のｎチャネル形の電流供給ト
ランジスタ 23 電流ミラー回路のｐチャネル形の基準トラン
ジスタ 24 電流ミラー回路のｐチャネル形の電流供給ト
ランジスタ 31 電流ミラー回路に対する基準電流供給トラン
ジスタ 40 出力増幅回路 41 出力増幅回路を構成するｐチャネル形単位ト
ランジスタ 42 出力増幅回路を構成するｎチャネル形単位ト
ランジスタ 50 出力増幅回路用の定電流回路 51 定電流回路を構成するｎチャネル形単位トラ
ンジスタ 52 定電流回路を構成するｐチャネル形単位トラ
ンジスタ 60 位相補償用のキャパシタ 70，80 入力変換回路 71，81 入力信号を受けるトランジスタ 72，82 直列抵抗用のトランジスタ Si1,Si2 入力信号 si1,si2 変換入力信号 So 増幅出力信号 so 増幅回路の出力信号 Ｖ 電源電圧 Vd 基板電圧

Claims (11)

【特許請求の範囲】
1. 【請求項１】一対のＭＩＳ構造の増幅トランジスタをそ
   れぞれ負荷と直列に接続した電流分路を並列に接続して
   なる増幅回路と、これに動作電流を供給する定電流回路
   とを備え、増幅トランジスタのサブストレートの電位を
   ソースおよびドレインの電位から分離してソース・ドレ
   イン間電流を絞るように所定の電位を共通に賦与し、各
   増幅トランジスタのゲートにそれぞれ入力信号を与えて
   一方の電流分路の増幅トランジスタと負荷の相互接続点
   から出力信号を取り出すようにしたことを特徴とする増
   幅回路装置。
2. 【請求項２】請求項１に記載の装置において、定電流回
   路の電流供給トランジスタを増幅回路の増幅トランジス
   タと同じチャネル形のＭＩＳトランジスタとして構成
   し、そのサブストレートの電位を増幅トランジスタのサ
   ブストレートに賦与するようにしたことを特徴とする増
   幅回路装置。
3. 【請求項３】請求項１に記載の装置において、増幅回路
   の一対の負荷が電流ミラー回路のトランジスタであるこ
   とを特徴とする増幅回路装置。
4. 【請求項４】請求項１に記載の装置において、増幅回路
   の出力信号を受ける出力増幅回路とこれに動作電流を供
   給する定電流回路を設け、両者の相互接続点から増幅出
   力信号を取り出すようにしたことを特徴とする増幅回路
   装置。
5. 【請求項５】請求項４に記載の装置において、増幅出力
   信号の出力信号との位相差を補償するため両出力信号を
   両端に受けるキャパシタを設けるようにしたことを特徴
   とする増幅回路装置。
6. 【請求項６】請求項４に記載の装置において、増幅回路
   と出力増幅回路用の定電流回路を共通の電流ミラー回路
   により構成するようにしたことを特徴とする増幅回路装
   置。
7. 【請求項７】一対のＭＩＳ構造の増幅トランジスタをそ
   れぞれ負荷と直列に接続した電流分路を並列に接続して
   なる増幅回路と、これに動作電流を供給する定電流回路
   と、入力信号を受けるトランジスタとその直列抵抗から
   それぞれなり両者の相互接続点から変換入力信号が出力
   される一対の入力変換回路とを備え、各増幅トランジス
   タのゲートにそれぞれ変換入力信号を与えて一方の電流
   分路の増幅トランジスタと負荷の相互接続点から出力信
   号を取り出すようにしたことを特徴とする増幅回路装
   置。
8. 【請求項８】請求項７に記載の装置において、入力変換
   回路内の直列抵抗をディプリーション形ＭＩＳトランジ
   スタで構成してその常時導通状態で使用するようにした
   ことを特徴とする増幅回路装置。
9. 【請求項９】一対のＭＩＳ構造の増幅トランジスタをそ
   れぞれ負荷と直列に接続した電流分路を並列に接続して
   なる増幅回路と、これに動作電流を供給する電流ミラー
   回路として構成された定電流回路とを備え、定電流回路
   の電流ミラー回路にその基準電流を常時導通状態に置か
   れたディプリーション形ＭＩＳトランジスタを介し供給
   して従動電流を増幅回路に定電流として供給させ、増幅
   回路の各増幅トランジスタのゲートにそれぞれ入力信号
   を与えてその一方の電流分路の増幅トランジスタと負荷
   の相互接続点から出力信号を取り出すようにしたことを
   特徴とする増幅回路装置。
10. 【請求項１０】請求項９に記載の装置において、定電流
    回路用の電流ミラー回路をＭＩＳトランジスタで構成す
    るとともにそれに基準電流を供給するトランジスタをそ
    れと同じチャネル形とし、この基準電流供給トランジス
    タのゲートと共通接続されたドレインの電位を電流ミラ
    ー回路の従動電流用のトランジスタのゲートに賦与する
    ようにしたことを特徴とする増幅回路装置。
11. 【請求項１１】請求項９に記載の装置において、定電流
    回路用の電流ミラー回路をＭＩＳトランジスタで構成す
    るとともにそれに基準電流を供給するトランジスタをそ
    れとは異なるチャネル形とし、基準電流供給トランジス
    タのゲートと共通接続されたドレインの電位を電流ミラ
    ー回路の従動電流用のトランジスタのゲートに賦与する
    ようにしたことを特徴とする増幅回路装置。