JP2010198092A - 定電流回路 - Google Patents

Abstract

【課題】回路規模の小さい定電流回路を提供する。
【解決手段】ゲートとソースとを接続されるデプレション型ＮＭＯＳトランジスタＮＤ１が定電流回路を起動する起動電流をＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のゲートに流すので、定電流回路を起動するための起動回路が不要になり、定電流回路の回路規模が小さくなる。
【選択図】図１

Description

本発明は、定電流を流す定電流回路に関する。

現在、半導体装置は、定電流を流す定電流回路をよく搭載している。この定電流回路を用い、例えば、比較回路や増幅回路が動作している。

従来の定電流回路について説明する。図２は、従来の定電流回路を示す図である。

ＰＭＯＳトランジスタＭ３のＫ値（ドライブ能力）はＰＭＯＳトランジスタＭ４のＫ値よりも高く、または、ＮＭＯＳトランジスタＭ２のＫ値はＮＭＯＳトランジスタＭ１のＫ値よりも高い。この時、ＮＭＯＳトランジスタＭ１とＮＭＯＳトランジスタＭ２とのゲート・ソース間電圧の差分電圧が抵抗Ｒ１に発生し、抵抗Ｒ１に流れる電流が一定の定電流になる。

ここで、所望の電流Ｉ２が流れる動作点と電流Ｉ２が０アンペアになる動作点とにおいて、前者の動作点で定電流回路は安定動作するように、起動回路１０が必要になる。この起動回路１０において、ＰＭＯＳトランジスタＭ４及びＮＭＯＳトランジスタＭ２に流れる電流Ｉ２が所定電流未満であり、抵抗Ｒ１に流れる電流Ｉ２が所定電流未満であり、ＰＭＯＳトランジスタＭ４のゲート電圧が所定電圧以上であると、起動回路１０は電源端子からＮＭＯＳトランジスタＭ１〜Ｍ２のゲートに電流を流し込んで定電流回路を起動する（例えば、特許文献１参照）。

特許第２８０３２９１号公報（図１）

しかし、従来の技術では、起動回路１０が存在するので、その分、定電流回路の回路規模が大きくなってしまう。

本発明は、このような課題に鑑みてなされ、回路規模の小さい定電流回路を提供する。

本発明は、上記課題を解決するため、定電流を流す定電流回路において、負のしきい値電圧を有し、ゲートとソースとを接続されるデプレション型ＮＭＯＳトランジスタと、飽和結線するＰＭＯＳトランジスタと、前記デプレション型ＮＭＯＳトランジスタのソース電圧に基づいた電圧をゲートに印加され、前記デプレション型ＮＭＯＳトランジスタのドレイン電流と等しいドレイン電流を流す第一ＮＭＯＳトランジスタと、前記第一ＮＭＯＳトランジスタのゲート電圧に基づいた電圧をゲートに印加され、前記ＰＭＯＳトランジスタのドレイン電流と等しいドレイン電流を流す第二ＮＭＯＳトランジスタと、前記第二ＮＭＯＳトランジスタのソースと接地端子との間に設けられ、前記第一ＮＭＯＳトランジスタと前記第二ＮＭＯＳトランジスタとのゲート・ソース間電圧の差分電圧を発生して前記定電流を流す抵抗と、を備えることを特徴とする定電流回路を提供する。

本発明では、ゲートとソースとを接続されるデプレション型ＮＭＯＳトランジスタが定電流回路を起動する起動電流を第一、第二ＮＭＯＳトランジスタのゲートに流すので、定電流回路を起動するための起動回路が不要になり、定電流回路の回路規模が小さくなる。

定電流回路を示す図である。 従来の定電流回路を示す図である。

以下、本発明の実施形態を、図面を参照して説明する。

まず、定電流を流す定電流回路の構成について説明する。図１は、定電流回路を示す図である。

［要素］定電流回路は、ＰＭＯＳトランジスタＰ１、デプレション型ＮＭＯＳトランジスタＮＤ１、ＮＭＯＳトランジスタＮ２、ＮＭＯＳトランジスタＮＬ３、及び、抵抗Ｒ１を備える。

［要素の接続関係］デプレション型ＮＭＯＳトランジスタＮＤ１のゲートは、ソースとＮＭＯＳトランジスタＮ２のゲート及びドレインとＮＭＯＳトランジスタＮＬ３のゲートとに接続し、ドレインは、電源端子に接続する。飽和結線するＮＭＯＳトランジスタＮ２のソースは、接地端子に接続する。飽和結線するＰＭＯＳトランジスタＰ１のゲートは、ドレイン及びＮＭＯＳトランジスタＮＬ３のドレインに接続し、ソースは、電源端子に接続する。ＮＭＯＳトランジスタＮ２とＮＭＯＳトランジスタＮＬ３とは、カレントミラー接続する。抵抗Ｒ１は、ＮＭＯＳトランジスタＮＬ３のソースと接地端子との間に設けられる。

［要素の機能］デプレション型ＮＭＯＳトランジスタＮＤ１は、負のしきい値電圧を有する。デプレション型ＮＭＯＳトランジスタＮＤ１は、ゲートとソースとを接続され、ゲート・ソース間電圧が０ボルトであっても、電流を流す。ＮＭＯＳトランジスタＮＬ３は、ＮＭＯＳトランジスタＮ２よりも低いしきい値電圧を有する。

抵抗Ｒ１はポリシリコン抵抗であり、抵抗Ｒ１のシート抵抗値は３００Ω〜４００Ω程度であるので、半導体装置の製造ばらつきや温度変化に対して抵抗Ｒ１の抵抗値はほとんど変化しない。

ＮＭＯＳトランジスタＮ２は、デプレション型ＮＭＯＳトランジスタＮＤ１のソース電圧をゲートに印加され、デプレション型ＮＭＯＳトランジスタＮＤ１のドレイン電流と等しいドレイン電流を流す。ＮＭＯＳトランジスタＮＬ３は、ＮＭＯＳトランジスタＮ２のゲート電圧をゲートに印加され、ＰＭＯＳトランジスタＰ１のドレイン電流と等しいドレイン電流を流す。デプレション型ＮＭＯＳトランジスタＮＤ１及びＮＭＯＳトランジスタＮ２に電流Ｉ１が流れ、ＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のカレントミラー接続により、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮＬ３と抵抗Ｒ１とに電流Ｉ２が流れる。抵抗Ｒ１は、ＮＭＯＳトランジスタＮ２とＮＭＯＳトランジスタＮＬ３とのゲート・ソース間電圧の差分電圧を発生し、一定の定電流を流す。

次に、定電流回路の動作について説明する。

［起動時の動作］例えば電源投入時において、デプレション型ＮＭＯＳトランジスタＮＤ１は、ゲートとソースとを接続されているので、電流を流す。この電流は、定電流回路を起動する起動電流として機能し、電源端子からＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のゲートに流れ込み、ＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のゲート容量をチャージする。このチャージにより、所望の電流Ｉ２が流れる動作点と電流Ｉ２が０アンペアになる動作点とにおいて、前者の動作点で定電流回路は安定動作する。つまり、定電流回路は必ず起動する。

［起動後の動作］ＮＭＯＳトランジスタＮ２におけるしきい値電圧をＶｔ２とし、オーバードライブ電圧をＶｏ２とし、ゲート・ソース間電圧をＶｇｓ２とし、ＮＭＯＳトランジスタＮＬ３におけるしきい値電圧をＶｔ３とし、オーバードライブ電圧をＶｏ３とし、ゲート・ソース間電圧をＶｇｓ３とすると、抵抗Ｒ１に発生する電圧Ｖｒｅｆ及びＩ２は
Ｖｒｅｆ
＝Ｖｇｓ２−Ｖｇｓ３
＝（Ｖｏ２＋Ｖｔ２）−（Ｖｏ３＋Ｖｔ３）
＝（Ｖｏ２−Ｖｏ３）＋（Ｖｔ２−Ｖｔ３）・・・（１）
Ｉ２＝Ｖｒｅｆ／Ｒ１・・・（２）
によって算出される。つまり、抵抗Ｒ１に、ＮＭＯＳトランジスタＮ２とＮＭＯＳトランジスタＮＬ３とのオーバードライブ電圧の差分電圧（Ｖｏ２−Ｖｏ３）及びしきい値電圧の差分電圧（Ｖｔ２−Ｖｔ３）の合計電圧が発生し、電流Ｉ２が流れる。この電流Ｉ２は、飽和結線するＰＭＯＳトランジスタＰ１に設けられるカレントミラー回路（図示せず）等によって定電流回路の外に取り出される。

ここで、電流Ｉ２が電流Ｉ１にフィードバックしないので、電流Ｉ１と電流Ｉ２との比率が制御されず、オーバードライブ電圧Ｖｏ２とオーバードライブ電圧Ｖｏ３とは等しくならない。しかし、ＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のＫ値（ドライブ能力）が大きく回路設計されることにより、オーバードライブ電圧Ｖｏ２〜Ｖｏ３が小さくなり、これらの差分電圧（Ｖｏ２−Ｖｏ３）も小さくなる。また、半導体装置の製造ばらつきや温度変化により、しきい値電圧Ｖｔ２がばらついて高くなるとしきい値電圧Ｖｔ３も同様にばらついて高くなり、低くなると低くなる。つまり、しきい値電圧Ｖｔ２〜Ｖｔ３は同様にばらつく。つまり、半導体装置の製造ばらつきや温度変化により、しきい値電圧Ｖｔ２〜Ｖｔ３の差分電圧（Ｖｔ２−Ｖｔ３）はほとんど変化しない。よって、式（１）より、抵抗Ｒ１に発生する電圧Ｖｒｅｆは、半導体装置の製造ばらつきや温度変化にほとんど依存しない一定の定電圧になる。

また、前述のように、半導体装置の製造ばらつきや温度変化に対して抵抗Ｒ１の抵抗値はほとんど変化しない。よって、式（２）より、抵抗Ｒ１に流れる電流Ｉ２は、半導体装置の製造ばらつきや温度変化にほとんど依存しない一定の定電流になる。

［効果］このようにすると、ゲートとソースとを接続されるデプレション型ＮＭＯＳトランジスタＮＤ１が定電流回路を起動する起動電流をＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のゲートに流すので、定電流回路を起動するための起動回路が不要になり、定電流回路の回路規模が小さくなる。

また、電流Ｉ１が流れると、ＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のカレントミラー接続により、電流Ｉ２が決まり、電流Ｉ２が電流Ｉ１にフィードバックしない。よって、例えば電源投入時において、定電流回路における所望の電流Ｉ２が流れるまでの時間（セットリング時間）が短くなる。すると、この所望の電流Ｉ２を必要とする他の回路の起動が速くなり、半導体装置が高速起動するアプリケーションに対応できるようになる。

また、ＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のＫ値が大きく回路設計されることにより、オーバードライブ電圧Ｖｏ２、Ｖｏ３が小さくなるので、これらの差分電圧（Ｖｏ２−Ｖｏ３）も小さくなる。すると、差分電圧（Ｖｏ２−Ｖｏ３）は温度特性を持つが、その温度特性の影響がほぼなくなる。また、半導体装置の製造ばらつきや温度変化により、しきい値電圧Ｖｔ２、Ｖｔ３は同様にばらつくので、しきい値電圧Ｖｔ２とＶｔ３の差分電圧（Ｖｔ２−Ｖｔ３）はほとんど変化しない。すると、式（１）より、抵抗Ｒ１に発生する電圧Ｖｒｅｆは、半導体装置の製造ばらつきや温度変化にほとんど依存しない一定の定電圧になる。また、前述のように、半導体装置の製造ばらつきや温度変化に対して抵抗Ｒ１の抵抗値はほとんど変化しない。よって、式（２）より、抵抗Ｒ１に流れる電流Ｉ２は、半導体装置の製造ばらつきや温度変化にほとんど依存しない一定の定電流になる。

［補足］なお、上記の説明では、ＮＭＯＳトランジスタＮＬ３がＮＭＯＳトランジスタＮ２よりも低いしきい値電圧を有することにより、ＮＭＯＳトランジスタＮ２とＮＭＯＳトランジスタＮＬ３とのゲート・ソース間電圧の差分電圧｛（Ｖｏ２−Ｖｏ３）＋（Ｖｔ２−Ｖｔ３）｝が抵抗Ｒ１に発生する。つまり、ＮＭＯＳトランジスタＮ２とＮＭＯＳトランジスタＮＬ３とのオーバードライブ電圧の差分電圧（Ｖｏ２−Ｖｏ３）及びしきい値電圧の差分電圧（Ｖｔ２−Ｖｔ３）の合計電圧が抵抗Ｒ１に発生する。

しかし、ＮＭＯＳトランジスタＮＬ３がＮＭＯＳトランジスタＮ２と同一のしきい値電圧を有し、ＮＭＯＳトランジスタＮＬ３がＮＭＯＳトランジスタＮ２よりも高いＫ値を有することにより、ＮＭＯＳトランジスタＮ２とＮＭＯＳトランジスタＮＬ３とのゲート・ソース間電圧の差分電圧（Ｖｇｓ２−Ｖｇｓ３＝Ｖｏ２−Ｖｏ３）が抵抗Ｒ１に発生しても良い。つまり、ＮＭＯＳトランジスタＮ２とＮＭＯＳトランジスタＮＬ３とのオーバードライブ電圧の差分電圧（Ｖｏ２−Ｖｏ３）が抵抗Ｒ１に発生しても良い。これらの差分電圧（Ｖｏ２−Ｖｏ３）は温度特性を持ってしまうが、ＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３は同一のしきい値を有することになるので、異なるしきい値のＮＭＯＳトランジスタを製造する製造プロセスが不要になり、半導体装置の製造プロセスが容易になる。

Ｐ１……ＰＭＯＳトランジスタ
ＮＤ１、Ｎ２、ＮＬ３……ＮＭＯＳトランジスタ
Ｒ１……抵抗

Claims (3)

1. 定電流を流す定電流回路において、
   負のしきい値電圧を有し、ゲートとソースとを接続されるデプレション型ＮＭＯＳトランジスタと、
   飽和結線するＰＭＯＳトランジスタと、
   前記デプレション型ＮＭＯＳトランジスタのソース電圧に基づいた電圧をゲートに印加され、前記デプレション型ＮＭＯＳトランジスタのドレイン電流と等しいドレイン電流を流す第一ＮＭＯＳトランジスタと、
   前記第一ＮＭＯＳトランジスタのゲート電圧に基づいた電圧をゲートに印加され、前記ＰＭＯＳトランジスタのドレイン電流と等しいドレイン電流を流す第二ＮＭＯＳトランジスタと、
   前記第二ＮＭＯＳトランジスタのソースと接地端子との間に設けられ、前記第一ＮＭＯＳトランジスタと前記第二ＮＭＯＳトランジスタとのゲート・ソース間電圧の差分電圧を発生して前記定電流を流す抵抗と、
   を備えることを特徴とする定電流回路。
2. 前記第二ＮＭＯＳトランジスタは、前記第一ＮＭＯＳトランジスタよりも低いしきい値電圧を有し、
   前記抵抗は、前記第一ＮＭＯＳトランジスタと前記第二ＮＭＯＳトランジスタとのオーバードライブ電圧の差分電圧及びしきい値電圧の差分電圧に基づいた電圧を発生する、
   ことを特徴とする請求項１記載の定電流回路。
3. 前記第二ＮＭＯＳトランジスタは、前記第一ＮＭＯＳトランジスタよりも高いドライブ能力を有し、
   前記抵抗は、前記第一ＮＭＯＳトランジスタと前記第二ＮＭＯＳトランジスタとのオーバードライブ電圧の差分電圧に基づいた電圧を発生する、
   ことを特徴とする請求項１記載の定電流回路。