JP5446895B2

JP5446895B2 - アンプ

Info

Publication number: JP5446895B2
Application number: JP2010004398A
Authority: JP
Inventors: 秀幸青田; 博文渡辺
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2010-01-12
Filing date: 2010-01-12
Publication date: 2014-03-19
Anticipated expiration: 2030-01-12
Also published as: JP2011146817A; US8174319B2; US20110169570A1

Description

本発明は、所定の電圧を出力するアンプに関する。

従来、所定の電圧を発生するアンプとして、特許文献１に開示された回路が存在している。

また、従来、図１３に示すアンプが存在している。このアンプは、Ｎ型電界効果トランジスタ（以下「Ｎ型トランジスタ」という）Ｍ１〜Ｍ３、及びＰ型電界効果トランジスタ（以下「Ｐ型トランジスタ」という）Ｍ４とＭ５で構成される第１のアンプと、Ｐ型トランジスタＭ６と抵抗Ｒ１とＲ２で構成される第２のアンプから構成されている。

第１のアンプのＮ型トランジスタＭ１とＭ２はアンプの入力トランジスタである。Ｎ型トランジスタＭ１及びＭ２は、サブストレートゲートがそれぞれ自己のソースに接続されている。Ｎ型トランジスタＭ１及びＭ２の各ソースは接続され、この接続部と接地電圧ＧＮＤとの間にＮ型トランジスタＭ３が接続されている。Ｎ型トランジスタＭ１は、ゲートが基準電圧Ｖｒｅｆに接続されている。Ｎ型トランジスタＭ２は、ゲートが抵抗Ｒ１とＲ２との接続部に接続されている。

Ｎ型トランジスタＭ３は、サブストレートゲート及びソースがそれぞれ接地電圧ＧＮＤに接続され、ゲートが基準電圧Ｖｒｅｆに接続され、ドレインがＮ型トランジスタＭ１及びＭ２のソースに接続され、定電流源を構成している。

Ｐ型トランジスタＭ４，Ｍ５は、サブストレートゲート及びソースが電源電圧Ｖｃｃに接続され、ドレインがＮ型トランジスタＭ１，Ｍ２のドレインに接続されている。また、Ｐ型トランジスタＭ４，Ｍ５は、ゲート同士が接続され、この接続部がＰ型トランジスタＭ５のドレインに接続され、カレントミラー回路を構成している。

第２のアンプのＰ型トランジスタＭ６は、サブストレートゲート及びソースが電源電圧Ｖｃｃに接続され、ドレインが抵抗Ｒ１の一端側の出力Ｖｏｕｔに接続されている。また、Ｐ型トランジスタＭ６のゲートは、Ｐ型トランジスタＭ４のドレインとＮ型トランジスタＭ１のドレインとの接続部に接続されている。抵抗Ｒ１の他端は、抵抗Ｒ２を介して接地電圧ＧＮＤに接続されている。これにより、第２のアンプのＰ型トランジスタＭ６と抵抗Ｒ１とＲ２は、第１のアンプに対してフィードバックループを構成している。

以上説明した回路では、Ｐ型トランジスタＭ４及びＭ５がカレントミラー回路を構成していることから、Ｎ型トランジスタＭ１及びＭ２には同一の電流が流れ、第１のアンプの入力トランジスタであるＭ１のゲート電位とＭ２のゲート電位が同一になる。したがって、
Ｖｏｕｔ＝（Ｒ１＋Ｒ２）/Ｒ２＊Ｖｒｅｆ・・・（１）
となる。例えば、Ｖｒｅｆ＝０．５Ｖ（図示せず）のときに、Ｒ１＝４０００ＫΩ、Ｒ２＝２０００ＫΩとすると、Ｖｏｕｔ＝１．５Ｖになる。この場合、最低動作電圧とＶｏｕｔが共に１．５Ｖになる。

特開２００８−２９３４０９号公報

アンプの低電圧動作のためには動作電圧と共に出力電圧Ｖｏｕｔも低くする必要がある。そこでＲ２＝２０００ＫΩのままにして、Ｒ１を３０００Ｋ、２０００ＫΩ、１０００ＫΩと変化させていくと、出力電圧Ｖｏｕｔは、それぞれ１．２５Ｖ、１Ｖ、０．７５Ｖとなるはずである。ところがＲ１を１０００ＫΩ以下にすると、図１４に示すように、出力電圧Ｖｏｕｔが設計値より大きくなる領域（以下ツノと記す）が現れることがわかった。

この原因は、第１のアンプの最低動作電圧と第２のアンプの最低動作電圧の大小関係にある。ここで、第１のアンプと第２のアンプの最低動作電圧はそれぞれ以下であらわされる。
第１のアンプ・・・ＶｄｓＭ４＋ＶｄｓＭ１＋ＶｄｓＭ３・・・（２）
第２のアンプ・・・ＶｄｓＭ６＋Ｖｒｅｆ＋（Ｒ２／Ｒ１）＊Ｖｒｅｆ・・・（３）
（２）式及び（３）式の第１項は、同じＰ型トランジスタを使用しているので同一の値となる。したがって第２項と第３項の和の大小により第１のアンプと第２のアンプの最低動作電圧の大小が決まる。

この点について詳しく説明すると、図１４に示すように、Ｒ１＝３０００ＫΩや４０００ＫΩのとき、すなわちＲ２／Ｒ１が１より大きければ、第１のアンプの最低動作電圧＜第２のアンプの最低動作電圧となり、第１のアンプの出力２００が安定してから、第２のアンプが動作する。ところが、Ｒ１＝１０００ＫΩのときのように、Ｒ２／Ｒ１が１より小さいと、第１のアンプの最低動作電圧＞第２のアンプの最低動作電圧となる。そのため、第１のアンプが動作する前は出力２００がＰ型トランジスタＭ６の閾値電圧を超える電圧帯で不定となり、第２のアンプのＰ型トランジスタＭ６の制御ができず、Ｐ型トランジスタＭ６をオンさせてしまう。

図１５を参照してこの様子を説明する。電源電圧Ｖｃｃが低いときは、第１のアンプも第２のアンプも動作しておらず、第１のアンプの出力２００は低いレベルにある。さらに電源電圧Ｖｃｃを上げていくと第２のアンプのみが動作を開始する。しかし、第１のアンプはまだ動作していないので、出力２００は低レベルのままである。したがって、Ｐ型トランジスタＭ６がオン状態となり、出力電圧Ｖｏｕｔが電源電圧Ｖｃｃの上昇につれて上昇する（Ｖｏｕｔ＝Ｖｃｃ）。その後、さらに電源電圧Ｖｃｃを上げていくと、第２のアンプとともに第１のアンプも動作を開始し、出力２００に電圧Ｖ（２００）が出力される。これにより、Ｐ型トランジスタＭ６が制御され、出力電圧Ｖｏｕｔが一定電圧で安定する。しかし、Ｒ１＝１０００ＫΩの場合、第１のアンプが動作を開始するのが出力電圧Ｖｏｕｔが約１Ｖまで上昇した後であるので、出力電圧Ｖｏｕｔは一旦設計値（０．７５Ｖ）をツノ状に超えてから安定することとなる。

本発明は、上記のようなツノが発生せず、安定した動作を行なえるアンプを提供することを目的とする。

本発明に係る第１の態様のアンプは、第１のアンプと、第１のアンプの出力が入力される第２のアンプとを含むアンプであって、第１のアンプは、ゲートに基準電圧が入力されるＮ型電界効果トランジスタと、Ｎ型電界効果トランジスタのドレインと電源電圧との間に接続されたＰ型電界効果トランジスタと、Ｎ型電界効果トランジスタのソースと接地電圧との間に接続された定電流源とから構成されて、Ｎ型電界効果トランジスタのドレインとＰ型電界効果トランジスタとの接続部から出力し、第２のアンプは電源電圧と接地電圧との間で直列に接続されＰ型電界効果トランジスタと少なくとも１つ以上の抵抗から構成されて、Ｐ型電界効果トランジスタのゲートに第１のアンプの出力が入力されると共に、Ｐ型電界効果トランジスタと抵抗との接続部から出力電圧を出力し、第１のアンプの出力と電源電圧の間に、ゲートに基準電圧が入力されるＮ型電界効果トランジスタでなるスイッチが設けられているとともに、第１のアンプのＰ型電界効果トランジスタの閾値電圧よりも第２のアンプのＰ型電界効果トランジスタの閾値電圧の方が大きく設定されている。

本発明によれば、ツノが発生せず、安定した動作を行なえるアンプを提供することができる。

本発明の第１の実施の形態におけるアンプの回路例を示す図である。電源電圧Ｖｃｃに対する電圧Ｖ（２００）の特性を示す図である。電源電圧Ｖｃｃに対するＮ型トランジスタＭ３のドレイン電流特性を示す図である。本発明の第２の実施の形態における電源電圧Ｖｃｃに対する出力電圧Ｖｏｕｔの特性を説明するための図である。本発明の第３の実施の形態における電源電圧Ｖｃｃに対する出力電圧Ｖｏｕｔの特性を説明するための図である。本発明の第４の実施の形態における電源電圧Ｖｃｃに対する出力電圧Ｖｏｕｔの特性を説明するための図である。低電圧基準電圧発生回路の例を示す図である。Ｎ型トランジスタＭ１とＭ２のＶｇｓ−Ｉｄ特性の例を示す図である。Ｎ型トランジスタＭ１とＭ２のＶｇｓ−Ｉｄ特性におけるプロセス変動によるばらつきを示す図である。Ｓ２／Ｓ１の比に対する基準電圧Ｖｒｅｆの温度特性例を示す図である。基準電圧Ｖｒｅｆの電源電圧依存性を示す実験データを示す図である。基準電圧発生回路における電源電圧Ｖｃｃに対する基準電圧Ｖｒｅｆの特性を示す図である。従来におけるアンプの回路例を示す図である。従来における問題点を説明するための図である。従来における問題点を説明するための図である。

以下、図面を参照して、本発明の実施形態を詳細に説明する。

（第１の実施形態）
１．構成
図１は本発明の第１の実施形態に係るアンプの回路図である。本実施形態のアンプは、Ｎ型電界効果トランジスタ（以下「Ｎ型トランジスタ」という）Ｍ１〜Ｍ３、及びＰ型電界効果トランジスタ（以下「Ｐ型トランジスタ」という）Ｍ４とＭ５で構成される第１のアンプと、Ｐ型トランジスタＭ６と抵抗Ｒ１，Ｒ２で構成される第２のアンプと、スイッチ用のＮ型トランジスタＭ７から構成されている。

Ｐ型トランジスタＭ４，Ｍ５は、サブストレートゲート及びソースが電源電圧Ｖｃｃに接続され、ドレインがＮ型トランジスタＭ１，Ｍ２のドレインに接続されている。また、Ｐ型トランジスタＭ４，Ｍ５は、ゲート同士が接続され、この接続部がＰ型トランジスタＭ５のドレインに接続され、カレントミラー回路を構成している。したがって、Ｎ型トランジスタＭ１及びＭ２には同一の電流が流れ、第１のアンプの入力トランジスタであるＭ１のゲート電位とＭ２のゲート電位が同一になる。

スイッチ用のＮ型トランジスタＭ７は、サブストレートゲート及びドレインがそれぞれ電源電圧ＶＣＣに接続され、ゲートが基準電圧Ｖｒｅｆに接続され、ソースがＮ型トランジスタＭ１及びＭ４の接続部（第２のアンプのＰ型トランジスタＭ６のゲート）に接続されている。

２．動作
この回路では、従来例と同じように、例えばＶｒｅｆ＝０．５Ｖで、Ｒ１＝１０００ＫΩ、Ｒ２＝２０００ＫΩとした場合、まず第２のアンプが立ち上がり、その後第１のアンプが動作し始める。また、このとき、基準電圧Ｖｒｅｆの０．５Ｖが、Ｎ型トランジスタＭ１，Ｍ３，Ｍ７の各ゲートに与えられる。このように、基準電圧Ｖｒｅｆの０．５Ｖが与えられ、第２のアンプが動作しているものの第１のアンプが動作していない状態（図１５の電源電圧Ｖｃｃが０．７Ｖ〜１．０Ｖの期間）では、電源電圧Ｖｃｃを上昇させていくと、電源（Ｖｃｃ）→Ｎ型トランジスタＭ７→Ｎ型トランジスタＭ１→Ｎ型トランジスタＭ３のパスで電流が流れるとともに、出力２００の電圧は基準電圧Ｖｒｅｆ−Ｎ型トランジスタＭ７の閾値電圧ＶｔｈＭ７まで上昇する。

ここで、閾値電圧ＶｔｈＭ６及び閾値電圧ＶｔｈＭ７を、｜ＶｔｈＭ７｜＜｜ＶｔｈＭ６｜になるように設定すると、電源電圧Ｖｃｃと出力２００の電圧との差電圧は閾値電圧ＶｔｈＭ６を越えることはなく、Ｐ型トランジスタＭ６はオンしない。さらに電源電圧Ｖｃｃを上昇させていくと、今度は第１のアンプが動作し始めて出力２００も基準電圧Ｖｒｅｆよりも高くなり、これにより、Ｎ型トランジスタＭ７のゲートに基準電圧Ｖｒｅｆが入力されても閾値電圧ＶｔｈＭ７を超えないので、Ｎ型トランジスタＭ７はオフする。その様子を図２に示す。また図３に、Ｎ型トランジスタＭ７の動作状態をそのドレイン電流を用いて示す。第２のアンプのみが動作しているときのみスイッチがオンしていることがわかる。以上よりスイッチとしてＮ型トランジスタＭ７を導入することで、第１のアンプが動作し始めるまでＰ型トランジスタＭ６をオンさせずに第２のアンプの動作を遅らせる、つまり最低動作電圧を第２のアンプの方を大きくすることができる。したがって図２に示すようにツノのない出力電圧Ｖｏｕｔが得られる。

（第２の実施形態）
次に第２の実施の形態について説明する。第２の実施の形態のアンプの回路は、前述した図１３と同じである。しかし、各Ｐ型トランジスタＭ４，Ｍ５，Ｍ６の閾値電圧ＶｔｈＭ４，ＶｔｈＭ５，ＶｔｈＭ６を、ＶｔｈＭ４＜ＶｔｈＭ６、及びＶｔｈＭ５＜ＶｔｈＭ６になるように設定している。このように各閾値電圧を設定することにより、第１のアンプ及び第２のアンプの最低動作電圧を、第１のアンプの最低動作電圧＜第２のアンプの最低動作電圧として、ツノの発生を抑えることができる。図４は、電源電圧Ｖｃｃと出力電圧Ｖｏｕｔとの関係を、閾値電圧ＶｔｈＭ４，ＶｔｈＭ５と閾値電圧ＶｔｈＭ６との差電圧を変化させてあらわした図である。この図４に示すように、閾値電圧Ｖｔｈの差が０．３Ｖあれば、ツノが発生しないことがわかる。なお、このように閾値電圧の異なる２種類のＰ型トランジスタを製造する方法としては、２種類のチャンネルドープを用いる方法や、チャンネルドープは１種類であるがゲートの濃度をＭ４、Ｍ５よりＭ６の方を１桁程度薄くする方法などがある。

（第３の実施形態）
次に第３の実施の形態について説明する。第３の実施の形態のアンプの回路は、前述した図１３と同じである。しかし、第３の実施の形態においては、出力２００の立ち上がりが従来のものよりも早くなるように、Ｐ型トランジスタＭ４、Ｍ５の電流供給量を増やし、Ｎ型トランジスタＭ３の電流を引く能力を弱めている。具体的には、従来よりも、Ｐ型トランジスタＭ４、Ｍ５に関して、閾値電圧ＶｔｈＭ４、ＶｔｈＭ５を低くしかつトランジスタサイズを大きくすると共に、Ｎ型トランジスタＭ３に関して、閾値電圧ＶｔｈＭ３を高くしかつトランジスタサイズを小さくし、電源投入時の動作スタート電圧が第１のアンプよりも第２のアンプの方が大きくなるようにした。図５にこのように調整した結果を示す。この調整においては、一例としてＰ型トランジスタＭ４、Ｍ５のトランジスタサイズを従来のものの２倍に、Ｎ型トランジスタＭ３のトランジスタサイズを従来のものの半分にした。これにより、ツノが低減されていることがわかる。また、トランジスタサイズを上述のように大きくした上で、さらに、Ｐ型トランジスタＭ４、Ｍ５の閾値電圧Ｖｔｈを従来よりも０．１Ｖ低く、Ｍ３の閾値電圧Ｖｔｈを従来よりも０．１Ｖ高くし、電源投入時の動作スタート電圧が第１のアンプよりも第２のアンプの方が大きくなるようにした。これにより、ツノが無くなったことがわかる。なお、具体的数値を一例として挙げておくと、従来において、Ｐ型トランジスタＭ４、Ｍ５のトランジスタサイズＷ／Ｌが２０／５、閾値電圧Ｖｔｈが−０．６４Ｖ、Ｎ型トランジスタＭ３のトランジスタサイズＷ／Ｌが１０／２０、閾値電圧Ｖｔｈが０．２４Ｖである場合、本実施形態では、Ｐ型トランジスタＭ４、Ｍ５のトランジスタサイズＷ／Ｌを４０／５と従来の２倍に大きくし、閾値電圧Ｖｔｈを−０．５４Ｖと従来よりも０．１Ｖ低くし、Ｎ型トランジスタＭ３のトランジスタサイズＷ／Ｌを１０／４０と従来の半分にし、閾値電圧Ｖｔｈを０．３４Ｖと従来よりも０．１Ｖ高くする。

（第４の実施形態）
次に第４の実施の形態について説明する。第４の実施の形態のアンプの回路は、前述した図１３と同じである。しかし、第４の実施の形態においては、前述の（２）式のＶｄｓＭ１を小さくして、第１のアンプの最低動作電圧を小さくしている。具体的には、例えばＶｒｅｆ＝０．５Ｖに対してＶｔｈＭ１＝０．４５Ｖに設定することにより、Ｖｒｅｆ−ＶｔｈＭ１を０Ｖ近傍に設定している。換言すれば、Ｎ型トランジスタＭ１のソースドレイン間電圧が０Ｖ近傍で動作するようにしている。なお、Ｖｒｅｆ−ＶｔｈＭ１が負、すなわちＭ１をサブスレッショルド領域で動作させても良い。図６に、Ｖｒｅｆ−ＶｔｈＭ１を０．２５Ｖ、０．０５Ｖ、−０．０５Ｖに設定したときの出力電圧Ｖｏｕｔの様子を示す。この図から、Ｖｒｅｆ−ＶｔｈＭ１がほぼ０である０．０５Ｖのときや、サブスレッショルド領域で動作させた−０．０５Ｖの時はツノがなくなることがわかる。

（低電圧基準電圧発生回路）
次に、上記各実施形態において０．５Ｖという低電圧の基準電圧Ｖｒｅｆを発生させるための低電圧基準電圧発生回路について説明する。この低電圧基準電圧発生回路に必要な条件は、第１の実施形態で説明したように第１のアンプや第２のアンプが動作する前にＮ型トランジスタＭ１、Ｍ３、Ｍ７のゲートに基準電圧Ｖｒｅｆを入力する必要があるので、これら回路群の中で最も最低動作電圧が低いことである。

低電圧基準電圧発生回路の回路例を図７に示す。この回路は、電源電圧Ｖｃｃと接地電圧ＧＮＤの間に直列に接続されたＮ型トランジスタＭ８とＭ９で構成されている。

Ｎ型トランジスタＭ８、Ｍ９は、基板やチャネルドープの不純物濃度が等しいデプレッション型トランジスタで、Ｎ型基板のＰウエル内に形成され、各トランジスタの基板電位はソース電位と等しい。また、Ｎ型トランジスタＭ８は高濃度Ｎ型ゲートを持ち、Ｎ型トランジスタＭ９は高濃度Ｐ型ゲートを持つ。Ｎ型トランジスタＭ８は、ゲートと接地電圧ＧＮＤＧ接続され、定電流源を構成している。Ｎ型トランジスタＭ９は、ゲートとドレインが接続されている。

この回路では、Ｎ型トランジスタＭ８とＭ９には同じ電流Ｉｄが流れる。したがって、
Ｉｄ＝ＫＭ８×（ＶｇｓＭ８−ＶｔｈＭ８）^２＝ＫＭ９×（ＶｇｓＭ９−ＶｔｈＭ９）^２
なお、ＫＭ８はＮ型トランジスタＭ８の導電係数、ＫＭ９はＮ型トランジスタＭ９の導電係数、ＶｇｓＭ８はＮ型トランジスタＭ８のゲート−ソース間電圧、ＶｇｓＭ９はＮ型トランジスタＭ９のゲート−ソース間電圧、ＶｔｈＭ８はＮ型トランジスタＭ８の閾値電圧、ＶｔｈＭ９はＮ型トランジスタＭ９の閾値電圧である。
ここで、ＶｇｓＭ８＝−ＶｇｓＭ９である。したがって、
ＶｇｓＭ９＝（−（ＫＭ８／ＫＭ９）^1/2×ＶｔｈＭ８＋ＶｔｈＭ９）
／（（ＫＭ８／ＫＭ９）^1/2＋１）
導電係数ＫＭ８とＫＭ９を等しくすると、
Ｖｒｅｆ＝ＶｇｓＭ９＝１／２（−ＶｔｈＭ８＋ＶｔｈＭ９）・・・（４）
となり、Ｎ型トランジスタＭ８の閾値電圧ＶｔｈＭ８とＮ型トランジスタＭ９の閾値電圧ＶｔｈＭ９の差電圧の半分の電圧になる。

この回路の特徴は３点ある。

１点目はプロセスのばらつきに依存せず安定した基準電圧Ｖｒｅｆを発生できることである。図８にＮ型トランジスタＭ８とＭ９のＶｇｓ−Ｉｄ特性を示す。Ｎ型トランジスタＭ８は、ゲートが接地電圧ＧＮＤに接続されているので、電流Ｉｄ８が流れる。Ｎ型トランジスタＭ９は、Ｎ型トランジスタＭ８と直列に接続されているので、同様に電流Ｉｄ８が流れる。そして、このときのＮ型トランジスタＭ８とＭ９のゲート−ソース間電圧Ｖｇｓの電圧差が基準電圧Ｖｒｅｆとなる。したがって、プロセスの変動により、基板やチャネルドープの不純物濃度がばらついた場合、Ｎ型トランジスタＭ８とＭ９の各濃度も同様にばらつくので、図９に示すようにＮ型トランジスタＭ８とＭ９のＶｇｓ−Ｉｄ特性が左右にずれるだけである。つまり、基準電圧Ｖｒｅｆの絶対値にはほとんど影響を与えることがなく、安定した基準電圧Ｖｒｅｆを発生させることができる。

２点目は温度特性が良好なことである。Ｎ型トランジスタＭ８とＭ９は、基板やチャネルドープの不純物濃度が等しいデプレッション型トランジスタで、Ｎ型トランジスタＭ８は高濃度Ｎ型ゲートを持ち、Ｎ型トランジスタＭ８は高濃度Ｐ型ゲートを持つ。これらトランジスタのチャネル領域のポテンシャル差の温度特性を等しくする、すなわち（４）式での導電係数を等しくしても、ゲートの仕事関数差が持つ温度特性のため、得られる基準電圧Ｖｒｅｆは約−５００ｐｐｍ／℃の温度特性を持ってしまう。しかしながら、この温度特性は、Ｎ型トランジスタＭ８のチャネル幅Ｗとチャネル長Ｌの比Ｓ８＝Ｗ／Ｌと、Ｎ型トランジスタＭ９のチャネル幅Ｗとチャネル長Ｌの比Ｓ９＝Ｗ／Ｌを調整して、改善することができる。図１０にＳ９／Ｓ８の比（Ｌ比）に対する温度特性ＴＯの実験データを示す。図１０よりＳ９／Ｓ８の比が０．２５〜０．５の間に温度特性の最小点があることがわかる。この最小点になる最適の比を推定すると、０．３６〜０．４０であり、そのときの温度特性は、約４０ｐｐｍ／℃になる。

３点目は電源電圧Ｖｃｃの変動が発生しても安定した基準電圧Ｖｒｅｆを発生できることである。Ｎ型トランジスタＭ８とＭ９のソース−ドレイン間電圧ＶｄｓＭ８，ＶｄｓＭ９は、
ＶｄｓＭ８＝Ｖｃｃ−Ｖｒｅｆ
ＶｄｓＭ９＝Ｖｒｅｆ
となるため、電源電圧Ｖｃｃの変動によって、両者のソース−ドレイン間電圧Ｖｄｓが変わり、基準電圧Ｖｒｅｆにも影響を与える。しかしながら、低電圧動作優先の回路であるからほとんど問題にならない。図１１に、電源電圧Ｖｃｃに対する基準電圧Ｖｒｅｆの変化量の特性を示す。この図に示すように例えばＶｃｃ＝３Ｖのときに、基準電圧Ｖｒｅｆの変化量は約０．８ｍＶ、変動率は０．１６％である。つまり、この基準電圧発生回路によれば、電源電圧Ｖｃｃが変動しても、安定した基準電圧Ｖｒｅｆが得られる。

図１２に、この回路における電源電圧Ｖｃｃに対する基準電圧Ｖｒｅｆの特性の実験結果を示す。この図に示すように約０．５Ｖの基準電圧Ｖｒｅｆが得られる。また基準電圧Ｖｒｅｆが約０．５Ｖとなる動作電圧は約０．６Ｖであり、第１のアンプや第２のアンプよりも最低動作電圧が低い基準電圧発生回路が得られる。

以上のように、本発明によればツノが発生せず、安定した低電圧動作、特に１Ｖ以下の低電圧動作が行なえるアンプを提供することができる。

Ｍ１Ｎ型トランジスタ（ゲートに基準電圧が入力されるＮ型電界効果トランジスタ）
Ｍ３Ｎ型トランジスタ（定電流源）
Ｍ４Ｐ型トランジスタ（Ｎ型電界効果トランジスタのドレインと電源電圧との間に接続されたＰ型電界効果トランジスタ）
Ｍ６Ｐ型トランジスタ（第２のアンプのＰ型電界効果トランジスタ）
Ｍ７Ｎ型トランジスタ（スイッチ）
Ｒ１，Ｒ２抵抗

Claims

第１のアンプと、第１のアンプの出力が入力される第２のアンプとを含むアンプであって、
第１のアンプは、ゲートに基準電圧が入力されるＮ型電界効果トランジスタと、Ｎ型電界効果トランジスタのドレインと電源電圧との間に接続されたＰ型電界効果トランジスタと、Ｎ型電界効果トランジスタのソースと接地電圧との間に接続された定電流源とから構成されて、Ｎ型電界効果トランジスタのドレインとＰ型電界効果トランジスタとの接続部から出力し、
第２のアンプは電源電圧と接地電圧との間で直列に接続されたＰ型電界効果トランジスタと少なくとも１つ以上の抵抗から構成されて、Ｐ型電界効果トランジスタのゲートに第１のアンプの出力が入力されると共に、Ｐ型電界効果トランジスタと抵抗との接続部から出力電圧を出力し、
第１のアンプの出力と電源電圧の間に、ゲートに基準電圧が入力されるＮ型電界効果トランジスタでなるスイッチが設けられているとともに、第１のアンプのＰ型電界効果トランジスタの閾値電圧よりも第２のアンプのＰ型電界効果トランジスタの閾値電圧の方が大きく設定されていることを特徴とするアンプ。
請求項１記載のアンプにおいて、
第１のアンプのＰ型電界効果トランジスタのサイズ及び定電流源を構成するＮ型電界効果トランジスタのサイズ、または第１のアンプのＰ型電界効果トランジスタの閾値電圧及び定電流源を構成するＮ型電界効果トランジスタの閾値電圧が、電源投入時の動作スタート電圧が第１のアンプよりも第２のアンプの方が大きくなるように設定されていることを特徴とするアンプ。
請求項１記載のアンプにおいて、
第１のアンプのＮ型トランジスタのソース−ドレイン間電圧が０Ｖ近傍で動作することを特徴とするアンプ。
請求項３記載のアンプにおいて、
第１のアンプのＮ型トランジスタがサブスレッショルド領域で動作することを特徴とするアンプ。
請求項１〜４のいずれか１項に記載のアンプであって、
基準電圧を生成して供給する基準電圧発生回路をさらに備え、
前記基準電圧発生回路は、
高濃度Ｎ型ゲートを有する第１の電界効果トランジスタと高濃度Ｐ型ゲートを有する第２の電界効果トランジスタを電源電圧とグランドの間に直列に接続し、
第１の電界効果トランジスタと第２の電界効果トランジスタの基板電位はグランドと接続されており、
第１の電界効果トランジスタのゲートはグランドに接続されており、
第２の電界効果トランジスタのゲートは第１、第２の電界効果トランジスタの接続部と接続されており、第２の電界効果トランジスタのゲートに、この接続部から出力された基準電圧が入力されていることを特徴とするアンプ。