JP4259941B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路 Download PDFInfo
- Publication number
- JP4259941B2 JP4259941B2 JP2003201443A JP2003201443A JP4259941B2 JP 4259941 B2 JP4259941 B2 JP 4259941B2 JP 2003201443 A JP2003201443 A JP 2003201443A JP 2003201443 A JP2003201443 A JP 2003201443A JP 4259941 B2 JP4259941 B2 JP 4259941B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- source
- field effect
- gate
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基準電圧、電圧比較器の温度補償回路、温度検出回路や温度計などに利用可能な基準電圧発生回路に関する。
【０００２】
【従来の技術】
特許文献１に記載されているゲートの仕事関数差の原理を用いた基準電圧発生回路は、正の温度係数を有する電圧Ｖｐｔａｔと負の温度係数を有する電圧Ｖｐｎを加算して基準電圧Ｖｒｅｆを発生させている。
【０００３】
この特許文献１の基準電圧発生回路の回路図を図８に示す。この回路は、ｎ型チャンネル電界効果トランジスタ（以下単に、ｎ型トランジスタと記す）Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５と抵抗Ｒ１、Ｒ２から構成されている。
ｎ型トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各ｎ型トランジスタの基板電位はソース電位と等しい。
【０００４】
また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は高濃度ｐ型ゲートを持ち、Ｍ１とＭ２のチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌが互いに等しい。
【０００５】
また、ｎ型トランジスタＭ３は、高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ４は低濃度ｎ型ゲートを持ち、Ｍ３とＭ４のチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌが互いに等しい。
【０００６】
ｎ型トランジスタＭ５と抵抗Ｒ１、Ｒ２は、ソースフォロア回路で、ノードＶ１でｎ型トランジスタＭ２のゲートと、ノードＶ２でｎ型トランジスタＭ３のゲートと結線している。
【０００７】
ｎ型トランジスタＭ１は、ソース−ゲート結線をして定電流源となり、ｎ型トランジスタＭ１とＭ２を直列に接続しているので、これらの異種導電型を持つｎ型トランジスタＭ１とＭ２に同一の電流が流れるため、ｎ型トランジスタＭ２のソース−ゲート間電圧がＶｐｎとなる。よって、
Ｖ１＝Ｖｐｎ
Ｖ２＝（Ｒ２／（Ｒ１＋Ｒ２））＊Ｖｐｎ
となる。
【０００８】
またｎ型トランジスタＭ４は、ソース−ゲート結線をして定電流源となり、ｎ型トランジスタＭ３とＭ４を直列に接続しているので、これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ３とＭ４に、同一の電流が流れるため、ｎ型トランジスタＭ３のソース−ゲート間電圧は−Ｖｐｔａｔとなる。
ｎ型トランジスタＭ３のゲートにはＶ２が入力しているので、ｎ型トランジスタＭ３のソース電位Ｖ３は、
Ｖ３＝Ｖ２−（−Ｖｐｔａｔ）
＝（Ｒ２／（Ｒ１＋Ｒ２））＊Ｖｐｎ＋Ｖｐｔａｔ（＝Ｖｒｅｆ）
となる。
【０００９】
図９に、ｎ型トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のソース−ゲート間電圧対ドレイン電流（Ｖｇｓ−Ｉｄ）特性を示す。ｎ型トランジスタＭ１は、ソース−ゲート結線されているので、ドレイン電流Ｉｄ１が流れる。ｎ型トランジスタＭ２は、ｎ型トランジスタＭ１と直列に接続されているので、同様にドレイン電流Ｉｄ１が流れ、そのときのソース−ゲート間電圧Ｖｇｓの差がＶｐｎとなる。また、ｎ型トランジスタＭ４は、ソース−ゲート結線されているので、ドレイン電流Ｉｄ４が流れる。ｎ型トランジスタＭ３は、ｎ型トランジスタＭ４と直列に接続されているので、同様にドレイン電流Ｉｄ４が流れ、そのときのＶｇｓの差がＶｐｔａｔとなり、これらのＶｐｎとＶｐｔａｔの和がＶｒｅｆとなる。
【００１０】
したがって、プロセスの変動により、基板やチャネルドープの不純物濃度がばらついても、すべてのｎ型トランジスタの各濃度も同様にばらつくので、ｎ型トランジスタＭ１〜Ｍ４のＶｇｓ−Ｉｄ特性が図９の関係を保ったまま、左右にずれるだけであり、ＶｐｎやＶｐｔａｔの絶対値にはほとんど影響を与えずに、安定したＶｒｅｆを発生させることができる。
【００１１】
【特許文献１】
特開２００１−２８４４６４号公報
【００１２】
【発明が解決しようとする課題】
一方、上述の場合の各ｎ型トランジスタのドレイン−ソース電圧Ｖｄｓは、ｎ型トランジスタＭ５のソース−ゲート間電圧をＶｇｓ５とすると、ｎ型トランジスタＭ１とＭ２の間の電位が（Ｖ１＋Ｖｇｓ５）、ｎ型トランジスタＭ３とＭ４の間の電位がＶ３となるので、
Ｖｄｓ１＝Ｖｃｃ−（Ｖ１＋Ｖｇｓ５）＝Ｖｃｃ−（Ｖｐｎ＋Ｖｇｓ５）
Ｖｄｓ２＝Ｖ１＋Ｖｇｓ５＝Ｖｐｎ＋Ｖｇｓ５
Ｖｄｓ３＝Ｖｃｃ−Ｖ３＝Ｖｃｃ−Ｖｒｅｆ
Ｖｄｓ４＝Ｖ３＝Ｖｆｅｆ
となる。
【００１３】
ＶｐｎあるいはＶｒｅｆは、前記の理由で安定して発生し、回路が正常動作していれば、Ｖｇｓ５も安定しているので、Ｖｄｓ２とＶｄｓ４は安定している。しかし、電源電圧Ｖｃｃが変動すると、Ｖｄｓ１とＶｄｓ３はＶｃｃに伴って変動してしまう。
【００１４】
図１０に、Ｖｃｃが高くなった場合のＶｇｓ−Ｉｄ特性を示す。図１０に示すようにｎ型トランジスタＭ１、Ｍ３のＶｇｓ−Ｉｄ曲線がずれてしまい、本来のＶｐｎ、Ｖｐｔａｔからそれぞれ、ΔＶｐｎ、ΔＶｐｔａｔ分大きくなるので、Ｖｒｅｆ自体が大きくなってしまう欠点があった。
【００１５】
本発明は、上述の実情を考慮してなされたものであって、プロセス変動はもとより、電源電圧変動に対しても、安定した基準電圧発生回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の課題を解決すために、本発明の請求項１の発明は、入力された電圧から負の温度係数を有する電圧Ｖｐｎを生成して出力する第２の電圧源回路と、入力された電圧から正の温度係数を有する電圧Ｖｐｔａｔを生成し、前記電圧Ｖｐｎの負の温度係数を前記電圧Ｖｐｔａｔの正の温度係数で打ち消すように、前記電圧Ｖｐｎに前記電圧Ｖｐｔａｔを加算して基準電圧を生成し出力する第３の電圧源回路とを備えた基準電圧発生回路において、電源電圧を所定の電圧ＶＡ及びＶＢで一定になるようにそれぞれ調整し、該電圧ＶＡを前記第２の電圧源回路の前記入力電圧として出力すると共に、該電圧ＶＢを前記第３の電圧源回路部の前記入力電圧として出力する第１の電源電圧調整回路を備え、前記第１の電源電圧調整回路は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１（Ｍ６）及び第２（Ｍ７）の各電界効果トランジスタで構成され、該第１の電界効果トランジスタ（Ｍ６）は、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給し、前記第２の電界効果トランジスタ（Ｍ７）は、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続されて該接続部から電圧ＶＢを供給することを特徴とする。
さらに、請求項２の発明は、請求項１記載の発明において、前記第２の電圧源回路は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、前記第３の電圧源回路は、第２の電圧源回路からの該電圧Ｖ２に生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成することを特徴とする。
さらに、請求項３の発明は、請求項２記載の発明において、前記第２の電圧源回路は、前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３（Ｍ１）及び第４（Ｍ２）の各電界効果トランジスタと、サブストレートゲートがソースに接続され、電源電圧と前記第４の電界効果トランジスタ（Ｍ２）のゲートとの間に接続された第５の電界効果トランジスタ（Ｍ５）と、前記第４の電界効果トランジスタ（Ｍ２）のゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、を備え、前記電圧ＶＡ側に接続された第３の電界効果トランジスタ（Ｍ１）は、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタ（Ｍ５）は、ゲートが第３の電界効果トランジスタ（Ｍ１）のゲートに接続されることを特徴とする。
さらに、請求項４の発明は、請求項２又は３記載の発明において、前記第３の電圧源回路は、前記電圧ＶＢと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタと、を備え、前記電圧ＶＢ側に接続された第６の電界効果トランジスタ（Ｍ３）は、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタ（Ｍ４）は、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタの接続部から前記基準電圧が出力されることを特徴とする。
【００２０】
また、本発明の請求項５は、入力された電圧から負の温度係数を有する電圧Ｖｐｎを生成して出力する第２の電圧源回路と、入力された電圧から正の温度係数を有する電圧Ｖｐｔａｔを生成し、前記電圧Ｖｐｎの負の温度係数を前記電圧Ｖｐｔａｔの正の温度係数で打ち消すように、前記電圧Ｖｐｎに前記電圧Ｖｐｔａｔを加算して基準電圧を生成し出力する第３の電圧源回路とを備えた基準電圧発生回路において、電源電圧を所定の電圧ＶＡで一定になるように調整し、該電圧ＶＡを前記第２及び第３の各電圧源回路の前記入力電圧として出力する第１の電源電圧調整回路を備え、前記第１の電源電圧調整回路は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１の電界効果トランジスタ（Ｍ６）で構成され、該第１の電界効果トランジスタ（Ｍ６）は、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給することを特徴とする。
さらに、請求項６の発明は、請求項５記載の発明において、前記第２の電圧源回路は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、前記第３の電圧源回路は、前記第２の電圧源回路からの該電圧Ｖ２に、生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成することを特徴とする。
さらに、請求項７の発明は、請求項６記載の発明において、前記第２の電圧源回路は、前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３（Ｍ１）及び第４（Ｍ２）の各電界効果トランジスタと、サブストレートゲートがソースに接続され、前記電圧ＶＡと前記第４の電界効果トランジスタ（Ｍ２）のゲートとの間に接続された第５の電界効果トランジスタ（Ｍ５）と、前記第４の電界効果トランジスタ（Ｍ２）のゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、を備え、前記電圧ＶＡ側に接続された第３の電界効果トランジスタ（Ｍ１）は、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタ（Ｍ５）は、ゲートが第３の電界効果トランジスタ（Ｍ１）のゲートに接続されることを特徴とする。
さらに、請求項８の発明は、請求項６又は７記載の発明において、前記第３の電圧源回路は、前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタと、を備え、前記電圧ＶＡ側に接続された第６の電界効果トランジスタ（Ｍ３）は、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタ（Ｍ４）は、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタの接続部から前記基準電圧が出力されることを特徴とする。
【００２１】
【発明の実施の形態】
以上、図面を参照して本発明の基準電圧発生回路に係る好適な実施形態について説明する。
図１は、本発明の基準電圧発生回路のブロック図である。図１に示すように、基準電圧発生回路は、第１の電源電圧調整回路１０と、第２の電圧源回路２０と、第３の電圧源回路３０とで構成している。
第１の電源電圧調整回路１０は、外部からの電源電圧Ｖｃｃを一定の電圧に調整し、第２および第３の電圧源回路（２０，３０）に供給する。
第２の電圧源回路２０は、負の温度係数を有する電圧Ｖｐｎを発生する。
第３の電圧源回路３０は、正の温度係数を有する電圧Ｖｐｔａｔを発生し、前記Ｖｐｎと加算して、温度係数を持たない基準電圧Ｖｒｅｆを発生する。
【００２２】
図２は、図１の基準電圧発生回路の詳細な回路図である。
本基準電圧発生回路は、ｎ型基板上に構築しており、ｎ型チャンネル電界効果トランジスタ（以下、ｎ型トランジスタと記す）Ｍ１〜Ｍ７と抵抗Ｒ１、Ｒ２から構成されている。また、電圧源回路には、特許文献１に記載されたゲートの仕事関数差の原理を応用した電圧源回路を使用する。
【００２３】
まず、第１の電源電圧調整回路１０は、ｎ型トランジスタＭ６、Ｍ７で構成されている。ｎ型トランジスタＭ６、Ｍ７は、ｎ型基板のｐウェル内に形成されたデプレッション型のｎ型トランジスタであり、それぞれのゲートとソースは結線しており、基板電位はＧＮＤに接地されている。
また、ｎ型トランジスタＭ６のソースは、第２の電圧源回路２０のｎ型トランジスタＭ１のドレインと、ｎ型トランジスタＭ７のソースは、第３の電圧源回路３０のｎ型トランジスタＭ３のドレインと接続している。
【００２４】
次に、第２の電圧源回路２０は、ｎ型トランジスタＭ１、Ｍ２、Ｍ５と抵抗Ｒ１、Ｒ２で構成されている。ｎ型トランジスタＭ１、Ｍ２は、基板やチャネルドープの不純物濃度が等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位がソース電位と等しい。
また、ｎ型トランジスタＭ１は、高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌが互いに等しい。
【００２５】
このゲートの導電型のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートとソースを結線して定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ５と抵抗Ｒ１と抵抗Ｒ２からなるソースフォロア回路によりゲート電位が与えられる。
【００２６】
最後に、第３の電圧源回路３０は、ｎ型トランジスタＭ３、Ｍ４で構成されている。ｎ型トランジスタＭ３、Ｍ４は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。
また、ｎ型トランジスタＭ３は、高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ４は、低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌが互いに等しい。
【００２７】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ３とＭ４は、直列に接続され、ｎ型トランジスタＭ４は、ゲートとソースを結線して定電流源となり、ｎ型トランジスタＭ３は、ｎ型トランジスタＭ５と抵抗Ｒ１と抵抗Ｒ２の接続点からゲート電位が与えられる。
【００２８】
次に、図２に示した基準電圧発生回路の動作について説明する。
ｎ型トランジスタＭ１は、ソース−ゲート結線をして定電流源となり、ｎ型トランジスタＭ１とＭ２を直列に接続しているので、これらの異種導電型を持つｎ型トランジスタＭ１とＭ２に同一の電流が流れるため、ｎ型トランジスタＭ２のソース−ゲート間電圧がＶｐｎとなる。
よって、
Ｖ１＝Ｖｐｎ
Ｖ２＝（Ｒ２／（Ｒ１＋Ｒ２））＊Ｖｐｎ
となる。
【００２９】
また、ｎ型トランジスタＭ４は、ソース−ゲート結線をして定電流源となり、ｎ型トランジスタＭ３とＭ４を直列に接続しているので、これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ３とＭ４に、同一の電流が流れるため、ｎ型トランジスタＭ３のソース−ゲート間電圧は−Ｖｐｔａｔとなる。ｎ型トランジスタＭ３のゲートにはＶ２が入力しているので、ｎ型トランジスタＭ３のソース電位Ｖ３は、
Ｖ３＝Ｖ２−（−Ｖｐｔａｔ）
＝（Ｒ２／（Ｒ１＋Ｒ２））＊Ｖｐｎ＋Ｖｐｔａｔ（＝Ｖｒｅｆ）
となる。
【００３０】
次に、図３にｎ型トランジスタＭ６のゲート電位対ドレイン電流（ＶＡ−Ｉｄ）特性を示す。
図３は、電源電圧ＶｃｃをＶｃｃＡ、ＶｃｃＢ、ＶｃｃＣと高くして変化させ、ｎ型トランジスタＭ６のゲート電位ＶＡを上昇させたときのＭ６に流れるドレイン電流を示したものである。例えば、Ｖｃｃ＝ＶｃｃＡのときは、ＶＡがＶｃｃＡに近づくとドレイン電流Ｉｄが急激に減少し、ＶＡ＝ＶｃｃＡでドレイン電流Ｉｄは０となる。
【００３１】
図９より、定電流源のｎ型トランジスタＭ１には電流Ｉｄ１が流れるので、同じ電流パス上にあるｎ型トランジスタＭ６にも同じ電流Ｉｄ１が流れる。
よって、Ｍ６のゲート電位ＶＡは、電源電圧Ｖｃｃに関係なくＶｃｃ１に固定される。但し、図３では、Ｉｄ１が小さすぎて、Ｉｄ１′になったときのＶＡの電位は、Ｖｃｃ１′である。一方、Ｖｃｃ＝ＶｃｃＢ、ＶｃｃＣであるときのＶＡの電位は、それぞれ高々ＶｃｃＢ、ＶｃｃＣであり、且つ、Ｖｃｃ１′＜ＶｃｃＢ、ＶｃｃＣなので、ＶＡの電位はＶｃｃ１′に固定される。
【００３２】
しかし、図３では、Ｖｃｃ＝ＶｃｃＡのとき、Ｖｃｃ１′＞ＶｃｃＡとなっているが、このときのＶＡの電位は高々ＶｃｃＡにしかならないはずである。
図４は、この様子を示し、電源電圧Ｖｃｃ対Ｍ６のゲート電圧ＶＡにおけるドレイン電流Ｉｄの変化を示す図である。ドレイン電流がＩｄ１のときは、Ｖｃｃ＝ＶｃｃＡでもＶＡの電位は、一定電圧Ｖｃｃ１になるが、ドレイン電流がＩｄ１′のときは、ＶｃｃはＶｃｃＢより大きくならないと一定電圧Ｖｃｃ１′にならない。
【００３３】
回路の最低電圧がＶｃｃＢでよい場合には問題がないが、ＶｃｃＡの電圧が必要なときには、ｎ型トランジスタＭ６のＷ／Ｌを調整する必要がある。
図１１にＭ６のＷ／Ｌを変えたときのＶＡ−Ｉｄ特性を示した。同図において、曲線Ａ（Ｗ／Ｌ＝ａ）のときは、図３と同じ状態で、ドレイン電流がＩｄ１′で、Ｖｃｃ＝ＶｃｃＡのとき、ＶＡの電位は一定電圧Ｖｃｃ１′にならず、高々ＶｃｃＡにしかならない。
しかし、Ｗ／Ｌ＝ｂ（ｂ＜ａ）とすると、曲線Ｂとなり、このｂの値を調整することによって、ドレイン電流がＩｄ１′になっても、例えば、ＶＡの電位を一定電圧Ｖｃｃ１にすることができる。
したがって、ドレイン電流がＩｄ１で、Ｖｃｃ＝ＶｃｃＡのときでも、ＶＡの電位を一定電圧Ｖｃｃ１にすることができる。
【００３４】
次に、図５にｎ型トランジスタＭ７のゲート電位対ドレイン電流（ＶＢ−Ｉｄ）特性を示す。図５は、電源電圧ＶｃｃをＶｃｃＡ、ＶｃｃＢ、ＶｃｃＣと高くして変化させ、ｎ型トランジスタＭ７のゲート電位ＶＢを上昇させたときのＭ７に流れるドレイン電流を示したものである。例えば、Ｖｃｃ＝ＶｃｃＡのときは、ＶＢがＶｃｃＡに近づくとドレイン電流Ｉｄが急激に減少し、ＶＢ＝ＶｃｃＡでドレイン電流Ｉｄは０となる。
【００３５】
図９より、定電流源のｎ型トランジスタＭ４には電流Ｉｄ４が流れるので、同じ電流パス上にあるｎ型トランジスタＭ７にも同じ電流Ｉｄ４が流れる。
よって、Ｍ７のゲート電位ＶＢは、電源電圧Ｖｃｃに関係なくＶｃｃ４に固定される。但し、図５では、Ｉｄ４が小さすぎて、Ｉｄ４′になったときのＶＢの電位はＶｃｃ４′になる。一方、Ｖｃｃ＝ＶｃｃＢ、ＶｃｃＣであるときのＶＢの電位は、それぞれ高々ＶｃｃＢ、ＶｃｃＣであり、且つ、Ｖｃｃ４′＜ＶｃｃＢ、ＶｃｃＣなので、ＶＢの電位はＶｃｃ４′に固定される。
【００３６】
しかし、図５では、Ｖｃｃ＝ＶｃｃＡのとき、Ｖｃｃ４′＞ＶｃｃＡとなっているが、このときのＶＢの電位は高々ＶｃｃＡにしかならないはずである。
図６は、この様子を示し、電源電圧Ｖｃｃ対Ｍ７のゲート電圧ＶＢにおけるドレイン電流Ｉｄの変化を示す図である。ドレイン電流がＩｄ４のときは、Ｖｃｃ＝ＶｃｃＡでもＶＢの電位は、一定電圧Ｖｃｃ４になるが、ドレイン電流がＩｄ４′のときは、ＶｃｃはＶｃｃＢより大きくならないと一定電圧Ｖｃｃ４′にならない。
【００３７】
回路の最低電圧がＶｃｃＢでよい場合には問題がないが、ＶｃｃＡの電圧が必要なときには、ｎ型トランジスタＭ７のＷ／Ｌを調整する必要がある。
図１２にＭ７のＷ／Ｌを変えたときのＶＢ−Ｉｄ特性を示した。同図において、曲線Ａ（Ｗ／Ｌ＝ａ）のときは、図５と同じ状態で、ドレイン電流がＩｄ４′で、Ｖｃｃ＝ＶｃｃＡのとき、ＶＢの電位は一定電圧Ｖｃｃ４′にならず、高々ＶｃｃＡにしかならない。
しかし、Ｗ／Ｌ＝ｂ（ｂ＜ａ）とすると、曲線Ｂとなり、このｂの値を調整することによって、ドレイン電流がＩｄ４′になっても、例えば、ＶＢの電位を一定電圧Ｖｃｃ４にすることができる。
したがって、ドレイン電流がＩｄ４で、Ｖｃｃ＝ＶｃｃＡのときでも、ＶＢの電位を一定電圧Ｖｃｃ４にすることができる。
【００３８】
以上のように、ｎ型トランジスタＭ６、Ｍ７を設けることにより、電源電圧Ｖｃｃが変動しても、Ｍ６とＭ７のそれぞれのゲート電位ＶＡとＶＢはそれぞれ一定電圧Ｖｃｃ１とＶｃｃ４に固定される。
【００３９】
したがって、各トランジスタのＶｄｓ（ドレイン−ソース電圧）は、ｎ型トランジスタＭ５のソース−ゲート間電圧をＶｇｓ５とすると、ｎ型トランジスタＭ１とＭ２の間の電位が（Ｖ１＋Ｖｇｓ５）、ｎ型トランジスタＭ３とＭ４の間の電位がＶ３となるので、
Ｖｄｓ１＝ＶＡ−（Ｖ１＋Ｖｇｓ５）＝Ｖｃｃ１−（Ｖｐｎ＋Ｖｇｓ５）
Ｖｄｓ２＝Ｖ１＋Ｖｇｓ５＝Ｖｐｎ＋Ｖｇｓ５
Ｖｄｓ３＝ＶＢ−Ｖ３＝Ｖｃｃ４−Ｖｒｅｆ
Ｖｄｓ４＝Ｖ３＝Ｖｆｅｆ
となる。
【００４０】
Ｖｐｎ、Ｖｒｅｆ、Ｖｇｓ５は、安定して発生し、Ｖｃｃ１、Ｖｃｃ４もＶｃｃ変動が起こっても一定電圧なので、Ｖｄｓ１〜Ｖｄｓ４は、電源電圧Ｖｃｃ変動に無関係になり、常に一定のＶｄｓとなる。
【００４１】
したがって、図１０に示した電源電圧Ｖｃｃの変動によるＶｇｓ−Ｉｄ特性のずれは生じなくなり、Ｖｒｅｆの変動は起こらない。また、ゲートの仕事関数差の原理を応用しているので、プロセス変動に対してもＶｒｅｆの変動は起こらない。
【００４２】
図７は、本発明の基準電圧発生回路の他の実施形態を示す回路図である。この基準電圧発生回路では、第１の電源電圧調整回路１０がｎ型トランジスタＭ６のみで構成され、ゲートとソースは結線しており、基板電位はＧＮＤに接地されている。
また、第１の電源電圧調整回路１０のソースは、第２の電圧源回路２０のｎ型トランジスタＭ１のドレインとｎ型トランジスタＭ５のドレイン、および第３の電圧源回路３０のｎ型トランジスタＭ３のドレインと接続している。
動作自体は、上述した実施形態とまったく同じであるので、説明は省略する。
【００４３】
【発明の効果】
以上説明したように本発明によれば、プロセス変動はもとより、電源電圧変動に対しても、安定した基準電圧発生回路を得ることができる。
【図面の簡単な説明】
【図１】 本発明の基準電圧発生回路の構成を示すブロック図である。
【図２】 図１の基準電圧発生回路の詳細な回路図である。
【図３】 ｎ型トランジスタＭ６のＶＡ−Ｉｄ特性を示す図である。
【図４】 電源電圧対Ｍ６のゲート電圧におけるドレイン電流の変化を示す図である。
【図５】 ｎ型トランジスタＭ７のＶＢ−Ｉｄ特性を示す図である。
【図６】 電源電圧対Ｍ７のゲート電圧におけるドレイン電流の変化を示す図である。
【図７】 本発明の基準電圧発生回路の他の実施形態を示す回路図である。
【図８】 従来技術における基準電圧発生回路の回路図である。
【図９】 ｎ型トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のＶｇｓ−Ｉｄ特性を示す図である。
【図１０】 図９に対して、電源電圧が高くなった場合のＶｇｓ−Ｉｄ特性を示す図である。
【図１１】 ｎ型トランジスタＭ６のＷ／Ｌを変えたときのＶＡ−Ｉｄ特性を示す図である。
【図１２】 ｎ型トランジスタＭ７のＷ／Ｌを変えたときのＶＢ−Ｉｄ特性を示す図である。
【符号の説明】
１０…第１の電源電圧調整回路、２０…第２の電圧源回路、３０…第３の電圧源回路、Ｍ１…高濃度ｎ型ゲートを持つｎ型チャンネル電界効果トランジスタ、Ｍ２…高濃度ｐ型ゲートを持つｎ型チャンネル電界効果トランジスタ、Ｍ３…高濃度ｎ型ゲートを持つｎ型チャンネル電界効果トランジスタ、Ｍ４…低濃度ｎ型ゲートを持つｎ型チャンネル電界効果トランジスタ、Ｍ５…ｎ型チャンネル電界効果トランジスタ、Ｍ６，Ｍ７…デプレッション型のｎ型チャンネル電界効果トランジスタ、Ｒ１，Ｒ２…抵抗、Ｖｃｃ…電源電圧、Ｖｒｅｆ…基準電圧、Ｖｇｓ…ソース−ゲート間電圧、Ｖｄｓ…ドレイン電流−ソース電圧、Ｖｐｎ…負の温度係数を有する電圧、Ｖｐｔａｔ…正の温度係数を有する電圧、Ｖｇｓ５…Ｍ５のソース−ゲート間電圧。
【発明の属する技術分野】
本発明は、基準電圧、電圧比較器の温度補償回路、温度検出回路や温度計などに利用可能な基準電圧発生回路に関する。
【０００２】
【従来の技術】
特許文献１に記載されているゲートの仕事関数差の原理を用いた基準電圧発生回路は、正の温度係数を有する電圧Ｖｐｔａｔと負の温度係数を有する電圧Ｖｐｎを加算して基準電圧Ｖｒｅｆを発生させている。
【０００３】
この特許文献１の基準電圧発生回路の回路図を図８に示す。この回路は、ｎ型チャンネル電界効果トランジスタ（以下単に、ｎ型トランジスタと記す）Ｍ１、Ｍ２、Ｍ３、Ｍ４、Ｍ５と抵抗Ｒ１、Ｒ２から構成されている。
ｎ型トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各ｎ型トランジスタの基板電位はソース電位と等しい。
【０００４】
また、ｎ型トランジスタＭ１は高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は高濃度ｐ型ゲートを持ち、Ｍ１とＭ２のチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌが互いに等しい。
【０００５】
また、ｎ型トランジスタＭ３は、高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ４は低濃度ｎ型ゲートを持ち、Ｍ３とＭ４のチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌが互いに等しい。
【０００６】
ｎ型トランジスタＭ５と抵抗Ｒ１、Ｒ２は、ソースフォロア回路で、ノードＶ１でｎ型トランジスタＭ２のゲートと、ノードＶ２でｎ型トランジスタＭ３のゲートと結線している。
【０００７】
ｎ型トランジスタＭ１は、ソース−ゲート結線をして定電流源となり、ｎ型トランジスタＭ１とＭ２を直列に接続しているので、これらの異種導電型を持つｎ型トランジスタＭ１とＭ２に同一の電流が流れるため、ｎ型トランジスタＭ２のソース−ゲート間電圧がＶｐｎとなる。よって、
Ｖ１＝Ｖｐｎ
Ｖ２＝（Ｒ２／（Ｒ１＋Ｒ２））＊Ｖｐｎ
となる。
【０００８】
またｎ型トランジスタＭ４は、ソース−ゲート結線をして定電流源となり、ｎ型トランジスタＭ３とＭ４を直列に接続しているので、これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ３とＭ４に、同一の電流が流れるため、ｎ型トランジスタＭ３のソース−ゲート間電圧は−Ｖｐｔａｔとなる。
ｎ型トランジスタＭ３のゲートにはＶ２が入力しているので、ｎ型トランジスタＭ３のソース電位Ｖ３は、
Ｖ３＝Ｖ２−（−Ｖｐｔａｔ）
＝（Ｒ２／（Ｒ１＋Ｒ２））＊Ｖｐｎ＋Ｖｐｔａｔ（＝Ｖｒｅｆ）
となる。
【０００９】
図９に、ｎ型トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のソース−ゲート間電圧対ドレイン電流（Ｖｇｓ−Ｉｄ）特性を示す。ｎ型トランジスタＭ１は、ソース−ゲート結線されているので、ドレイン電流Ｉｄ１が流れる。ｎ型トランジスタＭ２は、ｎ型トランジスタＭ１と直列に接続されているので、同様にドレイン電流Ｉｄ１が流れ、そのときのソース−ゲート間電圧Ｖｇｓの差がＶｐｎとなる。また、ｎ型トランジスタＭ４は、ソース−ゲート結線されているので、ドレイン電流Ｉｄ４が流れる。ｎ型トランジスタＭ３は、ｎ型トランジスタＭ４と直列に接続されているので、同様にドレイン電流Ｉｄ４が流れ、そのときのＶｇｓの差がＶｐｔａｔとなり、これらのＶｐｎとＶｐｔａｔの和がＶｒｅｆとなる。
【００１０】
したがって、プロセスの変動により、基板やチャネルドープの不純物濃度がばらついても、すべてのｎ型トランジスタの各濃度も同様にばらつくので、ｎ型トランジスタＭ１〜Ｍ４のＶｇｓ−Ｉｄ特性が図９の関係を保ったまま、左右にずれるだけであり、ＶｐｎやＶｐｔａｔの絶対値にはほとんど影響を与えずに、安定したＶｒｅｆを発生させることができる。
【００１１】
【特許文献１】
特開２００１−２８４４６４号公報
【００１２】
【発明が解決しようとする課題】
一方、上述の場合の各ｎ型トランジスタのドレイン−ソース電圧Ｖｄｓは、ｎ型トランジスタＭ５のソース−ゲート間電圧をＶｇｓ５とすると、ｎ型トランジスタＭ１とＭ２の間の電位が（Ｖ１＋Ｖｇｓ５）、ｎ型トランジスタＭ３とＭ４の間の電位がＶ３となるので、
Ｖｄｓ１＝Ｖｃｃ−（Ｖ１＋Ｖｇｓ５）＝Ｖｃｃ−（Ｖｐｎ＋Ｖｇｓ５）
Ｖｄｓ２＝Ｖ１＋Ｖｇｓ５＝Ｖｐｎ＋Ｖｇｓ５
Ｖｄｓ３＝Ｖｃｃ−Ｖ３＝Ｖｃｃ−Ｖｒｅｆ
Ｖｄｓ４＝Ｖ３＝Ｖｆｅｆ
となる。
【００１３】
ＶｐｎあるいはＶｒｅｆは、前記の理由で安定して発生し、回路が正常動作していれば、Ｖｇｓ５も安定しているので、Ｖｄｓ２とＶｄｓ４は安定している。しかし、電源電圧Ｖｃｃが変動すると、Ｖｄｓ１とＶｄｓ３はＶｃｃに伴って変動してしまう。
【００１４】
図１０に、Ｖｃｃが高くなった場合のＶｇｓ−Ｉｄ特性を示す。図１０に示すようにｎ型トランジスタＭ１、Ｍ３のＶｇｓ−Ｉｄ曲線がずれてしまい、本来のＶｐｎ、Ｖｐｔａｔからそれぞれ、ΔＶｐｎ、ΔＶｐｔａｔ分大きくなるので、Ｖｒｅｆ自体が大きくなってしまう欠点があった。
【００１５】
本発明は、上述の実情を考慮してなされたものであって、プロセス変動はもとより、電源電圧変動に対しても、安定した基準電圧発生回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記の課題を解決すために、本発明の請求項１の発明は、入力された電圧から負の温度係数を有する電圧Ｖｐｎを生成して出力する第２の電圧源回路と、入力された電圧から正の温度係数を有する電圧Ｖｐｔａｔを生成し、前記電圧Ｖｐｎの負の温度係数を前記電圧Ｖｐｔａｔの正の温度係数で打ち消すように、前記電圧Ｖｐｎに前記電圧Ｖｐｔａｔを加算して基準電圧を生成し出力する第３の電圧源回路とを備えた基準電圧発生回路において、電源電圧を所定の電圧ＶＡ及びＶＢで一定になるようにそれぞれ調整し、該電圧ＶＡを前記第２の電圧源回路の前記入力電圧として出力すると共に、該電圧ＶＢを前記第３の電圧源回路部の前記入力電圧として出力する第１の電源電圧調整回路を備え、前記第１の電源電圧調整回路は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１（Ｍ６）及び第２（Ｍ７）の各電界効果トランジスタで構成され、該第１の電界効果トランジスタ（Ｍ６）は、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給し、前記第２の電界効果トランジスタ（Ｍ７）は、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続されて該接続部から電圧ＶＢを供給することを特徴とする。
さらに、請求項２の発明は、請求項１記載の発明において、前記第２の電圧源回路は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、前記第３の電圧源回路は、第２の電圧源回路からの該電圧Ｖ２に生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成することを特徴とする。
さらに、請求項３の発明は、請求項２記載の発明において、前記第２の電圧源回路は、前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３（Ｍ１）及び第４（Ｍ２）の各電界効果トランジスタと、サブストレートゲートがソースに接続され、電源電圧と前記第４の電界効果トランジスタ（Ｍ２）のゲートとの間に接続された第５の電界効果トランジスタ（Ｍ５）と、前記第４の電界効果トランジスタ（Ｍ２）のゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、を備え、前記電圧ＶＡ側に接続された第３の電界効果トランジスタ（Ｍ１）は、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタ（Ｍ５）は、ゲートが第３の電界効果トランジスタ（Ｍ１）のゲートに接続されることを特徴とする。
さらに、請求項４の発明は、請求項２又は３記載の発明において、前記第３の電圧源回路は、前記電圧ＶＢと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタと、を備え、前記電圧ＶＢ側に接続された第６の電界効果トランジスタ（Ｍ３）は、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタ（Ｍ４）は、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタの接続部から前記基準電圧が出力されることを特徴とする。
【００２０】
また、本発明の請求項５は、入力された電圧から負の温度係数を有する電圧Ｖｐｎを生成して出力する第２の電圧源回路と、入力された電圧から正の温度係数を有する電圧Ｖｐｔａｔを生成し、前記電圧Ｖｐｎの負の温度係数を前記電圧Ｖｐｔａｔの正の温度係数で打ち消すように、前記電圧Ｖｐｎに前記電圧Ｖｐｔａｔを加算して基準電圧を生成し出力する第３の電圧源回路とを備えた基準電圧発生回路において、電源電圧を所定の電圧ＶＡで一定になるように調整し、該電圧ＶＡを前記第２及び第３の各電圧源回路の前記入力電圧として出力する第１の電源電圧調整回路を備え、前記第１の電源電圧調整回路は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１の電界効果トランジスタ（Ｍ６）で構成され、該第１の電界効果トランジスタ（Ｍ６）は、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給することを特徴とする。
さらに、請求項６の発明は、請求項５記載の発明において、前記第２の電圧源回路は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、前記第３の電圧源回路は、前記第２の電圧源回路からの該電圧Ｖ２に、生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成することを特徴とする。
さらに、請求項７の発明は、請求項６記載の発明において、前記第２の電圧源回路は、前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３（Ｍ１）及び第４（Ｍ２）の各電界効果トランジスタと、サブストレートゲートがソースに接続され、前記電圧ＶＡと前記第４の電界効果トランジスタ（Ｍ２）のゲートとの間に接続された第５の電界効果トランジスタ（Ｍ５）と、前記第４の電界効果トランジスタ（Ｍ２）のゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、を備え、前記電圧ＶＡ側に接続された第３の電界効果トランジスタ（Ｍ１）は、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタ（Ｍ５）は、ゲートが第３の電界効果トランジスタ（Ｍ１）のゲートに接続されることを特徴とする。
さらに、請求項８の発明は、請求項６又は７記載の発明において、前記第３の電圧源回路は、前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタと、を備え、前記電圧ＶＡ側に接続された第６の電界効果トランジスタ（Ｍ３）は、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタ（Ｍ４）は、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタの接続部から前記基準電圧が出力されることを特徴とする。
【００２１】
【発明の実施の形態】
以上、図面を参照して本発明の基準電圧発生回路に係る好適な実施形態について説明する。
図１は、本発明の基準電圧発生回路のブロック図である。図１に示すように、基準電圧発生回路は、第１の電源電圧調整回路１０と、第２の電圧源回路２０と、第３の電圧源回路３０とで構成している。
第１の電源電圧調整回路１０は、外部からの電源電圧Ｖｃｃを一定の電圧に調整し、第２および第３の電圧源回路（２０，３０）に供給する。
第２の電圧源回路２０は、負の温度係数を有する電圧Ｖｐｎを発生する。
第３の電圧源回路３０は、正の温度係数を有する電圧Ｖｐｔａｔを発生し、前記Ｖｐｎと加算して、温度係数を持たない基準電圧Ｖｒｅｆを発生する。
【００２２】
図２は、図１の基準電圧発生回路の詳細な回路図である。
本基準電圧発生回路は、ｎ型基板上に構築しており、ｎ型チャンネル電界効果トランジスタ（以下、ｎ型トランジスタと記す）Ｍ１〜Ｍ７と抵抗Ｒ１、Ｒ２から構成されている。また、電圧源回路には、特許文献１に記載されたゲートの仕事関数差の原理を応用した電圧源回路を使用する。
【００２３】
まず、第１の電源電圧調整回路１０は、ｎ型トランジスタＭ６、Ｍ７で構成されている。ｎ型トランジスタＭ６、Ｍ７は、ｎ型基板のｐウェル内に形成されたデプレッション型のｎ型トランジスタであり、それぞれのゲートとソースは結線しており、基板電位はＧＮＤに接地されている。
また、ｎ型トランジスタＭ６のソースは、第２の電圧源回路２０のｎ型トランジスタＭ１のドレインと、ｎ型トランジスタＭ７のソースは、第３の電圧源回路３０のｎ型トランジスタＭ３のドレインと接続している。
【００２４】
次に、第２の電圧源回路２０は、ｎ型トランジスタＭ１、Ｍ２、Ｍ５と抵抗Ｒ１、Ｒ２で構成されている。ｎ型トランジスタＭ１、Ｍ２は、基板やチャネルドープの不純物濃度が等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位がソース電位と等しい。
また、ｎ型トランジスタＭ１は、高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ２は高濃度ｐ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌが互いに等しい。
【００２５】
このゲートの導電型のみ異なるｎ型トランジスタＭ１とＭ２は、直列に接続され、ｎ型トランジスタＭ１は、ゲートとソースを結線して定電流源となり、ｎ型トランジスタＭ２は、ｎ型トランジスタＭ５と抵抗Ｒ１と抵抗Ｒ２からなるソースフォロア回路によりゲート電位が与えられる。
【００２６】
最後に、第３の電圧源回路３０は、ｎ型トランジスタＭ３、Ｍ４で構成されている。ｎ型トランジスタＭ３、Ｍ４は、基板やチャネルドープの不純物濃度は等しく、ｎ型基板のｐウェル内に形成され、各トランジスタの基板電位はソース電位と等しい。
また、ｎ型トランジスタＭ３は、高濃度ｎ型ゲートを持ち、ｎ型トランジスタＭ４は、低濃度ｎ型ゲートを持ち、これらのチャネル幅Ｗとチャネル長Ｌの比Ｓ＝Ｗ／Ｌが互いに等しい。
【００２７】
このゲートの不純物濃度のみ異なるｎ型トランジスタＭ３とＭ４は、直列に接続され、ｎ型トランジスタＭ４は、ゲートとソースを結線して定電流源となり、ｎ型トランジスタＭ３は、ｎ型トランジスタＭ５と抵抗Ｒ１と抵抗Ｒ２の接続点からゲート電位が与えられる。
【００２８】
次に、図２に示した基準電圧発生回路の動作について説明する。
ｎ型トランジスタＭ１は、ソース−ゲート結線をして定電流源となり、ｎ型トランジスタＭ１とＭ２を直列に接続しているので、これらの異種導電型を持つｎ型トランジスタＭ１とＭ２に同一の電流が流れるため、ｎ型トランジスタＭ２のソース−ゲート間電圧がＶｐｎとなる。
よって、
Ｖ１＝Ｖｐｎ
Ｖ２＝（Ｒ２／（Ｒ１＋Ｒ２））＊Ｖｐｎ
となる。
【００２９】
また、ｎ型トランジスタＭ４は、ソース−ゲート結線をして定電流源となり、ｎ型トランジスタＭ３とＭ４を直列に接続しているので、これらの同一の導電型で不純物濃度のみ異なるゲートを持つｎ型トランジスタＭ３とＭ４に、同一の電流が流れるため、ｎ型トランジスタＭ３のソース−ゲート間電圧は−Ｖｐｔａｔとなる。ｎ型トランジスタＭ３のゲートにはＶ２が入力しているので、ｎ型トランジスタＭ３のソース電位Ｖ３は、
Ｖ３＝Ｖ２−（−Ｖｐｔａｔ）
＝（Ｒ２／（Ｒ１＋Ｒ２））＊Ｖｐｎ＋Ｖｐｔａｔ（＝Ｖｒｅｆ）
となる。
【００３０】
次に、図３にｎ型トランジスタＭ６のゲート電位対ドレイン電流（ＶＡ−Ｉｄ）特性を示す。
図３は、電源電圧ＶｃｃをＶｃｃＡ、ＶｃｃＢ、ＶｃｃＣと高くして変化させ、ｎ型トランジスタＭ６のゲート電位ＶＡを上昇させたときのＭ６に流れるドレイン電流を示したものである。例えば、Ｖｃｃ＝ＶｃｃＡのときは、ＶＡがＶｃｃＡに近づくとドレイン電流Ｉｄが急激に減少し、ＶＡ＝ＶｃｃＡでドレイン電流Ｉｄは０となる。
【００３１】
図９より、定電流源のｎ型トランジスタＭ１には電流Ｉｄ１が流れるので、同じ電流パス上にあるｎ型トランジスタＭ６にも同じ電流Ｉｄ１が流れる。
よって、Ｍ６のゲート電位ＶＡは、電源電圧Ｖｃｃに関係なくＶｃｃ１に固定される。但し、図３では、Ｉｄ１が小さすぎて、Ｉｄ１′になったときのＶＡの電位は、Ｖｃｃ１′である。一方、Ｖｃｃ＝ＶｃｃＢ、ＶｃｃＣであるときのＶＡの電位は、それぞれ高々ＶｃｃＢ、ＶｃｃＣであり、且つ、Ｖｃｃ１′＜ＶｃｃＢ、ＶｃｃＣなので、ＶＡの電位はＶｃｃ１′に固定される。
【００３２】
しかし、図３では、Ｖｃｃ＝ＶｃｃＡのとき、Ｖｃｃ１′＞ＶｃｃＡとなっているが、このときのＶＡの電位は高々ＶｃｃＡにしかならないはずである。
図４は、この様子を示し、電源電圧Ｖｃｃ対Ｍ６のゲート電圧ＶＡにおけるドレイン電流Ｉｄの変化を示す図である。ドレイン電流がＩｄ１のときは、Ｖｃｃ＝ＶｃｃＡでもＶＡの電位は、一定電圧Ｖｃｃ１になるが、ドレイン電流がＩｄ１′のときは、ＶｃｃはＶｃｃＢより大きくならないと一定電圧Ｖｃｃ１′にならない。
【００３３】
回路の最低電圧がＶｃｃＢでよい場合には問題がないが、ＶｃｃＡの電圧が必要なときには、ｎ型トランジスタＭ６のＷ／Ｌを調整する必要がある。
図１１にＭ６のＷ／Ｌを変えたときのＶＡ−Ｉｄ特性を示した。同図において、曲線Ａ（Ｗ／Ｌ＝ａ）のときは、図３と同じ状態で、ドレイン電流がＩｄ１′で、Ｖｃｃ＝ＶｃｃＡのとき、ＶＡの電位は一定電圧Ｖｃｃ１′にならず、高々ＶｃｃＡにしかならない。
しかし、Ｗ／Ｌ＝ｂ（ｂ＜ａ）とすると、曲線Ｂとなり、このｂの値を調整することによって、ドレイン電流がＩｄ１′になっても、例えば、ＶＡの電位を一定電圧Ｖｃｃ１にすることができる。
したがって、ドレイン電流がＩｄ１で、Ｖｃｃ＝ＶｃｃＡのときでも、ＶＡの電位を一定電圧Ｖｃｃ１にすることができる。
【００３４】
次に、図５にｎ型トランジスタＭ７のゲート電位対ドレイン電流（ＶＢ−Ｉｄ）特性を示す。図５は、電源電圧ＶｃｃをＶｃｃＡ、ＶｃｃＢ、ＶｃｃＣと高くして変化させ、ｎ型トランジスタＭ７のゲート電位ＶＢを上昇させたときのＭ７に流れるドレイン電流を示したものである。例えば、Ｖｃｃ＝ＶｃｃＡのときは、ＶＢがＶｃｃＡに近づくとドレイン電流Ｉｄが急激に減少し、ＶＢ＝ＶｃｃＡでドレイン電流Ｉｄは０となる。
【００３５】
図９より、定電流源のｎ型トランジスタＭ４には電流Ｉｄ４が流れるので、同じ電流パス上にあるｎ型トランジスタＭ７にも同じ電流Ｉｄ４が流れる。
よって、Ｍ７のゲート電位ＶＢは、電源電圧Ｖｃｃに関係なくＶｃｃ４に固定される。但し、図５では、Ｉｄ４が小さすぎて、Ｉｄ４′になったときのＶＢの電位はＶｃｃ４′になる。一方、Ｖｃｃ＝ＶｃｃＢ、ＶｃｃＣであるときのＶＢの電位は、それぞれ高々ＶｃｃＢ、ＶｃｃＣであり、且つ、Ｖｃｃ４′＜ＶｃｃＢ、ＶｃｃＣなので、ＶＢの電位はＶｃｃ４′に固定される。
【００３６】
しかし、図５では、Ｖｃｃ＝ＶｃｃＡのとき、Ｖｃｃ４′＞ＶｃｃＡとなっているが、このときのＶＢの電位は高々ＶｃｃＡにしかならないはずである。
図６は、この様子を示し、電源電圧Ｖｃｃ対Ｍ７のゲート電圧ＶＢにおけるドレイン電流Ｉｄの変化を示す図である。ドレイン電流がＩｄ４のときは、Ｖｃｃ＝ＶｃｃＡでもＶＢの電位は、一定電圧Ｖｃｃ４になるが、ドレイン電流がＩｄ４′のときは、ＶｃｃはＶｃｃＢより大きくならないと一定電圧Ｖｃｃ４′にならない。
【００３７】
回路の最低電圧がＶｃｃＢでよい場合には問題がないが、ＶｃｃＡの電圧が必要なときには、ｎ型トランジスタＭ７のＷ／Ｌを調整する必要がある。
図１２にＭ７のＷ／Ｌを変えたときのＶＢ−Ｉｄ特性を示した。同図において、曲線Ａ（Ｗ／Ｌ＝ａ）のときは、図５と同じ状態で、ドレイン電流がＩｄ４′で、Ｖｃｃ＝ＶｃｃＡのとき、ＶＢの電位は一定電圧Ｖｃｃ４′にならず、高々ＶｃｃＡにしかならない。
しかし、Ｗ／Ｌ＝ｂ（ｂ＜ａ）とすると、曲線Ｂとなり、このｂの値を調整することによって、ドレイン電流がＩｄ４′になっても、例えば、ＶＢの電位を一定電圧Ｖｃｃ４にすることができる。
したがって、ドレイン電流がＩｄ４で、Ｖｃｃ＝ＶｃｃＡのときでも、ＶＢの電位を一定電圧Ｖｃｃ４にすることができる。
【００３８】
以上のように、ｎ型トランジスタＭ６、Ｍ７を設けることにより、電源電圧Ｖｃｃが変動しても、Ｍ６とＭ７のそれぞれのゲート電位ＶＡとＶＢはそれぞれ一定電圧Ｖｃｃ１とＶｃｃ４に固定される。
【００３９】
したがって、各トランジスタのＶｄｓ（ドレイン−ソース電圧）は、ｎ型トランジスタＭ５のソース−ゲート間電圧をＶｇｓ５とすると、ｎ型トランジスタＭ１とＭ２の間の電位が（Ｖ１＋Ｖｇｓ５）、ｎ型トランジスタＭ３とＭ４の間の電位がＶ３となるので、
Ｖｄｓ１＝ＶＡ−（Ｖ１＋Ｖｇｓ５）＝Ｖｃｃ１−（Ｖｐｎ＋Ｖｇｓ５）
Ｖｄｓ２＝Ｖ１＋Ｖｇｓ５＝Ｖｐｎ＋Ｖｇｓ５
Ｖｄｓ３＝ＶＢ−Ｖ３＝Ｖｃｃ４−Ｖｒｅｆ
Ｖｄｓ４＝Ｖ３＝Ｖｆｅｆ
となる。
【００４０】
Ｖｐｎ、Ｖｒｅｆ、Ｖｇｓ５は、安定して発生し、Ｖｃｃ１、Ｖｃｃ４もＶｃｃ変動が起こっても一定電圧なので、Ｖｄｓ１〜Ｖｄｓ４は、電源電圧Ｖｃｃ変動に無関係になり、常に一定のＶｄｓとなる。
【００４１】
したがって、図１０に示した電源電圧Ｖｃｃの変動によるＶｇｓ−Ｉｄ特性のずれは生じなくなり、Ｖｒｅｆの変動は起こらない。また、ゲートの仕事関数差の原理を応用しているので、プロセス変動に対してもＶｒｅｆの変動は起こらない。
【００４２】
図７は、本発明の基準電圧発生回路の他の実施形態を示す回路図である。この基準電圧発生回路では、第１の電源電圧調整回路１０がｎ型トランジスタＭ６のみで構成され、ゲートとソースは結線しており、基板電位はＧＮＤに接地されている。
また、第１の電源電圧調整回路１０のソースは、第２の電圧源回路２０のｎ型トランジスタＭ１のドレインとｎ型トランジスタＭ５のドレイン、および第３の電圧源回路３０のｎ型トランジスタＭ３のドレインと接続している。
動作自体は、上述した実施形態とまったく同じであるので、説明は省略する。
【００４３】
【発明の効果】
以上説明したように本発明によれば、プロセス変動はもとより、電源電圧変動に対しても、安定した基準電圧発生回路を得ることができる。
【図面の簡単な説明】
【図１】 本発明の基準電圧発生回路の構成を示すブロック図である。
【図２】 図１の基準電圧発生回路の詳細な回路図である。
【図３】 ｎ型トランジスタＭ６のＶＡ−Ｉｄ特性を示す図である。
【図４】 電源電圧対Ｍ６のゲート電圧におけるドレイン電流の変化を示す図である。
【図５】 ｎ型トランジスタＭ７のＶＢ−Ｉｄ特性を示す図である。
【図６】 電源電圧対Ｍ７のゲート電圧におけるドレイン電流の変化を示す図である。
【図７】 本発明の基準電圧発生回路の他の実施形態を示す回路図である。
【図８】 従来技術における基準電圧発生回路の回路図である。
【図９】 ｎ型トランジスタＭ１、Ｍ２、Ｍ３、Ｍ４のＶｇｓ−Ｉｄ特性を示す図である。
【図１０】 図９に対して、電源電圧が高くなった場合のＶｇｓ−Ｉｄ特性を示す図である。
【図１１】 ｎ型トランジスタＭ６のＷ／Ｌを変えたときのＶＡ−Ｉｄ特性を示す図である。
【図１２】 ｎ型トランジスタＭ７のＷ／Ｌを変えたときのＶＢ−Ｉｄ特性を示す図である。
【符号の説明】
１０…第１の電源電圧調整回路、２０…第２の電圧源回路、３０…第３の電圧源回路、Ｍ１…高濃度ｎ型ゲートを持つｎ型チャンネル電界効果トランジスタ、Ｍ２…高濃度ｐ型ゲートを持つｎ型チャンネル電界効果トランジスタ、Ｍ３…高濃度ｎ型ゲートを持つｎ型チャンネル電界効果トランジスタ、Ｍ４…低濃度ｎ型ゲートを持つｎ型チャンネル電界効果トランジスタ、Ｍ５…ｎ型チャンネル電界効果トランジスタ、Ｍ６，Ｍ７…デプレッション型のｎ型チャンネル電界効果トランジスタ、Ｒ１，Ｒ２…抵抗、Ｖｃｃ…電源電圧、Ｖｒｅｆ…基準電圧、Ｖｇｓ…ソース−ゲート間電圧、Ｖｄｓ…ドレイン電流−ソース電圧、Ｖｐｎ…負の温度係数を有する電圧、Ｖｐｔａｔ…正の温度係数を有する電圧、Ｖｇｓ５…Ｍ５のソース−ゲート間電圧。
Claims (8)
- 入力された電圧から負の温度係数を有する電圧Ｖｐｎを生成して出力する第２の電圧源回路と、入力された電圧から正の温度係数を有する電圧Ｖｐｔａｔを生成し、前記電圧Ｖｐｎの負の温度係数を前記電圧Ｖｐｔａｔの正の温度係数で打ち消すように、前記電圧Ｖｐｎに前記電圧Ｖｐｔａｔを加算して基準電圧を生成し出力する第３の電圧源回路とを備えた基準電圧発生回路において、電源電圧を所定の電圧ＶＡ及びＶＢで一定になるようにそれぞれ調整し、該電圧ＶＡを前記第２の電圧源回路の前記入力電圧として出力すると共に、該電圧ＶＢを前記第３の電圧源回路部の前記入力電圧として出力する第１の電源電圧調整回路を備え、前記第１の電源電圧調整回路は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１（Ｍ６）及び第２（Ｍ７）の各電界効果トランジスタで構成され、該第１の電界効果トランジスタ（Ｍ６）は、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給し、前記第２の電界効果トランジスタ（Ｍ７）は、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続されて該接続部から電圧ＶＢを供給することを特徴とする基準電圧発生回路。
- 前記第２の電圧源回路は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を生成して出力し、前記第３の電圧源回路は、前記第２の電圧源回路からの該電圧Ｖ２に生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成することを特徴とする請求項１記載の基準電圧発生回路。
- 前記第２の電圧源回路は、前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３（Ｍ１）及び第４（Ｍ２）の各電界効果トランジスタと、サブストレートゲートがソースに接続され、電源電圧と前記第４の電界効果トランジスタ（Ｍ２）のゲートとの間に接続された第５の電界効果トランジスタ（Ｍ５）と、前記第４の電界効果トランジスタ（ M ２）のゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、を備え、電圧ＶＡ側に接続された第３の電界効果トランジスタ（Ｍ１）は、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタ（Ｍ５）は、ゲートが第３の電界効果トランジスタ（ M １）のゲートに接続されることを特徴とする請求項２記載の基準電圧発生回路。
- 前記第３の電圧源回路は、前記電圧ＶＢと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタと、を備え、前記電圧ＶＢ側に接続された第６の電界効果トランジスタ（Ｍ３）は、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタ（Ｍ４）は、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタの接続部から前記基準電圧が出力されることを特徴とする請求項２又は３記載の基準電圧発生回路。
- 入力された電圧から負の温度係数を有する電圧Ｖｐｎを生成して出力する第２の電圧源回路と、入力された電圧から正の温度係数を有する電圧Ｖｐｔａｔを生成し、前記電圧Ｖｐｎの負の温度係数を前記電圧Ｖｐｔａｔの正の温度係数で打ち消すように、前記電圧Ｖｐｎに前記電圧Ｖｐｔａｔを加算して基準電圧を生成し出力する第３の電圧源回路とを備えた基準電圧発生回路において、電源電圧を所定の電圧ＶＡで一定になるように調整し、該電圧ＶＡを前記第２及び第３の各電圧源回路の前記入力電圧として出力する第１の電源電圧調整回路を備え、前記第１の電源電圧調整回路は、デプレッション型のｎチャネル型電界効果トランジスタからなる第１の電界効果トランジスタ（Ｍ６）で構成され、該第１の電界効果トランジスタ（Ｍ６）は、ドレインが前記電源電圧に、サブストレートゲートが接地電圧にそれぞれ接続され、ソースとドレインが接続され該接続部から電圧ＶＡを供給することを特徴とする基準電圧発生回路。
- 前記第２の電圧源回路は、生成した電圧Ｖｐｎに比例した電圧Ｖ２を 生成して出力し、前記第３の電圧源回路は、前記第２の電圧源回路からの該電圧Ｖ２に、生成した前記電圧Ｖｐｔａｔを加算して前記基準電圧を生成することを特徴とする請求項５記載の基準電圧発生回路。
- 前記第２の電圧源回路は、前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第３（Ｍ１）及び第４（Ｍ２）の各電界効果トランジスタと、サブストレートゲートがソースに接続され、前記電圧ＶＡと前記第４の電界効果トランジスタ（Ｍ２）のゲートとの間に接続された第５の電界効果トランジスタ（Ｍ５）と、前記第４の電界効果トランジスタ（ M ２）のゲート電圧を分圧して前記電圧Ｖ２を生成して出力する分圧回路と、を備え、前記電圧ＶＡ側に接続された第３の電界効果トランジスタ（Ｍ１）は、ソースとゲートが接続されて定電流源をなし、前記第５の電界効果トランジスタ（Ｍ５）は、ゲートが第３の電界効果トランジスタ（Ｍ１）のゲートに接続されることを特徴とする請求項６記載の基準電圧発生回路。
- 前記第３の電圧源回路は、前記電圧ＶＡと接地電圧との間に直列に接続され、サブストレートゲートがソースにそれぞれ接続された異種導電型のゲートを持つ第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタと、を備え、前記電圧ＶＡ側に接続された第６の電界効果トランジスタ（Ｍ３）は、サブストレートゲートがソースに接続され、ゲートに前記電圧Ｖ２が入力され、前記第７の電界効果トランジスタ（Ｍ４）は、ゲート及びサブストレートゲートがそれぞれソースに接続されて定電流源をなし、第６（Ｍ３）及び第７（Ｍ４）の各電界効果トランジスタの接続部から前記基準電圧が出力されることを特徴とする請求項６又は７記載の基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201443A JP4259941B2 (ja) | 2003-07-25 | 2003-07-25 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003201443A JP4259941B2 (ja) | 2003-07-25 | 2003-07-25 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005044051A JP2005044051A (ja) | 2005-02-17 |
| JP4259941B2 true JP4259941B2 (ja) | 2009-04-30 |
Family
ID=34261500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003201443A Expired - Fee Related JP4259941B2 (ja) | 2003-07-25 | 2003-07-25 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4259941B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174319B2 (en) | 2010-01-12 | 2012-05-08 | Ricoh Company, Ltd. | Amplifier |
| KR20180062331A (ko) * | 2016-11-30 | 2018-06-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 온도 보상 회로 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4263056B2 (ja) * | 2003-08-26 | 2009-05-13 | 株式会社リコー | 基準電圧発生回路 |
| JP2005284544A (ja) * | 2004-03-29 | 2005-10-13 | Ricoh Co Ltd | 基準電圧発生回路 |
| JP4704860B2 (ja) * | 2005-08-31 | 2011-06-22 | 株式会社リコー | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| JP4713280B2 (ja) * | 2005-08-31 | 2011-06-29 | 株式会社リコー | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| JP4847103B2 (ja) * | 2005-11-07 | 2011-12-28 | 株式会社リコー | ハーフバンドギャップリファレンス回路 |
| JP5581868B2 (ja) * | 2010-07-15 | 2014-09-03 | 株式会社リコー | 半導体回路及びそれを用いた定電圧回路 |
| CN114371758B (zh) * | 2021-11-24 | 2024-09-13 | 北京智芯微电子科技有限公司 | 基准电压电路及芯片 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2034937B (en) * | 1978-11-14 | 1983-01-06 | Philips Electronic Associated | Regulated power supply |
| JPH04172508A (ja) * | 1990-11-06 | 1992-06-19 | Fujitsu Ltd | 半導体集積回路装置 |
| JPH0830344A (ja) * | 1994-07-20 | 1996-02-02 | Matsushita Electric Ind Co Ltd | 定電圧発生回路 |
| JPH11175173A (ja) * | 1997-12-15 | 1999-07-02 | Matsushita Electric Works Ltd | 安定化電源回路 |
| JP3355478B2 (ja) * | 1998-08-31 | 2002-12-09 | ヤマハ株式会社 | 基準電圧発生回路 |
| JP4194237B2 (ja) * | 1999-12-28 | 2008-12-10 | 株式会社リコー | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
| WO2001053903A1 (en) * | 2000-01-19 | 2001-07-26 | Koninklijke Philips Electronics N.V. | Bandgap voltage reference source |
| JP4276812B2 (ja) * | 2002-03-20 | 2009-06-10 | 株式会社リコー | 温度検出回路 |
| JP4222766B2 (ja) * | 2002-03-22 | 2009-02-12 | 株式会社リコー | 温度検出回路 |
| JP2004030041A (ja) * | 2002-06-24 | 2004-01-29 | Sony Corp | 電流源回路 |
| JP2004318235A (ja) * | 2003-04-11 | 2004-11-11 | Renesas Technology Corp | 基準電圧発生回路 |
-
2003
- 2003-07-25 JP JP2003201443A patent/JP4259941B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8174319B2 (en) | 2010-01-12 | 2012-05-08 | Ricoh Company, Ltd. | Amplifier |
| KR20180062331A (ko) * | 2016-11-30 | 2018-06-08 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 온도 보상 회로 |
| US10163899B2 (en) | 2016-11-30 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature compensation circuits |
| KR102008572B1 (ko) * | 2016-11-30 | 2019-10-21 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 온도 보상 회로 |
| US11244944B2 (en) | 2016-11-30 | 2022-02-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Temperature compensation circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005044051A (ja) | 2005-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101241378B1 (ko) | 기준 바이어스 발생 회로 | |
| US7622906B2 (en) | Reference voltage generation circuit responsive to ambient temperature | |
| US6563371B2 (en) | Current bandgap voltage reference circuits and related methods | |
| JP4817825B2 (ja) | 基準電圧発生回路 | |
| US6160393A (en) | Low power voltage reference circuit | |
| US7301322B2 (en) | CMOS constant voltage generator | |
| US8476967B2 (en) | Constant current circuit and reference voltage circuit | |
| KR0153545B1 (ko) | 기준 전위 발생 회로 | |
| US20100201406A1 (en) | Temperature and Supply Independent CMOS Current Source | |
| US20170168518A1 (en) | Temperature-compensated reference voltage generator that impresses controlled voltages across resistors | |
| JP2010176258A (ja) | 電圧発生回路 | |
| US20080258798A1 (en) | Analog level shifter | |
| US8040650B2 (en) | Excess-current protection circuit and power supply | |
| JP4259941B2 (ja) | 基準電圧発生回路 | |
| US10503197B2 (en) | Current generation circuit | |
| JP4263056B2 (ja) | 基準電圧発生回路 | |
| US7719341B2 (en) | MOS resistor with second or higher order compensation | |
| JP2006338434A (ja) | 基準電圧発生回路 | |
| US6940338B2 (en) | Semiconductor integrated circuit | |
| JP2008152632A (ja) | 基準電圧発生回路 | |
| US7075281B1 (en) | Precision PTAT current source using only one external resistor | |
| JP2003233429A (ja) | 電源回路及びバイアス回路 | |
| JP4868868B2 (ja) | 基準電圧発生回路 | |
| JP2004015423A (ja) | 定電流発生回路 | |
| JP2002318626A (ja) | 定電圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090108 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090203 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130220 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140220 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |