JP2004318235A

JP2004318235A - 基準電圧発生回路

Info

Publication number: JP2004318235A
Application number: JP2003107758A
Authority: JP
Inventors: Takuya Ariki; 卓弥有木
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-04-11
Filing date: 2003-04-11
Publication date: 2004-11-11
Also published as: KR20040089433A; US20040207380A1; TW200421354A

Abstract

【課題】基準電圧の温度依存性を所定の正の温度特性から所定の負の温度特性の間に設定可能な基準電圧発生回路を提供する。
【解決手段】正の温度特性を有する定電流回路１から出力された定電流Ｉ１、および負の温度特性を有する定電流回路２から出力された定電流Ｉ２は、ともに電流合成回路３に入力される。電流合成回路３は、定電流Ｉ１，Ｉ２を、定電流Ｉ１の正の温度特性から定電流Ｉ２の負の温度特性の間の温度特性となるような割合で合成することによって、特定の範囲内で任意の温度依存性を有する定電流Ｉ＝ｐ・Ｉ１＋ｑ・Ｉ２（ｐ，ｑは、ゼロの場合を含む係数）を出力する。定電流Ｉは、電流−電圧変換回路４に入力され、基準電圧ＶＲＥＦに変換される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は、基準電圧発生回路に関し、より特定的には、半導体集積回路に用いられる基準電圧発生回路に関する。
【０００２】
【従来の技術】
一般に、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）のような半導体集積回路では、外部から供給される電源電圧に基づいてまず基準電圧が生成され、この基準電圧をもとに数種類の内部電源電圧が生成される。つまり、内部電源電圧の精度は、基準電圧の精度によって支配される。
【０００３】
一方、半導体集積回路における技術傾向の一つとして低電圧化がある。半導体集積回路の低電圧化が進むにつれて、今まで問題にならなかった基準電圧の温度による変動が顕在化してくるようになった。
【０００４】
特許文献１に記載された従来の基準電圧発生回路は、正の温度特性を有する第１の電圧を発生する第１の電圧発生回路と、負またはゼロの温度特性を有する第２の電圧を発生する第２の電圧発生回路と、第１および第２の電圧のうち高い方の電圧を選択して基準電圧として出力するＯＲ回路とを備える。
【０００５】
【特許文献１】
特開２０００−１１６４９号公報（１１−１３頁、図２，３）
【０００６】
【発明が解決しようとする課題】
特許文献１に記載された従来の基準電圧発生回路は、低温領域において負またはゼロの温度特性を有し高温領域において正の温度特性を有する基準電圧を発生させることができるが、温度領域に対する温度特性が上記の温度特性に固定されてしまうという問題点があった。
【０００７】
それゆえに、この発明の目的は、基準電圧の温度依存性を所定の正の温度特性から所定の負の温度特性の間に設定可能な基準電圧発生回路を提供することである。
【０００８】
【課題を解決するための手段】
この発明による基準電圧発生回路は、正の温度特性を有する第１の定電流を出力する第１の定電流回路と、負の温度特性を有する第２の定電流を出力する第２の定電流回路と、第１および第２の定電流を、先の正の温度特性と先の負の温度特性との間の温度特性を有するような割合で合成することによって第３の定電流を生成する電流合成回路と、第３の定電流を電圧に変換することによって基準電圧を生成する電流−電圧変換回路とを備える。
【０００９】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。
【００１０】
［実施の形態１］
図１は、この発明の実施の形態１による基準電圧発生回路１０の概略的な構成を示したブロック図である。
【００１１】
図１に示すように、実施の形態１の基準電圧発生回路１０は、正の温度特性を有する定電流回路１と、負の温度特性を有する定電流回路２と、電流合成回路３と、電流−電圧変換回路４とを備える。ここで、「正の温度特性を有する」とは、温度が上昇するにつれて発生する電流が増大することを意味し、「負の温度特性を有する」とは、温度が上昇するにつれて発生する電流が減少することを意味する。
【００１２】
正の温度特性を有する定電流回路１から出力された定電流Ｉ１、および負の温度特性を有する定電流回路２から出力された定電流Ｉ２は、ともに電流合成回路３に入力される。電流合成回路３は、定電流Ｉ１，Ｉ２を、定電流Ｉ１の正の温度特性から定電流Ｉ２の負の温度特性の間の温度特性となるような割合で合成することによって、特定の範囲内の温度依存性を有する定電流Ｉ＝ｐ・Ｉ１＋ｑ・Ｉ２（ｐ，ｑは、ゼロの場合を含む係数）を出力する。定電流Ｉは、電流−電圧変換回路４に入力され、基準電圧ＶＲＥＦに変換される。
【００１３】
このように、正の温度特性を有する定電流と負の温度特性を有する定電流とをその正の温度特性とその負の温度特性との間の温度特性となるような割合で合成し、その合成された定電流を電圧に変換することによって、基準電圧の温度依存性を特定の範囲内で任意に設定することが可能となる。
【００１４】
以下、基準電圧発生回路１０を構成する各回路の具体的な回路構成について詳細に説明する。
【００１５】
図２は、この発明の実施の形態１による定電流回路１Ａの回路構成を示した回路図である。
【００１６】
図２に示す実施の形態１の定電流回路１Ａは、電源ノードとノードＮ１との間に接続されゲートがノードＮ１に接続されたＰチャネルＭＯＳトランジスタ１１と、電源ノードとノードＮ２との間に接続されゲートがノードＮ１に接続されたＰチャネルＭＯＳトランジスタ１２と、電源ノードとＰチャネルＭＯＳトランジスタ１２との間に接続された抵抗値Ｒ１の抵抗素子１３と、ノードＮ１と接地ノードとの間に接続されゲートがノードＮ２に接続されたＮチャネルＭＯＳトランジスタ１４と、ノードＮ２と接地ノードとの間に接続されゲートがノードＮ２に接続されたＮチャネルＭＯＳトランジスタ１５とを含む。ノードＮ２から引き出された信号ＮＣＣ１については、後の図４において述べる。
【００１７】
ＮチャネルＭＯＳトランジスタ１４，１５はカレントミラー回路を構成し、ＮチャネルＭＯＳトランジスタ１４，１５のサイズ（チャネル幅とチャネル長との比）は互いに等しい。そのため、ＰチャネルＭＯＳトランジスタ１１，１２の各々には、同じ大きさの電流Ｉ１が流れる。なお、ＮチャネルＭＯＳトランジスタ１４，１５のチャネル幅は互いに等しく、これをｎｗ１とおく。
【００１８】
一方、ＰチャネルＭＯＳトランジスタ１１，１２は、チャネル長は互いに等しいものの、チャネル幅ｐｗ１，ｐｗ２は互いに異なっており、ｐｗ１＜ｐｗ２である。また、抵抗素子１３の抵抗値Ｒ１は十分大きいため電流Ｉ１は微小電流となり、ＰチャネルＭＯＳトランジスタ１１，１２はサブスレショルド領域で動作する。このとき、電流Ｉ１は次の式で表わせる。
【００１９】
Ｉ１＝Ｓ／Ｒ１・ｌｏｇ（ｐｗ２／ｐｗ１）
ここで、Ｓはサブスレショルド係数，テーリング係数，Ｓファクタなどと呼ばれるＭＯＳトランジスタの物理パラメータの一つである。ここでは、ＳをＳファクタと呼ぶ。Ｓファクタは、Ｓ∝ｋＴ／ｑ（ｋ：ボルツマン係数，Ｔ：絶対温度，ｑ：電荷素量）の関係を有し、正の温度特性を持つ。また、抵抗素子１３はポリシリコン等から作られる抵抗素子であって、Ｓファクタに比べて温度係数が小さい。
【００２０】
したがって、電流Ｉ１の温度特性は、Ｓファクタの温度特性をほぼそのまま反映し、正の温度特性を有する。定電流回路１Ａのように、ＰチャネルＭＯＳトランジスタ１１，１２の動作ポイントをサブスレショルド領域に設定することで定電流を実現する定電流回路は、ウィーク・インバージョン型と呼ばれる。
【００２１】
図３は、この発明の実施の形態１による定電流回路２Ａの回路構成を示した回路図である。
【００２２】
図３に示す実施の形態１の定電流回路２Ａは、電源ノードとノードＮ４との間に接続されゲートがノードＮ３に接続されたＰチャネルＭＯＳトランジスタ２１と、ノードＮ３とノードＮ５との間に接続されゲートがノードＮ４に接続されたＰチャネルＭＯＳトランジスタ２２と、電源ノードとＰチャネルＭＯＳトランジスタ２２との間に接続された抵抗値Ｒ２の抵抗素子２３と、ノードＮ４と接地ノードとの間に接続されゲートがノードＮ５に接続されたＮチャネルＭＯＳトランジスタ２４と、ノードＮ５と接地ノードとの間に接続されゲートがノードＮ５に接続されたＮチャネルＭＯＳトランジスタ２５とを含む。ノードＮ５から引き出された信号ＮＣＣ２については、後の図４において述べる。
【００２３】
ＮチャネルＭＯＳトランジスタ２４，２５はカレントミラー回路を構成し、ＮチャネルＭＯＳトランジスタ２４，２５のサイズ（チャネル幅とチャネル長との比）は互いに等しい。そのため、ＰチャネルＭＯＳトランジスタ２１，２２の各々には、同じ大きさの電流Ｉ２が流れる。なお、ＮチャネルＭＯＳトランジスタ２４，２５のチャネル幅は互いに等しく、これをｎｗ２とおく。
【００２４】
一方、ＰチャネルＭＯＳトランジスタ２１のサイズ，および抵抗素子２３の抵抗値Ｒ２は、ＰチャネルＭＯＳトランジスタ２１のゲート−ソース電圧がしきい値電圧Ｖｔｈｐ近傍となるように設定されている。このとき、電流Ｉ２は、次の式で表わせる。
【００２５】
Ｉ２＝Ｖｔｈｐ／Ｒ２
ＭＯＳトランジスタのしきい値電圧は、通常−２ｍＶ／℃程度の負の温度係数を有する。また、抵抗素子２３は、図２の抵抗素子１３と同様、温度係数が小さい。
【００２６】
したがって、電流Ｉ２の温度特性は、ＭＯＳトランジスタのしきい値電圧の温度特性をほぼそのまま反映し、負の温度特性を有する。定電流回路２Ａのように、ＰチャネルＭＯＳトランジスタ２１の動作ポイントをしきい値近傍に設定することで定電流を実現する定電流回路は、しきい値型と呼ばれる。
【００２７】
次に、定電流回路１Ａによって生成された正の温度特性を有する定電流Ｉ１と定電流回路２Ａによって生成された負の温度特性を有する定電流Ｉ２とを、定電流Ｉ１の正の温度特性から定電流Ｉ２の負の温度特性の間の温度特性となるような割合で合成することによって、特定の範囲内の温度依存性を有する定電流Ｉを生成する電流合成回路３Ａについて説明する。
【００２８】
図４は、この発明の実施の形態１による電流合成回路３Ａの回路構成を示した回路図である。
【００２９】
図４に示す実施の形態１の電流合成回路３Ａは、電源ノードとノードＮ６との間に接続されゲートがノードＮ６に接続されたＰチャネルＭＯＳトランジスタ３１と、電源ノードとノードＮ７との間に接続されゲートがノードＮ６に接続されたＰチャネルＭＯＳトランジスタ３２と、ノードＮ６と接地ノードとの間に接続されゲートが図２のノードＮ２から引き出された信号ＮＣＣ１を受けるＮチャネルＭＯＳトランジスタ３３と、ノードＮ６と接地ノードとの間に接続されゲートが図３のノードＮ５から引き出された信号ＮＣＣ２を受けるＮチャネルＭＯＳトランジスタ３４と、ノードＮ７と接地ノードとの間に接続されゲートがノードＮ７に接続されたＮチャネルＭＯＳトランジスタ３５とを含む。ＮチャネルＭＯＳトランジスタ３３，３４のチャネル幅ｎｗ３，ｎｗ４は、条件に応じて設定を変え得る。
【００３０】
ＮチャネルＭＯＳトランジスタ３３と図２のＮチャネルＭＯＳトランジスタ１４，１５とはカレントミラー回路を構成し、チャネル長は互いに等しく、チャネル幅は、ＮチャネルＭＯＳトランジスタ３３がｎｗ３で、ＮチャネルＭＯＳトランジスタ２４，２５がｎｗ１である。そのため、ＮチャネルＭＯＳトランジスタ３４には（ｎｗ３／ｎｗ１）Ｉ１の電流が流れる。
【００３１】
また、ＮチャネルＭＯＳトランジスタ３４と図３のＮチャネルＭＯＳトランジスタ２４，２５とはカレントミラー回路を構成し、チャネル長は互いに等しく、チャネル幅は、ＮチャネルＭＯＳトランジスタ３４がｎｗ４で、ＮチャネルＭＯＳトランジスタ２４，２５がｎｗ２である。そのため、ＮチャネルＭＯＳトランジスタ３４には（ｎｗ４／ｎｗ２）Ｉ２の電流が流れる。
【００３２】
したがって、ＰチャネルＭＯＳトランジスタ３１に流れる電流Ｉは、
Ｉ＝ｐ・Ｉ１＋ｑ・Ｉ２
となる。ただし、ｐ＝ｎｗ３／ｎｗ１，ｑ＝ｎｗ４／ｎｗ２である。
【００３３】
ＰチャネルＭＯＳトランジスタ３１，３２はカレントミラー回路を構成し、ＰチャネルＭＯＳトランジスタ３２にも電流Ｉが流れる。この電流Ｉは、たとえばカレントミラー回路を利用することによって取り出すことができる。カレントミラー回路は、ノードＮ６から引き出された信号ＰＣＣを共通ゲート信号として構成することもできるし、ノードＮ７から引き出された信号ＮＣＣを共通ゲート信号として構成することもできる。
【００３４】
図５は、電流Ｉ１，Ｉ２および電流Ｉの温度特性を示した図である。
図５に示すように、電流Ｉ１は正の温度特性を有し、電流Ｉ２は負の温度特性を有する。電流Ｉ１，Ｉ２にそれぞれ係数ｐ，ｑを乗じた上で両者を合成することにより、電流Ｉ＝ｐ・Ｉ１＋ｑ・Ｉ２が生成される。係数ｐ，ｑは、図４におけるＮチャネルＭＯＳトランジスタ３３，３４のチャネル幅ｎｗ３，ｎｗ４を変化させることによって調整可能である。
【００３５】
図５に実線で示した電流Ｉは、係数ｐ，ｑを調整することにより温度依存性を有さない電流Ｉを生成した場合である。この温度依存性を有さない電流Ｉは一例であって、係数ｐを係数ｑに比べて相対的に大きく設定することにより、図５に破線で示した電流Ｉｕｐのように正の温度特性を有する電流Ｉを生成することもできる。また、係数ｑを係数ｐに比べて相対的に大きく設定することにより、図５に破線で示した電流Ｉｄｏｗｎのように負の温度特性を有する電流Ｉを生成することもできる。
【００３６】
さらに、図４におけるＮチャネルＭＯＳトランジスタ３３，３４のいずれか一方を機能させない（係数ｐ，ｑのいずれか一方をゼロとする）ことによって、電流Ｉ１またはＩ２をそのまま電流Ｉとすることもできる。
【００３７】
このように、図４に示したＮチャネルＭＯＳトランジスタ３３，３４のチャネル幅ｎｗ３，ｎｗ４を変化させて係数ｐ，ｑをある割合で設定することにより、定電流Ｉの温度依存性を特定の範囲内で任意に設定することが可能となる。ＮチャネルＭＯＳトランジスタ３３，３４のチャネル幅ｎｗ３，ｎｗ４を変化させる具体的な手段について、次の図６，７で説明する。ここでは、ＮチャネルＭＯＳトランジスタ３３のチャネル幅を変化させる場合を例に説明する。
【００３８】
図６は、チャネル幅を変化させることが可能なＮチャネルＭＯＳトランジスタ部３３Ａの回路構成を示した回路図である。
【００３９】
図６に示すように、ＮチャネルＭＯＳトランジスタ部３３Ａは、ＮチャネルＭＯＳトランジスタ１０１〜１０３と、ヒューズ１１１〜１１３とを含む。ＮチャネルＭＯＳトランジスタ１０１〜１０３は、ドレインが共通に接続され、ソースがヒューズ１１１〜１１３の一方にそれぞれ接続され、ゲートが図２のノードＮ２から引き出された信号ＮＣＣ１を受ける。ヒューズ１１１〜１１３の他方は、接地ノードに接続される。
【００４０】
ＮチャネルＭＯＳトランジスタ１０１〜１０３は、チャネル長が互いに等しく、チャネル幅は、ＮチャネルＭＯＳトランジスタ１０１，１０２，１０３がそれぞれｎｗ３１，ｎｗ３２，ｎｗ３３である。図６のＮチャネルＭＯＳトランジスタ部３３Ａは、ヒューズ１１１〜１１３を任意に溶断することによって、ＮチャネルＭＯＳトランジスタ部３３Ａのチャネル幅を調節することができる。
【００４１】
図７は、チャネル幅を変化させることが可能なＮチャネルＭＯＳトランジスタ部３３Ｂの回路構成を示した回路図である。
【００４２】
図７に示すように、ＮチャネルＭＯＳトランジスタ部３３Ａは、ＮチャネルＭＯＳトランジスタ１０１〜１０６を含む。ＮチャネルＭＯＳトランジスタ１０１〜１０３は、ドレインが共通に接続され、ソースがＮチャネルＭＯＳトランジスタ１０４〜１０６のドレインにそれぞれ接続され、ゲートが図２のノードＮ２から引き出された信号ＮＣＣ１を受ける。ＮチャネルＭＯＳトランジスタ１０４〜１０６は、ソースが接地ノードに接続され、ゲートが制御信号ＣＯＮＴ１，ＣＯＮＴ２，ＣＯＮＴ３をそれぞれ受ける。
【００４３】
ＮチャネルＭＯＳトランジスタ１０４〜１０６は、チャネル長が互いに等しく、チャネル幅は、ＮチャネルＭＯＳトランジスタ１０４，１０５，１０６がそれぞれｎｗ３４，ｎｗ３５，ｎｗ３６である。図６のＮチャネルＭＯＳトランジスタ部３３Ｂは、制御信号ＣＯＮＴ１，ＣＯＮＴ２，ＣＯＮＴ３を制御してＮチャネルＭＯＳトランジスタ１０４〜１０６を任意にオンオフすることにより、ＮチャネルＭＯＳトランジスタ部３３Ｂのチャネル幅を調節することができる。
【００４４】
なお、ＮチャネルＭＯＳトランジスタ１０１，１０２，１０３のチャネル幅ｎｗ３１，ｎｗ３２，ｎｗ３３は、互いに等しく設定する場合、または、たとえば１：２：４の比となるように設定する場合などが考えられる。チャネル幅ｎｗ３１，ｎｗ３２，ｎｗ３３の比をある特定の比となるように設定すると、ＮチャネルＭＯＳトランジスタ部３３Ａ，３３Ｂのチャネル幅を広い範囲で調節することが可能となる。
【００４５】
また、ＮチャネルＭＯＳトランジスタ部３３Ａ，３３Ｂを組み合わせた回路構成も可能である。この場合、たとえば、テスト時に制御信号ＣＯＮＴ１，ＣＯＮＴ２，ＣＯＮＴ３を調整して適切なチャネル幅を決定しておき、その後にヒューズを切断することが可能となる。
【００４６】
次に、電流合成回路３Ａによって生成された定電流Ｉを基準電圧ＶＲＥＦａに変換する電流−電圧変換回路４Ａについて説明する。
【００４７】
図８は、この発明の実施の形態１による電流−電圧変換回路４Ａの回路構成を示した回路図である。
【００４８】
図８に示す実施の形態１の電流−電圧変換回路４Ａは、電源ノードとノードＮ８との間に接続されゲートが図４のノードＮ６から引き出された信号ＰＣＣを受けるＰチャネルＭＯＳトランジスタ４１と、ノードＮ８と接地ノードとの間に接続された可変抵抗素子４２Ａとを含む。可変抵抗素子４２Ａの抵抗値を仮にＲａとおく。
【００４９】
ＰチャネルＭＯＳトランジスタ４１と図４のＰチャネルＭＯＳトランジスタ３１，３２とはカレントミラー回路を構成し、ＰチャネルＭＯＳトランジスタ４１には、電源電圧ＶＣＣに依存しない電流Ｉが流れる。そのため、オームの法則により、ノードＮ８からは基準電圧ＶＲＥＦａ＝Ｉ・Ｒａが得られる。
【００５０】
先述したように、電流Ｉは、図４に示したＮチャネルＭＯＳトランジスタ３３，３４のチャネル幅ｎｗ３，ｎｗ４を変化させることにより、温度依存性を任意に設定し得る。また、可変抵抗素子４２Ａは、図２，３の抵抗素子１３，２３と同様、温度係数が小さい。
【００５１】
したがって、ノードＮ８から得られる基準電圧ＶＲＥＦａは、図４に示したＮチャネルＭＯＳトランジスタ３３，３４のチャネル幅ｎｗ３，ｎｗ４を変化させることによって、温度依存性を任意に設定することができる。また、可変抵抗素子４２Ａの抵抗値Ｒａをトリミングすることによって、基準電圧ＶＲＥＦａを所望の電圧値に調整することが可能である。
【００５２】
以上のように、実施の形態１によれば、正の温度特性を有する定電流と負の温度特性を有する定電流とを、その正の温度特性からその負の温度特性の間の温度特性となるような割合で合成し、その合成された定電流を電圧に変換することによって、基準電圧の温度依存性をある特定の範囲内で任意に設定することが可能となる。
【００５３】
［実施の形態２］
実施の形態１の基準電圧発生回路１０において、スタンバイ電流を低減するために電流Ｉの値を小さくしようとすると、同じ基準電圧ＶＲＥＦａの値を得るためには、電流−電圧変換回路４Ａにおける可変抵抗素子４２Ａの抵抗値Ｒａをその分だけ大きくする必要がある。
【００５４】
しかしながら、可変抵抗素子４２Ａは、たとえばポリシリコンといった材料から作られるため、可変抵抗素子４２Ａの抵抗値Ｒａを大きくすることは、可変抵抗素子４２Ａを含むチップのレイアウト面積にそのまま跳ね返ってくる。そのため、実施の形態１の電流−電圧変換回路４Ａのような回路構成の場合、電流Ｉの値を小さくすることと可変抵抗素子４２Ａを含むチップのレイアウト面積を小さくすることとは、トレードオフの関係にあるという問題があった。
【００５５】
ゆえに、実施の形態２の電流−電圧回路４Ｂでは、電流Ｉの値を小さくしても可変抵抗素子を含むチップのレイアウト面積を大きくせずに済む電流−電圧変換回路を提供する。
【００５６】
図９は、この発明の実施の形態２による電流−電圧変換回路４Ｂの回路構成を示した回路図である。
【００５７】
図７に示す実施の形態２の電流−電圧変換回路４Ｂは、バイアス電圧発生部５０と、ボルテージフォロワ部６０と、電流バランス部７０と、可変抵抗素子４２Ｂとを含む。
【００５８】
バイアス電圧発生部５０は、電源ノードとノードＮ１１との間に接続されゲートが図４のノードＮ６から引き出された信号ＰＣＣを受けるＰチャネルＭＯＳトランジスタ５１と、ノードＮ１１と接地ノードとの間に接続されゲートがノードＮ１１に接続されたＮチャネルＭＯＳトランジスタ５２とを有する。ＮチャネルＭＯＳトランジスタ５２のサイズ（チャネル幅とチャネル長との比）は、条件に応じて設定を変え得る。
【００５９】
ＰチャネルＭＯＳトランジスタ５１と図４のＰチャネルＭＯＳトランジスタ３１，３２とはカレントミラー回路を構成し、ＰチャネルＭＯＳトランジスタ５１には、電源電圧ＶＣＣに依存しない電流Ｉが流れる。また、ＮチャネルＭＯＳトランジスタ５２はダイオード接続されており、ノードＮ１１にはＮチャネルＭＯＳトランジスタ５２のゲート−ソース電圧がバイアス電圧ＢＩＡＳとして現れる。ここで、一般的なＮチャネルＭＯＳトランジスタにおけるゲート−ソース電圧の温度依存性について説明する。
【００６０】
図１０は、一般的なＮチャネルＭＯＳトランジスタにおけるドレイン電流Ｉｄとゲート−ソース電圧Ｖｇｓとの関係を表わした図である。なお、縦軸のドレイン電流Ｉｄは対数目盛で表わされている。
【００６１】
図１０に示すように、一般的なＮチャネルＭＯＳトランジスタにおけるドレイン電流Ｉｄとゲート−ソース電圧Ｖｇｓとの関係には、通常、温度依存性が存在する。しかし、ドレイン電流ＩｄがＩｄ０のとき、低温／高温時にかかわらずゲート−ソース電圧ＶｇｓはＶｇｓ０となり、温度依存性が消失する。
【００６２】
ＮチャネルＭＯＳトランジスタのゲート−ソース電圧Ｖｇｓは、当該ＮチャネルＭＯＳトランジスタのサイズを変化させることによっても調整可能である。したがって、再び図７を参照して、ＮチャネルＭＯＳトランジスタ５２のゲート−ソース電圧を温度依存性の消失するＶｇｓ０となるように調整することで、温度依存性のないバイアス電圧ＢＩＡＳを得ることができる。
【００６３】
ボルテージフォロワ部６０は、電源ノードとノードＮ１２との間に接続されゲートがノードＮ１２に接続されたＰチャネルＭＯＳトランジスタ６１と、電源ノードとノードＮ１３との間に接続されゲートがノードＮ１２に接続されたＰチャネルＭＯＳトランジスタ６２と、ノードＮ１２とノードＮ１４との間に接続されゲートがノードＮ１１からのバイアス電圧ＢＩＡＳを受けるＮチャネルＭＯＳトランジスタ６３と、ノードＮ１３とノードＮ１４との間に接続されゲートがノードＮ１５Ｂに接続されたＮチャネルＭＯＳトランジスタ６４とを有する。
【００６４】
ボルテージフォロワ部６０は、ノードＮ１１からのバイアス電圧ＢＩＡＳを高入力インピーダンスで受けて、ノードＮ１５Ｂに同じ値のバイアス電圧ＢＩＡＳを低出力インピーダンスで出力する。
【００６５】
電流バランス部７０は、ノードＮ１２と接地ノードとの間に接続されゲートが図４のノードＮ７から引き出された信号ＮＣＣを受けるＮチャネルＭＯＳトランジスタ７１と、ノードＮ１４と接地ノードとの間に接続されゲートが図４のノードＮ７から引き出された信号ＮＣＣを受けるＮチャネルＭＯＳトランジスタ７２と、ノードＮ１５Ｂと接地ノードとの間に接続されゲートが図４のノードＮ７から引き出された信号ＮＣＣを受けるＮチャネルＭＯＳトランジスタ７３とを有する。
【００６６】
電流バランス部７０は、ＮチャネルＭＯＳトランジスタ７１，７２，７３が図４のＮチャネルＭＯＳトランジスタ３５とカレントミラー回路を構成し、ボルテージフォロワ部６０のノードＮ１２，Ｎ１３，Ｎ１４からそれぞれ流れ出る電流をバランスする。
【００６７】
可変抵抗素子４２Ｂは、ノードＮ１３とノードＮ１５Ｂとの間に接続される。可変抵抗素子４２Ｂの抵抗値を仮にＲｂとおく。ノードＮ１５Ｂにはバイアス電圧ＢＩＡＳが与えられ、可変抵抗素子４２Ｂには定電流Ｉが流れるため、ノードＮ１３から得られる電流−電圧変換回路４Ｂの基準電圧ＶＲＥＦｂは、
ＶＲＥＦｂ＝ＢＩＡＳ＋Ｉ・Ｒｂ
となる。バイアス電圧ＢＩＡＳは温度依存性を有さず、可変抵抗素子４２Ｂの抵抗値Ｒｂの温度係数も小さいため、電流−電圧変換回路４Ｂの基準電圧ＶＲＥＦｂの温度依存性は、定電流Ｉの温度依存性とほぼ等しくなる。
【００６８】
図１１は、電流−電圧変換回路４Ｂにおける基準電圧ＶＲＥＦｂと抵抗値Ｒｂとの関係を示した図である。
【００６９】
図１１に示すように、電流−電圧変換回路４Ｂの基準電圧ＶＲＥＦｂは、可変抵抗素子４２Ｂの抵抗値Ｒｂの増加に比例して増大する。
【００７０】
また、基準電圧ＶＲＥＦｂは、実施の形態１の電流−電圧変換回路４Ａにおける基準電圧ＶＲＥＦａと比較して、バイアス電圧ＢＩＡＳの分だけ底上げされている。そのため、電流Ｉの値を小さくしても可変抵抗素子４２Ｂの抵抗値Ｒｂの増大を抑えることができ、可変抵抗素子４２Ｂを含むチップのレイアウト面積を大きくせずに済む。
【００７１】
次に、電流−電圧変換回路４Ｂにおいて、可変抵抗素子の配置および基準電圧の取り出しノードを変更した電流−電圧変換回路４Ｃについて説明する。
【００７２】
図１２は、この発明の実施の形態２による電流−電圧変換回路４Ｃの回路構成を示した回路図である。
【００７３】
図１２に示す実施の形態２の電流−電圧変換回路４Ｃは、バイアス電圧発生部５０と、ボルテージフォロワ部６０と、電流バランス部７０と、可変抵抗素子４２Ｃとを含む。
【００７４】
バイアス電圧発生部５０，ボルテージフォロワ部６０，および電流バランス部７０は、図７に示した電流−電圧変換回路４Ｂと同等なので、ここでは説明を繰り返さない。
【００７５】
可変抵抗素子４２Ｃは、ノードＮ１５ＣとノードＮ１６との間に接続される。可変抵抗素子４２Ｃの抵抗値を仮にＲｃとおく。ノードＮ１５Ｃにはバイアス電圧ＢＩＡＳが与えられ、可変抵抗素子４２Ｃには定電流Ｉが流れるため、ノードＮ１６から得られる電流−電圧変換回路４Ｃの基準電圧ＶＲＥＦｃは、
ＶＲＥＦｃ＝ＢＩＡＳ−Ｉ・Ｒｃ
となる。バイアス電圧ＢＩＡＳは温度依存性を有さず、可変抵抗素子４２Ｃの抵抗値Ｒｃの温度係数も小さいため、電流−電圧変換回路４Ｃの基準電圧ＶＲＥＦｃの温度依存性は、定電流Ｉの温度依存性とほぼ等しくなる。
【００７６】
図１３は、電流−電圧変換回路４Ｃにおける基準電圧ＶＲＥＦｃと抵抗値Ｒｃとの関係を示した図である。
【００７７】
図１３に示すように、電流−電圧変換回路４Ｃの基準電圧ＶＲＥＦｃは、可変抵抗素子４２Ｃの抵抗値Ｒｃの増加に比例して減少する。
【００７８】
次に、電流−電圧変換回路４Ｂ，４Ｃを一つにまとめた電流−電圧変換回路４Ｄについて説明する。
【００７９】
図１４は、この発明の実施の形態２による電流−電圧変換回路４Ｄの回路構成を示した回路図である。
【００８０】
図１４に示す実施の形態２の電流−電圧変換回路４Ｄは、バイアス電圧発生部５０と、ボルテージフォロワ部６０と、電流バランス部７０と、可変抵抗素子４２Ｄと、トランスファゲート８１〜８４とを含む。
【００８１】
バイアス電圧発生部５０，ボルテージフォロワ部６０，および電流バランス部７０は、図９に示した電流−電圧変換回路４Ｂと同等なので、ここでは説明を繰り返さない。
【００８２】
可変抵抗素子４２Ｄは、ノードＮ１３とノードＮ１７との間に接続される。可変抵抗素子４２Ｄの抵抗値を仮にＲｄとおく。ノードＮ１５Ｄにはバイアス電圧ＢＩＡＳが与えられ、可変抵抗素子４２Ｄには定電流Ｉが流れる。
【００８３】
トランスファゲート８１は、制御信号ＰＬＵＳ，／ＰＬＵＳに応じて、ノードＮ１５ＤとノードＮ１３とを接続／分離する。トランスファゲート８２は、制御信号ＰＬＵＳ，／ＰＬＵＳに応じて、ノードＮ１５ＤとノードＮ１７とを接続／分離する。トランスファゲート８３は、制御信号ＰＬＵＳ，／ＰＬＵＳに応じて、ノードＮ１３とノードＮ１８とを接続／分離する。トランスファゲート８４は、制御信号ＰＬＵＳ，／ＰＬＵＳに応じて、ノードＮ１７とノードＮ１８とを接続／分離する。
【００８４】
制御信号ＰＬＵＳがＨレベル（制御信号／ＰＬＵＳがＬレベル）のとき、トランスファゲート８２，８３が導通し、ノードＮ１５ＤとＮ１７およびノードＮ１３とＮ１８がそれぞれ接続される。このとき、電流−電圧変換回路４Ｄは、電流電圧回路４Ｂの回路構成と等価となり、ノードＮ１８から得られる電流−電圧変換回路４Ｄの基準電圧ＶＲＥＦｄは、
ＶＲＥＦｄ＝ＢＩＡＳ＋Ｉ・Ｒｄ
となる。
【００８５】
一方、制御信号ＰＬＵＳがＬレベル（制御信号／ＰＬＵＳがＨレベル）のとき、トランスファゲート８１，８４が導通し、ノードＮ１５ＤとＮ１３およびノードＮ１７とＮ１８がそれぞれ接続される。このとき、電流−電圧変換回路４Ｄは、電流電圧回路４Ｃの回路構成と等価となり、ノードＮ１８から得られる電流−電圧変換回路４Ｄの基準電圧ＶＲＥＦｄは、
ＶＲＥＦｄ＝ＢＩＡＳ−Ｉ・Ｒｄ
となる。
【００８６】
バイアス電圧ＢＩＡＳは温度依存性を有さず、可変抵抗素子４２Ｄの抵抗値Ｒｄの温度係数も小さい。そのため、電流−電圧変換回路４Ｄの基準電圧ＶＲＥＦｄは、制御信号ＰＬＵＳ，／ＰＬＵＳの状態にかかわらず、定電流Ｉの温度依存性とほぼ等しくなる。
【００８７】
図１５は、電流−電圧変換回路４Ｄにおける基準電圧ＶＲＥＦｄと抵抗値Ｒｄとの関係を示した図である。
【００８８】
図１５に示すように、電流−電圧変換回路４Ｄの基準電圧ＶＲＥＦｄは、制御信号ＰＬＵＳ，／ＰＬＵＳの状態に応じて変化の仕方が異なる。
【００８９】
制御信号ＰＬＵＳがＨレベル（制御信号／ＰＬＵＳがＬレベル）のとき、ＶＲＥＦｄ＝ＢＩＡＳ＋Ｉ・Ｒｄとなり、基準電圧ＶＲＥＦｄは、可変抵抗素子４２Ｄの抵抗値Ｒｄの増加に比例して増大する。
【００９０】
一方、制御信号ＰＬＵＳがＬレベル（制御信号／ＰＬＵＳがＨレベル）のとき、ＶＲＥＦｄ＝ＢＩＡＳ−Ｉ・Ｒｄとなり、基準電圧ＶＲＥＦｄは、可変抵抗素子４２Ｄの抵抗値Ｒｄの増加に比例して減少する。
【００９１】
このように、電流−電圧変換回路４Ｄは、制御信号ＰＬＵＳ，／ＰＬＵＳの状態に応じて、可変抵抗素子４２Ｄの抵抗値Ｒｄの増加に対する基準電圧ＶＲＥＦｄの変化の仕方が異なる。ゆえに、制御信号ＰＬＵＳ，／ＰＬＵＳの状態制御と可変抵抗素子４２Ｄの抵抗値Ｒｄのトリミングとを組み合わせることによって、温度依存性を特定の範囲内で任意に設定可能な基準電圧ＶＲＥＦｄを広い電圧範囲で得ることができる。
【００９２】
以上のように、実施の形態２によれば、電流−電圧変換回路４の回路構成を改良することによって、温度依存性を特定の範囲内で任意に設定可能な基準電圧を広い電圧範囲で得ることができる。
【００９３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００９４】
【発明の効果】
以上のように、この発明によれば、基準電圧の温度依存性を所定の正の温度特性から所定の負の温度特性の間に設定可能となる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による基準電圧発生回路１０の概略的な構成を示したブロック図である。
【図２】この発明の実施の形態１による定電流回路１Ａの回路構成を示した回路図である。
【図３】この発明の実施の形態１による定電流回路２Ａの回路構成を示した回路図である。
【図４】この発明の実施の形態１による電流合成回路３Ａの回路構成を示した回路図である。
【図５】電流Ｉ１，Ｉ２および電流Ｉの温度特性を示した図である。
【図６】チャネル幅を変化させることが可能なＮチャネルＭＯＳトランジスタ部３３Ａの回路構成を示した回路図である。
【図７】チャネル幅を変化させることが可能なＮチャネルＭＯＳトランジスタ部３３Ｂの回路構成を示した回路図である。
【図８】この発明の実施の形態１による電流−電圧変換回路４Ａの回路構成を示した回路図である。
【図９】この発明の実施の形態２による電流−電圧変換回路４Ｂの回路構成を示した回路図である。
【図１０】一般的なＮチャネルＭＯＳトランジスタにおけるドレイン電流Ｉｄとゲート−ソース電圧Ｖｇｓとの関係を表わした図である。
【図１１】電流−電圧変換回路４Ｂにおける基準電圧ＶＲＥＦｂと抵抗値Ｒｂとの関係を示した図である。
【図１２】この発明の実施の形態２による電流−電圧変換回路４Ｃの回路構成を示した回路図である。
【図１３】電流−電圧変換回路４Ｃにおける基準電圧ＶＲＥＦｃと抵抗値Ｒｃとの関係を示した図である。
【図１４】この発明の実施の形態２による電流−電圧変換回路４Ｄの回路構成を示した回路図である。
【図１５】電流−電圧変換回路４Ｄにおける基準電圧ＶＲＥＦｄと抵抗値Ｒｄとの関係を示した図である。
【符号の説明】
１，１Ａ，２，２Ａ定電流回路、３，３Ａ電流合成回路、４，４Ａ，４Ｂ，４Ｃ，４Ｄ電流−電圧変換回路、１０基準電圧発生回路、１１，１２，２１，２２，３１，３２，４１，５１，６１，６２ＰチャネルＭＯＳトランジスタ、１３，２３抵抗素子、１４，１５，２４，２５，３３，３４，３５，５２，６３，６４，７１，７２，７３，１０１〜１０６ＮチャネルＭＯＳトランジスタ、３３Ａ，３３ＢＮチャネルＭＯＳトランジスタ部、４２Ａ，４２Ｂ，４２Ｃ，４２Ｄ可変抵抗素子、７１，７２，７３，７４トランスファゲート、１１１，１１２，１１３ヒューズ。

Claims

正の温度特性を有する第１の定電流を出力する第１の定電流回路と、
負の温度特性を有する第２の定電流を出力する第２の定電流回路と、
前記第１および第２の定電流を、前記正の温度特性と前記負の温度特性との間の温度特性を有するような割合で合成することによって第３の定電流を生成する電流合成回路と、
前記第３の定電流を電圧に変換することによって基準電圧を生成する電流−電圧変換回路とを備える、基準電圧発生回路。
前記電流合成回路は、
前記第１の定電流回路からのカレントミラー接続によって、前記第１の定電流に第１の係数を乗じた第４の定電流を生成する第１のトランジスタと、
前記第２の定電流回路からのカレントミラー接続によって、前記第２の定電流に第２の係数を乗じた第５の定電流を生成する第２のトランジスタと、
前記第４および第５の定電流が加算されて生成された前記第３の定電流を受ける第３のトランジスタとを含む、請求項１に記載の基準電圧発生回路。
前記第１および第２のトランジスタは、チャネル幅とチャネル長との比を変更することができる、請求項２に記載の基準電圧発生回路。
前記電流−電圧変換回路は、
前記電流合成回路からのカレントミラー接続によって前記第３の定電流を受けるトランジスタと、
前記第３の定電流を第１の電圧に変換する、温度依存性の小さな可変抵抗素子と、
前記第１の電圧を前記基準電圧として出力する基準電圧端子とを含む、請求項１に記載の基準電圧発生回路。
前記電流−電圧変換回路は、
バイアス電圧を発生するバイアス電圧発生部と、
前記第３の定電流を第１の電圧に変換する、温度依存性の小さな可変抵抗素子と、
前記バイアス電圧に前記第１の電圧を加算した第２の電圧を前記基準電圧として出力する基準電圧端子とを含む、請求項１に記載の基準電圧発生回路。
前記電流−電圧変換回路は、
バイアス電圧を発生するバイアス電圧発生部と、
前記第３の定電流を第１の電圧に変換する、温度依存性の小さな可変抵抗素子と、
前記バイアス電圧から前記第１の電圧を減算した第３の電圧を前記基準電圧として出力する基準電圧端子とを含む、請求項１に記載の基準電圧発生回路。
前記電流−電圧変換回路は、
バイアス電圧を発生するバイアス電圧発生部と、
前記第３の定電流を第１の電圧に変換する、温度依存性の小さな可変抵抗素子と、
制御信号に応じて、前記バイアス電圧に前記第１の電圧を加算した第２の電圧および前記バイアス電圧から前記第１の電圧を減算した第３の電圧のいずれか一方を選択する選択部と、
前記選択部によって選択された前記第２または第３の電圧を前記基準電圧として出力する基準電圧端子とを含む、請求項１に記載の基準電圧発生回路。