JP4276812B2 - 温度検出回路 - Google Patents
温度検出回路 Download PDFInfo
- Publication number
- JP4276812B2 JP4276812B2 JP2002077915A JP2002077915A JP4276812B2 JP 4276812 B2 JP4276812 B2 JP 4276812B2 JP 2002077915 A JP2002077915 A JP 2002077915A JP 2002077915 A JP2002077915 A JP 2002077915A JP 4276812 B2 JP4276812 B2 JP 4276812B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit block
- mos transistor
- temperature coefficient
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 29
- 239000012535 impurity Substances 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 13
- 108091006146 Channels Proteins 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/18—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer
- G01K7/20—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer in a specially-adapted circuit, e.g. bridge circuit
- G01K7/21—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer in a specially-adapted circuit, e.g. bridge circuit for modifying the output characteristic, e.g. linearising
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、CMOS(complementary metal oxide semiconductor)トランジスタを用いた温度検出回路で、特に100℃以上ても安定動作する温度検出回路に関する。
【0002】
【従来の技術】
▲1▼ 熱電対や抵抗を利用した温度センサーシステムがある。熱電対の場合は、2種類の金属線の接点に発生する熱電流をアンプで増幅して電圧計で測定する。抵抗の場合は、抵抗値の温度変化を3線方式ブリッジに組んで抵抗値の変化で生じる電圧変化をアンプで増幅して電圧計で測定する。
【0003】
▲2▼ バイポーラトランジスタを利用した半導体温度センサーがある(CQ出版「トランジスタ技術、1990年10月号p469)。これはベース・エミッタ間電圧が温度に応じて直線的に変化する特性を利用したもので、製造ばらつきが少なく、精度および再現性でも良好であるため広く使われている。
【0004】
▲3▼ MOSトランジスタを用いた半導体温度センサーもある(特開平9-243466)。これは、MOSトランジスタの電圧利得βを電圧値に変換し、その変換電圧を温度として出力している。また、特開平7-321288では、▲2▼と同様、基本的にはバイポーラトランジスタを利用したタイプながらNPNトランジスタを使うことでCMOSを実現している。
【0005】
【発明が解決しようとする課題】
上記▲1▼のシステムでは、いずれも温度センサーの出力が小さいため高性能アンプを接続して信号を増幅する必要があり複雑な電子回路が必要でコストが掛かり規模も大きくなる。
【0006】
上記▲2▼のセンサーは、バイポーラトランジスタを用いて構成される温度センサーであるため標準のCMOSプロセスで製造されるICに組み込むことが出来ない。また、バイポーラトランジスタは電流で制御される電流素子であるため低消費電流の回路を構成することが難しい。
【0007】
上記▲3▼のセンサーにおける前者(特開平9-243466)は、βを用いているのでプロセスの変動を受けやすい。後者(特開平7-321288)は、▲2▼と同様のバイポーラトランジスタは電流で制御される電流素子であるため低消費電流の回路を構成することが難しいという課題が残る。
【0008】
また、上記の▲1▼〜▲3▼の全てに言えることであるが動作原理上、pnジャンクションでの逆方向リーク電流が増大する100℃程度が温度センサーの精度が保証できる上限であり、それ以上の高温での温度測定では精度が急激に低下する。
【0009】
そこで、本発明は上記問題点を解決するために、CMOSトランジスタを用いた温度検出回路を構成することでバイポーラトランジスタによる回路が持っていた種々の問題点を解消しかつ、CMOSプロセスを用いることで安価な半導体温度センサを実現できる。また、複数のMOSトランジスタの仕事関数差を引き出す回路を構成することでジャンクションリークを回避して100℃以上の高温の温度検出回路を実現できる。プロセス変動の影響に対しては、ゲートは導電型の極性が逆であるか、又は、同一導電型で不純物濃度が異なるが、基板やチャネルドープの濃度が等しいMOSトランジスタで回路を構成することでプロセス変動に強い温度検出回路を構成することが可能となる。
即ち、MOSトランジスタを用いた温度検出回路で、特に100℃以上でも精度の高い温度検出回路を提供することが本発明の目的である。
【0010】
【課題を解決するための手段】
上記目的を達成するために、この発明に係る温度検出回路は、1次の温度係数に加えて負の2次の温度係数を有する第1電圧を出力する第1の回路ブロックと、該第1の回路ブロックの第1電圧を所定の大きさにして第2電圧として出力する第2の回路ブロックと、1次の温度係数に加えて正の2次の温度係数を有する第3電圧を生成し、該第3電圧に前記第2の回路ブロックの第2電圧を加算して、前記第1電圧と前記第3電圧に含まれる各2次の温度係数の成分を相殺する第3の回路ブロックとを備え、
前記第2の回路ブロックは、前記第1電圧の負の2次の温度係数が、前記第3電圧の正の2次の温度係数で相殺されるように前記第2電圧を生成するものである。
【0011】
また、この発明に係る温度検出回路は、1次の温度係数に加えて正の2次の温度係数を有する第1電圧を出力する第1の回路ブロックと、該第1の回路ブロックの第1電圧を所定の大きさにして第2電圧として出力する第2の回路ブロックと、1次の温度係数に加えて負の2次の温度係数を有する第3電圧を生成し、該第3電圧に前記第2の回路ブロックの第2電圧を加算して、前記第1電圧と前記第3電圧に含まれる各2次の温度係数の成分を相殺する第3の回路ブロックとを備え、
前記第2の回路ブロックは、前記第1電圧の正の2次の温度係数が、前記第3電圧の負の2次の温度係数で相殺されるように前記第2電圧を生成するものである。
【0013】
また、前記第1の回路ブロックは、導電型が互いに逆であるペアのMOSトランジスタで構成され、そのペアのMOSトランジスタのゲート電極の仕事関数差を当該第1の回路ブロックの出力とするようにした。
【0014】
具体的には、前記第1の回路ブロックは、高濃度n型のゲートを持つ第1のMOSトランジスタと高濃度p型のゲートを持つ第2のMOSトランジスタとからなり、前記第1のMOSトランジスタのゲートに、次段の前記第2の回路ブロックの出力がフィードバックされ、前記第1のMOSトランジスタと前記第2のMOSトランジスタのゲート・ソース間電圧の差を出力するようにした。
【0015】
また、前記第2の回路ブロックは、MOSトランジスタ、第1の抵抗および第2の抵抗の直列回路からなり、この直列回路が前記第1の回路ブロックヘの帰還回路を形成し、前記MOSトランジスタのゲート電圧が前記第1の回路ブロックへのフィードバック電圧となり、前記第1の抵抗と第2の抵抗の接続点の電圧を前記第2電圧として前記第3のブロックヘ供給するようにした。
【0016】
また、製造の際の拡散、成膜工程後に、前記第2の回路ブロックの前記第1の抵抗および第2の抵抗の値を調整可能とする手段を有するようにした。
【0017】
また、前記第3の回路ブロックは、ゲートの不純物濃度が互いに異なるペアのMOSトランジスタから構成され、そのペアのMOSトランジスタのゲート電極の仕事関数差を出力するようにした。
【0018】
具体的には、前記第3の回路ブロックは、高濃度n型のゲートを持つ第1のMOSトランジスタと低濃度n型のゲートを持つ第2のMOSトランジスタとからなり、前記第1のMOSトランジスタのゲートに前記第2の回路ブロックの出力が印加され、該第1のMOSトランジスタと前記第2のMOSトランジスタのゲート・ソース間電圧の差を出力するようにした。
【0019】
また、前記第3の回路ブロックは、高濃度p型のゲートを持つ第1のMOSトランジスタと低濃度p型のゲートを持つ第2のMOSトランジスタとからなり、前記第1のMOSトランジスタのゲートに前記第2の回路ブロックの出力が印加され、該第1のMOSトランジスタと前記第2のMOSトランジスタのゲート・ソース電圧の差を出力するようにしてもよい。
【0020】
【発明の実施の形態】
本発明は、互いに仕事関数の異なるゲートを有したMOSトランジスタを用い、CMOSプロセスで高温動作可能な温度検出回路を実現するものである。本発明の実施例を説明する前に本発明の原理を説明する。
【0021】
MOSトランジスタ(以下トランジスタと略す)のチャネルをONさせるためのスレッシュホールド電圧Vtは、
Vt=φms−Qf/Cox+2φf−Qb/Cox …(1)
で表わされる。ここで、φmsはゲートの仕事関数φmと基板の仕事関数φsの差、Qfは酸化膜中の固定電荷、φfは基板のフェルミレベル、Qbは反転層と基板間の空乏層内電荷、Coxは酸化膜の単位面積当たりの静電容量である。また、ゲートの仕事関数φmは次式のように表される。
φm=χ+Eg/2+φf …(2)
【0022】
本発明の第1の回路ブロックおよび第3の回路ブロックで用いるペアのトランジスタは、ゲートの導電型の極性が逆であるか、あるいは極性は同じであるが濃度が異なるというようにゲートの条件が異なるものの、それ以外は全く同じ構造をなしている。このことはそれらのペアのトランジスタでは、(1)式ではφms以外は全く同じ値、また、(2)式においてはφf以外は全く同じ値であることを意味する。
【0023】
そこでペアのトランジスタの各スレッシュホールド電圧Vt1、Vt2の差を考えると、
△Vt=Vt1−Vt2=φm1−φm2=φf1−φf2 …(3)
となる。Vt1、φm1、φf1(Vt2、φm2、φf2)は、それぞれ第1(第2)のトランジスタのスレッシュホールド電圧、ゲートの仕事関数、基板のフェルミレベルである。
【0024】
まず、第1の回路ブロックの場合を考えてみる。第1の回路ブロックでは請求項4に記載した通り、ゲートの導電型の極性を逆としたペアのトランジスタのスレッシュホールド電圧の差△Vtを取り出している。特に請求項8では、ペアのトランジスタは高濃度n型のゲートを持つ第1のMOSトランジスタと高濃度p型のゲートを持つ第2のMOSトランジスタとからなる。
【0025】
n型、p型とも高濃度のため、それぞれφfは Conduction Band, Valence Band 近傍にあり、φf1−φf2はSiのバンドギャップの1.12Vに近い値になる。IEEE J. Solid-State Circuits, vol.SC-15, pp.264, June 1980 に類似の構成でのVtの差を検討し、その中で
△Vt(T)=△φf0−(αT2)/(T+β) …(4)
となる式を引用している。ここで、△φf0は絶対零度での△φf(=φf1−φf2)、Tは絶対温度、α、βは定数でそれぞれ7.02E-4V/K、1109Kである。
【0026】
温度−△Vtの関係をグラフで示すと図3(a)のようになる。このグラフでわかるように負の温度特性を持ち、その特性曲線を詳しく解析すると、負の1次の温度係数を持つだけでなく負の2次の温度係数が含まれていることが分かる。温度計が出力電圧(△Vt)の温度持性を用いる場合、2次の温度係数は温度と電圧のリニアリティを損なうものであるため極力小さいことが望ましい。
【0027】
次に、第3の回路ブロックの場合を考えてみる。第3の回路ブロックでは請求項項9に記載した通り「導電型が同一でゲートの不純物濃度の異なる」ペアのトランジスタのVtの差を取り出している。特に請求項10において、高濃度p型のゲートを持つ第1のMOSトランジスタと低濃度p型のゲートを持つ第2のMOSトランジスタとからなる。
【0028】
したがって、(3)式から
と表される。ここでNg1、Ng2は同じ導電型のゲートの低濃度と高濃度を示す。また、kはボルツマン常数、qは電子の電荷量、Tは絶対温度、Egはシリコンのバンドギャップ、Niは真性半導体のキャリア濃度である。
【0029】
式(4)を見る限りにおいては、△Vtは絶対温度Tに対してリニアな関係、即ち1次の正の温度係数のみで表されるように見える。しかし、実際はNg1が低濃度であるために有効なキャリア濃度はNg1とは一致せず、キャリア濃度Ng1自身が正の温度係数を持っている。したがって△Vtの温度特性はそれらが重なった形で現れ、実測の結果をプロットすると図3(b)のようになる。このグラフでわかるように正の温度特性を持ち、その特性曲線を詳しく解析すると、正の1次の温度係数以外に正の2次の温度係数を待っていることが分かる。この特性も単独では第1の回路ブロックの場合と同様に、2次の温度係数を含むため高精度の温度検出回路として用いるには問題がある。
【0030】
そこで、本発明では、請求項2(図1参照)に記載したごとく記載第1の回路ブロックの出力に含まれる負の2次の温度係数と、第3の回路ブロックの出力に含まれる正の2次の温度係数とを、相殺できるよう、第2の回路ブロックにて、両出力を所定の比率で加算(混合)している。
【0031】
図4は、第1の回路ブロックの負の2次の出力を第2の回路ブロックで0.86倍にした後、第3の回路ブロックで正の2次の温度係数と足し合わせた結果を示している。2次の温度係数がなくなり、ほぼ完全な1次の温度係数(直線との相関の度合いを示す相関係数R2が0.9999999997であった)を持つ出力電圧が得られ、高精度の温度検出回路を実現できる。
【0032】
以上説明してきたように正の温度係数、負の温度係数を持つ出力電圧は全てゲートの仕事関数の差をVtの差として取り出したものである。この値は(3)式に示したようにMOSトランジスタのゲート材料であるポリシリコン(Poly Si)が持つ固有の物理数φfの差であり、本質的にデバイスの構造や使用形態に影響を受けない値である。従って、従来のpn接合の電流値の温度特性を用いた温度検出方法のように、pnジヤンクションの逆方向リーク電流が増大することはなく、かつプロセス変動による影響を受けにくいことから本発明の温度検出回路は100℃以上の温度に対しても高精度で検出できる。
【0033】
[実施形態1]
次に本発明の原理を実現する回路構成の実施形態を説明する。図5に示した実施形態1では、MOSトランジスタM1、M2が第1の回路ブロック、MOSトランジスタM5と抵抗R1、R2が第2の回路ブロック、MOSトランジスタM3とM4が第3の回路ブロックになる。
【0034】
まず、第1の回路ブロックにおけるペアのMOSトランジスタのスレッシュホールド電圧Vtの差を取り出すための具体的な回路構成を説明する。図中、丸で囲ったMOSトランジスタM2は高濃度のp型ポリシリコンのゲートを持ち、MOSトランジスタM1は、高濃度のn型ポリシリコンのゲートを持つ。
【0035】
飽和領域(Vds>Vgs−Vt)にあるMOSトランジスタのドレイン電流Idは、
Id=(β12)(Vgs−Vt)2 …(5)
で表わされる。ここで、VgsはMOSトランジスタのゲート・ソース間電圧である。
【0036】
また、βは、MOSトランジスタの導電係数であり、
β=μ(εox/Tox)(Weff/Leff) …(6)
の形で表わされる。ここで、μ;キヤリア移動度、εox;酸化膜の誘電率、Tox;酸化膜厚、Weff;実効チャネル幅、Leff;実効チャネル長である。
【0037】
ペアのMOSトランジスタM1、M2は、ゲート電極の不純物の極性を除き全く同じ構造であるので、キャリア移動度μ、酸化膜の誘電率εox、酸化膜厚Tox、実効チャネル幅Weff、実効チャネル長Leffは等しくβの値は等しい。従って、MOSトランジスタM1、M2のドレイン電流ld1、Id2は、
ld1=(β/2)(Vgs1−Vt1)2 …(7)
ld2=(β/2)(Vgs2−Vt2)2 …(8)
である。Vgs1、Vgs2は、それぞれMOSトランジスタM1、M2のゲート・ソース間電圧電圧である。
【0038】
図5に示すようにM1とM2は電源とGNDの間に直列に接続しているのでId1=Id2となる。従って、(7)、(8)式より
Vgs1−Vgs2=Vt1−Vt2=△Vt …(9)
となる。MOSトランジスタM1はVgs1=0Vであるから
Vgs2=Vt2−Vt1 …(10)
となる。Vgs2=△Vt=V1で、この電圧V1は原理説明で述べた負の2次の温度係数を持ち、この電圧V1は次段の第2の回路ブロックに供給される。
【0039】
次に第2の回路ブロックではMOSトランジスタM5、第1の抵抗R1と第2の抵抗R2の直列回路から構成され、MOSトランジスタM5と抵抗R1の接続点に第1のブロックの出力V1が印加され、MOSトランジスタM5のゲート電圧が第1の回路ブロックへのフィードバック電圧となる形でソースフォロア回路が構成されている。本実施形態では、図5の第2の回路ブロックの出力点の電圧V2が
V2=0.86×V1 …(11)
となるように抵抗R1と抵抗R2の抵抗比を設定し、その電圧V2を次段の第3の回路ブロックに供給している。
【0040】
0.86という値は図4で説明したように、第1の回路ブロックよりの負の2次の温度係数を含む出力と、第3の回路ブロックよりの正の2次の温度係数を含む出力とを足し合わせて、2次の温度係数の成分を無くし、1次の温度係数のみを持つ高精度な出力電圧を得るためのものである。
【0041】
プロセスの違いによって抵抗R1、R2の抵抗が微妙に変化する。所定の抵抗比を得るには、R1、R2のそれぞれまたはどちらか一方を例えば図9に示す構成の抵抗体で形成し、拡散、成膜工程後に、レーザ光を選択的に任意の×印の調整個所に照射しトリミングする。このようなトリミング手段(抵抗値調整手段)を用いることにより抵抗値R1、R2を補正して所定の抵抗比を得ることにより、2次の温度係数の成分を完全に無くすことができる。
【0042】
第3の回路ブロックにおいて、三角で囲ったMOSトランジスタM4は低濃度(Ng1)のn型ポリシリコンのゲートを持つ。MOSトランジスタM3は、M1と同様、高濃度(Ng2)のn型ポリシリコンのゲートを持つ。第1の回路ブロックと同様に、各トランジスタM4、M3のスレッショルド電圧Vt4、Vt3の差△Vtを考えると、MOSトランジスタM3のゲート・ソース間電圧Vgs3は、
Vgs3=−△Vt=−(Vt4−Vt3) …(12)
となり、△Vtが原理説明で述べた正の2次の温度係数を含む電圧である。負の2次の温度係数を含む電圧V2が前段から供給されるので第3の回路ブロックの出力V3は、
V3=V2−Vgs3=V2−(−△Vt)=V2+△Vt …(13)
となる。ここでV3は図4のVtempに相当する。
【0043】
以上の構成で、第1の回路ブロックの出力に含まれる負の2次の温度係数の成分と、第3の回路ブロックの出力に含まれる正の2次の温度係数の成分が打ち消し合うように両出力を加算し、2次の温度係数の成分を無くすことにより、1次の温度係数のみを有する高精度な温度特性の出力V3(Vtemp)が得られるわけである。
【0044】
[実施形態2]
上記の実施形態1はMOSトランジスタをすべてNチャネルトランジスタで構成した。ペアのMOSトランジスタにおける重要な構成要件はゲート以外が全く同じであるという点であり、即ち、ペア性が高いことである。それを実現するためにMOSトランジスタの基板電位がそれぞれのMOSトランジスタで独立し、かつ、基板電位とソース電位を一致させてバックバイアス効果の影響が出なくする必要がある。この実施形態1では独立したPウェルに作られたNチャンネルトランジスタでそれを実現した。
【0045】
しかし、テクノロジーによっては独立したNウェルはあるが、Pウェルが無い場合がある。その場合はMOSトランジスタをPチャネルで構成する。これが本発明の実施形態2であり、その構成例を図6に示す。第1、第2、第3の回路ブロックの構成やVtの差の算出や、V1、V2、V3の作り方については実施形態1の場合と同じである。注意すべき点としては、第1の回路ブロックにおいては負の2次の温度係数を含む電圧は電源Vccから出力し、また第2の回路ブロックの出力V2も電源Vccからの電圧として出力している。そこで、負の2次の温度係数を足し合わせた最終出力電圧である第3の回路ブロックの出力V3はグラウンドGNDからの電圧として出力する様にしている。
【0046】
[実施形態3]
実施形態2では第3の回路ブロックにおいて、最終出力V3をグランドGNDからの出力に変換し、かつ、高濃度n型のゲートを待つ第1のMOSトランジスタと低濃度n型のゲートを持つ第2のMOSトランジスタとで構成されたが、実施形態3では図7に示すように、第2の回路ブロックで電源Vccからの電圧をグランドGNDからの出力に変換しており、又、高濃度p型のゲートを持つ第1のMOSトランジスタと低濃度p型のゲートを持つ第2のMOSトランジスタで構成した。
【0047】
四角で囲ったMOSトランジスタM4は、低濃度(Ng1)のp型ポリシリコンのゲートを持つ。丸で囲ったMOSトランジスタM3は、高濃度(Ng2)のp型ポリシリコンのゲートを持つ。Vtの差の算出や、V1、V2、V3の作り方については実施形態1の場合と同じである。
【0048】
[実施形態4]
図8に示した実施形態4においては、第1、第2の回路ブロックa、bは実施形態1(図5)と同であるが、第3の回路ブロックcが負帰還のオペアンプの回路構成をとっていることに特微がある。
【0049】
つまり、第3の回路ブロックcは高濃度n型のゲートを持つMOSトランジスタM3と低濃度n型のゲートを持つMOSトランジスタM4が初段の差動アンプの入力MOSトランジスタを構成し、MOSトランジスタM3に前段の第2の回路ブロックの出力V3が入力される。差動入力のMOSトランジスタのVtが異なる構成になっているので、第3の回路ブロックのV4は、MOSトランジスタM3とMOSトランジスタM4のVtの差△VtとMOSトランジスタM3のゲート電圧V3を加算した電圧となる。
【0050】
即ち、負の2次の温度係数を含む電圧V3と、正の2次の温度係数を含む電圧(MOSトランジスタM3とMOSトランジスタM4のVtの差)が足されて、2次の温度係数の成分がキャンセルされた1次の温度係数のみを持つ電圧V4が得られる。また、本発明に於いてはオペアンプの形を取っているので出力電圧は、V4を任意の値で倍率した電圧V5として出力することが可能となる。
【0051】
最後にMOSトランジスタの作製プロセスについて説明する。不純物濃度の異なるゲートを形成する方法としては、ノンドープゲートをデボジットした後、低濃度ゲートにしたい部分を酸化膜でマスキングし、それからリンのテポジットによってマスキングしていない部分を高濃度ドープし、低濃度部分は、マスク酸化膜をエッチングした後イオン注入でリン、又はボロンを低濃度ドープすればよい。
【0052】
又は高濃度部分も低濃度部分と同様にイオン注入で形成することも可能である。こうして、同一導電型でフェルミレベルφfの異なるゲートを持つペアMOSトランジスタが作成できる。ゲートへのドーピング以外は同じ工程で作られるため、同じ絶縁膜厚、チャネルドープ、チャネル長、チャネル幅を有し、不純物濃度だけが異なり、スレッシュホールド電圧Vtの差がゲートのフェルミレベルφfの差となる。
【0053】
上述した各実施形態は、MOSトランジスタM1、M2としてn型チャネルMOSトランジスタとp型チャネルMOSトランジスタを用い、ゲートにn型の高濃度、低濃度、p型の高濃度、低濃度を組み合わせたものであったが、これ以外の組み合わせの場合でも第1の回路ブロック、第2の回路ブロック、第3の回路ブロックの構成を取れば容易に同様な回路を実現できる。
【0054】
また、以上の各実施形態では、第1の回路ブロックが「負」の2次の温度係数を含む電圧を出力し、第3の回路ブロックが「正」の温度係数を含む電圧を出すことを特徴としているが、第1の回路ブロックが「正」の2次の温度係数を含む電圧を出力し、第3の回路ブロックが「負」の温度係数を含む電圧を出力するようにしても全く同様な構成を得ることができる。
【0055】
また、以上の各実施形態は、図1のブロック構成に沿ったものであったが、図2のようなブロック構成に沿って実施することもできる。
【0056】
【発明の効果】
本発明の温度検出回路によれば、2つの回路ブロックの両出力に含まれる2次の温度係数の成分を相殺するように両出力を加算したので、1次の温度係数のみを含む電圧を得ることができ、より高精度の温度検出回路を実現することが可能となる。
【0057】
また、温度検出回路をMOSトランジスタで構成することができるため、安価に構成でき、また、ICに組み込み可能となり、消費電流も少なくできる。
【0058】
また、製造の際の拡散、成膜工程後に、第2の回路ブロックの第1の抵抗および第2の抵抗の値を調整可能とする手段を備えたので、正確な抵抗比を設定することにより、2次の温度係数の成分を完全に相殺でき、より高精度の温度検出回路を提供できる。
【0059】
また、本発明は、MOSトランジスタを用いたことにより、ICへの組み込みが可能でまた、低消費電流の回路を構成できる。更に、複数のMOSトランジスタの仕事関数差を引き出す回路構成としたので、ジャンクションリークの問題は起きず、100℃以上の高温の温度検出回路を実現できる。
【図面の簡単な説明】
【図1】 本発明の第1のクレーム対応図
【図2】 本発明の第2のクレーム対応図
【図3】 本発明に係わる第1の回路ブロックおよび第3の回路ブロックにおける温度特性を示したグラフ
【図4】 本発明の出力の温度特性を示したグラフ
【図5】 本発明の実施形態1を示した回路図
【図6】 本発明の実施形態2を示した回路図
【図7】 本発明の実施形態3を示した回路図
【図8】 本発明の実施形態4を示した回路図
【図9】 トリミング可能な抵抗を示した図
【符号の説明】
a 第1の回路ブロック
b 第2の回路ブロック
c 第3の回路ブロック
M1〜M8 MOSトランジスタ
R 抵抗
Claims (9)
- 1次の温度係数に加えて負の2次の温度係数を有する第1電圧を出力する第1の回路ブロックと、該第1の回路ブロックの第1電圧を所定の大きさにして第2電圧として出力する第2の回路ブロックと、1次の温度係数に加えて正の2次の温度係数を有する第3電圧を生成し、該第3電圧に前記第2の回路ブロックの第2電圧を加算して、前記第1電圧と前記第3電圧に含まれる各2次の温度係数の成分を相殺する第3の回路ブロックとを備え、
前記第2の回路ブロックは、前記第1電圧の負の2次の温度係数が、前記第3電圧の正の2次の温度係数で相殺されるように前記第2電圧を生成することを特徴とする温度検出回路。 - 1次の温度係数に加えて正の2次の温度係数を有する第1電圧を出力する第1の回路ブロックと、該第1の回路ブロックの第1電圧を所定の大きさにして第2電圧として出力する第2の回路ブロックと、1次の温度係数に加えて負の2次の温度係数を有する第3電圧を生成し、該第3電圧に前記第2の回路ブロックの第2電圧を加算して、前記第1電圧と前記第3電圧に含まれる各2次の温度係数の成分を相殺する第3の回路ブロックとを備え、
前記第2の回路ブロックは、前記第1電圧の正の2次の温度係数が、前記第3電圧の負の2次の温度係数で相殺されるように前記第2電圧を生成することを特徴とする温度検出回路。 - 前記第1の回路ブロックは、導電型が互いに逆であるペアのMOSトランジスタで構成され、そのペアのMOSトランジスタのゲート電極の仕事関数差を当該第1の回路ブロックの出力とする請求項1または2記載の温度検出回路。
- 前記第1の回路ブロックは、高濃度n型のゲートを持つ第1のMOSトランジスタと高濃度p型のゲートを持つ第2のMOSトランジスタとからなり、前記第1のMOSトランジスタのゲートに、次段の前記第2の回路ブロックの出力がフィードバックされ、前記第1のMOSトランジスタと前記第2のMOSトランジスタのゲート・ソース間電圧の差を出力する請求項3記載の温度検出回路。
- 前記第2の回路ブロックは、MOSトランジスタ、第1の抵抗および第2の抵抗の直列回路からなり、この直列回路が前記第1の回路ブロックヘの帰還回路を形成し、前記MOSトランジスタのゲート電圧が前記第1の回路ブロックへのフィードバック電圧となり、前記第1の抵抗と第2の抵抗の接続点の電圧を前記第2電圧として前記第3のブロックヘ供給する請求項1〜4のいずれかに記載の温度検出回路。
- 製造の際の拡散、成膜工程後に、前記第2の回路ブロックの前記第1の抵抗および第2の抵抗の値を調整可能とする手段を有する請求項5記載の温度検出回路。
- 前記第3の回路ブロックは、ゲートの不純物濃度が互いに異なるペアのMOSトランジスタから構成され、そのペアのMOSトランジスタのゲート電極の仕事関数差を出力する請求項1〜6のいずれかに記載の温度検出回路。
- 前記第3の回路ブロックは、高濃度n型のゲートを持つ第1のMOSトランジスタと低濃度n型のゲートを持つ第2のMOSトランジスタとからなり、前記第1のMOSトランジスタのゲートに前記第2の回路ブロックの出力が印加され、該第1のMOSトランジスタと前記第2のMOSトランジスタのゲート・ソース間電圧の差を出力する請求項7記載の温度検出回路。
- 前記第3の回路ブロックは、高濃度p型のゲートを持つ第1のMOSトランジスタと低濃度p型のゲートを持つ第2のMOSトランジスタとからなり、前記第1のMOSトランジスタのゲートに前記第2の回路ブロックの出力が印加され、該第1のMOSトランジスタと前記第2のMOSトランジスタのゲート・ソース電圧の差を出力する請求項7記載の温度検出回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002077915A JP4276812B2 (ja) | 2002-03-20 | 2002-03-20 | 温度検出回路 |
US10/390,699 US7078954B2 (en) | 2002-03-20 | 2003-03-19 | Temperature sensing circuit |
US11/450,361 US7592854B2 (en) | 2002-03-20 | 2006-06-12 | Temperature sensing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002077915A JP4276812B2 (ja) | 2002-03-20 | 2002-03-20 | 温度検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003270052A JP2003270052A (ja) | 2003-09-25 |
JP4276812B2 true JP4276812B2 (ja) | 2009-06-10 |
Family
ID=29205874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002077915A Expired - Fee Related JP4276812B2 (ja) | 2002-03-20 | 2002-03-20 | 温度検出回路 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7078954B2 (ja) |
JP (1) | JP4276812B2 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3861613B2 (ja) * | 2001-03-27 | 2006-12-20 | 日産自動車株式会社 | オンチップ温度検出装置 |
JP4276812B2 (ja) * | 2002-03-20 | 2009-06-10 | 株式会社リコー | 温度検出回路 |
JP4259941B2 (ja) * | 2003-07-25 | 2009-04-30 | 株式会社リコー | 基準電圧発生回路 |
JP4263056B2 (ja) * | 2003-08-26 | 2009-05-13 | 株式会社リコー | 基準電圧発生回路 |
US7956672B2 (en) * | 2004-03-30 | 2011-06-07 | Ricoh Company, Ltd. | Reference voltage generating circuit |
US7427158B2 (en) * | 2005-01-13 | 2008-09-23 | Kabushiki Kaisha Toshiba | Advanced thermal sensor |
JP2006242894A (ja) * | 2005-03-07 | 2006-09-14 | Ricoh Co Ltd | 温度検出回路 |
JP4768339B2 (ja) * | 2005-07-15 | 2011-09-07 | 株式会社リコー | 温度検出回路およびそれを用いた発振周波数補正装置 |
JP4704860B2 (ja) * | 2005-08-31 | 2011-06-22 | 株式会社リコー | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
JP4713280B2 (ja) * | 2005-08-31 | 2011-06-29 | 株式会社リコー | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
FR2890239B1 (fr) * | 2005-08-31 | 2008-02-01 | St Microelectronics Crolles 2 | Compensation des derives electriques de transistors mos |
WO2007141870A1 (ja) * | 2006-06-09 | 2007-12-13 | Fujitsu Limited | 温度センサ用リングオシレータ、温度センサ回路及びこれを備える半導体装置 |
DE102007001107B4 (de) * | 2007-01-04 | 2009-06-10 | Infineon Technologies Ag | Schaltungsanordnung mit einem Leistungstransistor und mit dessen Ansteuerschaltung |
JP2009058438A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 温度検出回路 |
CN101681881B (zh) * | 2007-11-08 | 2011-12-28 | 罗姆股份有限公司 | 半导体装置以及具备该半导体装置的电源和运算处理装置 |
US7837384B2 (en) * | 2007-12-19 | 2010-11-23 | Fairchild Semiconductor Corporation | Process-invariant low-quiescent temperature detection circuit |
JP5189882B2 (ja) * | 2008-04-11 | 2013-04-24 | ルネサスエレクトロニクス株式会社 | 温度センサ回路 |
JP5250501B2 (ja) * | 2009-08-04 | 2013-07-31 | ルネサスエレクトロニクス株式会社 | 温度検出回路 |
FR2995723A1 (fr) * | 2012-09-19 | 2014-03-21 | St Microelectronics Crolles 2 | Circuit de fourniture de tension ou de courant |
US9294039B2 (en) | 2013-08-23 | 2016-03-22 | Samsung Display Co., Ltd. | Constant GM bias circuit insensitive to supply variations |
JP6263914B2 (ja) | 2013-09-10 | 2018-01-24 | 株式会社リコー | 撮像装置、撮像装置の駆動方法、および、カメラ |
JP6387743B2 (ja) | 2013-12-16 | 2018-09-12 | 株式会社リコー | 半導体装置および半導体装置の製造方法 |
JP6281297B2 (ja) | 2014-01-27 | 2018-02-21 | 株式会社リコー | フォトトランジスタ、及び半導体装置 |
JP6354221B2 (ja) | 2014-03-12 | 2018-07-11 | 株式会社リコー | 撮像装置及び電子機器 |
KR102005568B1 (ko) * | 2014-06-17 | 2019-07-30 | 에스케이하이닉스 주식회사 | 온도 전압 발생 장치 |
JP2016025261A (ja) | 2014-07-23 | 2016-02-08 | 株式会社リコー | 撮像装置、撮像装置の制御方法、画素構造 |
JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
AU2016229795B2 (en) | 2015-03-10 | 2020-11-19 | Hubbell Incorporated | Temperature monitoring of high voltage distribution system components |
WO2017014336A1 (ko) * | 2015-07-21 | 2017-01-26 | 주식회사 실리콘웍스 | 비선형 성분이 보상된 온도 센서 회로 및 온도 센서 회로의 보상 방법 |
US10302509B2 (en) * | 2016-12-12 | 2019-05-28 | Invecas, Inc. | Temperature sensing for integrated circuits |
US10833668B2 (en) | 2019-03-07 | 2020-11-10 | Analog Devices International Unlimited Company | Integrated and distributed over temperature protection for power management switches |
CN112729578B (zh) * | 2020-12-08 | 2024-03-22 | 广东美的白色家电技术创新中心有限公司 | 电器设备、电子器件及其温度检测电路 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5382841A (en) * | 1991-12-23 | 1995-01-17 | Motorola, Inc. | Switchable active bus termination circuit |
KR940007298B1 (ko) * | 1992-05-30 | 1994-08-12 | 삼성전자 주식회사 | Cmos트랜지스터를 사용한 기준전압 발생회로 |
JP3318363B2 (ja) * | 1992-09-02 | 2002-08-26 | 株式会社日立製作所 | 基準電圧発生回路 |
US5604467A (en) * | 1993-02-11 | 1997-02-18 | Benchmarg Microelectronics | Temperature compensated current source operable to drive a current controlled oscillator |
JP3304539B2 (ja) * | 1993-08-31 | 2002-07-22 | 富士通株式会社 | 基準電圧発生回路 |
DE4331864A1 (de) * | 1993-09-20 | 1995-03-23 | Heidelberger Druckmasch Ag | Gehäuse für ein elektrisches System zum Steuern oder Regeln von Betriebsvorgängen |
JPH07321288A (ja) | 1994-05-19 | 1995-12-08 | Fujitsu Ltd | 半導体集積回路、並びにそれを用いたレギュレータ及び温度計 |
JPH08130246A (ja) * | 1994-10-28 | 1996-05-21 | Ricoh Co Ltd | 半導体装置とその製造方法 |
JP3597280B2 (ja) * | 1995-11-28 | 2004-12-02 | 株式会社リコー | 統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法 |
JPH09243466A (ja) | 1996-03-04 | 1997-09-19 | Hitachi Ltd | 半導体温度センサ |
JP3135859B2 (ja) * | 1997-04-11 | 2001-02-19 | 株式会社リコー | 基板バイアス回路 |
JP3282792B2 (ja) * | 1997-08-27 | 2002-05-20 | 株式会社リコー | 電圧制御発振器及びこれを用いた半導体集積回路及び位相同期ループ回路及びこれを用いた中間周波数処理回路 |
KR100308186B1 (ko) * | 1998-09-02 | 2001-11-30 | 윤종용 | 반도체집적회로장치의기준전압발생회로 |
KR100322527B1 (ko) * | 1999-01-29 | 2002-03-18 | 윤종용 | 밴드갭 전압기준회로 |
JP4194237B2 (ja) * | 1999-12-28 | 2008-12-10 | 株式会社リコー | 電界効果トランジスタを用いた電圧発生回路及び基準電圧源回路 |
JP3680122B2 (ja) * | 2001-08-10 | 2005-08-10 | シャープ株式会社 | 基準電圧発生回路 |
US6563371B2 (en) * | 2001-08-24 | 2003-05-13 | Intel Corporation | Current bandgap voltage reference circuits and related methods |
JP4276812B2 (ja) * | 2002-03-20 | 2009-06-10 | 株式会社リコー | 温度検出回路 |
-
2002
- 2002-03-20 JP JP2002077915A patent/JP4276812B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-19 US US10/390,699 patent/US7078954B2/en not_active Expired - Fee Related
-
2006
- 2006-06-12 US US11/450,361 patent/US7592854B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030214336A1 (en) | 2003-11-20 |
US20060226888A1 (en) | 2006-10-12 |
JP2003270052A (ja) | 2003-09-25 |
US7592854B2 (en) | 2009-09-22 |
US7078954B2 (en) | 2006-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4276812B2 (ja) | 温度検出回路 | |
Wang et al. | A 0.7-V 28-nW CMOS subthreshold voltage and current reference in one simple circuit | |
US6437550B2 (en) | Voltage generating circuit and reference voltage source circuit employing field effect transistors | |
US6876251B2 (en) | Reference voltage source circuit operating with low voltage | |
JP3244057B2 (ja) | 基準電圧源回路 | |
US7633333B2 (en) | Systems, apparatus and methods relating to bandgap circuits | |
US7821320B2 (en) | Temperature detection circuit | |
JP3184850B2 (ja) | 温度検知回路 | |
US20070052405A1 (en) | Reference voltage generating circuit, a semiconductor integrated circuit and a semiconductor integrated circuit apparatus | |
Michejda et al. | A precision CMOS bandgap reference | |
Wang et al. | A precision CMOS voltage reference exploiting silicon bandgap narrowing effect | |
Amaravati et al. | 800-nA process-and-voltage-invariant 106-dB PSRR PTAT current reference | |
JP4222766B2 (ja) | 温度検出回路 | |
JP4020182B2 (ja) | 基準電圧発生回路及び電源装置 | |
US8783949B2 (en) | Self-calibrating, wide-range temperature sensor | |
Watanabe et al. | CMOS voltage reference based on gate work function differences in poly-Si controlled by conductivity type and impurity concentration | |
CN113625818B (zh) | 基准电压源 | |
Montané et al. | A compact temperature sensor for a 1.0 μm CMOS technology using lateral pnp transistors | |
JP4483903B2 (ja) | 温度検出回路 | |
JP2007035071A (ja) | 低電圧動作の基準電圧源回路 | |
JP3557744B2 (ja) | 基準電圧発生回路 | |
Strik | Bandgap voltage reference: errors and techniques for their minimization | |
JP2008084342A (ja) | 低電圧動作の基準電圧源回路 | |
Cai et al. | A High Precision CMOS Temperature Detector with Curvature Calibration Technique | |
Wey et al. | A CMOS temperature sensor using cascoded PNP transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090309 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |