JP3597280B2 - 統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法 - Google Patents
統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法 Download PDFInfo
- Publication number
- JP3597280B2 JP3597280B2 JP30932795A JP30932795A JP3597280B2 JP 3597280 B2 JP3597280 B2 JP 3597280B2 JP 30932795 A JP30932795 A JP 30932795A JP 30932795 A JP30932795 A JP 30932795A JP 3597280 B2 JP3597280 B2 JP 3597280B2
- Authority
- JP
- Japan
- Prior art keywords
- characteristic
- circuit
- parameter
- data
- calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、統合シミュレーション装置及び回路パラーメータ抽出方法に関し、MOSトランジスタからなる集積回路設計で用いられるSPICE(Simulation Program with IC Emphasis)シミュレータのパラメータ抽出に関する。
【0002】
【従来の技術】
一般に、MOSトランジスタからなる集積回路設計で用いられるSPICEシミュレータは、MOSトランジスタからなる回路素子に一定電圧をかけたときののトランジスタ特性などの静特性(以下、DC特性という。)を解析的に解いたモデル式と回路素子の接続情報に基づいて回路素子を含んだ回路の各部分における時間の変化に伴って変化する特性などの動特性(以下、AC特性という。)をシミュレートするものである。
【0003】
トランジスタの解析モデルはUCB(University of California,Berkeley)により開発され、一般公開されている(IEEE J.SOlid−State Circuits,Vol.sc−22,No.4,August 1987)。この解析モデルはBSIM(Berkley Short−Channel IGFET Model for MOSTransisters)等の名前で普及している。このBSIMにおいては、トランジスタの3極間領域のDC特性の電流式は次の数式で与えられる。
【0004】
【数1】
【0005】
ここで、VFB、ΦS、K1、K2、η、U0、U1、μ0等はパラメータとして自由に変更可能な値をとりうる。
【0006】
ところで、プロセステクノロジーが変わったり、デバイスサイズが大きく変わったりした場合には随時最適化されたパラメータ群を使うことでトランジスタ特性が忠実に再現され高精度の回路シミュレーションが可能となる。このため、SPICEシミュレータ等においてパラメータは非常に重要なファクタである。
【0007】
一般に、設計者が回路シミュレーションを行うために用意する各パラメータは既に、あるプロセステクノロジーで試作したサンプルを用いて、そのサンプルに作り込んだ特別なパラメータ抽出用のパターンを測定して得たものである。
【0008】
パラメータの抽出方法について、図7に従い説明する。SPICEシミュレーションで用いるパラメータは大きく分類して3種類ある。第1が測定で単独に得ることができる初期パラメータ、第2がトランジスタのDC特性を忠実に再現するためのDCパラメータ、第3に回路としての動特性に影響を与えるACパラメータである。
【0009】
まず、初期パラメータは、ゲート酸化膜や拡散層などの抵抗などであり、これらはサンプルを実測することにより、抽出される(ステップ21)。次に、試作されたサンプルからDC特性を測定した第2の実測データと一致するようにDCパラメータを合わせ込む(ステップ22)。例えば、上記(A)式、(B)式において、Toxが初期パラメータで、VFB、ΦS、K1、K2、η、U0、U1、μ0等がDCパラメータである。最後に試作したサンプルに例えば、リングオシレータのようなAC特性が測定できるシンプルな回路を作り込んでおき、その特性値を実測する。そして、ステップ22で求めたDCパラメータを用いて回路シミュレーションを行いAC特性がフィッティングするようにACパラメータを合わせ込む(ステップ23)。
【0010】
【発明が解決しようとする課題】
ところで、近年、ワークステーションの発展と共にプロセスシミュレーションから回路シミュレーションに至るシミュレーション技術も高精度化してきた。そこで、実際にウェハでサンプルを試作しなくても、シミュレーションでデバイス特性等が予測できるようになってきた。しかし、上述したように、実測の場合として説明してきたような一連の流れとしてパラメータを抽出する手法は、シミュレーションにおいては未だ確立されていない。
【0011】
そこで、この発明においては、プロセスシミュレーションとデバイスシミュレーションの結果から回路シミュレーションに必要な精度を保証する回路シミュレーション用パラメータの抽出方法とこの抽出方法を備えた統合シミュレーション装置を提供することを目的とする。
【0012】
【課題を解決するための手段】
この発明の統合シミュレーション装置は、デバイス構造を計算しデバイス構造データを算出するプロセス計算部と、前記プロセス計算部で算出されたデバイス構造データを用いてデバイス特性を計算しデバイス特性データを算出するデバイス特性計算部と、前記デバイス特性計算部で算出したデバイス特性データに基づき回路特性計算を行う第1の回路特性計算部と、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータを抽出する初期パラメータ抽出部と、前記算出されたデバイス特性データに基づき静特性パラメータを抽出する静特性パラメータ抽出部と、前記第1の回路特性計算部の回路特性計算結果を用いて動特性パラメータを抽出する動特性パラメータ抽出部と、前記初期パラメータ抽出部、前記静特性パラメータ抽出部及び前記動特性パラメータ抽出部でそれぞれ抽出した初期パラメータ、静特性パラメータ及び動特性パラメータを用いて回路特性計算を行う第2の回路特性計算部と、を備えてなる。
【0013】
上記のように、この発明では、実測に代わって合わせ込みの対象となり得る正確なAC特性を計算する第1の回路特性計算部と、その結果を用いてAC特性を計算する第2の回路特性計算部を有しているので、シミュレーションのみで精度の高い、かつ柔軟な回路シミュレーションが出来る。
【0014】
また、前記第1の回路特性計算部として、前記デバイス特性計算部で算出したデバイス特性データをデータテーブルとして保持し、これを用いて回路特性計算を行うテーブルルックアップ型の回路特性計算部で構成することができる。
【0015】
上記のように、第1の回路特性計算部をテーブルルックアップ型の回路特性計算部で実現することで、実測に代わって合わせ込みの対象となり得る正確なAC特性を計算することが出来る。
【0016】
また、前記第1の回路特性計算部として、前記デバイス特性計算部の計算機能を兼ね備えたミックスモード型の回路特性計算部で構成することができる。
【0017】
上記のように、第1の回路特性計算部をミックスモード型の回路特性計算部で実現することで、実測に代わって合わせ込みの対象となり得る正確なAC特性を計算することが出来る。
【0018】
さらに、前記第2の回路特性計算部として、複数のパラメータを使用する解析モデル型の回路特性計算部で構成することができる。
【0019】
上記のように、第2の回路特性計算部を解析モデル型の回路特性計算部で実現することで、大規模回路や様々な設計回路に耐える柔軟な回路シミュレーションが出来る。
【0020】
この発明の回路シミュレーション用パラメータ抽出方法は、デバイス構造を計算しデバイス構造データを算出するプロセス計算部と、前記プロセス計算部で算出されたデバイス構造データを用いてデバイス特性を計算しデバイス特性データを算出するデバイス特性計算部と、前記デバイス特性計算部で算出したデバイス特性データに基づき回路特性計算を行う第1の回路特性計算部と、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータを抽出する初期パラメータ抽出部と、前記算出されたデバイス特性データに基づき静特性パラメータを抽出する静特性パラメータ抽出部と、前記第1の回路特性計算部の回路特性計算結果を用いて動特性パラメータを抽出する動特性パラメータ抽出部と、前記初期パラメータ抽出部、前記静特性パラメータ抽出部及び前記動特性パラメータ抽出部でそれぞれ抽出した初期パラメータ、静特性パラメータ及び動特性パラメータを用いて回路特性計算を行う第2の回路特性計算部と、を備えてなる統合シミュレーション装置を用いて回路シミュレーション用パラメータ抽出する方法であって、前記プロセス計算部がデバイス構造データ算出し、前記プロセス計算部で算出したデバイス構造データを用いて前記デバイス特性計算部がデバイス特性データを算出し、回路特性計算を行う前記第1の回路特性計算部が前記デバイス特性計算部で算出したデバイス特性データに基づいてデータテーブルを作成し、前記第1の回路特性計算部は作成した前記データテーブルを用いて第1の回路特性を計算し、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータ抽出部が初期パラメータを抽出し、前記算出されたデバイス特性データに基づき前記静特性パラメータ抽出部が静特性パラメータ抽出し、前記第1の回路特性計算部の回路特性計算結果を用いて前記動特性パラメータ抽出部が動特性パラメータを設定し、前記初期パラメータ、静特性パラメータ、動特性パラメータを用いて前記第2の回路特性計算部が第2の回路特性を計算し、前記動特性パラメータ設定部で第1、第2の回路特性計算結果を比較し、一致するまで動特性パラメータ部における動特性パラメータの設定と前記第2の回路特性計算部の計算動作を繰り返すことを特徴とする。
【0021】
また、この発明の回路シミュレーション用パラメータ抽出方法は、デバイス構造を計算しデバイス構造データを算出するプロセス計算部と、前記プロセス計算部で算出されたデバイス構造データを用いてデバイス特性を計算しデバイス特性データを算出するデバイス特性計算部と、前記デバイス特性計算部で算出したデバイス特性データに基づき回路特性計算を行う機能と前記デバイス特性計算部の計算機能を兼ね備えたミックスモード型の回路特性計算部で構成された第1の回路特性計算部と、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータを抽出する初期パラメータ抽出部と、前記算出されたデバイス特性データに基づき静特性パラメータを抽出する静特性パラメータ抽出部と、前記第1の回路特性計算部の回路特性計算結果を用いて動特性パラメータを抽出する動特性パラメータ抽出部と、前記初期パラメータ抽出部、前記静特性パラメータ抽出部及び前記動特性パラメータ抽出部でそれぞれ抽出した初期パラメータ、静特性パラメータ及び動特性パラメータを用いて回路特性計算を行う第2の回路特性計算部と、を備えてなる統合シミュレーション装置を用いて回路シミュレーション用パラメータ抽出する方法であって、前記プロセス計算部がデバイス構造データ算出し、前記第1の回路特性計算部で第1の回路特性を計算し、前記プロセス計算部で算出したデバイス構造データを用いて前記デバイス特性計算部がデバイス特性データを算出し、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータ抽出部が初期パラメータを抽出し、前記算出されたデバイス特性データに基づき静特性パラメータ抽出部が静特性パラメータ抽出し、前記第1の回路特性計算部の回路特性計算結果を用いて動特性パラメータ抽出部が動特性パラメータを設定し、前記初期パラメータ、静特性パラメータ、動特性パラメータを用いて前記第2の回路特性計算部が第2の回路特性を計算し、前記動特性パラメータ設定部で第1、第2の回路特性計算結果を比較し、一致するまで動特性パラメータ部における動特性パラメータの設定と前記第2の回路特性計算部の計算動作を繰り返すことを特徴とする。
【0022】
この発明の回路シミュレーション用パラメータ抽出方法においては、実測に代わって合わせ込みの対象となり得る正確なAC特性を計算する第1の回路特性計算と、その結果を用いてAC特性を計算する第2の回路特性計算を有した手順で構成しているので、プロセスシミュレーションとデバイスシミュレーションの結果から回路シミュレーションに必要な精度を保証する回路シミュレーション用パラメータの抽出方法を提供することが出来る。
【0023】
【発明の実施の形態】
以下、この発明の実施の形態につき図面を参照して説明する。
【0024】
図1は、この発明の第1の実施の形態に係る統合シミュレーション装置の構成図、図2は図1に示すシミュレーション装置を用いてパラメータ抽出を行うためのフロー図である。
【0025】
この発明の統合シミュレーション装置は、プロセスシミュレータで構成されるプロセス計算部1により、例えば、MOSトランジスタなどの回路を構成するデバイスの構造を計算して算出し、算出されたデバイスの構造データが構造データファイル2に格納される。この構造データを用いて、デバイス計算部3がデバイス特性を計算し、算出したデバイス特性がデバイス特性データファイル4に格納される。このデバイス計算部3で算出されるデータがトランジスタのDC特性である。
【0026】
第1回路特性部5は、このデバイス特性データファイル4に格納されたデバイス特性データに基づいて、AC回路特性を計算し、この回路特性データを第1の回路特性データファイル6に格納する。この第1の回路特性データファイル6に格納されたデータは回路特性比較−ACパラメ−タ部13に与えられる。
【0027】
一方、第2回路特性計算部11において、使用する3つのパラメータのうち、初期パラメータは構造データファイル2のデータとデバイス特性データファイル4のデータとから初期パラメータ抽出部7で抽出する。そのデータは初期パラメータファイル8に格納され、次にこの初期パラメータを用いてデバイス特性データファイル4に格納されたDC特性がフィッティングするようにDCパラメータ抽出部9においてDCパラメータを抽出し、DCパラメータデータファイル10に格納する。
【0028】
さて、一般的には、初期パラメータ、DCパラメータを用いてAC回路特性が実測にフィッティングするようにACパラメータを抽出するのであるが、この発明においては実測の代わりに第1回路特性計算部5の結果を用いる。既に求めた初期パラメータと、DCパラメータと、ACパラメータデータファイル14に格納されたデータからデフォルトのACパラメータが選ばれ、第2回路特性計算部11に与えられる。そして、第2回路特性計算部11で第2の回路特性計算を行う。その結果と第1回路特性計算部5の計算結果を回路特性比較−ACパラメータ抽出部13で比較し、回路特性が異なれば新しいACパラメータデータを出力して、再度第2回路特性計算部11で計算を行い、第1回路特性計算部5の計算結果と第2回路特性計算部の計算結果2が等しくなるまで繰り返すように、第2回路特性計算部11は動作する。すなわち、この発明の最も特徴とするところは、第2回路特性計算部11で初期パラメータ、DCパラメータ、ACパラメータの3つのパラメータを全て抽出し、後に具体的なシミュレーションを行のであるが、この3つ目のACパラメータを抽出するために、合わせ込みの対象となる正確なAC特性を第1回路特性計算部5により算出することである。その算出されたACパラメータはACパラメータデータファイル14に格納されている。
【0029】
さて、第1回路特性計算部5が実測の代わりに使える理由について説明するために、第1回路特性計算部5の詳細と精度について述べる。まず、第1回路特性部5はデバイス特性データファイル4の中に格納されたデバイス特性データに基づいて第1回路特性計算部5で使用するためのデータテーブルを作成する。このデータテーブルは、例えば、図3に示すように、トランジスタの電流−電圧特性(I−V)並びに図4に示すように、ゲートとソース(Cgs)、ゲートとドレイン(Cgd)、ゲートと基板(Cgb)間のそれぞれの容量−電圧特性(C−V)を計算により求め、そのデータに基づいてデータテーブルが作成される。この実施の形態においては、容量関係のデータもテーブルで用意していることが精度を保証する上で重要なポイントである。
【0030】
上記のように、第1回路特性計算部5は前記データテーブルを用いる、いわゆるテーブルルックアップモデル型の回路特性計算機能を有するものである。表1にサンプルからトランジスタの電流−電圧特性(I−V)、容量−電圧特性(C−V)を実測して作成したデータテーブルを用いて回路特性計算を行ったシミュレーション結果と、上記サンプルの回路特性測定結果(リングオシレータの伝搬遅延時間Tpd)を示している。この表から、テーブルモデルを用いても非常に精度がよいことが分かる。
【0031】
【表1】
【0033】
このように動作することで、初期パラメータ、DCパラメータ、ACパラメータが抽出できる。
【0034】
次に上述した図1に示す統合シミュレーション装置を用いて回路パラメータを抽出する方法につき図2のフロー図に従い説明する。
【0035】
まず、プロセスシミュレータで構成されるプロセス計算部1により、MOSトランジスタなどの回路を構成するデバイスの構造を計算して算出し、算出されたデバイスの構造データを構造データファイル2に格納する(ステップS1)。続いて、この構造データを用いて、デバイス計算部3がデバイス特性を計算し、算出したデバイス特性をデバイス特性データファイル4に格納する(ステップS2)。
【0036】
次のステップからフローは2つに分かれる。1つは第1回路特性計算部5における計算に向かうステップ、もう1つは第2回路特性計算部11における計算に向かうフローである。
【0037】
上述したように、この発明における最も重要な特徴は、第2回路特性計算部11への計算に向かう過程で初期パラメータ、DCパラメータ、ACパラメータの3つのパラメータを全て抽出し、後に具体的なシミュレーションを行うのであるが、3つ目のACパラメータを抽出するために、合わせ込みの対象となる正確なAC特性を第1回路特性計算部5で計算により求めていることである。
【0038】
まず、第1回路特性計算部5により計算によりAC特性を求める手順につき説明する。上述したように、第1回路特性計算部5の計算によりAC特性を求めるために、この実施の形態では、デバイス特性データファイル4に格納されているデータの中で第1回路特性計算部5で使用するためのデータテーブルを作成する(ステップS3)。このデータテーブルを用いて第1回路計算部5でリングオシレータ等の実測モデルに相当する回路モデルの回路特性データを計算し、その計算結果を回路特性データファイル6に格納する。
【0039】
続いて、第2回路特性計算部11における計算へ向かうフォローを説明する。第2回路特性計算部11で使用する3つのパラメータのうち、初期パラメータは構造データファイル2とデバイス特性データファイル4に格納されているデータから初期パラメータ抽出部7で抽出し、初期パラメータデータファイル8に格納する(ステップS5)。次に、この初期パラメータを用いてデバイス特性データファイル4に格納されているデータにDC特性がフィッティングするようにDCパラメータ抽出部9においてDCパラメータを抽出し、DCパラメータデータファイル10に格納する(ステップS6)。
【0040】
続いて、一般的には初期パラメータ、DCパラメータ用いてAC回路特性が実測でフィッティングするようにACパラメータを抽出しているが、上述したように、この発明においては、実測の代わりに第1回路特性計算部5で計算により算出した結果を用いる。
【0041】
そこで、この発明では、既に求めた初期パラメータと、DCパラメータと、ACパラメータデータファイル14に格納されているデータからデフォルトのACパラメータを選び、ACパラメータ設定し(ステップS7)、第2回路特性計算部11で回路特性計算を行う(ステップS8)。その結果と第1回路特性計算部5の計算結果を回路特性比較−ACパラメータ抽出部13で比較し(ステップS9)、特性が異なれば前述のステップS7に戻り、新しいACパラメータデータを出力して、再度第2回路特性計算部11で計算を行い、第1回路特性計算部5の計算結果と第2回路特性計算部12の計算結果が等しくなるまで繰り返す(ステップS9)。
【0042】
以上のフローで初期パラメータ、DCパラメータ、ACパラメータを抽出することができる。
【0043】
次に、この発明の第2の実施の形態につき図5及び図6に従い説明する。図5は、この発明の第2の実施の形態に係る統合シミュレーション装置の構成図、図6は図5に示すシミュレーション装置を用いてパラメータ抽出を行うためのフロー図である。
【0044】
上述した第1の実施の形態においては、この発明の特徴である実測に代わって合わせ込みの対象となり得る正確なAC特性を計算する第1回路特性計算部5をテーブルルックアップ型の回路特性計算部で実現した。この第2の実施の形態においては、この第1回路特性計算部5aをミックスモード型の回路特性計算部で構成したものである。
【0045】
第1回路特性計算部5aのミックスモード型回路計算は、デバイスシミュレーションに使用するデバイス構造を構造データファイル2から直接第1回路特性計算部5aに導入し、例えば、ドリフトディフュージョンモデルのデバイスシミュレーションとSPICEタイプの回路シミュレーション両方の機能を有した計算部により第1回路特性データを算出し、第1回路特性データファイル6にそのデータを格納する。回路全体の回路特性は回路シミュレータによって計算されるわけであるが、回路素子(MOSトランジスタ)のI−V特性、C−V特性をデバイスシミュレータで計算し、回路素子の特性値として回路シミュレータに受け渡すことで、テーブルルックアップ型と同等の精度の計算結果が得られる。
【0046】
尚、この第2の実施の形態のその他の構成及び作用等は第1の実施の形態と同様であるので、説明の重複を避けるために、ここではその説明を省略する。
【0047】
次に、図5に示す統合シミュレーション装置を用いて回路パラメータを抽出する方法につき図6のフロー図に従い説明する。
【0048】
まず、プロセスシミュレータで構成されるプロセス計算部1により、MOSトランジスタなどの回路を構成するデバイスの構造を計算して算出し、算出されたデバイスの構造データを構造データファイル2に格納する(ステップS11)。この第2の実施の形態においては、次のステップからフローは2つに分かれる。1つは第1回路特性計算部5における計算に向かうステップ、もう1つは第2回路特性計算部11における計算に向かうフローである。
【0049】
この第2の実施の形態では、第1回路特性計算部5aとして、ミックスモード型回路計算部で構成されている。従って、デバイスシミュレーションに使用するデバイス構造を構造データファイル2から直接第1回路特性計算部5aに導入し、ドリフトディフュージョンモデルのデバイスシミュレーションとSPICEタイプの回路シミュレーション両方の機能を有した計算部により第1回路特性データを算出し、第1回路特性データファイル6にそのデータを格納する(ステップS12)。
【0050】
続いて、第2回路特性計算部11における計算へ向かうフォローを説明する。ステップ11にて算出したこの構造データを用いて、デバイス計算部3がデバイス特性を計算し、算出したデバイス特性をデバイス特性データファイル4に格納する(ステップS13)。
【0051】
第2回路特性計算部11で使用する3つのパラメータのうち、初期パラメータは構造データファイル2とデバイス特性データファイル4に格納されているデータから初期パラメータ抽出部7で抽出し、初期パラメータデータファイル8に格納する(ステップS14)。次に、この初期パラメータを用いてデバイス特性データファイル4に格納されているデータにDC特性がフィッティングするようにDCパラメータ抽出部9においてDCパラメータを抽出し、DCパラメータデータファイル10に格納する(ステップS15)。
【0052】
続いて、上述したように、この発明においては、実測の代わりに第1回路特性計算部5aで計算により算出した結果を用いる。
【0053】
そこで、この発明では、既に求めた初期パラメータと、DCパラメータと、ACパラメータデータファイル14に格納されているデータからデフォルトのACパラメータを選び、ACパラメータ設定し(ステップS16)、第2回路特性計算部11で回路特性計算を行う(ステップS17)。その結果と第1回路特性計算部5aの計算結果を回路特性比較−ACパラメータ抽出部13で比較し(ステップS18)、特性が異なれば前述のステップS16に戻り、新しいACパラメータデータを出力して、再度第2回路特性計算部11で計算を行い、第1回路特性計算部5aの計算結果と第2回路特性計算部12の計算結果が等しくなるまで繰り返す(ステップS18)。
【0054】
以上のフローで初期パラメータ、DCパラメータ、ACパラメータを抽出することができる。
【0055】
【発明の効果】
以上説明したように、この発明の統合シミュレーション装置においては、実測に代わって合わせ込みの対象となり得る正確なAC特性を計算する第1の回路特性計算部と、その結果を用いてAC特性を計算する第2の回路特性計算部を有しているので、シミュレーションのみで精度の高い、かつ柔軟な回路シミュレーションが出来る。
【0056】
さらに、第1の回路特性計算部をテーブルルックアップ型の回路特性計算部で実現することで、実測に代わって合わせ込みの対象となり得る正確なAC特性を計算することが出来る。
【0057】
また、第1の回路特性計算部をミックスモード型の回路特性計算部で実現することで、実測に代わって合わせ込みの対象となり得る正確なAC特性を計算することが出来る。
【0058】
さらに、第2の回路特性計算部を解析モデル型の回路特性計算部で実現することで、大規模回路や様々な設計回路に耐える柔軟な回路シミュレーションが出来る。
【0059】
また、この発明の回路パラメータ抽出方法においては、実測に代わって合わせ込みの対象となり得る正確なAC特性を計算する第1の回路特性計算と、その結果を用いてAC特性を計算する第2の回路特性計算を有した手順で構成しているので、プロセスシミュレーションとデバイスシミュレーションの結果から回路シミュレーションに必要な精度を保証する回路シミュレーション用パラメータの抽出方法を提供することが出来る。
【図面の簡単な説明】
【図1】この発明の第1の実施の形態に係る統合シミュレーション装置の構成図である。
【図2】図1に示すシミュレーション装置を用いてパラメータ抽出を行うためのフロー図である。
【図3】第1回路特性計算部で使用するためのデータテーブルの作成に用いるために算出したトランジスタの電流−電圧特性図である。
【図4】第1回路特性計算部で使用するためのデータテーブルの作成に用いるために算出した容量−電圧特性図である。
【図5】この発明の第2の実施の形態に係る統合シミュレーション装置の構成図である。
【図6】図5に示すシミュレーション装置を用いてパラメータ抽出を行うためのフロー図である。
【図7】従来のパラメータの抽出方法を示すフロー図である
【符号の説明】
1 プロセス計算部
3 デバイス計算部
5、5a 第1回路特性計算部
7 初期パラメータ抽出部
9 DCパラメータ抽出部
11 第2回路特性計算部
13 回路特性比較−ACパラメータ抽出部
Claims (6)
- デバイス構造を計算しデバイス構造データを算出するプロセス計算部と、前記プロセス計算部で算出されたデバイス構造データを用いてデバイス特性を計算しデバイス特性データを算出するデバイス特性計算部と、前記デバイス特性計算部で算出したデバイス特性データに基づき回路特性計算を行う第1の回路特性計算部と、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータを抽出する初期パラメータ抽出部と、前記算出されたデバイス特性データに基づき静特性パラメータを抽出する静特性パラメータ抽出部と、前記第1の回路特性計算部の回路特性計算結果を用いて動特性パラメータを抽出する動特性パラメータ抽出部と、前記初期パラメータ抽出部、前記静特性パラメータ抽出部及び前記動特性パラメータ抽出部でそれぞれ抽出した初期パラメータ、静特性パラメータ及び動特性パラメータを用いて回路特性計算を行う第2の回路特性計算部と、を備えてなる統合シミュレーション装置。
- 前記第1の回路特性計算部が前記デバイス特性計算部で算出したデバイス特性データをデータテーブルとして保持し、これを用いて回路特性計算を行うテーブルルックアップ型の回路特性計算部で構成したことを特徴とする請求項1に記載の統合シミュレーション装置。
- 前記第1の回路特性計算部が前記デバイス特性計算部の計算機能を兼ね備えたミックスモード型の回路特性計算部で構成したことを特徴とする請求項1に記載の統合シミュレーション装置。
- 前記第2の回路特性計算部が複数のパラメータを使用する解析モデル型の回路特性計算部で構成したことを請求項1ないし3のいずれかに記載の統合シミュレーション装置。
- デバイス構造を計算しデバイス構造データを算出するプロセス計算部と、前記プロセス計算部で算出されたデバイス構造データを用いてデバイス特性を計算しデバイス特性データを算出するデバイス特性計算部と、前記デバイス特性計算部で算出したデバイス特性データに基づき回路特性計算を行う第1の回路特性計算部と、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータを抽出する初期パラメータ抽出部と、前記算出されたデバイス特性データに基づき静特性パラメータを抽出する静特性パラメータ抽出部と、前記第1の回路特性計算部の回路特性計算結果を用いて動特性パラメータを抽出する動特性パラメータ抽出部と、前記初期パラメータ抽出部、前記静特性パラメータ抽出部及び前記動特性パラメータ抽出部でそれぞれ抽出した初期パラメータ、静特性パラメータ及び動特性パラメータを用いて回路特性計算を行う第2の回路特性計算部と、を備えてなる統合シミュレーション装置を用いて回路シミュレーション用パラメータ抽出する方法であって、前記プロセス計算部がデバイス構造データ算出し、前記プロセス計算部で算出したデバイス構造データを用いて前記デバイス特性計算部がデバイス特性データを算出し、回路特性計算を行う前記第1の回路特性計算部が前記デバイス特性計算部で算出したデバイス特性データに基づいてデータテーブルを作成し、前記第1の回路特性計算部は作成した前記データテーブルを用いて第1の回路特性を計算し、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータ抽出部が初期パラメータを抽出し、前記算出されたデバイス特性データに基づき前記静特性パラメータ抽出部が静特性パラメータ抽出し、前記第1の回路特性計算部の回路特性計算結果を用いて前記動特性パラメータ抽出部が動特性パラメータを設定し、前記初期パラメータ、静特性パラメータ、動特性パラメータを用いて前記第2の回路特性計算部が第2の回路特性を計算し、前記動特性パラメータ設定部で第1、第2の回路特性計算結果を比較し、一致するまで動特性パラメータ部における動特性パラメータの設定と前記第2の回路特性計算部の計算動作を繰り返すことを特徴とする回路シミュレーション用パラメータ抽出方法。
- デバイス構造を計算しデバイス構造データを算出するプロセス計算部と、前記プロセス計算部で算出されたデバイス構造データを用いてデバイス特性を計算しデバイス特性データを算出するデバイス特性計算部と、前記デバイス特性計算部で算出し たデバイス特性データに基づき回路特性計算を行う機能と前記デバイス特性計算部の計算機能を兼ね備えたミックスモード型の回路特性計算部で構成された第1の回路特性計算部と、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータを抽出する初期パラメータ抽出部と、前記算出されたデバイス特性データに基づき静特性パラメータを抽出する静特性パラメータ抽出部と、前記第1の回路特性計算部の回路特性計算結果を用いて動特性パラメータを抽出する動特性パラメータ抽出部と、前記初期パラメータ抽出部、前記静特性パラメータ抽出部及び前記動特性パラメータ抽出部でそれぞれ抽出した初期パラメータ、静特性パラメータ及び動特性パラメータを用いて回路特性計算を行う第2の回路特性計算部と、を備えてなる統合シミュレーション装置を用いて回路シミュレーション用パラメータ抽出する方法であって、前記プロセス計算部がデバイス構造データ算出し、前記第1の回路特性計算部で第1の回路特性を計算し、前記プロセス計算部で算出したデバイス構造データを用いて前記デバイス特性計算部がデバイス特性データを算出し、前記算出されたデバイス構造データ及びデバイス特性データに基づき初期パラメータ抽出部が初期パラメータを抽出し、前記算出されたデバイス特性データに基づき静特性パラメータ抽出部が静特性パラメータ抽出し、前記第1の回路特性計算部の回路特性計算結果を用いて動特性パラメータ抽出部が動特性パラメータを設定し、前記初期パラメータ、静特性パラメータ、動特性パラメータを用いて前記第2の回路特性計算部が第2の回路特性を計算し、前記動特性パラメータ設定部で第1、第2の回路特性計算結果を比較し、一致するまで動特性パラメータ部における動特性パラメータの設定と前記第2の回路特性計算部の計算動作を繰り返すことを特徴とする回路シミュレーション用パラメータ抽出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30932795A JP3597280B2 (ja) | 1995-11-28 | 1995-11-28 | 統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法 |
US08/756,572 US5825673A (en) | 1995-11-28 | 1996-11-26 | Device, method, and software products for extracting circuit-simulation parameters |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30932795A JP3597280B2 (ja) | 1995-11-28 | 1995-11-28 | 統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09146982A JPH09146982A (ja) | 1997-06-06 |
JP3597280B2 true JP3597280B2 (ja) | 2004-12-02 |
Family
ID=17991687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30932795A Expired - Fee Related JP3597280B2 (ja) | 1995-11-28 | 1995-11-28 | 統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5825673A (ja) |
JP (1) | JP3597280B2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040256A (en) * | 1993-10-12 | 2000-03-21 | Isuzu Ceramics Research Institute Co., Ltd. | Method for producing a reaction sintered ceramic |
JPH10301979A (ja) * | 1997-04-30 | 1998-11-13 | Oki Electric Ind Co Ltd | モデルパラメータ抽出方法およびモデルパラメータ抽出装置 |
JP3588557B2 (ja) * | 1998-12-18 | 2004-11-10 | 株式会社東芝 | 図形輪郭点列間引き方法、この方法を用いた電気特性評価装置および図形輪郭点列間引き手順を記録した記録媒体 |
US6836755B2 (en) * | 1999-12-30 | 2004-12-28 | Intel Corporation | Method and apparatus for fully automated signal integrity analysis for domino circuitry |
US6624651B1 (en) | 2000-10-06 | 2003-09-23 | International Business Machines Corporation | Kerf circuit for modeling of BEOL capacitances |
JP4363790B2 (ja) * | 2001-03-15 | 2009-11-11 | 株式会社東芝 | パラメータ抽出プログラムおよび半導体集積回路の製造方法 |
JP2002313687A (ja) * | 2001-04-16 | 2002-10-25 | Mitsubishi Electric Corp | 半導体プロセスパラメータ決定方法、半導体プロセスパラメータ決定システム、及び半導体プロセスパラメータ決定プログラム |
US7062733B1 (en) * | 2002-03-15 | 2006-06-13 | Synthesys Research, Inc. | Method and apparatus for delay line calibration |
JP4276812B2 (ja) * | 2002-03-20 | 2009-06-10 | 株式会社リコー | 温度検出回路 |
JP2003283258A (ja) * | 2002-03-20 | 2003-10-03 | Ricoh Co Ltd | 低電圧動作の基準電圧源回路 |
US6921199B2 (en) * | 2002-03-22 | 2005-07-26 | Ricoh Company, Ltd. | Temperature sensor |
US20030220779A1 (en) * | 2002-03-29 | 2003-11-27 | Ping Chen | Extracting semiconductor device model parameters |
US20050086033A1 (en) * | 2002-08-30 | 2005-04-21 | Cadence Design Systems, Inc. | Extracting semiconductor device model parameters |
US7421383B2 (en) * | 2003-01-15 | 2008-09-02 | Taiwan Semiconductor Mfg Co, Ltd | Method for extracting and modeling semiconductor device series resistance and for simulating a semiconductor device with use thereof |
JP2004318351A (ja) * | 2003-04-15 | 2004-11-11 | Oki Electric Ind Co Ltd | 半導体素子および回路網のモデリング方法 |
US7263477B2 (en) * | 2003-06-09 | 2007-08-28 | Cadence Design Systems, Inc. | Method and apparatus for modeling devices having different geometries |
US7675372B2 (en) | 2006-08-09 | 2010-03-09 | Qualcomm Incorporated | Circuit simulator parameter extraction using a configurable ring oscillator |
CN101937835B (zh) * | 2010-06-30 | 2011-12-21 | 上海华岭集成电路技术有限责任公司 | 熔丝类晶圆修调参数的方法 |
JP6387743B2 (ja) | 2013-12-16 | 2018-09-12 | 株式会社リコー | 半導体装置および半導体装置の製造方法 |
JP6281297B2 (ja) | 2014-01-27 | 2018-02-21 | 株式会社リコー | フォトトランジスタ、及び半導体装置 |
JP6354221B2 (ja) | 2014-03-12 | 2018-07-11 | 株式会社リコー | 撮像装置及び電子機器 |
JP2016025261A (ja) | 2014-07-23 | 2016-02-08 | 株式会社リコー | 撮像装置、撮像装置の制御方法、画素構造 |
JP2016092178A (ja) | 2014-11-04 | 2016-05-23 | 株式会社リコー | 固体撮像素子 |
CN106249120B (zh) * | 2016-08-02 | 2018-12-18 | 上海集成电路研发中心有限公司 | 用于模型数据测试的中心晶片的挑选方法 |
CN110168447B (zh) * | 2017-06-22 | 2021-07-06 | Asml荷兰有限公司 | 用于确定对指纹的贡献的方法 |
US11288430B2 (en) | 2017-11-27 | 2022-03-29 | Globalfoundries U.S. Inc. | Producing models for dynamically depleted transistors using systems having simulation circuits |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5247468A (en) * | 1988-09-27 | 1993-09-21 | Tektronix, Inc. | System for calculating and displaying user-defined output parameters describing behavior of subcircuits of a simulated circuit |
JP2901087B2 (ja) * | 1989-10-17 | 1999-06-02 | 株式会社東芝 | 半導体集積回路の電源配線設計方法及び電源配線設計装置 |
JP2942022B2 (ja) * | 1991-08-22 | 1999-08-30 | 三菱電機株式会社 | 論理シミュレーション装置 |
US5349539A (en) * | 1991-10-28 | 1994-09-20 | Zeelan Technology, Inc. | Behavioral model parameter extractor |
JPH05198593A (ja) * | 1992-01-22 | 1993-08-06 | Hitachi Ltd | パラメータ抽出方法 |
GB9203507D0 (en) * | 1992-02-19 | 1992-04-08 | Philips Electronics Uk Ltd | Electronic system simulation |
US5517421A (en) * | 1992-03-31 | 1996-05-14 | Dai Nippon Printing Co., Ltd. | System for managing LSI design part data |
US5648920A (en) * | 1994-11-22 | 1997-07-15 | Texas Instruments Incorporated | Method and apparatus for deriving total lateral diffusion in metal oxide semiconductor transistors |
-
1995
- 1995-11-28 JP JP30932795A patent/JP3597280B2/ja not_active Expired - Fee Related
-
1996
- 1996-11-26 US US08/756,572 patent/US5825673A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH09146982A (ja) | 1997-06-06 |
US5825673A (en) | 1998-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3597280B2 (ja) | 統合シミュレーション装置及び回路シミュレーション用パラメータ抽出方法 | |
US7171346B1 (en) | Mismatch modeling tool | |
US8407651B2 (en) | Optimization for circuit design | |
Marani et al. | A simulation study of analogue and logic circuits with CNTFETs | |
US5790436A (en) | Realistic worst-case circuit simulation system and method | |
US7047505B2 (en) | Method for optimizing the characteristics of integrated circuits components from circuit specifications | |
CN101114314A (zh) | 仿真设备和仿真方法以及半导体器件制造方法 | |
JP2006178907A (ja) | 回路シミュレーション方法および装置 | |
US20220114317A1 (en) | Systems, methods, and computer program products for transistor compact modeling using artificial neural networks | |
US20160171136A1 (en) | Method for automated assistance to design nonlinear analog circuit with transient solver | |
JPH07175852A (ja) | 集積回路の製造方法 | |
US20030220779A1 (en) | Extracting semiconductor device model parameters | |
Orshansky et al. | Direct sampling methodology for statistical analysis of scaled CMOS technologies | |
Fasching et al. | Technology CAD systems | |
US20050229142A1 (en) | System and method for automated accurate pre-layout estimation of standard cell characteristics | |
JP2001188816A (ja) | 回路シミュレーション装置、回路シミュレーション方法、回路シミュレーションプログラムを格納したコンピュータ読取り可能な記録媒体および回路製造方法 | |
Ma et al. | Fast interval-valued statistical modeling of interconnect and effective capacitance | |
Singh et al. | BSIM3v3 to EKV2. 6 Model Parameter Extraction and Optimisation using LM Algorithm on 0.18 μ Technology node | |
US20040073879A1 (en) | Modeling devices in consideration of process fluctuations | |
Cherkauer et al. | Channel width tapering of serially connected MOSFET's with emphasis on power dissipation | |
KR102572752B1 (ko) | 반도체 소자 시뮬레이션 시스템 및 반도체 소자 시뮬레이션 가속화 방법 | |
US6606587B1 (en) | Method and apparatus for estimating elmore delays within circuit designs | |
Kondo et al. | Model-adaptable MOSFET parameter-extraction method using an intermediate model | |
JP4923329B2 (ja) | 半導体シミュレーション方法および半導体シミュレーション装置 | |
Orshansky et al. | Efficient generation of pre-silicon MOS model parameters for early circuit design |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040721 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |