JP3184850B2 - 温度検知回路 - Google Patents
温度検知回路Info
- Publication number
- JP3184850B2 JP3184850B2 JP18939592A JP18939592A JP3184850B2 JP 3184850 B2 JP3184850 B2 JP 3184850B2 JP 18939592 A JP18939592 A JP 18939592A JP 18939592 A JP18939592 A JP 18939592A JP 3184850 B2 JP3184850 B2 JP 3184850B2
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- insulated gate
- gate field
- voltage
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title description 6
- 230000005669 field effect Effects 0.000 claims description 94
- 239000004065 semiconductor Substances 0.000 claims description 30
- 238000009792 diffusion process Methods 0.000 claims description 9
- 230000008859 change Effects 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000002420 orchard Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
Description
【０００１】
【産業上の利用分野】本発明は温度を検知する絶縁ゲー
ト電界効果装置を用いる温度検知回路に関するものであ
る。
ト電界効果装置を用いる温度検知回路に関するものであ
る。
【０００２】特に、本発明は、第１絶縁ゲート電界効果
装置と、第２絶縁ゲート電界効果装置と、第１絶縁ゲー
ト電界効果装置を、その両端間の電圧が温度とともに変
化するようそのサブスレッショルド領域内で動作させる
手段と、第１及び第２絶縁ゲート電界効果装置のそれぞ
れの両端間の電圧を比較する手段とを具える温度検知回
路に関するものである。
装置と、第２絶縁ゲート電界効果装置と、第１絶縁ゲー
ト電界効果装置を、その両端間の電圧が温度とともに変
化するようそのサブスレッショルド領域内で動作させる
手段と、第１及び第２絶縁ゲート電界効果装置のそれぞ
れの両端間の電圧を比較する手段とを具える温度検知回
路に関するものである。
【０００３】
【従来の技術】このような検知回路は、例えばＧＢ−Ａ
−２０９６７７１号及び「ConferenceProceedings of t
he 1980 IEEE Region 3 Conference and Exhibit April
13,14, 15, 16, 1980 Nashville Tenessee 」に発表れ
た R.C. Jaeger及び D.V, Kerns の論文「Integrated M
OS temperature sensor 」に開示されている。
−２０９６７７１号及び「ConferenceProceedings of t
he 1980 IEEE Region 3 Conference and Exhibit April
13,14, 15, 16, 1980 Nashville Tenessee 」に発表れ
た R.C. Jaeger及び D.V, Kerns の論文「Integrated M
OS temperature sensor 」に開示されている。
【０００４】これらの公知文献では、第１及び第２絶縁
ゲート電界効果装置を絶縁ゲート電界効果トランジスタ
（ＩＧＦＥＴ) で構成している。両ＩＧＦＥＴをそれら
のサブスレッショルド領域内で動作するよう配置構成す
る。サブスレッショルド領域ではドレイン電流がゲート
−ソース間電圧Ｖgsに対し対数状に変化し、そのＩd −
Ｖgs曲線の傾きは広い温度範囲に亘って一定になると共
に温度に正比例する。更に、両ＩＧＦＥＴは、例えばそ
れらのチャネル幅及び長さを適切にスケーリングするこ
とにより、又はこれらＩＧＦＥＴと直列に接続される負
荷抵抗を適切にスケーリングすることにより異なるドレ
イン電流を有するように配置構成する。このようにする
と、両ＩＧＦＥＴのゲート−ソース電圧の差ΔＶgsを絶
対温度の測定量として用いることができる。
ゲート電界効果装置を絶縁ゲート電界効果トランジスタ
（ＩＧＦＥＴ) で構成している。両ＩＧＦＥＴをそれら
のサブスレッショルド領域内で動作するよう配置構成す
る。サブスレッショルド領域ではドレイン電流がゲート
−ソース間電圧Ｖgsに対し対数状に変化し、そのＩd −
Ｖgs曲線の傾きは広い温度範囲に亘って一定になると共
に温度に正比例する。更に、両ＩＧＦＥＴは、例えばそ
れらのチャネル幅及び長さを適切にスケーリングするこ
とにより、又はこれらＩＧＦＥＴと直列に接続される負
荷抵抗を適切にスケーリングすることにより異なるドレ
イン電流を有するように配置構成する。このようにする
と、両ＩＧＦＥＴのゲート−ソース電圧の差ΔＶgsを絶
対温度の測定量として用いることができる。
【０００５】
【発明が解決しようとする課題】本発明は温度変化に対
し極めて高い感度を有する上述したタイプの温度検知回
路を提供することにある。
し極めて高い感度を有する上述したタイプの温度検知回
路を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、第１絶縁ゲー
ト電界効果装置と、第２絶縁ゲート電界効果装置と、第
１絶縁ゲート電界効果装置を、その両端間の電圧が温度
とともに変化するようそのサブスレッショルド領域内で
動作させる手段と、第１及び第２絶縁ゲート電界効果装
置のそれぞれの両端間の電圧を比較する手段とを具える
温度検知回路において、第２絶縁ゲート電界効果装置
を、その両端間電圧が温度とほぼ無関係になるその二乗
則領域内の区域で動作させる手段を設け、前記比較手段
が第１絶縁ゲート電界効果装置により検知された温度を
示す信号を発生するようにしたことを特徴とする。
ト電界効果装置と、第２絶縁ゲート電界効果装置と、第
１絶縁ゲート電界効果装置を、その両端間の電圧が温度
とともに変化するようそのサブスレッショルド領域内で
動作させる手段と、第１及び第２絶縁ゲート電界効果装
置のそれぞれの両端間の電圧を比較する手段とを具える
温度検知回路において、第２絶縁ゲート電界効果装置
を、その両端間電圧が温度とほぼ無関係になるその二乗
則領域内の区域で動作させる手段を設け、前記比較手段
が第１絶縁ゲート電界効果装置により検知された温度を
示す信号を発生するようにしたことを特徴とする。
【０００７】このように、本発明の回路では、第２絶縁
ゲート電界効果装置がその両端間電圧が温度とほぼ無関
係になる動作領域で動作する。従って、第２絶縁ゲート
電界効果装置の両端間に生ずるほぼ温度に無関係の電圧
がサブスレッショルド領域で動作する第１絶縁ゲート電
界効果装置の両端間の温度依存電圧と比較される。この
ような回路は、上述した従来技術のように第１及び第２
絶縁ゲート電界効果装置をサブスレッショルド領域で動
作させて両装置の両端間電圧が温度とともに変化するよ
うにすると共に、両装置の異なる幾何構造又は負荷抵抗
により生ずる異なるドレイン電流に依存する差信号を生
じさせるようにした従来の回路より温度変化に対しはる
かに高い感度を有する。
ゲート電界効果装置がその両端間電圧が温度とほぼ無関
係になる動作領域で動作する。従って、第２絶縁ゲート
電界効果装置の両端間に生ずるほぼ温度に無関係の電圧
がサブスレッショルド領域で動作する第１絶縁ゲート電
界効果装置の両端間の温度依存電圧と比較される。この
ような回路は、上述した従来技術のように第１及び第２
絶縁ゲート電界効果装置をサブスレッショルド領域で動
作させて両装置の両端間電圧が温度とともに変化するよ
うにすると共に、両装置の異なる幾何構造又は負荷抵抗
により生ずる異なるドレイン電流に依存する差信号を生
じさせるようにした従来の回路より温度変化に対しはる
かに高い感度を有する。
【０００８】本発明の好適例では、第１絶縁ゲート電界
効果トランジスタと直列に抵抗を設け、前記比較手段が
この第１絶縁ゲート電界効果装置と抵抗の直列接続の両
端間電圧を第２絶縁ゲート電界効果装置の両端間電圧と
比較するよう構成する。これにより回路を回路の電源電
圧の変化に影響されないようにすることができる。
効果トランジスタと直列に抵抗を設け、前記比較手段が
この第１絶縁ゲート電界効果装置と抵抗の直列接続の両
端間電圧を第２絶縁ゲート電界効果装置の両端間電圧と
比較するよう構成する。これにより回路を回路の電源電
圧の変化に影響されないようにすることができる。
【０００９】第１及び第２絶縁ゲート電界効果装置はダ
イオード接続した絶縁ゲート電界効果トランジスタ（Ｉ
ＧＦＥＴ）を具えるものとし、これら装置の両端間電
圧、即ちソース−ドレイン間電圧がゲート−ソース電圧
に等しくなるようにするのが好ましい。この場合、各Ｉ
ＧＦＥＴのゲート及びドレイン間に固定の電圧を与える
場合より一層精密な回路を達成することができる。
イオード接続した絶縁ゲート電界効果トランジスタ（Ｉ
ＧＦＥＴ）を具えるものとし、これら装置の両端間電
圧、即ちソース−ドレイン間電圧がゲート−ソース電圧
に等しくなるようにするのが好ましい。この場合、各Ｉ
ＧＦＥＴのゲート及びドレイン間に固定の電圧を与える
場合より一層精密な回路を達成することができる。
【００１０】第１絶縁ゲート電界効果装置は少なくとも
２個の直列接続のＩＧＦＥＴを具え、第２絶縁ゲート電
界効果装置は単一のＩＧＦＥＴを具えるものとすること
ができる。この場合、これらのＩＧＦＥＴの製造に同一
の製造プロセスを使用し、少なくともこれらの３個のＩ
ＧＦＥＴを全て同時に製造し、これらＩＧＦＥＴがほぼ
同一の不純物濃度及びゲート酸化層厚及び従ってほぼ同
一のしきい値電圧を有すると共に第１絶縁ゲート電界効
果装置を構成するＩＧＦＥＴがそれらのサブスレッショ
ルド領域で動作し得るようにすることができる。
２個の直列接続のＩＧＦＥＴを具え、第２絶縁ゲート電
界効果装置は単一のＩＧＦＥＴを具えるものとすること
ができる。この場合、これらのＩＧＦＥＴの製造に同一
の製造プロセスを使用し、少なくともこれらの３個のＩ
ＧＦＥＴを全て同時に製造し、これらＩＧＦＥＴがほぼ
同一の不純物濃度及びゲート酸化層厚及び従ってほぼ同
一のしきい値電圧を有すると共に第１絶縁ゲート電界効
果装置を構成するＩＧＦＥＴがそれらのサブスレッショ
ルド領域で動作し得るようにすることができる。
【００１１】好適実施例では、第１絶縁ゲート電界効果
装置は２個の絶縁ゲート電界効果トランジスタを具え、
各トランジスタの一方の主電極をそのゲート電極に接続
すると共に一方のトランジスタの他方の主電極を他方の
トランジスタの一方の主電極に接続し、各トランジスタ
はバックゲート電極を有し、他方のトランジスタのバッ
クゲート電極を一方のトランジスタのバックゲート電極
と同一の電位に接続した構成にすることができる。他方
のトランジスタのバックゲートバイアスはそのしきい値
電圧を上昇させて、第１絶縁ゲート電界効果装置を２個
のＩＧＦＥＴのみで形成することが可能になると共に第
１絶縁ゲート電界効果装置の２個のＩＧＦＥＴをそれら
のサブスレッショルド領域内深くで動作させることが可
能になる。他方のＩＧＦＥＴのバックゲートが通常の如
く単にそのソースに接続された場合には第１絶縁ゲート
電界効果装置をサブスレッショルド領域内深くで動作さ
せるのに３個（又は４個）の直列接続ＩＧＦＥＴが必要
になる。
装置は２個の絶縁ゲート電界効果トランジスタを具え、
各トランジスタの一方の主電極をそのゲート電極に接続
すると共に一方のトランジスタの他方の主電極を他方の
トランジスタの一方の主電極に接続し、各トランジスタ
はバックゲート電極を有し、他方のトランジスタのバッ
クゲート電極を一方のトランジスタのバックゲート電極
と同一の電位に接続した構成にすることができる。他方
のトランジスタのバックゲートバイアスはそのしきい値
電圧を上昇させて、第１絶縁ゲート電界効果装置を２個
のＩＧＦＥＴのみで形成することが可能になると共に第
１絶縁ゲート電界効果装置の２個のＩＧＦＥＴをそれら
のサブスレッショルド領域内深くで動作させることが可
能になる。他方のＩＧＦＥＴのバックゲートが通常の如
く単にそのソースに接続された場合には第１絶縁ゲート
電界効果装置をサブスレッショルド領域内深くで動作さ
せるのに３個（又は４個）の直列接続ＩＧＦＥＴが必要
になる。
【００１２】第１及び第２絶縁ゲート電界効果装置を適
切な動作領域で動作させる手段は、少なくとも第１及び
第２絶縁ゲート電界効果装置と直列に接続され、それぞ
れの絶縁ゲート電界効果装置のバイアス電流を決定する
抵抗を具えるものとすることができる。これら負荷抵抗
は絶縁ゲート電界効果装置の特性と関連して作用する。
これがため、例えば第１及び第２絶縁ゲート電界効果装
置は異なるチャネル幅及び従って異なる電流密度を有す
るものとすることができる。
切な動作領域で動作させる手段は、少なくとも第１及び
第２絶縁ゲート電界効果装置と直列に接続され、それぞ
れの絶縁ゲート電界効果装置のバイアス電流を決定する
抵抗を具えるものとすることができる。これら負荷抵抗
は絶縁ゲート電界効果装置の特性と関連して作用する。
これがため、例えば第１及び第２絶縁ゲート電界効果装
置は異なるチャネル幅及び従って異なる電流密度を有す
るものとすることができる。
【００１３】各抵抗は一導電型の半導体本体の表面領域
に隣接して形成した拡散抵抗とし、各抵抗は表面領域内
に形成した反対導電型の第１領域と第１領域内に形成し
た一導電型の第２領域とを具え、第２領域と接触する第
１及び第２電極を第２領域上に間隔を置いて設けて第１
及び第２電極間に抵抗路を形成すると共に、第２領域を
固定電位に接続する第３電極を設けた構成にすることが
できる。
に隣接して形成した拡散抵抗とし、各抵抗は表面領域内
に形成した反対導電型の第１領域と第１領域内に形成し
た一導電型の第２領域とを具え、第２領域と接触する第
１及び第２電極を第２領域上に間隔を置いて設けて第１
及び第２電極間に抵抗路を形成すると共に、第２領域を
固定電位に接続する第３電極を設けた構成にすることが
できる。
【００１４】このような抵抗は、温度上昇に伴い減少す
る温度係数を有する慣例の拡散抵抗と相違して、広い温
度範囲に亘ってほぼ一定の温度係数を有することが確か
められた。このような温度による抵抗値の変化は、例え
ば絶縁ゲート電界効果装置の温度によるしきい値電圧の
変化により容易に補償することができる。
る温度係数を有する慣例の拡散抵抗と相違して、広い温
度範囲に亘ってほぼ一定の温度係数を有することが確か
められた。このような温度による抵抗値の変化は、例え
ば絶縁ゲート電界効果装置の温度によるしきい値電圧の
変化により容易に補償することができる。
【００１５】第１及び第２絶縁ゲート電界効果装置の両
端間電圧を調整するために電圧クランプ手段を設けるこ
とができる。この電圧クランプ手段はダイオード接続の
絶縁ゲート電界効果トランジスタの直列配置を具えるこ
とができる。このようなダイオード接続ＩＧＦＥＴは第
１及び第２絶縁ゲート電界効果トランジスタと一緒に形
成することができ、従って同一の製造プロセスの変化を
受ける。従って、例えばしきい値電圧の変化を生じ得る
ドーピング濃度の変化は電圧クランプ手段に自動的に反
映又は追従される。
端間電圧を調整するために電圧クランプ手段を設けるこ
とができる。この電圧クランプ手段はダイオード接続の
絶縁ゲート電界効果トランジスタの直列配置を具えるこ
とができる。このようなダイオード接続ＩＧＦＥＴは第
１及び第２絶縁ゲート電界効果トランジスタと一緒に形
成することができ、従って同一の製造プロセスの変化を
受ける。従って、例えばしきい値電圧の変化を生じ得る
ドーピング濃度の変化は電圧クランプ手段に自動的に反
映又は追従される。
【００１６】前記回路をパワー半導体装置と一緒に集積
し、第１絶縁ゲート電界効果装置により検知される温度
が所定値を越えるとき当該回路がこのパワー半導体装置
をスイッチオフする信号を発生するようにすることがで
きる。
し、第１絶縁ゲート電界効果装置により検知される温度
が所定値を越えるとき当該回路がこのパワー半導体装置
をスイッチオフする信号を発生するようにすることがで
きる。
【００１７】本発明回路は、前記パワー半導体装置が下
側スイッチを形成するとき、即ち前記パワー半導体装置
が負荷と負電源ライン（一般にアース）との間に直列に
接続される場合に特に有利である。この場合には、例え
ば本発明回路はコンプリメンタリＭＯＳＦＥＴ又はバイ
ポーラトランジスタを用いないで形成することができる
ので、複雑な製造技術及び多数のマスク工程を必要とし
ない。更に、この回路は、例えば基板がＭＯＳＦＥＴ
（又はＩＧＢＴ）のドレイン接続を構成しドレイン電極
をランプのような負荷に接続する場合に生じ得る基板バ
イアス及び／又は基板電圧の変化にほぼ不感応である。
側スイッチを形成するとき、即ち前記パワー半導体装置
が負荷と負電源ライン（一般にアース）との間に直列に
接続される場合に特に有利である。この場合には、例え
ば本発明回路はコンプリメンタリＭＯＳＦＥＴ又はバイ
ポーラトランジスタを用いないで形成することができる
ので、複雑な製造技術及び多数のマスク工程を必要とし
ない。更に、この回路は、例えば基板がＭＯＳＦＥＴ
（又はＩＧＢＴ）のドレイン接続を構成しドレイン電極
をランプのような負荷に接続する場合に生じ得る基板バ
イアス及び／又は基板電圧の変化にほぼ不感応である。
【００１８】
【実施例】図面を参照して本発明の実施例を説明する。
図面中、特に図２は略図であって正しいスケールで描い
てない。種々の半導体層又は領域の厚さのような寸法は
他の寸法より大きく拡大してある。また、図１〜５を通
して同一もしくは類似の部分には同一の参照符号を付し
てある。
図面中、特に図２は略図であって正しいスケールで描い
てない。種々の半導体層又は領域の厚さのような寸法は
他の寸法より大きく拡大してある。また、図１〜５を通
して同一もしくは類似の部分には同一の参照符号を付し
てある。
【００１９】まず、図面の特に図１又は図５につき説明
すると、温度検知回路１又は１′は第１絶縁ゲート電界
効果装置２と、第２絶縁ゲート電界効果装置３と、第１
絶縁ゲート電界効果装置２を、その両端間の電圧が温度
とともに変化するようそのサブスレッショルド領域内で
動作させる手段Ｒ1 ，Ｒ2 ，５と、第１及び第２絶縁ゲ
ート電界効果装置２及び３の両端間電圧を比較する手段
４とを具える。本発明では、第２電界効果装置３をその
両端間の電圧が温度とほぼ無関係になるその二乗則領域
内の区域で動作させる手段Ｒ3 ，Ｒ4 ，５を設け、比較
手段４が第１絶縁ゲート電界効果装置により検知された
温度を示す信号ＯＴを出力するようにする。
すると、温度検知回路１又は１′は第１絶縁ゲート電界
効果装置２と、第２絶縁ゲート電界効果装置３と、第１
絶縁ゲート電界効果装置２を、その両端間の電圧が温度
とともに変化するようそのサブスレッショルド領域内で
動作させる手段Ｒ1 ，Ｒ2 ，５と、第１及び第２絶縁ゲ
ート電界効果装置２及び３の両端間電圧を比較する手段
４とを具える。本発明では、第２電界効果装置３をその
両端間の電圧が温度とほぼ無関係になるその二乗則領域
内の区域で動作させる手段Ｒ3 ，Ｒ4 ，５を設け、比較
手段４が第１絶縁ゲート電界効果装置により検知された
温度を示す信号ＯＴを出力するようにする。
【００２０】このような回路は、それぞれのサブスレッ
ショルド領域で動作するが異なるドレイン電流を有する
２つの絶縁ゲート電界効果トランジスタのゲート−ソー
ス間電圧の差の温度による変化を利用する従来の回路よ
り温度に対し高い感度を有する。
ショルド領域で動作するが異なるドレイン電流を有する
２つの絶縁ゲート電界効果トランジスタのゲート−ソー
ス間電圧の差の温度による変化を利用する従来の回路よ
り温度に対し高い感度を有する。
【００２１】図１は本発明温度検知回路１の一実施例を
示す。図１に示す回路１は第１及び第２電源ライン６及
び７を有する。第１電源ライン６は一般に正電源電圧Ｖ
s に、第２電源ライン７は、本例ではアース（大地）に
接続する。
示す。図１に示す回路１は第１及び第２電源ライン６及
び７を有する。第１電源ライン６は一般に正電源電圧Ｖ
s に、第２電源ライン７は、本例ではアース（大地）に
接続する。
【００２２】第１絶縁ゲート電界効果装置２を本例では
２つのｎチャネル絶縁ゲート電界効果トランジスタ（Ｉ
ＧＦＥＴ）Q1及びQ2で構成する。ＩＧＦＥＴＱ1 はその
ソースを第２電源ライン７に接続し、そのゲート及びド
レインを互いに接続すると共にＩＧＦＥＴQ2のソースに
接続する。ＩＧＦＥＴQ2のドレイン及びゲートを同様に
互いに接続する。ＩＧＦＥＴQ2のドレインを２つの直列
接続抵抗R1及びR2への接続点（ノード）８に接続する。
この直列接続抵抗R1及びR2は後に説明するように第１絶
縁ゲート電界効果装置２をそのサブスレッショルド領域
で動作させる手段の少なくとも一部を構成する。抵抗R1
を第１電源ライン６に接続する。ノード８を比較器４の
負入力端子に接続する。比較器４は任意の適当な構成の
もの、例えば任意の適当な構成の差動増幅器とすること
ができる。しかし、製造を容易にするために比較器４は
ＩＧＦＥＴQ1及びQ2に対し相補型のＩＧＦＥＴを使用し
ないように (即ち、本例ではｐチャネルＩＧＦＥＴを含
まないように）且つバイポーラトランジスタを使用しな
いように形成するのが好ましい。
２つのｎチャネル絶縁ゲート電界効果トランジスタ（Ｉ
ＧＦＥＴ）Q1及びQ2で構成する。ＩＧＦＥＴＱ1 はその
ソースを第２電源ライン７に接続し、そのゲート及びド
レインを互いに接続すると共にＩＧＦＥＴQ2のソースに
接続する。ＩＧＦＥＴQ2のドレイン及びゲートを同様に
互いに接続する。ＩＧＦＥＴQ2のドレインを２つの直列
接続抵抗R1及びR2への接続点（ノード）８に接続する。
この直列接続抵抗R1及びR2は後に説明するように第１絶
縁ゲート電界効果装置２をそのサブスレッショルド領域
で動作させる手段の少なくとも一部を構成する。抵抗R1
を第１電源ライン６に接続する。ノード８を比較器４の
負入力端子に接続する。比較器４は任意の適当な構成の
もの、例えば任意の適当な構成の差動増幅器とすること
ができる。しかし、製造を容易にするために比較器４は
ＩＧＦＥＴQ1及びQ2に対し相補型のＩＧＦＥＴを使用し
ないように (即ち、本例ではｐチャネルＩＧＦＥＴを含
まないように）且つバイポーラトランジスタを使用しな
いように形成するのが好ましい。
【００２３】第２絶縁ゲート電界効果装置３は本例では
単一のＩＧＦＥＴQ3を具え、このＩＧＦＥＴは、上述し
たように及び後に説明するように、ＩＧＦＥＴQ3の両端
間電圧が温度とほぼ無関係になるその二乗則領域内の区
域で動作させる。
単一のＩＧＦＥＴQ3を具え、このＩＧＦＥＴは、上述し
たように及び後に説明するように、ＩＧＦＥＴQ3の両端
間電圧が温度とほぼ無関係になるその二乗則領域内の区
域で動作させる。
【００２４】ＩＧＦＥＴQ3はそのソースを第２電源ライ
ン７に接続すると共にそのゲートをそのドレイン及びノ
ード９に接続する。ノード９を直列接続の第３及び第４
抵抗R3及びR4を経て第１電源ライン６に接続する。ノー
ド９を比較器４の正入力端子に接続する。
ン７に接続すると共にそのゲートをそのドレイン及びノ
ード９に接続する。ノード９を直列接続の第３及び第４
抵抗R3及びR4を経て第１電源ライン６に接続する。ノー
ド９を比較器４の正入力端子に接続する。
【００２５】図１に示すように、電圧クランプ回路５を
設けて、例えば電源電圧Ｖs に変化、例えばスパイクか
生じたときでも第１及び第２絶縁ゲート電界効果装置２
及び３が所望の領域で動作するようにすることができ
る。この電圧クランプ回路５は第１及び第２抵抗R1及び
R2間のノード10と、第３及び第４抵抗R3及びR4間のノー
ド11とに接続してこれらノード10及び11の最大電圧を制
限する。抵抗R1及びR2と抵抗R3及びR4は適当な値の単一
の抵抗とすることもできること勿論であり、この場合に
は電圧クランプ回路５は第１電源ライン６とこれら抵抗
との接続点に接続すればよい。
設けて、例えば電源電圧Ｖs に変化、例えばスパイクか
生じたときでも第１及び第２絶縁ゲート電界効果装置２
及び３が所望の領域で動作するようにすることができ
る。この電圧クランプ回路５は第１及び第２抵抗R1及び
R2間のノード10と、第３及び第４抵抗R3及びR4間のノー
ド11とに接続してこれらノード10及び11の最大電圧を制
限する。抵抗R1及びR2と抵抗R3及びR4は適当な値の単一
の抵抗とすることもできること勿論であり、この場合に
は電圧クランプ回路５は第１電源ライン６とこれら抵抗
との接続点に接続すればよい。
【００２６】電圧クランプ回路５は任意の適当な構成の
もの、例えば１個以上のツェナーダイオードから成るも
のとし得る。しかし、本例では電圧クランプ回路５を複
数個のゲート−ドレイン間短絡ｎチャネル絶縁ゲート電
界効果トランジスタの直列接続で構成する。この直列接
続は、ノード10及び11の電圧が所望の最大電圧、例えば
４ボルトを越えると導通してノード10及び11を第２電源
ライン７に接続する。図示の例では、ゲート−ドレイン
短絡ＩＧＦＥＴQ4及びQ5のドレインをノード10及び11に
それぞれ接続し、ＩＧＦＥＴQ4及びQ5のソースを２個の
直列接続のゲート−ドレイン短絡ＩＧＦＥＴQ6及びQ7に
接続し、ＩＧＦＥＴQ7のソースを第２電源ライン７に接
続する。使用するＩＧＦＥＴの数はそれらの精密な特性
及び所望の最大電圧に依存すること勿論である。このよ
うな電圧クランプ回路５の使用は、回路の種々の素子を
半導体本体内に集積する場合に有利であり、その理由は
ＩＧＦＥＴQ4〜Q7をＩＧＦＥＴQ1〜Q3と同一の拡散で形
成することができるため、ＩＧＦＥＴQ1〜Q3のしきい値
電圧に影響を与え得る製造プロセスの変化がＩＧＦＥＴ
Q4〜Q7に同様の影響を与えてクランプ回路５のクランプ
電圧に補償変化を与えるからである。
もの、例えば１個以上のツェナーダイオードから成るも
のとし得る。しかし、本例では電圧クランプ回路５を複
数個のゲート−ドレイン間短絡ｎチャネル絶縁ゲート電
界効果トランジスタの直列接続で構成する。この直列接
続は、ノード10及び11の電圧が所望の最大電圧、例えば
４ボルトを越えると導通してノード10及び11を第２電源
ライン７に接続する。図示の例では、ゲート−ドレイン
短絡ＩＧＦＥＴQ4及びQ5のドレインをノード10及び11に
それぞれ接続し、ＩＧＦＥＴQ4及びQ5のソースを２個の
直列接続のゲート−ドレイン短絡ＩＧＦＥＴQ6及びQ7に
接続し、ＩＧＦＥＴQ7のソースを第２電源ライン７に接
続する。使用するＩＧＦＥＴの数はそれらの精密な特性
及び所望の最大電圧に依存すること勿論である。このよ
うな電圧クランプ回路５の使用は、回路の種々の素子を
半導体本体内に集積する場合に有利であり、その理由は
ＩＧＦＥＴQ4〜Q7をＩＧＦＥＴQ1〜Q3と同一の拡散で形
成することができるため、ＩＧＦＥＴQ1〜Q3のしきい値
電圧に影響を与え得る製造プロセスの変化がＩＧＦＥＴ
Q4〜Q7に同様の影響を与えてクランプ回路５のクランプ
電圧に補償変化を与えるからである。
【００２７】上述したように、本発明ではＩＧＦＥＴQ3
が、そのドレイン電流Ｉd 及び従ってそのゲート−ソー
ス間電圧が温度とほぼ無関係であるその二乗則領域内の
区域で動作すると共に、ＩＧＦＥＴQ1及びQ2がそれらの
ドレイン電流及び従ってそれらのゲート−ソース間電圧
が温度に応じて変化するそれらのサブスレッショルド領
域で動作する。
が、そのドレイン電流Ｉd 及び従ってそのゲート−ソー
ス間電圧が温度とほぼ無関係であるその二乗則領域内の
区域で動作すると共に、ＩＧＦＥＴQ1及びQ2がそれらの
ドレイン電流及び従ってそれらのゲート−ソース間電圧
が温度に応じて変化するそれらのサブスレッショルド領
域で動作する。
【００２８】図３はＩＧＦＥＴの種々の動作領域を示す
グラフであり、ドレイン電流の平方根をゲート−ソース
間電圧Ｖgsに対しプロットしてある。
グラフであり、ドレイン電流の平方根をゲート−ソース
間電圧Ｖgsに対しプロットしてある。
【００２９】図３にＡで示すサブスレッショルド領域
（弱反転領域）では、ゲート電圧がしきい値電圧ＶT よ
り低く、ドレイン電流Ｉd はゲート−ソース間電圧に指
数状に比例する。いわゆる二乗則領域Ｂでは、ゲート電
圧がしきい値電圧より高くＩＧＦＥＴは強反転状態にあ
り、ドレイン電流Ｉd はゲート電圧の二乗に比例するた
め、Ｉd とＶgsとの関係が直線になる。ゲート電圧が更
に増大すると、リニア又は飽和領域Ｃになり、この領域
ではドレイン電流Ｉd は、所定の電圧でピンチオフが生
ずるまでゲート電圧に対し直線的に変化し、ピンチオフ
電圧を越えるとドレイン電流はほぼ同一のままとなる。
（弱反転領域）では、ゲート電圧がしきい値電圧ＶT よ
り低く、ドレイン電流Ｉd はゲート−ソース間電圧に指
数状に比例する。いわゆる二乗則領域Ｂでは、ゲート電
圧がしきい値電圧より高くＩＧＦＥＴは強反転状態にあ
り、ドレイン電流Ｉd はゲート電圧の二乗に比例するた
め、Ｉd とＶgsとの関係が直線になる。ゲート電圧が更
に増大すると、リニア又は飽和領域Ｃになり、この領域
ではドレイン電流Ｉd は、所定の電圧でピンチオフが生
ずるまでゲート電圧に対し直線的に変化し、ピンチオフ
電圧を越えるとドレイン電流はほぼ同一のままとなる。
【００３０】サブスレッショルド領域又は弱反転領域Ａ
ではドレイン電流は拡散電流に支配され、種々のテキス
トブック（例えば「The Physics of Semiconductor Dev
ices」第２版、S. M. Sze 著、Jhon Wiley & Sons Inc.
発行、pp433 〜453 におけるＩＧＦＥＴ（ＭＯＳＦＥ
Ｔ）の基本特性の考察）に説明されているように、バイ
ポーラトランジスタのコレクタ電流と同様の方法で導く
ことができる。弱反転又はサブスレッショルド領域Ａに
おけるドレイン電流Ｉd の温度依存性はしきい値電圧の
負温度係数に支配されるため、Sze により説明されてい
るように、例えば所定のゲート−ソース間電圧に対しサ
ブスレッショルド電流Ｉd が温度の増大につれて増大す
る。本例では、ＩＧＦＥＴQ1及びQ2のゲート−ドレイン
間短絡接続がドレイン電流Ｉd を規制する。従って、Ｉ
ＧＦＥＴQ1及びQ2が感知する温度が上昇するとＩＧＦＥ
ＴQ1及びQ2のゲート−ソース間電圧が減少してＩＧＦＥ
ＴQ1及びQ2が同一のドレイン電流Ｉd を維持しようとす
る。従って、ＩＧＦＥＴQ1及びQ2のゲート−ソース間電
圧ＶgsはＩＧＦＥＴQ1及びQ2が感知又は受ける温度が増
大するにつれて減少する。
ではドレイン電流は拡散電流に支配され、種々のテキス
トブック（例えば「The Physics of Semiconductor Dev
ices」第２版、S. M. Sze 著、Jhon Wiley & Sons Inc.
発行、pp433 〜453 におけるＩＧＦＥＴ（ＭＯＳＦＥ
Ｔ）の基本特性の考察）に説明されているように、バイ
ポーラトランジスタのコレクタ電流と同様の方法で導く
ことができる。弱反転又はサブスレッショルド領域Ａに
おけるドレイン電流Ｉd の温度依存性はしきい値電圧の
負温度係数に支配されるため、Sze により説明されてい
るように、例えば所定のゲート−ソース間電圧に対しサ
ブスレッショルド電流Ｉd が温度の増大につれて増大す
る。本例では、ＩＧＦＥＴQ1及びQ2のゲート−ドレイン
間短絡接続がドレイン電流Ｉd を規制する。従って、Ｉ
ＧＦＥＴQ1及びQ2が感知する温度が上昇するとＩＧＦＥ
ＴQ1及びQ2のゲート−ソース間電圧が減少してＩＧＦＥ
ＴQ1及びQ2が同一のドレイン電流Ｉd を維持しようとす
る。従って、ＩＧＦＥＴQ1及びQ2のゲート−ソース間電
圧ＶgsはＩＧＦＥＴQ1及びQ2が感知又は受ける温度が増
大するにつれて減少する。
【００３１】これに対し、ＩＧＦＥＴQ3から成る第２絶
縁ゲート電界効果装置３は実質的に零の温度係数を有
し、即ちそのゲート−ソース間電圧Ｖgsは温度と無関係
にほぼ一定である。これは、ＩＧＦＥＴQ3をドレイン電
流Ｉd の温度依存性が無視できるその二乗則領域Ｂの区
域内で動作させることにより達成される。これは、種々
の温度におけるドレイン電流Ｉd をゲート−ソース間電
圧Ｖgsに対しプロットした図４の区域Ｄであり、これら
Ｉd −Ｖgs曲線の温度は実線の曲線ａから、破線の曲線
ｂ、一点鎖線の曲線ｃ及び点線の曲線ｄの順に下げてあ
る。図４から明らかなように、区域Ｄのドレイン電流Ｉ
dcより下、即ちサブスレッショルド領域Ａに隣接する二
乗則領域Ｂの端部より下の領域ではバイポーラ作用が主
になり、ドレイン電流が温度の上昇とともに増大するた
め、ドレイン電流Ｉd を固定するとゲート−ソース間電
圧Ｖgsは温度の上昇とともに低下しなければならない。
これがサブスレッショルド領域Ａを支配する作用である
こと勿論である。区域Ｄより上の領域では、ドレイン電
流Ｉd の温度依存性は移動度の温度依存性に支配される
傾向があり、従って図に示すようにこの領域ではドレイ
ン電流Ｉd が温度の上昇とともに減少するため、ドレイ
ン電流Ｉd を固定すると、ゲート−ソース間電圧は温度
の上昇とともに増大する。区域Ｄではこれらの両作用が
互いに打ち消し合うためドレイン電流Ｉdc及びゲート−
ソース間電圧Ｖgsc は実質的に一定のままにあり、図４
に示す例では区域Ｄにおけるゲート−ソース間電圧Ｖgs
c は約1.5 ボルトである。
縁ゲート電界効果装置３は実質的に零の温度係数を有
し、即ちそのゲート−ソース間電圧Ｖgsは温度と無関係
にほぼ一定である。これは、ＩＧＦＥＴQ3をドレイン電
流Ｉd の温度依存性が無視できるその二乗則領域Ｂの区
域内で動作させることにより達成される。これは、種々
の温度におけるドレイン電流Ｉd をゲート−ソース間電
圧Ｖgsに対しプロットした図４の区域Ｄであり、これら
Ｉd −Ｖgs曲線の温度は実線の曲線ａから、破線の曲線
ｂ、一点鎖線の曲線ｃ及び点線の曲線ｄの順に下げてあ
る。図４から明らかなように、区域Ｄのドレイン電流Ｉ
dcより下、即ちサブスレッショルド領域Ａに隣接する二
乗則領域Ｂの端部より下の領域ではバイポーラ作用が主
になり、ドレイン電流が温度の上昇とともに増大するた
め、ドレイン電流Ｉd を固定するとゲート−ソース間電
圧Ｖgsは温度の上昇とともに低下しなければならない。
これがサブスレッショルド領域Ａを支配する作用である
こと勿論である。区域Ｄより上の領域では、ドレイン電
流Ｉd の温度依存性は移動度の温度依存性に支配される
傾向があり、従って図に示すようにこの領域ではドレイ
ン電流Ｉd が温度の上昇とともに減少するため、ドレイ
ン電流Ｉd を固定すると、ゲート−ソース間電圧は温度
の上昇とともに増大する。区域Ｄではこれらの両作用が
互いに打ち消し合うためドレイン電流Ｉdc及びゲート−
ソース間電圧Ｖgsc は実質的に一定のままにあり、図４
に示す例では区域Ｄにおけるゲート−ソース間電圧Ｖgs
c は約1.5 ボルトである。
【００３２】以上から十分に認識されるように、ＩＧＦ
ＥＴQ1及びQ2のドレイン電流Ｉd1は、Q1及びQ2がそれら
のサブスレッショルド領域内で動作するよう低く維持す
る必要があると共に、ＩＧＦＥＴQ3のＩd2はQ3がその二
乗則領域内の零温度係数区域Ｄに維持されるようにする
必要がある。これは、抵抗R1及びR2を抵抗R3及びR4より
大きくスケーリングすると共に、ＩＧＦＥＴQ3に対する
ＩＧＦＥＴQ1及びQ2の幾何寸法を、例えばQ1及びQ2のチ
ャネル幅がQ3のチャネル幅よりはるかに大きくなるよう
（及び従って電流密度がはるかに低くなるよう）スケー
リングすることにより達成することができる。更に、第
１温度検知装置２を形成するのに２個以上の直列接続Ｉ
ＧＦＥＴを使用すると、第１温度検知装置２をサブスレ
ッショルド領域Ａ内に維持することが一層容易になると
共に、各ＩＧＦＥＴQ1 , Q2 がノード８の電圧の一部を
形成するだけであるため増幅なしで検出し得る差信号を
比較器４に供給することができる。本例ではＩＧＦＥＴ
Q1〜Q7のバックゲートを全て第２電源ライン７、即ち本
例ではアースに接続する。明瞭のため、これを図１にバ
ックゲート接続の端にアース記号Ｅをつけて示してあ
る。バックゲートは慣例の如くそれぞれのソースに接続
することもできること勿論である。しかし、特に第１絶
縁ゲート電界効果装置２に関する限りＩＧＦＥＴのバッ
クゲートを第２電源ラインに接続するのが有利である。
図１から認識されるように、ＩＧＦＥＴQ1のバックゲー
トはそのソースと同一電位に接続されるが、ＩＧＦＥＴ
Q2のバックゲートを第２電源ライン７に接続することは
そのバックゲートがそのソースより低い電位になること
を意味する。これは実際上基板バイアスを形成し、当業
者に既知のようにしきい値電圧及び従って本例ではＩＧ
ＦＥＴのゲート−ソース間電圧に影響を及ぼす。従っ
て、ＩＧＦＥＴQ1及びQ2はその他の点で同一であるが、
ＩＧＦＥＴQ2のゲート−ソース間電圧が所定のドレイン
電流Ｉd においてＩＧＦＥＴQ1のゲート−ソース間電圧
より高くなる。この基板バイアスにより得られるＶgsの
増大は、例えば全３個のＩＧＦＥＴQ1〜Q3がそれらのチ
ャネル幅を除いて同一である場合に、第１絶縁ゲート電
界効果装置２を構成するのに３個でなく２個のＩＧＦＥ
Ｔを使用することを可能にする。第１及び第２絶縁ゲー
ト電界効果装置２及び３をそれらのサブスレッショルド
領域及び零温度係数領域にそれぞれ維持するためのいく
つかの例を挙げると、第１及び第２電源ライン６及び７
間の電圧が代表的に４〜５ボルトの場合には、抵抗R1及
びR2は基準温度(27 ゜) でそれぞれ200KΩ及び20 KΩの
公称抵抗値を有するものとし、第１及び第２ＩＧＦＥＴ
Q1及びQ2はＩＧＦＥＴQ3のチャネル幅の100/15倍のチャ
ネル幅を有すると共にQ3のチャネル長と等しいチャネル
長Ｌを有するものとすることができる。例えばＩＧＦＥ
ＴQ1及びQ2は100/15の比W/L を有するものとすることが
できる。ＩＧＦＥＴQ4〜Q7は全て同一のチャネル長を有
するが、ＩＧＦＥＴQ6及びQ7はＩＧＦＥＴQ4及びQ5のチ
ャネル幅の半分のチャネル幅を有するものとすることが
できる。本例ではＩＧＦＥＴQ4及びQ5は100/7 のチャネ
ル幅／チャネル長比を有するものとすることができる。
ＥＴQ1及びQ2のドレイン電流Ｉd1は、Q1及びQ2がそれら
のサブスレッショルド領域内で動作するよう低く維持す
る必要があると共に、ＩＧＦＥＴQ3のＩd2はQ3がその二
乗則領域内の零温度係数区域Ｄに維持されるようにする
必要がある。これは、抵抗R1及びR2を抵抗R3及びR4より
大きくスケーリングすると共に、ＩＧＦＥＴQ3に対する
ＩＧＦＥＴQ1及びQ2の幾何寸法を、例えばQ1及びQ2のチ
ャネル幅がQ3のチャネル幅よりはるかに大きくなるよう
（及び従って電流密度がはるかに低くなるよう）スケー
リングすることにより達成することができる。更に、第
１温度検知装置２を形成するのに２個以上の直列接続Ｉ
ＧＦＥＴを使用すると、第１温度検知装置２をサブスレ
ッショルド領域Ａ内に維持することが一層容易になると
共に、各ＩＧＦＥＴQ1 , Q2 がノード８の電圧の一部を
形成するだけであるため増幅なしで検出し得る差信号を
比較器４に供給することができる。本例ではＩＧＦＥＴ
Q1〜Q7のバックゲートを全て第２電源ライン７、即ち本
例ではアースに接続する。明瞭のため、これを図１にバ
ックゲート接続の端にアース記号Ｅをつけて示してあ
る。バックゲートは慣例の如くそれぞれのソースに接続
することもできること勿論である。しかし、特に第１絶
縁ゲート電界効果装置２に関する限りＩＧＦＥＴのバッ
クゲートを第２電源ラインに接続するのが有利である。
図１から認識されるように、ＩＧＦＥＴQ1のバックゲー
トはそのソースと同一電位に接続されるが、ＩＧＦＥＴ
Q2のバックゲートを第２電源ライン７に接続することは
そのバックゲートがそのソースより低い電位になること
を意味する。これは実際上基板バイアスを形成し、当業
者に既知のようにしきい値電圧及び従って本例ではＩＧ
ＦＥＴのゲート−ソース間電圧に影響を及ぼす。従っ
て、ＩＧＦＥＴQ1及びQ2はその他の点で同一であるが、
ＩＧＦＥＴQ2のゲート−ソース間電圧が所定のドレイン
電流Ｉd においてＩＧＦＥＴQ1のゲート−ソース間電圧
より高くなる。この基板バイアスにより得られるＶgsの
増大は、例えば全３個のＩＧＦＥＴQ1〜Q3がそれらのチ
ャネル幅を除いて同一である場合に、第１絶縁ゲート電
界効果装置２を構成するのに３個でなく２個のＩＧＦＥ
Ｔを使用することを可能にする。第１及び第２絶縁ゲー
ト電界効果装置２及び３をそれらのサブスレッショルド
領域及び零温度係数領域にそれぞれ維持するためのいく
つかの例を挙げると、第１及び第２電源ライン６及び７
間の電圧が代表的に４〜５ボルトの場合には、抵抗R1及
びR2は基準温度(27 ゜) でそれぞれ200KΩ及び20 KΩの
公称抵抗値を有するものとし、第１及び第２ＩＧＦＥＴ
Q1及びQ2はＩＧＦＥＴQ3のチャネル幅の100/15倍のチャ
ネル幅を有すると共にQ3のチャネル長と等しいチャネル
長Ｌを有するものとすることができる。例えばＩＧＦＥ
ＴQ1及びQ2は100/15の比W/L を有するものとすることが
できる。ＩＧＦＥＴQ4〜Q7は全て同一のチャネル長を有
するが、ＩＧＦＥＴQ6及びQ7はＩＧＦＥＴQ4及びQ5のチ
ャネル幅の半分のチャネル幅を有するものとすることが
できる。本例ではＩＧＦＥＴQ4及びQ5は100/7 のチャネ
ル幅／チャネル長比を有するものとすることができる。
【００３３】種々のＩＧＦＥＴQ1〜Q7の実際のチャネル
幅／チャネル長比及び抵抗R1〜R4の値は多くの事項、例
えばこれら素子を製造するのに用いるプロセス条件及び
回路１の温度動作範囲及び感度範囲により決まること勿
論である。
幅／チャネル長比及び抵抗R1〜R4の値は多くの事項、例
えばこれら素子を製造するのに用いるプロセス条件及び
回路１の温度動作範囲及び感度範囲により決まること勿
論である。
【００３４】回路１は、例えば、パワーＭＯＳＦＥＴ又
はＩＧＢＴのような半導体装置の温度が所定値を越える
瞬時を示す信号を発生してこのパワー半導体装置をスイ
ッチオフさせ熱効果による破壊を避ける又は少なくとも
低減するよう設定することができる。回路１はパワー半
導体装置の上面に配置した別の半導体本体に設けること
ができる。しかし、回路１又は少なくともパワー半導体
装置の温度を感知する第１絶縁ゲート電界効果装置２を
パワー半導体装置と同一の半導体本体１内に集積するの
が好ましい。
はＩＧＢＴのような半導体装置の温度が所定値を越える
瞬時を示す信号を発生してこのパワー半導体装置をスイ
ッチオフさせ熱効果による破壊を避ける又は少なくとも
低減するよう設定することができる。回路１はパワー半
導体装置の上面に配置した別の半導体本体に設けること
ができる。しかし、回路１又は少なくともパワー半導体
装置の温度を感知する第１絶縁ゲート電界効果装置２を
パワー半導体装置と同一の半導体本体１内に集積するの
が好ましい。
【００３５】図２は回路１をパワー半導体装置と一緒に
集積した半導体本体の一部分の断面図を示す。図２には
構造の一部分しか示してない点に注意されたい。種々の
素子間の相互接続は図示してない。
集積した半導体本体の一部分の断面図を示す。図２には
構造の一部分しか示してない点に注意されたい。種々の
素子間の相互接続は図示してない。
【００３６】図２の実施例では、半導体本体20は比較的
高濃度のｎ導電型単結晶シリコン基板21を具え、その上
に比較的低濃度のｎ導電型エピタキシャル層22が設けら
れている。本例ではパワー半導体装置はバーチカルパワ
ーＭＯＳＦＥＴ30であり、このＭＯＳＦＥＴはエピタキ
シャル層22で与えられる共通のドレインドリフト領域を
共有する極めて多数（数百〜数千）の並列接続ソースセ
ルからなる。比較的高濃度の基板21はドレイン電極23に
オーム接触するドレイン接点領域を形成する。各ソース
セルはｐ導電型の本体領域24を具え、その中にｎ導電型
のソース領域25が形成される。本例では本体及びソース
領域24及び25は、ＭＯＳＦＥＴの絶縁ゲート構造26をマ
スクとして用いてＭＯＳＦＥＴの導通チャネル領域27を
限界し、これら領域24及び25を形成するために導入すべ
き不純物を拡散することにより自己整列式に形成するこ
とができる。本体領域24はもっと高濃度の中心領域24a
を有することができる。
高濃度のｎ導電型単結晶シリコン基板21を具え、その上
に比較的低濃度のｎ導電型エピタキシャル層22が設けら
れている。本例ではパワー半導体装置はバーチカルパワ
ーＭＯＳＦＥＴ30であり、このＭＯＳＦＥＴはエピタキ
シャル層22で与えられる共通のドレインドリフト領域を
共有する極めて多数（数百〜数千）の並列接続ソースセ
ルからなる。比較的高濃度の基板21はドレイン電極23に
オーム接触するドレイン接点領域を形成する。各ソース
セルはｐ導電型の本体領域24を具え、その中にｎ導電型
のソース領域25が形成される。本例では本体及びソース
領域24及び25は、ＭＯＳＦＥＴの絶縁ゲート構造26をマ
スクとして用いてＭＯＳＦＥＴの導通チャネル領域27を
限界し、これら領域24及び25を形成するために導入すべ
き不純物を拡散することにより自己整列式に形成するこ
とができる。本体領域24はもっと高濃度の中心領域24a
を有することができる。
【００３７】本例では、パワー半導体装置30は下側スイ
ッチを形成し、従ってソースメタライズ層28 (これはま
た寄生バイポーラ作用を避けるためにソースを本体に短
絡させる) をアースに接続することができると共にドレ
イン電極23を負荷に接続することができる。ゲートメタ
ライズ層は図２に示しない。
ッチを形成し、従ってソースメタライズ層28 (これはま
た寄生バイポーラ作用を避けるためにソースを本体に短
絡させる) をアースに接続することができると共にドレ
イン電極23を負荷に接続することができる。ゲートメタ
ライズ層は図２に示しない。
【００３８】本例では回路１をエピタキシャル層22内に
設けられた一個以上のｐ導電型ウェル31内に形成する。
各ウェル31はパワーＭＯＳＦＥＴ30の周縁に隣接して設
けることができ、或いはパワーＭＯＳＦＥＴのソースセ
ル24, 25で囲まれた半導体本体20の区域内に設けること
ができる。後者の配置の場合には第１絶縁ゲート電界効
果装置２をパワーＭＯＳＦＥＴ30の中心に位置させてパ
ワーＭＯＳＦＥＴ30の最大温度を検知することができ
る。抵抗R1〜R4及びできればＩＧＦＥＴQ4〜Q7はパワー
ＭＯＳＦＥＴ20から離して別のウェル31内に位置させる
のが望ましいこと勿論であるが、製造を容易にするには
回路１の全素子を１つのウェル内に形成するのが好まし
い。ウェル31は比較的低いドーピング濃度にし、例えば
ホウ素不純物の場合には11〜13×1012原子／cm2 の範囲
の表面不純物濃度にする。ＩＧＦＥＴQ1〜Q7は同様の構
造を有し、必要に応じチャネル幅及びチャネル長が異な
るだけである。従って、一つのＩＧＦＥＴQ2のみを図２
に示した。図２に示されているように、ＩＧＦＥＴQ2は
絶縁ゲート34をマスクとして用いて単一のイオン注入に
より自己整列式に形成されたｎ導電型のソース及びドレ
イン領域32及び33を有する。ソース、ドレイン及びゲー
トのメタライズ層Ｓ，Ｄ及びＧは慣例の方法で設ける。
バックゲートはウェル31と接触する電極35により上述し
たように第２電源ライン７に接続する。
設けられた一個以上のｐ導電型ウェル31内に形成する。
各ウェル31はパワーＭＯＳＦＥＴ30の周縁に隣接して設
けることができ、或いはパワーＭＯＳＦＥＴのソースセ
ル24, 25で囲まれた半導体本体20の区域内に設けること
ができる。後者の配置の場合には第１絶縁ゲート電界効
果装置２をパワーＭＯＳＦＥＴ30の中心に位置させてパ
ワーＭＯＳＦＥＴ30の最大温度を検知することができ
る。抵抗R1〜R4及びできればＩＧＦＥＴQ4〜Q7はパワー
ＭＯＳＦＥＴ20から離して別のウェル31内に位置させる
のが望ましいこと勿論であるが、製造を容易にするには
回路１の全素子を１つのウェル内に形成するのが好まし
い。ウェル31は比較的低いドーピング濃度にし、例えば
ホウ素不純物の場合には11〜13×1012原子／cm2 の範囲
の表面不純物濃度にする。ＩＧＦＥＴQ1〜Q7は同様の構
造を有し、必要に応じチャネル幅及びチャネル長が異な
るだけである。従って、一つのＩＧＦＥＴQ2のみを図２
に示した。図２に示されているように、ＩＧＦＥＴQ2は
絶縁ゲート34をマスクとして用いて単一のイオン注入に
より自己整列式に形成されたｎ導電型のソース及びドレ
イン領域32及び33を有する。ソース、ドレイン及びゲー
トのメタライズ層Ｓ，Ｄ及びＧは慣例の方法で設ける。
バックゲートはウェル31と接触する電極35により上述し
たように第２電源ライン７に接続する。
【００３９】各抵抗R1〜R4を本例ではウェル31内に形成
する。本例では各抵抗はウェル31内に形成したｎ導電型
の領域31で構成する。このｎ導電型領域36は砒素不純物
の場合には代表的に 2.3〜2.7 ×1012原子／cm2 の表面
不純物濃度を有するものとすることができる。電極37及
び38はｎ導電型領域36上に離して形成し、ｎ導電型領域
36が電極37及び38間に抵抗路を与えるようにする。
する。本例では各抵抗はウェル31内に形成したｎ導電型
の領域31で構成する。このｎ導電型領域36は砒素不純物
の場合には代表的に 2.3〜2.7 ×1012原子／cm2 の表面
不純物濃度を有するものとすることができる。電極37及
び38はｎ導電型領域36上に離して形成し、ｎ導電型領域
36が電極37及び38間に抵抗路を与えるようにする。
【００４０】このような抵抗は、領域36とウェル31との
間のpn接合36a における空乏領域の幅が抵抗に沿って変
化し正電位電極に隣接する部分で最大になる限り、ＪＦ
ＥＴ（接合形電界効果トランジスタ）のように動作す
る。
間のpn接合36a における空乏領域の幅が抵抗に沿って変
化し正電位電極に隣接する部分で最大になる限り、ＪＦ
ＥＴ（接合形電界効果トランジスタ）のように動作す
る。
【００４１】このような構造は温度に対し特に有用な動
作を生ずることが確かめられた。即ち、ＪＦＥＴの効果
が通常の拡散抵抗の効果を補償し、室温を基準にして絶
対温度とともに増大する実効温度係数を有する抵抗R1〜
R4が得られるため測定温度に対し相対温度係数が実際上
一定になる。これを慣例の拡散抵抗と比較すると、拡散
抵抗では相対温度係数が温度とともに減少する。本例回
路の場合には、抵抗R1〜R4は慣例の拡散抵抗と異なり温
度とともに増大する抵抗の温度係数を有する。このこと
はＩＧＦＥＴQ1〜Q3のバイアス電流の低減を導き得る
が、これはＩＧＦＥＴQ1及びQ2のしきい値電圧の温度に
よる低下及びＩＧＦＥＴQ3のしきい値電圧の温度による
低下により少なくとも部分的に補償される。
作を生ずることが確かめられた。即ち、ＪＦＥＴの効果
が通常の拡散抵抗の効果を補償し、室温を基準にして絶
対温度とともに増大する実効温度係数を有する抵抗R1〜
R4が得られるため測定温度に対し相対温度係数が実際上
一定になる。これを慣例の拡散抵抗と比較すると、拡散
抵抗では相対温度係数が温度とともに減少する。本例回
路の場合には、抵抗R1〜R4は慣例の拡散抵抗と異なり温
度とともに増大する抵抗の温度係数を有する。このこと
はＩＧＦＥＴQ1〜Q3のバイアス電流の低減を導き得る
が、これはＩＧＦＥＴQ1及びQ2のしきい値電圧の温度に
よる低下及びＩＧＦＥＴQ3のしきい値電圧の温度による
低下により少なくとも部分的に補償される。
【００４２】上述したように、ＩＧＦＥＴQ3はその零温
度係数領域Ｄで動作させる必要がある。ＩＧＦＥＴQ1〜
Q3の幾何寸法と関連して抵抗R1〜R4、特にR3及びR4の値
を適切に選択することにより、抵抗R1〜R4、特にR3及び
R4の値の変化がＩＧＦＥＴQ3の動作領域に与える影響を
最低にして、ＩＧＦＥＴQ3が検知すべき所望の温度範
囲、例えば 0〜175 ℃に亘ってその零温度係数領域Ｄで
ほぼ動作するようにすることができる。
度係数領域Ｄで動作させる必要がある。ＩＧＦＥＴQ1〜
Q3の幾何寸法と関連して抵抗R1〜R4、特にR3及びR4の値
を適切に選択することにより、抵抗R1〜R4、特にR3及び
R4の値の変化がＩＧＦＥＴQ3の動作領域に与える影響を
最低にして、ＩＧＦＥＴQ3が検知すべき所望の温度範
囲、例えば 0〜175 ℃に亘ってその零温度係数領域Ｄで
ほぼ動作するようにすることができる。
【００４３】更に、ウェル31のドーピング濃度の変化は
抵抗R1〜R4のＪＦＥＴ特性に影響を与えると共にＩＧＦ
ＥＴのしきい値に影響を与えるため、回路１は製造プロ
セスの変化にあまり影響されない。
抵抗R1〜R4のＪＦＥＴ特性に影響を与えると共にＩＧＦ
ＥＴのしきい値に影響を与えるため、回路１は製造プロ
セスの変化にあまり影響されない。
【００４４】図１に示す回路の動作においては、上述し
たように、抵抗R3及びR4がＩＧＦＥＴQ3をそのゲート−
ソース間電圧が温度に殆ど依存しない動作領域にバイア
スすると共に抵抗R1及びR2がＩＧＦＥＴQ1及びQ2をそれ
らのソース−ゲート間電圧が高い温度係数（代表的には
約２〜３mV/K) を有するそれらのサブスレッショルド領
域内深くにバイアスする。
たように、抵抗R3及びR4がＩＧＦＥＴQ3をそのゲート−
ソース間電圧が温度に殆ど依存しない動作領域にバイア
スすると共に抵抗R1及びR2がＩＧＦＥＴQ1及びQ2をそれ
らのソース−ゲート間電圧が高い温度係数（代表的には
約２〜３mV/K) を有するそれらのサブスレッショルド領
域内深くにバイアスする。
【００４５】回路１は、第１及び第２絶縁ゲート電界効
果装置２及び３が正常の温度範囲内にあるとき、例えば
パワー半導体装置を過大温度から保護する場合にはその
許容温度範囲内にあるとき、第１絶縁ゲート電界効果装
置２のゲート−ソース間電圧が第２絶縁ゲート電界効果
装置３のゲート−ソース間電圧より高くなって比較器４
が許容温度範囲であることを示す出力信号ＯＴを発生す
るよう設計する。絶対温度が増大するにつれて、サブス
レッショルド領域にバアイスされているＩＧＦＥＴQ1及
びQ2のゲート−ソース電圧が低下し、抵抗R1〜R4の値に
より決まる所定の選択温度、例えば 150゜〜 175゜にお
いてノード８の電圧がノード９の電圧より低くなり、比
較器４の出力ＯＴが変化して所定の選択温度を越えたこ
とを示す。この出力ＯＴは、例えば図２に示すパワーＭ
ＯＳＦＥＴ30をスイッチオフするのに用いることができ
る。
果装置２及び３が正常の温度範囲内にあるとき、例えば
パワー半導体装置を過大温度から保護する場合にはその
許容温度範囲内にあるとき、第１絶縁ゲート電界効果装
置２のゲート−ソース間電圧が第２絶縁ゲート電界効果
装置３のゲート−ソース間電圧より高くなって比較器４
が許容温度範囲であることを示す出力信号ＯＴを発生す
るよう設計する。絶対温度が増大するにつれて、サブス
レッショルド領域にバアイスされているＩＧＦＥＴQ1及
びQ2のゲート−ソース電圧が低下し、抵抗R1〜R4の値に
より決まる所定の選択温度、例えば 150゜〜 175゜にお
いてノード８の電圧がノード９の電圧より低くなり、比
較器４の出力ＯＴが変化して所定の選択温度を越えたこ
とを示す。この出力ＯＴは、例えば図２に示すパワーＭ
ＯＳＦＥＴ30をスイッチオフするのに用いることができ
る。
【００４６】図５は図１に示す温度検知回路の変形例の
回路図を示す。図５に示す変形温度検知回路１′は図１
に示すものと、ノード８とＩＧＦＥＴQ2との間に追加の
抵抗R5を具える点で相違する。その他の点では図５の回
路は図１の回路と同一である。
回路図を示す。図５に示す変形温度検知回路１′は図１
に示すものと、ノード８とＩＧＦＥＴQ2との間に追加の
抵抗R5を具える点で相違する。その他の点では図５の回
路は図１の回路と同一である。
【００４７】この追加の抵抗R5の挿入は回路が電源電圧
Ｖs の変化に影響されないように作用するため、比較器
４の出力ＯＴが過温度を示す状態に変化する所定の選択
温度が電源電圧Ｖs の変化に影響されなくなる。即ち、
図１に示す回路では電源電圧Ｖs が増大すると、抵抗R
3, R4及びＩＧＦＥＴを流れるバイアス電流の増大のた
めにノード９の電圧も増大する。ＩＧＦＥＴQ3はその二
乗則領域内におけるその両端間電圧が温度にほぼ無関係
になる区域で動作するので、ＩＧＦＥＴQ3はレシオ利得
が低く、即ちドレイン電流の小変化ΔＩ／Ｉd がゲート
−ソース間電圧のかなり大きな変化ΔＶgs／Ｉd を必要
とし、従ってノード９の電圧が電源電圧の増大につれて
大きく増大する。他方、ＩＧＦＥＴQ1及びQ2はそれらの
サブスレッショルド領域内で動作し、例えば、６〜８×
１０Ｉ／Ｖの高いレシオ利得を有するため、ＩＧＦＥＴ
Q1及びQ2を流れるバイアス電流が電源電圧の増大につれ
て増大してもＩＧＦＥＴQ2のドレインの電圧は僅かに増
大するだけである。しかし、図５に示す回路では、抵抗
R5の挿入によりノード８の電圧が電源電圧の増大ととも
に増大するため、抵抗R1, R2及びR5の値を適切に選択し
て適切な分圧器R5/(R1+R2+R5) を構成することにより、
ＩＧＦＥＴQ3の出力特性、特にそのゲート−ソース間電
圧Ｖgsの変化に対するドレイン電流の小変化特性のため
に電源電圧Ｖs の変化がノード９の電圧に及ぼす影響を
補償することができ、従って、回路を電源電圧の変化に
影響されないようにすることができる。
Ｖs の変化に影響されないように作用するため、比較器
４の出力ＯＴが過温度を示す状態に変化する所定の選択
温度が電源電圧Ｖs の変化に影響されなくなる。即ち、
図１に示す回路では電源電圧Ｖs が増大すると、抵抗R
3, R4及びＩＧＦＥＴを流れるバイアス電流の増大のた
めにノード９の電圧も増大する。ＩＧＦＥＴQ3はその二
乗則領域内におけるその両端間電圧が温度にほぼ無関係
になる区域で動作するので、ＩＧＦＥＴQ3はレシオ利得
が低く、即ちドレイン電流の小変化ΔＩ／Ｉd がゲート
−ソース間電圧のかなり大きな変化ΔＶgs／Ｉd を必要
とし、従ってノード９の電圧が電源電圧の増大につれて
大きく増大する。他方、ＩＧＦＥＴQ1及びQ2はそれらの
サブスレッショルド領域内で動作し、例えば、６〜８×
１０Ｉ／Ｖの高いレシオ利得を有するため、ＩＧＦＥＴ
Q1及びQ2を流れるバイアス電流が電源電圧の増大につれ
て増大してもＩＧＦＥＴQ2のドレインの電圧は僅かに増
大するだけである。しかし、図５に示す回路では、抵抗
R5の挿入によりノード８の電圧が電源電圧の増大ととも
に増大するため、抵抗R1, R2及びR5の値を適切に選択し
て適切な分圧器R5/(R1+R2+R5) を構成することにより、
ＩＧＦＥＴQ3の出力特性、特にそのゲート−ソース間電
圧Ｖgsの変化に対するドレイン電流の小変化特性のため
に電源電圧Ｖs の変化がノード９の電圧に及ぼす影響を
補償することができ、従って、回路を電源電圧の変化に
影響されないようにすることができる。
【００４８】抵抗R5両端間の追加の電圧は、図１に示す
回路と同一の所定の選択温度を得るためにはＩＧＦＥＴ
Q1及びQ2をそれらのサブスレッショルド領域内に一層深
くバイアスする必要があることを意味するが、これは種
々の抵抗の相対値を適切に選択することにより達成する
ことができる。種々の抵抗の実際の値はＩＧＦＥＴQ1〜
Q3の特性を含む個々の回路素子、実際の動作要件により
決まること勿論であるが、これら抵抗の相対値の例を挙
げると、例えば抵抗R1及びR2は220KΩ程度の総合抵抗値
を有し、抵抗R3及びR4は120KΩ程度の総合抵抗値を有
し、抵抗R5は20〜50 KΩ程度の抵抗値を有するものとす
ることができる。全ての抵抗R1〜R5は上述したように形
成することができる。
回路と同一の所定の選択温度を得るためにはＩＧＦＥＴ
Q1及びQ2をそれらのサブスレッショルド領域内に一層深
くバイアスする必要があることを意味するが、これは種
々の抵抗の相対値を適切に選択することにより達成する
ことができる。種々の抵抗の実際の値はＩＧＦＥＴQ1〜
Q3の特性を含む個々の回路素子、実際の動作要件により
決まること勿論であるが、これら抵抗の相対値の例を挙
げると、例えば抵抗R1及びR2は220KΩ程度の総合抵抗値
を有し、抵抗R3及びR4は120KΩ程度の総合抵抗値を有
し、抵抗R5は20〜50 KΩ程度の抵抗値を有するものとす
ることができる。全ての抵抗R1〜R5は上述したように形
成することができる。
【００４９】図１又は図５に示す回路は、下側スイッチ
として作用するパワー半導体装置30と一緒に集積する場
合に特に有利である。例えば、回路１又は１′はバイポ
ーラトランジスタ又はコンプリメンタリＭＯＳＦＥＴを
必要としないので、比較的複雑な製造技術及び多数のマ
スク工程を必要としない。更に、回路１又は１′は、下
側スイッチの場合には負荷により決まる直流基板電圧に
影響されず、また基板電圧の急速な変化にも影響され
ず、これはランプのような負荷を有する下側スイッチに
特に重要であり、この場合には初期のオンセット状態が
オン状態時の定常状態から著しく相違することが起こり
得る。
として作用するパワー半導体装置30と一緒に集積する場
合に特に有利である。例えば、回路１又は１′はバイポ
ーラトランジスタ又はコンプリメンタリＭＯＳＦＥＴを
必要としないので、比較的複雑な製造技術及び多数のマ
スク工程を必要としない。更に、回路１又は１′は、下
側スイッチの場合には負荷により決まる直流基板電圧に
影響されず、また基板電圧の急速な変化にも影響され
ず、これはランプのような負荷を有する下側スイッチに
特に重要であり、この場合には初期のオンセット状態が
オン状態時の定常状態から著しく相違することが起こり
得る。
【００５０】上述したＩＧＦＥＴの導電型は逆にするこ
とができること勿論である。更に、パワー半導体装置と
しては上述したＭＯＳＦＥＴ以外のパワー半導体装置、
例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）
を用いることができる。更に、種々のＩＧＦＥＴQ1〜Q7
をダイオード接続としてドレイン−ソース間電圧をゲー
ト−ソース間電圧に等しくしているが、これらＩＧＦＥ
Ｔのドレイン及びゲートを直接ダイオード接続する代わ
りにそれらの間に所定の固定の電圧差を与えることもで
きる。
とができること勿論である。更に、パワー半導体装置と
しては上述したＭＯＳＦＥＴ以外のパワー半導体装置、
例えばＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）
を用いることができる。更に、種々のＩＧＦＥＴQ1〜Q7
をダイオード接続としてドレイン−ソース間電圧をゲー
ト−ソース間電圧に等しくしているが、これらＩＧＦＥ
Ｔのドレイン及びゲートを直接ダイオード接続する代わ
りにそれらの間に所定の固定の電圧差を与えることもで
きる。
【００５１】以上、本発明をいくつかの実施例につき説
明したが、本発明はこれらの実施例にのみ限定されず、
更に多くの種々の変形や変更を加え得るものであること
勿論である。
明したが、本発明はこれらの実施例にのみ限定されず、
更に多くの種々の変形や変更を加え得るものであること
勿論である。
【図１】本発明温度検知回路の回路図である。
【図２】本発明回路をパワー半導体装置と一緒に集積し
た半導体本体の一実施例の一部分の断面図である。
た半導体本体の一実施例の一部分の断面図である。
【図３】絶縁ゲート電界効果トランジスタのドレイン電
流Ｉd の平方根とゲート−ソース間電圧との間の関係を
示すグラフである。
流Ｉd の平方根とゲート−ソース間電圧との間の関係を
示すグラフである。
【図４】二乗則領域で動作する絶縁ゲート電界効果トラ
ンジスタのドレイン電流Ｉd とゲート−ソース間電圧Ｖ
gsとの関係が温度に応じて変化する模様を示すグラフで
ある。
ンジスタのドレイン電流Ｉd とゲート−ソース間電圧Ｖ
gsとの関係が温度に応じて変化する模様を示すグラフで
ある。
【図５】本発明温度検知回路の変形例の回路図である。
１，１′ 温度検知回路 ２ 第１絶縁ゲート電界効果装置 ３ 第２絶縁ゲート電界効果装置 ４ 比較手段 ５ 電圧クランプ手段 R1, R2 第１絶縁ゲート電界効果装置を所定の動作領域
で動作させる手段 R3, R4 第２絶縁ゲート電界効果装置を所定の動作領域
で動作させる手段 Ａ サブスレッショルド領域 Ｂ 二乗則領域 Ｃ 飽和領域 Ｄ 零温度係数領域
で動作させる手段 R3, R4 第２絶縁ゲート電界効果装置を所定の動作領域
で動作させる手段 Ａ サブスレッショルド領域 Ｂ 二乗則領域 Ｃ 飽和領域 Ｄ 零温度係数領域
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 ロイス ローイス イギリス国 ハンプシャー サザンプト ン ディブデン パーリュー オーチャ ード ウェイ 12 (58)調査した分野(Int.Cl.7，ＤＢ名) G01K 7/01
Claims (11)
- 【請求項１】 第１絶縁ゲート電界効果装置と、第２絶
縁ゲート電界効果装置と、第１絶縁ゲート電界効果装置
を、その両端間の電圧が温度とともに変化するようその
サブスレッショルド領域内で動作させる手段と、第１及
び第２絶縁ゲート電界効果装置のそれぞれの両端間の電
圧を比較する手段とを具える温度検知回路において、第
２絶縁ゲート電界効果装置を、その両端間電圧が温度と
ほぼ無関係になるその二乗則領域内の区域で動作させる
手段を設け、前記比較手段が第１絶縁ゲート電界効果装
置により検知された温度を示す信号を発生するようにし
たことを特徴とする温度検知回路。 - 【請求項２】 第１絶縁ゲート電界効果トランジスタと
直列に抵抗を設け、前記比較手段がこの第１絶縁ゲート
電界効果装置と抵抗の直列接続の両端間電圧を第２絶縁
ゲート電界効果装置の両端間電圧と比較するよう構成し
たことを特徴とする請求項１記載の回路。 - 【請求項３】 第１及び第２絶縁ゲート電界効果装置は
ダイオード接続の絶縁ゲート電界効果トランジスタを具
えることを特徴とする請求項１又は２記載の回路。 - 【請求項４】 第１絶縁ゲート電界効果装置は少なくと
も２個の直列接続のＩＧＦＥＴを具え、第２絶縁ゲート
電界効果装置は単一のＩＧＦＥＴを具えることを特徴と
する請求項１〜３の何れかに記載の回路。 - 【請求項５】 第１絶縁ゲート電界効果装置は２個の絶
縁ゲート電界効果トランジスタを具え、各トランジスタ
の一方の主電極をそのゲート電極に接続すると共に一方
のトランジスタの他方の主電極を他方のトランジスタの
一方の主電極に接続し、各トランジスタはバックゲート
電極を有し、他方のトランジスタのバックゲート電極を
一方のトランジスタのバックゲート電極と同一の電位に
接続したことを特徴とする請求項１又は２記載の回路。 - 【請求項６】 第１及び第２絶縁ゲート電界効果装置を
それぞれの所定の動作領域で動作させる前記手段は第１
及び第２絶縁ゲート電界効果装置と直列に接続された各
別の抵抗を具えることを特徴とする請求項１〜５の何れ
かに記載の回路。 - 【請求項７】 各抵抗は一導電型の半導体本体の表面領
域に隣接して形成した拡散抵抗とし、各抵抗は表面領域
内に形成した反対導電型の第１領域と第１領域内に形成
した一導電型の第２領域とを具え、第２領域と接触する
第１及び第２電極を第２領域上に間隔を置いて設けて第
１及び第２電極間に抵抗路を形成すると共に、第２領域
を固定電位に接続する第３電極を設けたことを特徴とす
る請求項６記載の回路。 - 【請求項８】 第１及び第２絶縁ゲート電界効果装置を
それぞれの所定の動作領域で動作させる手段は第１及び
第２絶縁ゲート電界効果装置の導通チャネルの幅を相違
させることにより実現したことを特徴とする請求項１〜
７の何れかに記載の回路。 - 【請求項９】 第１及び第２絶縁ゲート電界効果装置の
両端間電圧を調整する電圧クランプ手段を設けたことを
特徴とする請求項１〜８の何れかに記載の回路。 - 【請求項１０】 電圧クランプ手段はダイオード接続の
絶縁ゲート電界効果トランジスタの直列配置を具えるこ
とを特徴とする請求項９記載の回路。 - 【請求項１１】 回路をパワー半導体装置と一緒に集積
し、第１絶縁ゲート電界効果装置により検知される温度
が所定値を越えるとき当該回路がこのパワー半導体装置
をスイッチオフする信号を発生するようにしたことを特
徴とする請求項１〜１０の何れかに記載の回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB919115677A GB9115677D0 (en) | 1991-07-19 | 1991-07-19 | A temperature sensing circuit |
| GB919123784A GB9123784D0 (en) | 1991-07-19 | 1991-11-08 | A temperature sensing circuit |
| GB9115677:8 | 1991-11-08 | ||
| GB9123784:2 | 1991-11-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05187926A JPH05187926A (ja) | 1993-07-27 |
| JP3184850B2 true JP3184850B2 (ja) | 2001-07-09 |
Family
ID=26299272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18939592A Expired - Fee Related JP3184850B2 (ja) | 1991-07-19 | 1992-07-16 | 温度検知回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5336943A (ja) |
| EP (1) | EP0523799B1 (ja) |
| JP (1) | JP3184850B2 (ja) |
| DE (1) | DE69203168T2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0735351B1 (de) * | 1995-03-29 | 2002-06-05 | Infineon Technologies AG | Schaltungsanordnung zum Erfassen der Temperatur eines Leistungs-Halbleiterbauelements |
| JPH09119870A (ja) * | 1995-10-26 | 1997-05-06 | Nec Corp | 温度検出方法、半導体装置及び温度検出回路 |
| US5838187A (en) * | 1997-02-10 | 1998-11-17 | Lucent Technologies Inc. | Integrated circuit thermal shutdown system utilizing a thermal sensor |
| US6088208A (en) * | 1997-03-31 | 2000-07-11 | Matsushita Electronics Corporation | Electronic device, electronic switching apparatus including the same, and production method thereof |
| GB9716838D0 (en) * | 1997-08-08 | 1997-10-15 | Philips Electronics Nv | Temperature sensing circuits |
| GB9721908D0 (en) * | 1997-10-17 | 1997-12-17 | Philips Electronics Nv | Voltage regulator circuits and semiconductor circuit devices |
| KR100259349B1 (ko) * | 1997-12-27 | 2000-06-15 | 김영환 | 백바이어스 전압레벨 검출기 |
| DE19836577C1 (de) * | 1998-08-12 | 2000-04-20 | Siemens Ag | Leistungsschaltkreis mit verminderter Störstrahlung |
| GB9818044D0 (en) * | 1998-08-20 | 1998-10-14 | Koninkl Philips Electronics Nv | Power transistor device |
| DE19841202C1 (de) | 1998-09-09 | 2000-03-02 | Siemens Ag | Temperatursensor |
| JP3319406B2 (ja) * | 1998-09-18 | 2002-09-03 | 日本電気株式会社 | 比較増幅検出回路 |
| US6612737B1 (en) * | 1999-12-29 | 2003-09-02 | Affymetrix, Inc. | System and method for self-calibrating measurement |
| DE10066032B4 (de) * | 2000-07-28 | 2010-01-28 | Infineon Technologies Ag | Schaltungsanordnung zur Steuerung der Verstärkung einer Verstärkerschaltung |
| DE10038693C2 (de) * | 2000-07-28 | 2002-10-24 | Infineon Technologies Ag | Temperatursensor |
| TWI245122B (en) * | 2001-06-29 | 2005-12-11 | Winbond Electronics Corp | Temperature measurement method and device with voltage variation compensation |
| DE10204487B4 (de) * | 2002-01-30 | 2004-03-04 | Infineon Technologies Ag | Temperatursensor |
| GB2425419B (en) * | 2002-10-01 | 2007-05-02 | Wolfson Microelectronics Plc | Temperature sensing apparatus and methods |
| TW200500611A (en) * | 2003-06-30 | 2005-01-01 | Sunplus Technology Co Ltd | Voltage detection apparatus |
| US7023244B2 (en) * | 2004-06-24 | 2006-04-04 | Faraday Technology Corp. | Voltage detection circuit |
| US20060028257A1 (en) * | 2004-08-03 | 2006-02-09 | Hong Huang | System and method for over-temperature protection sensing employing MOSFET on-resistance Rds_on |
| US7680622B2 (en) * | 2005-04-13 | 2010-03-16 | Freescale Semiconductor, Inc. | Protection of an integrated circuit and method thereof |
| DE102006005033B4 (de) * | 2006-02-03 | 2013-12-05 | Infineon Technologies Ag | Halbleiterbauelementanordnung mit einem Leistungstransistor und einer Temperaturmessanordnung |
| US7734440B2 (en) * | 2007-10-31 | 2010-06-08 | Agere Systems Inc. | On-chip over-temperature detection |
| US8082796B1 (en) | 2008-01-28 | 2011-12-27 | Silicon Microstructures, Inc. | Temperature extraction from a pressure sensor |
| JP5312982B2 (ja) * | 2009-02-26 | 2013-10-09 | ルネサスエレクトロニクス株式会社 | Ｒｆ電力増幅回路およびそれを使用したｒｆパワーモジュール |
| US8848330B2 (en) * | 2011-07-29 | 2014-09-30 | Infineon Technologies Austria Ag | Circuit with a temperature protected electronic switch |
| US20150346037A1 (en) * | 2014-05-29 | 2015-12-03 | Infineon Technologies Ag | Integrated temperature sensor |
| US9816872B2 (en) | 2014-06-09 | 2017-11-14 | Qualcomm Incorporated | Low power low cost temperature sensor |
| US10158356B2 (en) * | 2016-09-06 | 2018-12-18 | Infineon Technologies Austria Ag | Switch device |
| US10302509B2 (en) * | 2016-12-12 | 2019-05-28 | Invecas, Inc. | Temperature sensing for integrated circuits |
| DE102019107805A1 (de) * | 2019-03-27 | 2020-10-01 | Seg Automotive Germany Gmbh | Verfahren zum Überwachen einer Lebensdauer einer Stromrichterschaltung einer elektrischen Maschine |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4004462A (en) * | 1974-06-07 | 1977-01-25 | National Semiconductor Corporation | Temperature transducer |
| US4071813A (en) * | 1974-09-23 | 1978-01-31 | National Semiconductor Corporation | Temperature sensor |
| US4201947A (en) * | 1978-02-10 | 1980-05-06 | Rca Corporation | Long-tailed-pair connections of MOSFET's operated in sub-threshold region |
| JPS57148221A (en) * | 1981-03-10 | 1982-09-13 | Citizen Watch Co Ltd | Temperature detecting device |
| EP0161906A3 (en) * | 1984-05-09 | 1989-04-05 | COLE, Martin Terence | Improvements relating to solid-state anemometers and temperature gauges |
-
1992
- 1992-07-01 US US07/907,477 patent/US5336943A/en not_active Expired - Fee Related
- 1992-07-10 DE DE69203168T patent/DE69203168T2/de not_active Expired - Fee Related
- 1992-07-10 EP EP92202110A patent/EP0523799B1/en not_active Expired - Lifetime
- 1992-07-16 JP JP18939592A patent/JP3184850B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69203168D1 (de) | 1995-08-03 |
| EP0523799A1 (en) | 1993-01-20 |
| US5336943A (en) | 1994-08-09 |
| DE69203168T2 (de) | 1996-02-01 |
| EP0523799B1 (en) | 1995-06-28 |
| JPH05187926A (ja) | 1993-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3184850B2 (ja) | 温度検知回路 | |
| KR100481244B1 (ko) | 온도 감지 회로 | |
| US6046492A (en) | Semiconductor temperature sensor and the method of producing the same | |
| US7119527B2 (en) | Voltage reference circuit using PTAT voltage | |
| US6511889B2 (en) | Reference voltage supply circuit having reduced dispersion of an output voltage | |
| US5434443A (en) | Semiconductor switch including a power transistor integrated with a temperature sensor therefor | |
| US4529897A (en) | Analog switch device having threshold change reducing means | |
| JP4276812B2 (ja) | 温度検出回路 | |
| KR940005987B1 (ko) | 밴드갭 기준회로 | |
| US5444219A (en) | Temperature sensing device and a temperature sensing circuit using such a device | |
| US4745274A (en) | Semiconductor light detecting integrated circuit | |
| US4599554A (en) | Vertical MOSFET with current monitor utilizing common drain current mirror | |
| JP3325396B2 (ja) | 半導体集積回路 | |
| US5760450A (en) | Semiconductor resistor using back-to-back zener diodes | |
| JP3314946B2 (ja) | トリム可能なトランジスタ回路 | |
| US9929150B2 (en) | Polysilicon diode bandgap reference | |
| EP0523798B1 (en) | A temperature sensing device and a temperature sensing circuit using such a device | |
| EP0197965B1 (en) | A field effect transistor current source | |
| Close et al. | A 50-fA junction-isolated operational amplifier | |
| KR20000074360A (ko) | 저항기로서의 엘디디 모스페트 및 그 제조방법 | |
| GB2025132A (en) | Field effect resistor device and electronic circuit using the resistor device | |
| JP2671304B2 (ja) | 論理回路 | |
| JPH02216861A (ja) | 可変インピーダンス装置 | |
| JPS5922246B2 (ja) | テイデンリユウカイロ | |
| JPS61198905A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |