KR100259349B1 - 백바이어스 전압레벨 검출기 - Google Patents

백바이어스 전압레벨 검출기 Download PDF

Info

Publication number
KR100259349B1
KR100259349B1 KR1019970075451A KR19970075451A KR100259349B1 KR 100259349 B1 KR100259349 B1 KR 100259349B1 KR 1019970075451 A KR1019970075451 A KR 1019970075451A KR 19970075451 A KR19970075451 A KR 19970075451A KR 100259349 B1 KR100259349 B1 KR 100259349B1
Authority
KR
South Korea
Prior art keywords
voltage
back bias
bias voltage
electrode
nmos transistor
Prior art date
Application number
KR1019970075451A
Other languages
English (en)
Other versions
KR19990055505A (ko
Inventor
이종천
최봉균
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970075451A priority Critical patent/KR100259349B1/ko
Priority to US09/148,866 priority patent/US6169426B1/en
Publication of KR19990055505A publication Critical patent/KR19990055505A/ko
Application granted granted Critical
Publication of KR100259349B1 publication Critical patent/KR100259349B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16533—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application
    • G01R19/16538—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the application in AC or DC supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 클램프(clamp) 또는 전류 미러(current mirror)를 이용하여 비교기로 입력되는 전압을 일정하게 유지시켜 줌으로써 정확한 백바이어스 전압을 검출할 수 있도록 한 백바이어스 전압레벨 검출기에 관한 것이다.
이를위해 본 발명은 전원전압(Vcc)에 연결되어, 그 전원전압(Vcc)을 강하시키는 제1저항(R3)과, 그 제1저항(R3)과 접지전압(Vss) 사이에 연결되어 입력되는 전압을 일정하게 유지시켜 주는 클램핑부(10)와, 그 클램핑부(10)의 출력에 따라 스위칭되어 입력전압(V2)을 통과시켜주는 피모스트랜지스터(P1)와, 상기 피모스트랜지스터(P1)를 통해 입력되는 전압(V2)이 기준전압(Vref)에 대응되도록 그 전압(V2)를 강하시켜주며, 역전압에 의한 다른 소자의 손실을 막아주는 역전압방지부(20)와, 그 역전압방지부(20)와 백바이어스전압(Vbb) 사이에 연결된 전압강하용 제2저항(R4)과, 그 역전압방지부(20)에 의해 조정된 전압(V3)과 기준전압(Vref)을 비교하여 외부로 출력하는 비교기(OP1)와로 구성된다.

Description

백바이어스 전압레벨 검출기
본 발명은 백바이어스 전압레벨 검출기에 관한 것으로, 특히 전원전압(Vcc)이 변화 되더라도 일정한 백바이어스 전압레벨 검출할 수 있도록 한 백바이어스 전압레벨 검출기에 관한 것이다.
도1은 종래의 백바이어스 전압레벨 검출기를 도시한 것으로 이의 구성 및 동작을 개략적으로 설명하면 다음과 같다.
종래기술은 전원전압(Vcc)과 백바이어스전압(Vbb) 사이에 직렬로 연결된 전압분배용 저항들(R1,R2)들과, 그 저항들(R1,R2)의 일측이 서로 연결된 노드(A)가 비반전단자와 연결되고, 기준전압(Vref)이 반전단자로 인가되는 비교기(OP)와로 구성된다.
이와같이 구성된 종래 기술의 동작 및 작용은 다음과 같다.
먼저, 도1에 도시된 바와 같이, 직렬로 연결된 저항들(R1,R2)은 전원전압(Vcc)을 분배시켜 그 전원전압(Vcc)을 제한하는 기능을 한다. 따라서, 노드(A)의 전압(V1)은 아래의 수학식1과 같이 되고 그에 따른 백바이어스전압(Vbb)은 수학식 2와 같이 된다.
[수학식 1]
Figure kpo00001
[수학식 2]
Figure kpo00002
그리고, 비교기(OP)는 노드(A)의 전압, 즉 그 비교기(OP)의 비반전단자로 인가되는 입력전압(V1)이 기준전압(Vref)과 일치되면 그 입력전압(V1)을 출력함으로써 적절한 백바이어스 전압을 검출하여 출력단자(Vout)를 통해 출력한다.
그러나, 상기와 같이 동작하는 종래의 백바이어스 전압레벨 검출기는 전원전압(Vcc)이 변화되면, 도2에 도시된 바와 같이, 비교기(OP)로 인가되는 입력전압(V1)도 그 전원전압(Vcc)에 따라 변하게 되므로(즉, 상기 수학식 1,2와 같이 전원전압(Vcc)에 비례하여 변화된다.) 정확한 백바이어스 전압레벨 검출할 수 없는 문제점이 있었다.
따라서, 본 발명의 목적은 클램프(clamp) 또는 전류 미러(current mirror)를 이용하여 비교기로 입력되는 전압을 일정하게 유지시켜 줌으로써 정확한 백바이어스 전압을 검출할 수 있도록 한 백바이어스 전압레벨 검출기를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 전원전압과 백바이어스전압 사이에 직렬로 연결되어 입력되는 전압을 분배시키는 제1,제2저항들과, 그 저항들에 의해 분배되어 입력되는 전압과 기준전압을 비교하여 출력하는 비교기로 이루어지고, 그 입력전압이 기준전압과 일치될 때 백바이어스전압이 검출된 것으로 판단하고, 그 검출신호를 외부로 출력하는 백바이어스 전압 검출기에 있어서, 정확한 백바이어스 전압이 검출되도록 하기 위하여, 상기 비교기로 입력되는 전압을 일정하게 유지시켜 주는 클램프 또는 전류미러를 포함하여 구성된다.
도1은 종래기술에 의한 백바이어스 전압레벨 검출기를 보인 회로도.
도2는 도1에서, 백바이어스 전압레벨의 변화를 보인 그래프.
도3은 본 발명에 의한 제1실시예의 백바이어스 전압레벨 검출기를 보인 회로도.
도4는 본 발명에 의한 백바이어스 전압레벨의 변화를 보인 그래프.
도5은 본 발명에 의한 제2실시예의 백바이어스 전압레벨 검출기를 보인 회로도.
* 도면의 주요부분에 대한 부호의 설명
R3∼R5 : 저항 P1∼P3 : 피모스트랜지스터
N1∼N6 : 엔모스트랜지스터 OP1,OP2 : 비교기
10 : 클램핑부 20 : 역전압방지부
이하 본 발명에 백바이어스 전압레벨 검출기에 대하여 첨부된 도면을 참조하여 상세히 설명하고자 한다.
도3은 본 발명의 제1실시예로서, 이에 도시된 바와같이, 전원전압(Vcc)에 일측이 연결되어, 그 전원전압(Vcc)을 강하시키는 제1저항(R3)과, 그 제1저항(R3)의 타측과 접지전압(Vss) 사이에 연결되고, 그 제1저항(R3)과 연결된 제1노드(B)의 전압을 일정하게 유지시켜 주는 클램핑부(10)와, 그 클램핑부(10)와 제1저항(R3)이 서로 연결된 제1노드(B)에 소스전극이 연결되고, 그 클램핑부(10)의 출력이 게이트로 인가되어, 그 클램핑부(10)의 출력에 따라 스위칭되어 제1노드(B)로부터 인가되는 전압(V2)을 통과시켜주는 피모스트랜지스터(P1)와, 그 피모스트랜지스터(P1)의 드레인전극에 일측이 연결되고, 그 피모스트랜지스터(P1)를 통해 입력되는 전압(V2)을 강하시켜주며, 역전압에 의한 다른 소자의 손실을 막아주는 역전압방지부(20)와, 그 역전압방지부(20)에 일측이 연결되고, 타측으로는 백바이어스전압(Vbb)이 인가되는 전압강하용 제2저항(R4)과, 그 역전압방지부(20)와 피모스트랜지스터(P1)의 드레인이 연결된 제2노드(C)의 전압(V3)이 비반전단자(+)로 인가되고, 외부로부터 입력되는 기준전압(Vref)이 반전단자(-)로 인가되며, 그 제2노드(C)의 전압(V3)과 기준전압(Vref)을 비교하여 외부로 출력하는 비교기(OP1)로 구성된다.
상기 클램핑부(10)는 제1노드(B)와 접지전압(Vss) 사이에 직렬로 연결되고, 각각의 드레인 전극 및 게이트 전극은 서로 연결된 제1∼3엔모스트랜지스터들(N1∼N3)로 구성된다.
여기서, 그 제1엔모스트랜지스터(N1) 및 제2엔모스트랜지스터(N2)가 연결된 제3노드(D)는 상기 피모스트랜지스터(P1)의 게이트와 연결되며, 그 엔모스트랜지스터들(N1∼N3)의 수는 검출하고자 하는 전압레벨에 따라 다르게 구성된다.
상기 역전압방지부(20)는 각각의 드레인전극 및 게이트전극이 서로 연결된 제4∼6엔모스트랜지스터들(N4∼N6)이 제2노드(C)에 직렬로 연결되어 구성된다.
여기서, 기준전압(Vref)의 크기에 따라 상기 제4∼제6엔모스트랜지스터들(N1∼N3) 또는 저항(R4)의 수는 다르게 구성되며, 전원(power)이 온(on) 되는 초기에 과전압에 의한 다른 소자들의 손실을 고려하여 다이오드 특성을 갖는 엔모스트랜지스터들이 사용된다.
이와 같이 구성된 본 발명에 의한 제1실시예의 동작 및 작용을 도3을 참조하여 설명하면 다음과 같다.
먼저, 제1저항(R3)과 클램핑부(10)의 엔모스트랜지스터들(N1∼N3)에 의해 전원전압(Vcc)이 분배되고, 강하(drop)되며, 제1노드(B)의 전압(V2)은 클램핑부(10)에 의해 일정한 전압으로 유지된다. 그리고, 그 제1노드(B)의 전압(V2)은 클램핑부(10)의 제1∼3엔모스트랜지스터들(N1∼N3)의 턴온전압(문턱전압)의 합으로 나타나게 되며, 아래의 수학식3과 같다.
[수학식 3]
V2 = VtN1+VtN2+VtN3
즉, 상기 클램핑부(10)는 전원전압(Vcc)의 변화에 관계없이 제1노드(B)의 전압(V2)을 일정하게 유지시켜 준다.
그리고, 피모스트랜지스터(P1)는 클램핑부(10)의 출력에 의해 턴온 또는 턴오프됨으로써, 제1노드(B)의 전압(V2)을 제2노드(C)로 통과시킨다.
여기서 상기 클램핑부(10)의 출력노드(D)는 사용자에 의해 다른 출력노드(D')로 변경될 수 있다.
이어서, 제2노드(C)의 전압(V3)을 백바이어스전압(Vbb)이 정해진 전압레벨이 될 때까지 역전압방지부(20)와 제2저항(R4)에 의해 기준전압(Vref)(예를들어 2V 정도)에 대응되도록 강하되어 일정한 전압레벨로 된다.
한편, 상기 백바이어스전압(Vbb)은 외부의 백바이어스전압발생기(미도시)로부터 인가되며, 최초에 전원(power)을 온(on)시켰을때는 그라운드레벨(Vss)이었다가 점차 사용자가 원하는 전압레벨(예를들어 -1.5V 정도)로 되는 것이다.
그리고, 상기와 같이 역전압방지부(20)와 제2저항(R4)에 의해 일정한 전압레벨(그 전압레벨은 사용자에 의해 정해지며, 사용자는 원하는 전압레벨에 따라 역전압방지부(20)의 엔모스트랜지스터들 또는 저항의 수를 변경할 수 있다.)로 강하된 제2노드(C)의 전압(V3)은 비교기(OP1)로 입력된다.
이어서 그 비교기(OP1)는 입력전압(V3)을 기준전압(Vref)과 비교하여 원하는 전압이 입력되었을 경우, 백바이어스 전압이 검출된 것으로 판단하여 그 전압(V3)을 외부로 출력하게 된다.
상기의 내용을 상세하게 설명하면 다음과 같다.
우선, 상기 피모스트랜지스터(P1)를 통해 제2노드(C)로 인가되는 전압이 2.5V라 하고, 기준전압(Vref)을 2V, 사용자가 검출하고자 하는 백바이어스전압(Vbb)을 -1.5V라고 가정한다.
최초에 전원이 온(on)되었을 때의 외부의 백바이어스전압발생기(미도시)로부터 인가되는 백바이어스전압(Vbb)은 접지전압(Vss) 레벨부터 시작된다. 이때 제2노드(C)의 전압(V3)(2.5V)은 백바이어스전압(Vbb)이 사용자가 원하는 전압레벨이 될 때까지 역전압방지부(20) 및 제2저항(R4)에 의해 계속 강하된다.
이후, 시간이 경과되어 그 백바이어스전압(Vbb)이 사용자가 원하는 전압레벨(-1.5V)이 되면(이때의 제2노드(C)의 전압(V3)은 2V 정도까지 강하된다. 이를위해 역전압방지부(20) 및 제2저항(R4)는 기준전압(Vref)에 따라 사용자에 의해 조정된다), 그 제2노드(C)의 전압(V3)은 비교기(OP1)로 입력되고, 그 비교기(OP1)는 그 전압(V3)과 기준전압(Vref)을 비교하여 원하는 전압이면 백바이어스전압(Vbb)이 검출되었음을 알리는 신호(즉, 제2노드(C)의 전압(V3))를 외부로 출력한다. 반대로 그 비교기(OP1)는 그 전압(V3)과 기준전압(Vref)을 비교하여 원하는 전압이 아니면 어떠한 신호도 외부로 출력하지 않는다.
한편, 상기 제2노드(C)의 전압(V3)은 도4에 도시된 바와 같이, 전원전압(Vcc)의 변화에는 무관하고 백바이어스전압(Vbb)에만 비례해서 나타나게 되며 다음의 수학식4와 같이 된다.
[수학식 4]
V3 = Vbb +VtN4+VtN5+VtN6+IㆍR4
따라서, 상기 제2노드(C)의 전압(V3)은 전원전압(Vcc)의 변화에 상관없이 일정한 전압레벨을 갖게 된다.
이상에서 설명한 바와 같이 본 발명의 제1실시예는 클램핑회로를 이용하여 입력전압을 일정하게 유지시킴으로써 정확한 백바이어스 전압을 검출할 수 있다.
본 발명의 제2실시예는 도5에 도시된 바와 같이, 전원전압(Vcc)에 소스전극들이 병렬로 연결되고, 게이트전극들이 서로 연결된 제2피모스트랜지스터(P2) 및 제3피모스트랜지스터(P3)와, 그 제2피모스트랜지스터(P2)의 드레인에 일측이 연결되고, 다른 일측은 접지전압(Vss)이 인가되는 제3저항(R5)과, 상기 제3피모스트랜지스터(P3)의 드레인과 백바이어스전압(Vbb) 사이에 직렬로 연결된 전압분배용 제1, 제2저항들(R3,R4)들과, 그 제1, 제2저항들(R3,R4)의 일측이 연결된 제4노드(E)가 비반전단자와 연결되고, 외부로부터 입력되는 기준전압(Vref)이 반전단자로 인가되며, 그 제4노드(E)의 전압(V4)가 기준전압(Vref)을 비교하여 외부로 출력하는 비교기(OP2)로 구성된다. 그리고, 상기 제2피모스트랜지스터(P2) 및 제3피모스트랜지스터(P3)의 게이트전극들이 연결된 제5노드(F)는 그 제2피모스트랜지스터(P2)의 드레인전극과 연결되며(제6노드(G)), 이와같이 연결된 회로가 전류미러(current mirror)이다.
이와 같이 구성된 본 발명에 의한 제2실시예의 동작 및 작용을 도5를 참조하여 설명하면 다음과 같다.
초기에 접지단자(ground)로부터 공급되는 접지전압(Vss)에 의해 제2피모스트랜지스터(P2) 및 제3피모스트랜지스터(P3)가 턴온되면, 전원전압(Vcc)단자에서 제3피모스트랜지스터(P3)를 통해 그 제3피모스트랜지스터(P3)의 드레인과 제1저항(R3)의 일측이 연결된 제7노드(H)에 흐르는 전류는 전원전압(Vcc)단자에서 제2피모스트랜지스터(P2)를 통해 제3저항(R5)로 흐르는 전류와 동일하도록 전류미러의 작용에 의해 유지된다.
즉, 그 제7노드(H)에 흐르는 전류가 많게되면, 제2피모스트랜지스터(P2)를 통해 인가되는 전압이 제2피모스트랜지스터(P2) 및 제3피모스트랜지스터(P3)의 게이트들로 인가되어, 그 트랜지스터들을 턴오프시켜 그 제7노드(H)의 전류가 적게 흐르도록 한다. 또한, 그 제7노드(H)에 흐르는 전류가 적게되면, 제2피모스트랜지스터(P2)를 통해 인가되는 전압은 제3저항(R5)에 의해 강하되고, 그 강하된 전압은 제2피모스트랜지스터(P2) 및 제3피모스트랜지스터(P3)를 턴온시켜 그 제7노드(H)의 전류가 많이 흐르도록 한다. 따라서 상기 제7노드(H)에 흐르는 전류는 항상 일정하게 되며, 전압 또한 일정하게 된다.
여기서, 상기 제7노드(H)에 흐르는 전류는, 사용자에 의해, 상기 제3저항(R5)과 접지전압(Vss) 사이에 그 제3저항(R5)과 동일한 저항이 직렬로 더 연결되어, 원하는 전류가 흐르도록 조절될 수 있다.
이어서, 상기 제7노드(H)의 전압이 제1저항(R3) 및 제2저항(R4)에 의해 분압되어 제5노드(E)의 전압(V4)는 다음의 수학식 5와 같이 된다.
[수학식 5]
Figure kpo00003
여기서, 임의의 전류(IH)는 제7노드(H)를 흐르는 전류값이고, 임의의 저항(R')은 제7노드(H)의 내부저항이다.
따라서, 비교기(OP2)로 입력되는 전압(V4)은 도4에 도시된 바와 같이 전원전압(Vcc)의 변화에는 무관하게 일정한 전압으로 유지된다. 즉, 비교기(OP2)는 전원전압(Vcc)의 변화에 무관한 백바이어스전압을 검출할 수 있게 된다.
이상에서 설명한 바와 같이 본 발명의 제2실시예는 전류미러(current mirror)를 이용하여 비교기로 입력되는 전압을 일정하게 유지시킴으로써 정확한 백바이어스전압을 검출할 수 있게 된다.
이상에서 설명한 바와같이, 본 발명은 전원전압(Vcc)이 변화되더라도 클램프(clamp) 또는 전류 미러(current mirror)를 이용하여 비교기로 입력되는 전압을 일정하게 유지시켜 줌으로써, 그 전원전압(Vcc)의 변화에 무관하게 정확한 백바이어스전압을 검출할 수 있는 효과가 있다.

Claims (6)

  1. 전원전압(Vcc)과 백바이어스전압(Vbb) 사이에 직렬로 연결되어 입력되는 전압을 분배시키는 제1, 제2저항들(R3,R4)과, 그 저항들에 의해 분배되어 입력되는 전압과 기준전압을 비교하여 출력하는 비교기(OP1)로 이루어지고, 그 입력전압이 기준전압과 일치될 때 원하는 백바이어스전압이 검출된 것으로 판단하여 그 검출신호를 외부로 출력하는 백바이어스 전압 검출기에 있어서, 상기 제1저항에 의해 강하되어 인가되는 전원전압(Vcc)을 일정하게 유지시켜 주는 클램핑 수단과, 그 클램핑수단의 제어에 따라, 그 클램핑 수단에 의해 일정하게 유지된 입력전압을 통과시키는 스위칭수단과, 상기 스위칭수단과 제2저항들(R4) 사이에 연결되고, 그 스위칭수단을 통해 입력되는 전압을 기준전압(Vref)에 대응되도록 강하시켜주며, 역전압에 의한 다른 소자의 손실을 막아주는 역전압방지수단을 포함하여 구성된 것을 특징으로 하는 백바이어스 전압 검출기.
  2. 제1항에 있어서, 상기 클램핑수단은 전원전압(Vcc)이 제1저항을 통해 드레인 전극 및 게이트 전극으로 인가되는 제1엔모스트랜지스터(N1)와, 그 제1엔모스트랜지스터(N1)의 소스 전극에 드레인 및 게이트 전극들이 연결된 제2엔모스트랜지스터(N2)와, 그 제2엔모스트랜지스터(N2)의 소스 전극에 드레인 및 게이트 전극들이 연결되고, 소스 전극은 접지단자(ground)와 연결되는 제3엔모스트랜지스터(N3)와로 구성된 것을 특징으로 하는 백바이어스 전압 검출기.
  3. 제1항에 있어서, 상기 스위칭 수단은 클램핑수단에 의해 일정하게 유지된 전압(V2)이 소스 전극으로 인가되고, 그 클램핑수단으로부터 출력되는 제어신호가 게이트 전극으로 인가되어, 그 제어신호에 따라 스위칭 되는 피모스트랜지스터(P1)인 것을 특징으로 하는 백바이어스 전압 검출기.
  4. 제1항에 있어서, 상기 역전압방지수단은 스위칭용 피모스트랜지스터(P1)의 드레인 전극에 드레인 전극 및 게이트 전극이 연결된 제4엔모스트랜지스터(N4)와, 상기 제4엔모스트랜지스터(N4)의 소스 전극에 드레인 전극 및 게이트 전극이 연결된 제5엔모스트랜지스터(N5)와, 상기 제5엔모스트랜지스터(N5)의 소스 전극에 드레인 전극 및 게이트 전극이 연결되고, 소스 전극은 제2저항의 일측에 연결된 제6엔모스트랜지스터(N6)와로 구성된 것을 특징으로 하는 백바이어스 전압 검출기.
  5. 전원전압(Vcc)과 백바이어스전압(Vbb) 사이에 직렬로 연결되어 입력되는 전압을 분배시키는 제1, 제2저항들(R3,R4)과, 그 저항들에 의해 분배되어 입력되는 전압과 기준전압을 비교하여 출력하는 비교기(OP1)로 이루어지고, 그 입력전압이 기준전압과 일치될 때 원하는 백바이어스전압이 검출된 것으로 판단하여 그 검출신호를 외부로 출력하는 백바이어스 전압 검출기에 있어서, 전원전압(Vcc)과 제1저항들(R3) 사이에 연결되어 상기 비교기(OP1)로 입력되는 전압을 일정하게 유지시켜 주는 전류미러를 포함하여 구성된 것을 특징으로 하는 백바이어스 전압 검출기.
  6. 제5항에 있어서, 상기 전류미러는 전원전압(Vcc)이 각각의 소스전극으로 인가되도록 병렬 연결된 제1, 제2피모스트랜지스터들(P2,P3)과, 그 제1피모스트랜지스터들(P2)의 드레인 전극에 일측이 연결되고, 타측이 접지단자에 연결된 제3저항들(R5)으로 이루어지고, 상기 제1피모스트랜지스터들(P2)의 드레인전극이 그 제1피모스트랜지스터들(P2) 및 제2피모스트랜지스터들(P3)의 게이트전극에 연결되고, 상기 제2피모스트랜지스터들(P3)의 드레인 전극은 제1저항(R3)의 일측에 연결된 것을 특징으로 하는 백바이어스 전압 검출기.
KR1019970075451A 1997-12-27 1997-12-27 백바이어스 전압레벨 검출기 KR100259349B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970075451A KR100259349B1 (ko) 1997-12-27 1997-12-27 백바이어스 전압레벨 검출기
US09/148,866 US6169426B1 (en) 1997-12-27 1998-09-08 Back bias voltage level detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970075451A KR100259349B1 (ko) 1997-12-27 1997-12-27 백바이어스 전압레벨 검출기

Publications (2)

Publication Number Publication Date
KR19990055505A KR19990055505A (ko) 1999-07-15
KR100259349B1 true KR100259349B1 (ko) 2000-06-15

Family

ID=19529009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970075451A KR100259349B1 (ko) 1997-12-27 1997-12-27 백바이어스 전압레벨 검출기

Country Status (2)

Country Link
US (1) US6169426B1 (ko)
KR (1) KR100259349B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2822956B1 (fr) * 2001-04-02 2003-06-06 St Microelectronics Sa Dispositif de detection d'alimentation
JP2005503008A (ja) * 2001-09-10 2005-01-27 カール−ツァイス−シュティフトゥング 少なくとも２層のガラスクラッドを有するガラスファイバ
US6972703B1 (en) * 2004-12-16 2005-12-06 Faraday Technology Corp. Voltage detection circuit
KR100733407B1 (ko) * 2005-06-30 2007-06-29 주식회사 하이닉스반도체 반도체 메모리 소자의 벌크 바이어스 전압 레벨 검출기
US7573306B2 (en) * 2006-01-31 2009-08-11 Kabushiki Kaisha Toshiba Semiconductor memory device, power supply detector and semiconductor device
KR100857876B1 (ko) 2006-06-01 2008-09-10 주식회사 하이닉스반도체 반도체 소자의 내부전압 발생기
KR100812606B1 (ko) * 2006-09-28 2008-03-13 주식회사 하이닉스반도체 백 바이어스 전압 검출장치
KR100885489B1 (ko) * 2007-03-05 2009-02-24 주식회사 하이닉스반도체 반도체장치의 내부전압 생성회로 및 그 내부전압 생성방법.
KR100858875B1 (ko) 2007-04-18 2008-09-17 주식회사 하이닉스반도체 내부전원 생성장치
KR100907930B1 (ko) * 2007-07-03 2009-07-16 주식회사 하이닉스반도체 테스트 시간을 줄일 수 있는 반도체 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940003153B1 (ko) 1991-04-12 1994-04-15 금성일렉트론 주식회사 백바이어스 발생회로
US5336943A (en) * 1991-07-19 1994-08-09 U.S. Philips Corporation Temperature sensing circuit
TW342555B (en) * 1995-09-27 1998-10-11 Matsushita Electric Ind Co Ltd Function generating circuit

Also Published As

Publication number Publication date
KR19990055505A (ko) 1999-07-15
US6169426B1 (en) 2001-01-02

Similar Documents

Publication Publication Date Title
US7626792B2 (en) Power supply control apparatus including highly-reliable overcurrent detecting circuit
JP3889402B2 (ja) 過電流検出回路及びそれを備えたレギュレータ
KR100472719B1 (ko) 전압 레귤레이터의 과전류 보호 회로
US6177785B1 (en) Programmable voltage regulator circuit with low power consumption feature
KR101012566B1 (ko) 전압 레귤레이터
US8174251B2 (en) Series regulator with over current protection circuit
US6989692B1 (en) Substrate-sensing voltage sensor for voltage comparator with voltage-to-current converters for both reference and input voltages
GB2267003A (en) Current-limiting cicuit and constant voltage source therefor; current regulator
TW534996B (en) A programmable low battery detector
EP0174736A1 (en) Circuit for detecting level of input voltage
KR20100096014A (ko) 볼티지 레귤레이터
US5892389A (en) Method and circuit for current limiting of DC-DC regulators
KR100259349B1 (ko) 백바이어스 전압레벨 검출기
KR100818105B1 (ko) 내부 전압 발생 회로
CN108693916B (zh) 过电流保护电路以及电压调节器
US6686789B2 (en) Dynamic low power reference circuit
KR20030037096A (ko) 내부 전원전압 발생회로
JP2002260393A (ja) 昇圧電圧発生回路
KR100364428B1 (ko) 고전압 레귤레이션 회로
US6486646B2 (en) Apparatus for generating constant reference voltage signal regardless of temperature change
JP3163232B2 (ja) 基準電圧発生回路
JP4247973B2 (ja) 電流測定回路
US11237586B2 (en) Reference voltage generating circuit
EP1439445A2 (en) Temperature compensated bandgap voltage reference
JP2001092544A (ja) 定電圧回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130426

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140221

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee