JP3163232B2 - 基準電圧発生回路 - Google Patents
基準電圧発生回路Info
- Publication number
- JP3163232B2 JP3163232B2 JP8983595A JP8983595A JP3163232B2 JP 3163232 B2 JP3163232 B2 JP 3163232B2 JP 8983595 A JP8983595 A JP 8983595A JP 8983595 A JP8983595 A JP 8983595A JP 3163232 B2 JP3163232 B2 JP 3163232B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mosfet
- current
- source
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Geophysics And Detection Of Objects (AREA)
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Measurement Of Optical Distance (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、主としてウインドコン
パレータのように入力電圧を複数段階の基準電圧と比較
する電圧比較回路とともに用いられる基準電圧発生回路
に関するものである。
パレータのように入力電圧を複数段階の基準電圧と比較
する電圧比較回路とともに用いられる基準電圧発生回路
に関するものである。
【０００２】
【従来の技術】一般に、赤外線を用いて物体までの距離
を測定し所定の距離範囲に物体が存在するときに出力を
発生する測距式の光電スイッチでは、受光光量が過大で
あったり過小であったりすると距離を正確に測定するこ
とができないから、受光光量が所定範囲内であるか否か
を判断する必要がある。また、赤外線を投光するととも
に赤外線の遮断ないしは反射に基づく受光光量の変化を
検出することにより物体の存否を検出するような赤外線
式の光電スイッチでは、投光素子や受光素子の汚れや劣
化を検出するために、所定範囲の受光光量が得られるか
否かを判断して正常動作が可能か否かを自己診断するも
のもある。このように、受光光量が所定範囲内であるか
否かを判断するには、受光光量を許容範囲の上限値およ
び下限値の２段階の値と比較することが要求される。ま
た、上述の場合以外でも、入力値を複数段階の基準値と
比較することが要求されることは多い。この種の要求を
満たす回路としては、ウインドコンパレータのように、
複数個のコンパレータよりなる電圧比較回路を備えると
ともに、各コンパレータごとに入力電圧と比較する基準
電圧を異ならせたものが考えられている。すなわち、こ
の種の電圧比較回路は、複数段階の基準電圧を発生させ
る基準電圧発生回路とともに用いられる。
を測定し所定の距離範囲に物体が存在するときに出力を
発生する測距式の光電スイッチでは、受光光量が過大で
あったり過小であったりすると距離を正確に測定するこ
とができないから、受光光量が所定範囲内であるか否か
を判断する必要がある。また、赤外線を投光するととも
に赤外線の遮断ないしは反射に基づく受光光量の変化を
検出することにより物体の存否を検出するような赤外線
式の光電スイッチでは、投光素子や受光素子の汚れや劣
化を検出するために、所定範囲の受光光量が得られるか
否かを判断して正常動作が可能か否かを自己診断するも
のもある。このように、受光光量が所定範囲内であるか
否かを判断するには、受光光量を許容範囲の上限値およ
び下限値の２段階の値と比較することが要求される。ま
た、上述の場合以外でも、入力値を複数段階の基準値と
比較することが要求されることは多い。この種の要求を
満たす回路としては、ウインドコンパレータのように、
複数個のコンパレータよりなる電圧比較回路を備えると
ともに、各コンパレータごとに入力電圧と比較する基準
電圧を異ならせたものが考えられている。すなわち、こ
の種の電圧比較回路は、複数段階の基準電圧を発生させ
る基準電圧発生回路とともに用いられる。
【０００３】この種の基準電圧発生回路の一例として、
ウインドコンパレータ用に上限値と下限値との２段階の
基準電圧を発生する回路を図３に示す。図３に示す回路
では、直列制御形の定電圧回路３ａ，３ｂを２段階に設
け、一方の定電圧回路３ａが他方の定電圧回路３ｂに基
準電圧を与える構成を採用している。すなわち、各定電
圧回路３ａ，３ｂは、それぞれｐチャネルのＭＯＳＦＥ
Ｔ４ａ，４ｂのドレイン−ソース間と抵抗Ｒａ1 ，Ｒａ
2 、Ｒｂ1 ，Ｒｂ2 ，Ｒｂ3 との直列回路を直流電源
（たとえば、５Ｖ）の両端間に接続し、演算増幅器ＯＰ
5 ，ＯＰ6 より各ＭＯＳＦＥＴ４ａ，４ｂのゲートに印
加する電圧を調節することによって、ＭＯＳＦＥＴ４
ａ，４ｂの導通量を調節するように構成されている。
ウインドコンパレータ用に上限値と下限値との２段階の
基準電圧を発生する回路を図３に示す。図３に示す回路
では、直列制御形の定電圧回路３ａ，３ｂを２段階に設
け、一方の定電圧回路３ａが他方の定電圧回路３ｂに基
準電圧を与える構成を採用している。すなわち、各定電
圧回路３ａ，３ｂは、それぞれｐチャネルのＭＯＳＦＥ
Ｔ４ａ，４ｂのドレイン−ソース間と抵抗Ｒａ1 ，Ｒａ
2 、Ｒｂ1 ，Ｒｂ2 ，Ｒｂ3 との直列回路を直流電源
（たとえば、５Ｖ）の両端間に接続し、演算増幅器ＯＰ
5 ，ＯＰ6 より各ＭＯＳＦＥＴ４ａ，４ｂのゲートに印
加する電圧を調節することによって、ＭＯＳＦＥＴ４
ａ，４ｂの導通量を調節するように構成されている。
【０００４】定電圧回路３ａでは、ＭＯＳＦＥＴ４ａの
ドレイン電圧である出力電圧ＶＭを抵抗Ｒａ1 ，Ｒａ2
により分圧し、この電圧を誤差増幅器としての演算増幅
器ＯＰ5 の反転入力端子に印加されている基準電圧Ｖre
f と比較するのであって、出力電圧ＶＭを抵抗Ｒａ1 ，
Ｒａ2 で分圧した電圧が基準電圧Ｖref に一致するよう
に、ＭＯＳＦＥＴ４ａの導通量が制御される。
ドレイン電圧である出力電圧ＶＭを抵抗Ｒａ1 ，Ｒａ2
により分圧し、この電圧を誤差増幅器としての演算増幅
器ＯＰ5 の反転入力端子に印加されている基準電圧Ｖre
f と比較するのであって、出力電圧ＶＭを抵抗Ｒａ1 ，
Ｒａ2 で分圧した電圧が基準電圧Ｖref に一致するよう
に、ＭＯＳＦＥＴ４ａの導通量が制御される。
【０００５】また、定電圧回路３ｂでは、定電圧回路３
ａの出力電圧ＶＭが基準電圧として演算増幅器ＯＰ6 の
反転入力端子に印加される。定電圧回路３ｂのＭＯＳＦ
ＥＴ４ｂのドレイン電圧は、抵抗Ｒｂ1 と抵抗Ｒｂ2 ，
Ｒｂ3 の直列回路とにより分圧されて、誤差増幅器とし
ての演算増幅器ＯＰ6 で基準電圧である定電圧回路３ａ
の出力電圧ＶＭと比較され、両者が一致するようにＭＯ
ＳＦＥＴ４ｂの導通量が制御される。したがって、抵抗
Ｒｂ1 と抵抗Ｒｂ2 との接続点の電位は定電圧回路３ａ
の出力電圧ＶＭと等しくなる。ここに、抵抗Ｒｂ1 ，Ｒ
ｂ2 は抵抗値が等しく、抵抗Ｒｂ1 および抵抗Ｒｂ2 の
両端電圧は等しくなっている。すなわち、各抵抗Ｒ
ｂ1 ，抵抗Ｒｂ2 の両端電圧をＶｘとすれば、ＭＯＳＦ
ＥＴ４ｂのドレイン電圧は（ＶＭ＋Ｖｘ）になり、抵抗
Ｒｂ2 ，Ｒｂ3 の接続点の電位は（ＶＭ−Ｖｘ）にな
る。また、抵抗Ｒｂ3 には可変抵抗器を用いている。
ａの出力電圧ＶＭが基準電圧として演算増幅器ＯＰ6 の
反転入力端子に印加される。定電圧回路３ｂのＭＯＳＦ
ＥＴ４ｂのドレイン電圧は、抵抗Ｒｂ1 と抵抗Ｒｂ2 ，
Ｒｂ3 の直列回路とにより分圧されて、誤差増幅器とし
ての演算増幅器ＯＰ6 で基準電圧である定電圧回路３ａ
の出力電圧ＶＭと比較され、両者が一致するようにＭＯ
ＳＦＥＴ４ｂの導通量が制御される。したがって、抵抗
Ｒｂ1 と抵抗Ｒｂ2 との接続点の電位は定電圧回路３ａ
の出力電圧ＶＭと等しくなる。ここに、抵抗Ｒｂ1 ，Ｒ
ｂ2 は抵抗値が等しく、抵抗Ｒｂ1 および抵抗Ｒｂ2 の
両端電圧は等しくなっている。すなわち、各抵抗Ｒ
ｂ1 ，抵抗Ｒｂ2 の両端電圧をＶｘとすれば、ＭＯＳＦ
ＥＴ４ｂのドレイン電圧は（ＶＭ＋Ｖｘ）になり、抵抗
Ｒｂ2 ，Ｒｂ3 の接続点の電位は（ＶＭ−Ｖｘ）にな
る。また、抵抗Ｒｂ3 には可変抵抗器を用いている。
【０００６】以上説明したように、２段階の定電圧回路
３ａ，３ｂを用いることによって、１つの基準電圧Ｖre
fを用いて（ＶＭ＋Ｖｘ）と（ＶＭ−Ｖｘ）との２段階
の基準電圧を発生させることができる。ここで、（ＶＭ
＋Ｖｘ）＝ＶＷＨ、（ＶＭ−Ｖｘ）＝ＶＷＬとおき、Ｖ
Ｍを中心電圧、ＶＷＨを上側電圧、ＶＷＬを下側電圧と
呼ぶことにする。上記回路構成では、抵抗Ｒｂ3を変化
させても中心電圧ＶＭは変化しないが、抵抗Ｒｂ3の抵
抗値の変化に伴って抵抗Ｒｂ1，Ｒｂ2，Ｒｂ3の直列回
路の抵抗値が変化し、この直列回路に流れる電流が変化
するから、抵抗Ｒｂ1，Ｒｂ2の両端電圧Ｖｘが変化す
る。その結果、上側電圧ＶＷＨと下側電圧ＶＷＬとを変
化させることができる。
３ａ，３ｂを用いることによって、１つの基準電圧Ｖre
fを用いて（ＶＭ＋Ｖｘ）と（ＶＭ−Ｖｘ）との２段階
の基準電圧を発生させることができる。ここで、（ＶＭ
＋Ｖｘ）＝ＶＷＨ、（ＶＭ−Ｖｘ）＝ＶＷＬとおき、Ｖ
Ｍを中心電圧、ＶＷＨを上側電圧、ＶＷＬを下側電圧と
呼ぶことにする。上記回路構成では、抵抗Ｒｂ3を変化
させても中心電圧ＶＭは変化しないが、抵抗Ｒｂ3の抵
抗値の変化に伴って抵抗Ｒｂ1，Ｒｂ2，Ｒｂ3の直列回
路の抵抗値が変化し、この直列回路に流れる電流が変化
するから、抵抗Ｒｂ1，Ｒｂ2の両端電圧Ｖｘが変化す
る。その結果、上側電圧ＶＷＨと下側電圧ＶＷＬとを変
化させることができる。
【０００７】
【発明が解決しようとする課題】ところで、ＭＯＳＦＥ
Ｔ４ａ，４ｂは一般に周囲温度の変化に伴ってドレイン
−ソース間抵抗が変化する。したがって、１段目の定電
圧回路３ａにおいて抵抗Ｒａ1，Ｒａ2の接続点の電位を
一定に保つことができるとしても、出力電圧ＶＭは周囲
温度によって変化することになる。また、２段目の定電
圧回路３ｂでは、周囲温度が変化しても中心電圧ＶＭを
定電圧回路３ａの出力電圧と等しくなるように保つこと
ができるものの、上側電圧ＶＷＨや下側電圧ＶＷＬは周
囲温度によって変動することになる。結局、２段目の定
電圧回路３ｂから出力される中心電圧ＶＭ、上側電圧Ｖ
ＷＨ、下側電圧ＶＷＬは、周囲温度の影響を受けて変動
するという問題がある。
Ｔ４ａ，４ｂは一般に周囲温度の変化に伴ってドレイン
−ソース間抵抗が変化する。したがって、１段目の定電
圧回路３ａにおいて抵抗Ｒａ1，Ｒａ2の接続点の電位を
一定に保つことができるとしても、出力電圧ＶＭは周囲
温度によって変化することになる。また、２段目の定電
圧回路３ｂでは、周囲温度が変化しても中心電圧ＶＭを
定電圧回路３ａの出力電圧と等しくなるように保つこと
ができるものの、上側電圧ＶＷＨや下側電圧ＶＷＬは周
囲温度によって変動することになる。結局、２段目の定
電圧回路３ｂから出力される中心電圧ＶＭ、上側電圧Ｖ
ＷＨ、下側電圧ＶＷＬは、周囲温度の影響を受けて変動
するという問題がある。
【０００８】本発明は上記事由に鑑みて為されたもので
あり、その目的は、周囲温度の変化による出力電圧の変
動を抑制した基準電圧発生回路を提供することにある。
あり、その目的は、周囲温度の変化による出力電圧の変
動を抑制した基準電圧発生回路を提供することにある。
【０００９】
【課題を解決するための手段】請求項１の発明は、入力
側の能動素子に定電流源からの一定電流が流され出力側
に２個の能動素子を並列的に備える第１のカレントミラ
ー回路と、第１のカレントミラー回路の出力側の一方の
能動素子に入力側の能動素子が直列接続された第２のカ
レントミラー回路と、第１のカレントミラー回路の出力
側の他方の能動素子と第２のカレントミラー回路の出力
側の能動素子との間に直列接続された一対の抵抗とを備
え、各カレントミラー回路の出力側の能動素子と両抵抗
との直列回路を電源の両端間に接続するとともに、両抵
抗の接続点に定電圧源から電圧を印加し、各カレントミ
ラー回路の能動素子と各抵抗との接続点から基準電圧を
取り出すようにし、第１の抵抗を介して電源の両端間に
ドレイン−ソース間が接続された第１のＭＯＳＦＥＴ
と、第１のＭＯＳＦＥＴと第１の抵抗との接続点の電位
を基準電圧と比較しこの電位を一定に保つように第１の
ＭＯＳＦＥＴの導通量を制御する誤差増幅器と、第１の
ＭＯＳＦＥＴと同特性であって第２の抵抗を介して電源
の両端間にドレイン−ソース間が接続され誤差増幅器の
出力により導通量が制御される第２のＭＯＳＦＥＴと、
第２のＭＯＳＦＥＴと第２の抵抗との接続点から電圧を
取り出すボルテージフォロワと、第１のＭＯＳＦＥＴと
同特性であって電源の一端にドレイン−ソース間の一端
が接続され誤差増幅器の出力により導通量が制御される
第３のＭＯＳＦＥＴとを有し、ボルテージフォロワの出
力電圧を上記定電圧源とし、第３のＭＯＳＦＥＴのドレ
イン−ソース間の他端から出力される電流を上記定電流
源として用いることを特徴とする。
側の能動素子に定電流源からの一定電流が流され出力側
に２個の能動素子を並列的に備える第１のカレントミラ
ー回路と、第１のカレントミラー回路の出力側の一方の
能動素子に入力側の能動素子が直列接続された第２のカ
レントミラー回路と、第１のカレントミラー回路の出力
側の他方の能動素子と第２のカレントミラー回路の出力
側の能動素子との間に直列接続された一対の抵抗とを備
え、各カレントミラー回路の出力側の能動素子と両抵抗
との直列回路を電源の両端間に接続するとともに、両抵
抗の接続点に定電圧源から電圧を印加し、各カレントミ
ラー回路の能動素子と各抵抗との接続点から基準電圧を
取り出すようにし、第１の抵抗を介して電源の両端間に
ドレイン−ソース間が接続された第１のＭＯＳＦＥＴ
と、第１のＭＯＳＦＥＴと第１の抵抗との接続点の電位
を基準電圧と比較しこの電位を一定に保つように第１の
ＭＯＳＦＥＴの導通量を制御する誤差増幅器と、第１の
ＭＯＳＦＥＴと同特性であって第２の抵抗を介して電源
の両端間にドレイン−ソース間が接続され誤差増幅器の
出力により導通量が制御される第２のＭＯＳＦＥＴと、
第２のＭＯＳＦＥＴと第２の抵抗との接続点から電圧を
取り出すボルテージフォロワと、第１のＭＯＳＦＥＴと
同特性であって電源の一端にドレイン−ソース間の一端
が接続され誤差増幅器の出力により導通量が制御される
第３のＭＯＳＦＥＴとを有し、ボルテージフォロワの出
力電圧を上記定電圧源とし、第３のＭＯＳＦＥＴのドレ
イン−ソース間の他端から出力される電流を上記定電流
源として用いることを特徴とする。
【００１０】請求項２の発明では、第１のカレントミラ
ー回路の入力側の能動素子に電界効果トランジスタのド
レイン−ソース間を直列接続するとともに、上記能動素
子と電界効果トランジスタとの直列回路を電源の両端間
に接続し、電界効果トランジスタのゲートへの印加電圧
を調節して第１のカレントミラー回路への入力電流を調
節可能とする電流調節手段を設けたことを特徴とする。
ー回路の入力側の能動素子に電界効果トランジスタのド
レイン−ソース間を直列接続するとともに、上記能動素
子と電界効果トランジスタとの直列回路を電源の両端間
に接続し、電界効果トランジスタのゲートへの印加電圧
を調節して第１のカレントミラー回路への入力電流を調
節可能とする電流調節手段を設けたことを特徴とする。
【００１１】
【００１２】
【作用】請求項１の発明の構成によれば、１つの定電流
源を用いて２つの定電流出力が得られるように２つのカ
レントミラー回路を用い、各カレントミラー回路の出力
電流をそれぞれ抵抗に流し、さらに両抵抗の接続点に定
電圧を印加することによって、両抵抗の接続点に印加さ
れた電圧に対して抵抗の両端電圧分の差を持った２電圧
を基準電圧として出力することができる。また、カレン
トミラー回路によって定電流源からの電流を抵抗に流し
ているから、周囲温度が変化しても抵抗には定電流源か
らの電流と同電流を流すことができ、温度変化に対する
安定性が従来構成よりも高くなる。しかも、定電流源か
らの電流が変化すれば各抵抗の両端電圧が変化するか
ら、定電圧源からの電圧を挟んで出力される２電圧の差
のみを変化させることができる。また、第１のＭＯＳＦ
ＥＴのドレイン−ソース間に第１の抵抗を直列接続する
とともに、第１のＭＯＳＦＥＴと第１の抵抗との接続点
の電位を一定に保つように第１のＭＯＳＦＥＴの導通量
を誤差増幅器で調節し、第１のＭＯＳＦＥＴと同特性を
有し誤差増幅器の出力により導通量を調節する第２のＭ
ＯＳＦＥＴのドレイン−ソース間に第２の抵抗を直列接
続して、第１のＭＯＳＦＥＴと第１の抵抗との直列回路
と第２のＭＯＳＦＥＴと第２の抵抗との直列回路とを並
列接続し、第２のＭＯＳＦＥＴと第２の抵抗との接続点
からボルテージフォロワを通して定電圧を取り出すの
で、第１の抵抗と第２の抵抗との温度特性が揃っていれ
ば、周囲温度が変化しても後述するように出力電圧は一
定に保たれることになる。すなわち、周囲温度の変化に
対して安定な定電圧源を得ることができる。しかも、第
３のＭＯＳＦＥＴを設けて誤差増幅器で導通量を調節す
ることにより定電流源を設けることができるのであっ
て、この電流値は抵抗の温度特性の影響を受けるが半導
体素子の温度特性に比較すれば周囲温度の影響は少な
く、比較的安定した定電流を与えることができる。しか
も、請求項２の発明のように電流調節手段と併用するこ
とで、定電流源の電流変化があっても所望の基準電圧を
得ることが可能である。
源を用いて２つの定電流出力が得られるように２つのカ
レントミラー回路を用い、各カレントミラー回路の出力
電流をそれぞれ抵抗に流し、さらに両抵抗の接続点に定
電圧を印加することによって、両抵抗の接続点に印加さ
れた電圧に対して抵抗の両端電圧分の差を持った２電圧
を基準電圧として出力することができる。また、カレン
トミラー回路によって定電流源からの電流を抵抗に流し
ているから、周囲温度が変化しても抵抗には定電流源か
らの電流と同電流を流すことができ、温度変化に対する
安定性が従来構成よりも高くなる。しかも、定電流源か
らの電流が変化すれば各抵抗の両端電圧が変化するか
ら、定電圧源からの電圧を挟んで出力される２電圧の差
のみを変化させることができる。また、第１のＭＯＳＦ
ＥＴのドレイン−ソース間に第１の抵抗を直列接続する
とともに、第１のＭＯＳＦＥＴと第１の抵抗との接続点
の電位を一定に保つように第１のＭＯＳＦＥＴの導通量
を誤差増幅器で調節し、第１のＭＯＳＦＥＴと同特性を
有し誤差増幅器の出力により導通量を調節する第２のＭ
ＯＳＦＥＴのドレイン−ソース間に第２の抵抗を直列接
続して、第１のＭＯＳＦＥＴと第１の抵抗との直列回路
と第２のＭＯＳＦＥＴと第２の抵抗との直列回路とを並
列接続し、第２のＭＯＳＦＥＴと第２の抵抗との接続点
からボルテージフォロワを通して定電圧を取り出すの
で、第１の抵抗と第２の抵抗との温度特性が揃っていれ
ば、周囲温度が変化しても後述するように出力電圧は一
定に保たれることになる。すなわち、周囲温度の変化に
対して安定な定電圧源を得ることができる。しかも、第
３のＭＯＳＦＥＴを設けて誤差増幅器で導通量を調節す
ることにより定電流源を設けることができるのであっ
て、この電流値は抵抗の温度特性の影響を受けるが半導
体素子の温度特性に比較すれば周囲温度の影響は少な
く、比較的安定した定電流を与えることができる。しか
も、請求項２の発明のように電流調節手段と併用するこ
とで、定電流源の電流変化があっても所望の基準電圧を
得ることが可能である。
【００１３】請求項２の発明の構成によれば、第１のカ
レントミラー回路への入力電流を電流調節手段によって
調節可能としているから、出力される２電圧の差を調節
することができる。すなわち、定電流源からの電流値で
は所望の出力電圧が得られない場合でも電流調節手段に
より出力電圧を調節することが可能になる。
レントミラー回路への入力電流を電流調節手段によって
調節可能としているから、出力される２電圧の差を調節
することができる。すなわち、定電流源からの電流値で
は所望の出力電圧が得られない場合でも電流調節手段に
より出力電圧を調節することが可能になる。
【００１４】
【実施例】（実施例１） 本実施例では、図１（ａ）に示すように、定電圧源およ
び定電流源として機能する基準値発生回路１と、基準値
発生回路１より出力される一定電圧および一定電流を用
いて従来例で説明した上側電圧ＶＷＨと下側電圧ＶＷＬ
との２段階の基準電圧を発生させる出力回路２とを備え
る。
び定電流源として機能する基準値発生回路１と、基準値
発生回路１より出力される一定電圧および一定電流を用
いて従来例で説明した上側電圧ＶＷＨと下側電圧ＶＷＬ
との２段階の基準電圧を発生させる出力回路２とを備え
る。
【００１５】基準値発生回路１は、ｐチャネルのＭＯＳ
ＦＥＴ１１ａ，１１ｂ，１１ｃを３個備え（図１（ａ）
には５個のＭＯＳＦＥＴを記載しているが、そのうち２
個は機能していない）、各ＭＯＳＦＥＴ１１ａ，１１
ｂ，１１ｃはソース同士およびゲート同士をそれぞれ共
通接続してある。ＭＯＳＦＥＴ１１ａには抵抗Ｒ1 が直
列接続され、ＭＯＳＦＥＴ１１ｂには抵抗Ｒ2 が直列接
続され、両直列回路は直流電源（たとえば５Ｖ）の両端
間に接続される。ＭＯＳＦＥＴ１１ａ，１１ｂ，１１ｃ
のゲートには、誤差増幅器としての演算増幅器ＯＰ1 の
出力端が接続され、演算増幅器ＯＰ1 では、ＭＯＳＦＥ
Ｔ１１ａのドレインと抵抗Ｒ1 との接続点の電位を電圧
入力端子Ｔ1 に印加される基準電圧Ｖref と比較し、両
者が一致するようにＭＯＳＦＥＴ１１ａ，１１ｂ，１１
ｃの導通量を制御する。この構成では、抵抗Ｒ1 の両端
電圧が一定に保たれるのであり、抵抗Ｒ1 は固定抵抗で
あるから、各ＭＯＳＦＥＴ１１ａ，１１ｂ，１１ｃには
一定電流が流れることになる。つまり、各ＭＯＳＦＥＴ
１１ａ，１１ｂ，１１ｃの特性を等しくすることで、す
べてのＭＯＳＦＥＴ１１ａ，１１ｂ，１１ｃのドレイン
−ソース間電流は等しくなるのであり、その値はＶref
／Ｒ1 になる。
ＦＥＴ１１ａ，１１ｂ，１１ｃを３個備え（図１（ａ）
には５個のＭＯＳＦＥＴを記載しているが、そのうち２
個は機能していない）、各ＭＯＳＦＥＴ１１ａ，１１
ｂ，１１ｃはソース同士およびゲート同士をそれぞれ共
通接続してある。ＭＯＳＦＥＴ１１ａには抵抗Ｒ1 が直
列接続され、ＭＯＳＦＥＴ１１ｂには抵抗Ｒ2 が直列接
続され、両直列回路は直流電源（たとえば５Ｖ）の両端
間に接続される。ＭＯＳＦＥＴ１１ａ，１１ｂ，１１ｃ
のゲートには、誤差増幅器としての演算増幅器ＯＰ1 の
出力端が接続され、演算増幅器ＯＰ1 では、ＭＯＳＦＥ
Ｔ１１ａのドレインと抵抗Ｒ1 との接続点の電位を電圧
入力端子Ｔ1 に印加される基準電圧Ｖref と比較し、両
者が一致するようにＭＯＳＦＥＴ１１ａ，１１ｂ，１１
ｃの導通量を制御する。この構成では、抵抗Ｒ1 の両端
電圧が一定に保たれるのであり、抵抗Ｒ1 は固定抵抗で
あるから、各ＭＯＳＦＥＴ１１ａ，１１ｂ，１１ｃには
一定電流が流れることになる。つまり、各ＭＯＳＦＥＴ
１１ａ，１１ｂ，１１ｃの特性を等しくすることで、す
べてのＭＯＳＦＥＴ１１ａ，１１ｂ，１１ｃのドレイン
−ソース間電流は等しくなるのであり、その値はＶref
／Ｒ1 になる。
【００１６】そこで、ＭＯＳＦＥＴ１１ｃのドレイン電
流（すなわち、Ｖref ／Ｒ1 ）を定電流源としてを出力
回路２に与え、ＭＯＳＦＥＴ１１ｃのドレインと抵抗Ｒ
2 の接続点で得られる一定電圧（すなわち、Ｖref Ｒ2
／Ｒ1 ）を演算増幅器ＯＰ2よりなるボルテージフォロ
ワを通して出力回路２に与える。ここに、ＭＯＳＦＥＴ
１１ａ，１１ｂ，１１ｃのドレイン−ソース間抵抗が周
囲温度の影響によって変動しても、ＭＯＳＦＥＴ１１ａ
のドレイン電圧を一定に保つようにＭＯＳＦＥＴ１１
ａ，１１ｂ，１１ｃの導通量が制御されるから周囲温度
の影響が抑制され、しかも、出力電圧はＶref Ｒ2 ／Ｒ
1 であるから抵抗Ｒ1 ，Ｒ2 の温度に対する変化率がほ
ぼ等しければ抵抗Ｒ1 ，Ｒ2 の温度特性の影響も除去さ
れることになり、結果的に周囲温度の変化に対して基準
電圧Ｖref と同程度の安定性が得られることになる。ま
た、出力電流も上述のように周囲温度の影響が抑制され
るから、基準電圧Ｖref の温度変化を無視すれば抵抗Ｒ
1 の温度特性程度の影響しか受けないことになる。
流（すなわち、Ｖref ／Ｒ1 ）を定電流源としてを出力
回路２に与え、ＭＯＳＦＥＴ１１ｃのドレインと抵抗Ｒ
2 の接続点で得られる一定電圧（すなわち、Ｖref Ｒ2
／Ｒ1 ）を演算増幅器ＯＰ2よりなるボルテージフォロ
ワを通して出力回路２に与える。ここに、ＭＯＳＦＥＴ
１１ａ，１１ｂ，１１ｃのドレイン−ソース間抵抗が周
囲温度の影響によって変動しても、ＭＯＳＦＥＴ１１ａ
のドレイン電圧を一定に保つようにＭＯＳＦＥＴ１１
ａ，１１ｂ，１１ｃの導通量が制御されるから周囲温度
の影響が抑制され、しかも、出力電圧はＶref Ｒ2 ／Ｒ
1 であるから抵抗Ｒ1 ，Ｒ2 の温度に対する変化率がほ
ぼ等しければ抵抗Ｒ1 ，Ｒ2 の温度特性の影響も除去さ
れることになり、結果的に周囲温度の変化に対して基準
電圧Ｖref と同程度の安定性が得られることになる。ま
た、出力電流も上述のように周囲温度の影響が抑制され
るから、基準電圧Ｖref の温度変化を無視すれば抵抗Ｒ
1 の温度特性程度の影響しか受けないことになる。
【００１７】出力回路２では、図１（ｂ）に示すよう
に、直流電源（たとえば、５Ｖ）の両端間に、ｐチャネ
ルのＭＯＳＦＥＴ２１ｂのソース−ドレイン間と、抵抗
値の等しい２個の抵抗Ｒ3 ，Ｒ4 と、ｎチャネルのＭＯ
ＳＦＥＴ２２ｂのソース−ドレイン間との直列回路を接
続してあり、両抵抗Ｒ3 ，Ｒ4 の接続点に基準値発生回
路１から出力された一定電圧を印加する電圧印加端子Ｔ
2 を設けてある。さらに、ＭＯＳＦＥＴ２１ｂおよびＭ
ＯＳＦＥＴ２２ｂの各ドレインには、それぞれ演算増幅
器ＯＰ3 ，ＯＰ4 よりなるボルテージフォロワが接続さ
れ、各演算増幅器ＯＰ3 ，ＯＰ4 の出力端にそれぞれ電
圧出力端子Ｔ3 ，Ｔ4 が接続される。
に、直流電源（たとえば、５Ｖ）の両端間に、ｐチャネ
ルのＭＯＳＦＥＴ２１ｂのソース−ドレイン間と、抵抗
値の等しい２個の抵抗Ｒ3 ，Ｒ4 と、ｎチャネルのＭＯ
ＳＦＥＴ２２ｂのソース−ドレイン間との直列回路を接
続してあり、両抵抗Ｒ3 ，Ｒ4 の接続点に基準値発生回
路１から出力された一定電圧を印加する電圧印加端子Ｔ
2 を設けてある。さらに、ＭＯＳＦＥＴ２１ｂおよびＭ
ＯＳＦＥＴ２２ｂの各ドレインには、それぞれ演算増幅
器ＯＰ3 ，ＯＰ4 よりなるボルテージフォロワが接続さ
れ、各演算増幅器ＯＰ3 ，ＯＰ4 の出力端にそれぞれ電
圧出力端子Ｔ3 ，Ｔ4 が接続される。
【００１８】各ＭＯＳＦＥＴ２１ｂ，２２ｂはそれぞれ
ＭＯＳＦＥＴ２１ａ，２２ａとともにカレントミラー回
路を構成する。さらに、ＭＯＳＦＥＴ２２ｂのゲート
は、ソース−ドレイン間をＭＯＳＦＥＴ２１ａのソース
−ドレイン間に直列接続したＭＯＳＦＥＴ２２ｃのゲー
トと共通に接続される。すなわち、ＭＯＳＦＥＴ２２ｂ
とＭＯＳＦＥＴ２２ｃとはともにＭＯＳＦＥＴ２２ａと
カレントミラー回路を構成することになる。ＭＯＳＦＥ
Ｔ２２ａのドレインにはｐチャネルのＭＯＳＦＥＴ２３
のドレインが接続され、両ＭＯＳＦＥＴ２２ａ，２３の
ソース−ドレイン間の直列回路は、上記直流電源の両端
間に接続される。ここにおいて、ＭＯＳＦＥＴ２２ａの
ドレインには電流入力端子Ｔ5 が接続される。この電流
入力端子Ｔ 5 を通して、基準値発生回路１からの一定電
流が流入する。さらに、ＭＯＳＦＥＴ２３のゲートには
調節用端子Ｔ6 が設けられ、直列接続された抵抗Ｒ5 と
可変抵抗器ＶＲとの接続点が調節用端子Ｔ6 に接続され
る。抵抗Ｒ5 と可変抵抗器ＶＲとの直列回路は、上記直
流電源の両端間に接続される。
ＭＯＳＦＥＴ２１ａ，２２ａとともにカレントミラー回
路を構成する。さらに、ＭＯＳＦＥＴ２２ｂのゲート
は、ソース−ドレイン間をＭＯＳＦＥＴ２１ａのソース
−ドレイン間に直列接続したＭＯＳＦＥＴ２２ｃのゲー
トと共通に接続される。すなわち、ＭＯＳＦＥＴ２２ｂ
とＭＯＳＦＥＴ２２ｃとはともにＭＯＳＦＥＴ２２ａと
カレントミラー回路を構成することになる。ＭＯＳＦＥ
Ｔ２２ａのドレインにはｐチャネルのＭＯＳＦＥＴ２３
のドレインが接続され、両ＭＯＳＦＥＴ２２ａ，２３の
ソース−ドレイン間の直列回路は、上記直流電源の両端
間に接続される。ここにおいて、ＭＯＳＦＥＴ２２ａの
ドレインには電流入力端子Ｔ5 が接続される。この電流
入力端子Ｔ 5 を通して、基準値発生回路１からの一定電
流が流入する。さらに、ＭＯＳＦＥＴ２３のゲートには
調節用端子Ｔ6 が設けられ、直列接続された抵抗Ｒ5 と
可変抵抗器ＶＲとの接続点が調節用端子Ｔ6 に接続され
る。抵抗Ｒ5 と可変抵抗器ＶＲとの直列回路は、上記直
流電源の両端間に接続される。
【００１９】いま、可変抵抗器ＶＲの抵抗値を一定に保
っているものとすれば、ＭＯＳＦＥＴ２３のソース−ド
レイン間電流はほぼ一定であり、ＭＯＳＦＥＴ２２ａの
ソース−ドレイン間には、ＭＯＳＦＥＴ２３のソース−
ドレイン間電流と電流入力端子Ｔ5 から流入する電流と
を合成したほぼ一定の電流が流れる。したがって、ＭＯ
ＳＦＥＴ２２ｂ，２２ｃのソース−ドレイン間にも定電
流が流れ、ＭＯＳＦＥＴ２２ｃに直列接続されたＭＯＳ
ＦＥＴ２１ａのソース−ドレイン間にも定電流が流れ
る。ここに、ＭＯＳＦＥＴ２１ａのソース−ドレイン間
に流れる電流はＭＯＳＦＥＴ２２ｃのソース−ドレイン
間に流れる電流と等しく、ＭＯＳＦＥＴ２２ｃのソース
−ドレイン間に流れる電流はＭＯＳＦＥＴ２２ａのソー
ス−ドレイン間に流れる電流と等しいから、ＭＯＳＦＥ
Ｔ２１ａのソース−ドレイン間に流れる電流は、ＭＯＳ
ＦＥＴ２２ａのソース−ドレイン間に流れる電流と等し
くなる。その結果、ＭＯＳＦＥＴ２１ｂとＭＯＳＦＥＴ
２２ｂとのソース−ドレイン間に流れる電流は、各ＭＯ
ＳＦＥＴ２１ｂ，２１ａ、２２ｂ，２２ａ，２２ｃの温
度特性が揃っていれば周囲温度の変化の影響を受けるこ
となく、ＭＯＳＦＥＴ２２ａのソース−ドレイン間に流
れる電流と等しくなる。
っているものとすれば、ＭＯＳＦＥＴ２３のソース−ド
レイン間電流はほぼ一定であり、ＭＯＳＦＥＴ２２ａの
ソース−ドレイン間には、ＭＯＳＦＥＴ２３のソース−
ドレイン間電流と電流入力端子Ｔ5 から流入する電流と
を合成したほぼ一定の電流が流れる。したがって、ＭＯ
ＳＦＥＴ２２ｂ，２２ｃのソース−ドレイン間にも定電
流が流れ、ＭＯＳＦＥＴ２２ｃに直列接続されたＭＯＳ
ＦＥＴ２１ａのソース−ドレイン間にも定電流が流れ
る。ここに、ＭＯＳＦＥＴ２１ａのソース−ドレイン間
に流れる電流はＭＯＳＦＥＴ２２ｃのソース−ドレイン
間に流れる電流と等しく、ＭＯＳＦＥＴ２２ｃのソース
−ドレイン間に流れる電流はＭＯＳＦＥＴ２２ａのソー
ス−ドレイン間に流れる電流と等しいから、ＭＯＳＦＥ
Ｔ２１ａのソース−ドレイン間に流れる電流は、ＭＯＳ
ＦＥＴ２２ａのソース−ドレイン間に流れる電流と等し
くなる。その結果、ＭＯＳＦＥＴ２１ｂとＭＯＳＦＥＴ
２２ｂとのソース−ドレイン間に流れる電流は、各ＭＯ
ＳＦＥＴ２１ｂ，２１ａ、２２ｂ，２２ａ，２２ｃの温
度特性が揃っていれば周囲温度の変化の影響を受けるこ
となく、ＭＯＳＦＥＴ２２ａのソース−ドレイン間に流
れる電流と等しくなる。
【００２０】基準値発生回路１から出力される一定電圧
は、抵抗Ｒ3，Ｒ4の接続点に印加されるから、抵抗
Ｒ3，Ｒ4の接続点の電位は基準値発生回路１より電圧印
加端子Ｔ2に印加される一定電圧に保たれる。一方、抵
抗Ｒ3，Ｒ4には上述したように、ＭＯＳＦＥＴ２１ｂ，
２２ｂによって一定電流が流されているから、各抵抗Ｒ
3，Ｒ4での電圧降下は一定であり、この電圧降下をＶｘ
とし、電圧印加端子Ｔ2への印加電圧をＶＭとすれば、
従来構成と同様にして電圧出力端子Ｔ3，Ｔ4からそれぞ
れ上側電圧ＶＷＨ＝（ＶＭ＋Ｖｘ）と下側電圧ＶＷＬ＝
（ＶＭ−Ｖｘ）が出力されることになる。ただし、上述
したように、抵抗Ｒ3，Ｒ4に流れる電流は周囲温度の影
響をほとんど受けず一定であるから、上側電圧ＶＷＨと
下側電圧ＶＷＬとには、周囲温度の変化による変動がほ
とんど生じないのである。
は、抵抗Ｒ3，Ｒ4の接続点に印加されるから、抵抗
Ｒ3，Ｒ4の接続点の電位は基準値発生回路１より電圧印
加端子Ｔ2に印加される一定電圧に保たれる。一方、抵
抗Ｒ3，Ｒ4には上述したように、ＭＯＳＦＥＴ２１ｂ，
２２ｂによって一定電流が流されているから、各抵抗Ｒ
3，Ｒ4での電圧降下は一定であり、この電圧降下をＶｘ
とし、電圧印加端子Ｔ2への印加電圧をＶＭとすれば、
従来構成と同様にして電圧出力端子Ｔ3，Ｔ4からそれぞ
れ上側電圧ＶＷＨ＝（ＶＭ＋Ｖｘ）と下側電圧ＶＷＬ＝
（ＶＭ−Ｖｘ）が出力されることになる。ただし、上述
したように、抵抗Ｒ3，Ｒ4に流れる電流は周囲温度の影
響をほとんど受けず一定であるから、上側電圧ＶＷＨと
下側電圧ＶＷＬとには、周囲温度の変化による変動がほ
とんど生じないのである。
【００２１】可変抵抗器ＶＲを調節すれば、ＭＯＳＦＥ
Ｔ２３のソース−ドレイン間を流れる電流を変化させる
ことができ、ＭＯＳＦＥＴ２２ａに流れる電流が変化す
る。その結果、抵抗Ｒ3，Ｒ4での電圧降下が変化し、電
圧印加端子Ｔ2に印加されている電圧ＶＭを中心とし
て、上限電圧ＶＷＨと下限電圧ＶＷＬとを変化させるこ
とができるのである。要するに、可変抵抗器ＶＲを調節
すれば、上限電圧ＶＷＨと下限電圧ＶＷＬとを調節する
ことができ、しかも、可変抵抗器ＶＲはＭＯＳＦＥＴ２
３のゲートへの印加電圧を調節することで、ＭＯＳＦＥ
Ｔ２３のソース−ドレイン間を流れる電流を調節するの
であって、抵抗Ｒ3，Ｒ4に流れる電流を直接変化させる
のではないから、上限電圧ＶＷＨと下限電圧ＶＷＬとの
微調整が可能になる。
Ｔ２３のソース−ドレイン間を流れる電流を変化させる
ことができ、ＭＯＳＦＥＴ２２ａに流れる電流が変化す
る。その結果、抵抗Ｒ3，Ｒ4での電圧降下が変化し、電
圧印加端子Ｔ2に印加されている電圧ＶＭを中心とし
て、上限電圧ＶＷＨと下限電圧ＶＷＬとを変化させるこ
とができるのである。要するに、可変抵抗器ＶＲを調節
すれば、上限電圧ＶＷＨと下限電圧ＶＷＬとを調節する
ことができ、しかも、可変抵抗器ＶＲはＭＯＳＦＥＴ２
３のゲートへの印加電圧を調節することで、ＭＯＳＦＥ
Ｔ２３のソース−ドレイン間を流れる電流を調節するの
であって、抵抗Ｒ3，Ｒ4に流れる電流を直接変化させる
のではないから、上限電圧ＶＷＨと下限電圧ＶＷＬとの
微調整が可能になる。
【００２２】本実施例により発生させる上限電圧ＶＷＨ
と下限電圧ＶＷＬとを用いてウインドコンパレータを構
成すれば、可変抵抗器ＶＲでの抵抗値の調節によって、
ウインドコンパレータの上下限の間の電圧幅を調節する
ことが可能になる。 （実施例２） 本実施例は、図２に示すように、実施例１の構成におい
てＭＯＳＦＥＴ２３を省略するとともに、調節用端子Ｔ
5を省略したものである。この構成は、上側電圧ＶＷＨ
および下側電圧ＶＷＬの調節はできないから、上側電圧
ＶＷＨおよび下側電圧ＶＷＬを一定電圧とし、調節が不
要であるときに適用することができる。他の構成および
動作については実施例１と同様である。すなわち、本実
施例でも、上側電圧ＶＷＨおよび下側電圧ＶＷＬを周囲
温度の影響をほとんど受けることなく安定に保つことが
できる。
と下限電圧ＶＷＬとを用いてウインドコンパレータを構
成すれば、可変抵抗器ＶＲでの抵抗値の調節によって、
ウインドコンパレータの上下限の間の電圧幅を調節する
ことが可能になる。 （実施例２） 本実施例は、図２に示すように、実施例１の構成におい
てＭＯＳＦＥＴ２３を省略するとともに、調節用端子Ｔ
5を省略したものである。この構成は、上側電圧ＶＷＨ
および下側電圧ＶＷＬの調節はできないから、上側電圧
ＶＷＨおよび下側電圧ＶＷＬを一定電圧とし、調節が不
要であるときに適用することができる。他の構成および
動作については実施例１と同様である。すなわち、本実
施例でも、上側電圧ＶＷＨおよび下側電圧ＶＷＬを周囲
温度の影響をほとんど受けることなく安定に保つことが
できる。
【００２３】上記実施例では、２段階の基準電圧（上側
電圧と下側電圧）を発生させる構成を例示したが、さら
に多段階の基準電圧を発生させる場合でも本発明の技術
思想を適用することが可能である。また、抵抗Ｒ3 ，Ｒ
4 は必ずしも等しくしなくてもよい。
電圧と下側電圧）を発生させる構成を例示したが、さら
に多段階の基準電圧を発生させる場合でも本発明の技術
思想を適用することが可能である。また、抵抗Ｒ3 ，Ｒ
4 は必ずしも等しくしなくてもよい。
【００２４】
【発明の効果】請求項１の発明は、１つの定電流源を用
いて２つの定電流出力が得られるように２つのカレント
ミラー回路を用い、各カレントミラー回路の出力電流を
それぞれ抵抗に流し、さらに両抵抗の接続点に定電圧を
印加するので、両抵抗の接続点に印加された電圧に対し
て抵抗の両端電圧分の差を持った２電圧を基準電圧とし
て出力することができ、カレントミラー回路によって定
電流源からの電流を抵抗に流しているから、周囲温度が
変化しても抵抗には定電流源からの電流と同電流を流す
ことができるのであって、温度変化に対する基準電圧の
安定性が従来構成よりも高くなるという利点がある。ま
た、定電流源からの電流が変化すれば各抵抗の両端電圧
が変化するから、定電圧源からの電圧を一定に保ちなが
ら出力される２電圧の差のみを変化させることができ
る。また、第１のＭＯＳＦＥＴのドレイン−ソース間に
第１の抵抗を直列接続するとともに、第１のＭＯＳＦＥ
Ｔと第１の抵抗との接続点の電位を一定に保つように第
１のＭＯＳＦＥＴの導通量を誤差増幅器で調節し、第１
のＭＯＳＦＥＴと同特性を有し誤差増幅器の出力により
導通量を調節する第２のＭＯＳＦＥＴのドレイン−ソー
ス間に第２の抵抗を直列接続して、第１のＭＯＳＦＥＴ
と第１の抵抗との直列回路と第２のＭＯＳＦＥＴと第２
の抵抗との直列回路とを並列接続し、第２のＭＯＳＦＥ
Ｔと第２の抵抗との接続点からボルテージフォロワを通
して定電圧を取り出すので、第１の抵抗と第２の抵抗と
の温度特性が揃っていれば、周囲温度が変化しても出力
電圧は一定に保たれるのであって、周囲温度の変化に対
して安定な定電圧源を得ることができるという利点があ
る。しかも、第３のＭＯＳＦＥＴを設けて誤差増幅器で
導通量を調節することにより定電流源を設けることがで
きるのであって、この電流値は抵抗の温度特性の影響を
受けるが半導体素子の温度特性に比較すれば周囲温度の
影響は少なく、比較的安定した定電流を与えることがで
きる。
いて２つの定電流出力が得られるように２つのカレント
ミラー回路を用い、各カレントミラー回路の出力電流を
それぞれ抵抗に流し、さらに両抵抗の接続点に定電圧を
印加するので、両抵抗の接続点に印加された電圧に対し
て抵抗の両端電圧分の差を持った２電圧を基準電圧とし
て出力することができ、カレントミラー回路によって定
電流源からの電流を抵抗に流しているから、周囲温度が
変化しても抵抗には定電流源からの電流と同電流を流す
ことができるのであって、温度変化に対する基準電圧の
安定性が従来構成よりも高くなるという利点がある。ま
た、定電流源からの電流が変化すれば各抵抗の両端電圧
が変化するから、定電圧源からの電圧を一定に保ちなが
ら出力される２電圧の差のみを変化させることができ
る。また、第１のＭＯＳＦＥＴのドレイン−ソース間に
第１の抵抗を直列接続するとともに、第１のＭＯＳＦＥ
Ｔと第１の抵抗との接続点の電位を一定に保つように第
１のＭＯＳＦＥＴの導通量を誤差増幅器で調節し、第１
のＭＯＳＦＥＴと同特性を有し誤差増幅器の出力により
導通量を調節する第２のＭＯＳＦＥＴのドレイン−ソー
ス間に第２の抵抗を直列接続して、第１のＭＯＳＦＥＴ
と第１の抵抗との直列回路と第２のＭＯＳＦＥＴと第２
の抵抗との直列回路とを並列接続し、第２のＭＯＳＦＥ
Ｔと第２の抵抗との接続点からボルテージフォロワを通
して定電圧を取り出すので、第１の抵抗と第２の抵抗と
の温度特性が揃っていれば、周囲温度が変化しても出力
電圧は一定に保たれるのであって、周囲温度の変化に対
して安定な定電圧源を得ることができるという利点があ
る。しかも、第３のＭＯＳＦＥＴを設けて誤差増幅器で
導通量を調節することにより定電流源を設けることがで
きるのであって、この電流値は抵抗の温度特性の影響を
受けるが半導体素子の温度特性に比較すれば周囲温度の
影響は少なく、比較的安定した定電流を与えることがで
きる。
【００２５】請求項２の発明は、第１のカレントミラー
回路への入力電流を電流調節手段によって調節可能とし
ているから、出力される２電圧の差を調節することがで
きるのであり、定電流源からの電流値では所望の出力電
圧が得られない場合でも、電流調節手段により出力電圧
を調節することが可能になるという利点がある。
回路への入力電流を電流調節手段によって調節可能とし
ているから、出力される２電圧の差を調節することがで
きるのであり、定電流源からの電流値では所望の出力電
圧が得られない場合でも、電流調節手段により出力電圧
を調節することが可能になるという利点がある。
【図１】実施例１を示し、（ａ）は基準値発生回路を示
す回路図、（ｂ）は出力回路を示す回路図である。
す回路図、（ｂ）は出力回路を示す回路図である。
【図２】実施例２に用いる出力回路を示す回路図であ
る。
る。
【図３】従来例を示す回路図である。
１ 基準値発生回路 ２ 出力回路 １１ａ ＭＯＳＦＥＴ １１ｂ ＭＯＳＦＥＴ １１ｃ ＭＯＳＦＥＴ ２１ａ ＭＯＳＦＥＴ ２１ｂ ＭＯＳＦＥＴ ２２ａ ＭＯＳＦＥＴ ２２ｂ ＭＯＳＦＥＴ ２２ｃ ＭＯＳＦＥＴ ２３ ＭＯＳＦＥＴ Ｒ1 抵抗 Ｒ2 抵抗 Ｒ3 抵抗 Ｒ4 抵抗 Ｒ5 抵抗 ＯＰ1 演算増幅器 ＯＰ2 演算増幅器 ＶＲ 可変抵抗器
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭55−27762（ＪＰ，Ａ) 特開 平６−120784（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 1/28 G01R 19/00 - 19/32 G05F 3/26 H03K 5/00
Claims (2)
- 【請求項１】 入力側の能動素子に定電流源からの一定
電流が流され出力側に２個の能動素子を並列的に備える
第１のカレントミラー回路と、第１のカレントミラー回
路の出力側の一方の能動素子に入力側の能動素子が直列
接続された第２のカレントミラー回路と、第１のカレン
トミラー回路の出力側の他方の能動素子と第２のカレン
トミラー回路の出力側の能動素子との間に直列接続され
た一対の抵抗とを備え、各カレントミラー回路の出力側
の能動素子と両抵抗との直列回路を電源の両端間に接続
するとともに、両抵抗の接続点に定電圧源から電圧を印
加し、各カレントミラー回路の能動素子と各抵抗との接
続点から基準電圧を取り出すようにし、第１の抵抗を介
して電源の両端間にドレイン−ソース間が接続された第
１のＭＯＳＦＥＴと、第１のＭＯＳＦＥＴと第１の抵抗
との接続点の電位を基準電圧と比較しこの電位を一定に
保つように第１のＭＯＳＦＥＴの導通量を制御する誤差
増幅器と、第１のＭＯＳＦＥＴと同特性であって第２の
抵抗を介して電源の両端間にドレイン−ソース間が接続
され誤差増幅器の出力により導通量が制御される第２の
ＭＯＳＦＥＴと、第２のＭＯＳＦＥＴと第２の抵抗との
接続点から電圧を取り出すボルテージフォロワと、第１
のＭＯＳＦＥＴと同特性であって電源の一端にドレイン
−ソース間の一端が接続され誤差増幅器の出力により導
通量が制御される第３のＭＯＳＦＥＴとを有し、ボルテ
ージフォロワの出力電圧を上記定電圧源とし、第３のＭ
ＯＳＦＥＴのドレイン−ソース間の他端から出力される
電流を上記定電流源として用いることを特徴とする基準
電圧発生回路。 - 【請求項２】 第１のカレントミラー回路の入力側の能
動素子に電界効果トランジスタのドレイン−ソース間を
直列接続するとともに、上記能動素子と電界効果トラン
ジスタとの直列回路を電源の両端間に接続し、電界効果
トランジスタのゲートへの印加電圧を調節して第１のカ
レントミラー回路への入力電流を調節可能とする電流調
節手段を設けたことを特徴とする請求項１記載の基準電
圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983595A JP3163232B2 (ja) | 1995-04-14 | 1995-04-14 | 基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8983595A JP3163232B2 (ja) | 1995-04-14 | 1995-04-14 | 基準電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08285682A JPH08285682A (ja) | 1996-11-01 |
| JP3163232B2 true JP3163232B2 (ja) | 2001-05-08 |
Family
ID=13981830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8983595A Expired - Fee Related JP3163232B2 (ja) | 1995-04-14 | 1995-04-14 | 基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3163232B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102253253A (zh) * | 2011-02-11 | 2011-11-23 | 钰创科技股份有限公司 | 具有外部测试电压的电路 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI103617B (fi) | 1997-09-01 | 1999-07-30 | Nokia Mobile Phones Ltd | Kanavatransistorit |
| JP3671300B2 (ja) * | 2003-02-04 | 2005-07-13 | ローム株式会社 | 制限回路及びそれを用いた電動機駆動装置 |
| JP2008218911A (ja) * | 2007-03-07 | 2008-09-18 | Mitsumi Electric Co Ltd | 発光ダイオード駆動回路 |
| JP2009015418A (ja) * | 2007-07-02 | 2009-01-22 | Oki Electric Ind Co Ltd | 定電圧出力回路 |
| TWI571049B (zh) * | 2012-03-12 | 2017-02-11 | 禾瑞亞科技股份有限公司 | 信號量測電路 |
| CN103018503B (zh) * | 2012-11-29 | 2014-10-22 | 广东电网公司电力科学研究院 | 一种高精度工频微差源 |
-
1995
- 1995-04-14 JP JP8983595A patent/JP3163232B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102253253A (zh) * | 2011-02-11 | 2011-11-23 | 钰创科技股份有限公司 | 具有外部测试电压的电路 |
| CN102253253B (zh) * | 2011-02-11 | 2013-07-03 | 钰创科技股份有限公司 | 具有外部测试电压的电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08285682A (ja) | 1996-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112930506B (zh) | 用于低压差调节器的自适应栅极偏置场效应晶体管 | |
| KR100879835B1 (ko) | 전압 레귤레이터 | |
| US6791396B2 (en) | Stack element circuit | |
| US6806690B2 (en) | Ultra-low quiescent current low dropout (LDO) voltage regulator with dynamic bias and bandwidth | |
| US7315154B2 (en) | Voltage regulator | |
| US8446215B2 (en) | Constant voltage circuit | |
| KR101618612B1 (ko) | 전압 조정기 | |
| AU606171B2 (en) | Correction arrangement for an amplifier | |
| US7541797B2 (en) | Control of a DC power supply | |
| EP1947544A1 (en) | Voltage regulator and method for voltage regulation | |
| JPH0623938B2 (ja) | 電流安定器 | |
| US20080191673A1 (en) | Series regulator circuit | |
| EP0880735B1 (en) | Cmos current mirror | |
| JPH11272346A (ja) | 電流ソース | |
| US6504432B1 (en) | Tunable, dynamic, and self-biasing differential amplifier and application thereof | |
| US8040650B2 (en) | Excess-current protection circuit and power supply | |
| JP3163232B2 (ja) | 基準電圧発生回路 | |
| US10503197B2 (en) | Current generation circuit | |
| JP7177720B2 (ja) | 負荷電流検出回路 | |
| US7057445B2 (en) | Bias voltage generating circuit and differential amplifier | |
| JP3839651B2 (ja) | 安定化電源回路 | |
| JP2002268758A (ja) | ボルテージレギュレータ | |
| US7170347B1 (en) | Offset trim circuit and method for a constant-transconductance rail-to-rail CMOS input circuit | |
| US5719524A (en) | Circuit having an input terminal for controlling two functions | |
| US6888401B1 (en) | Current mode current sense circuits and methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| LAPS | Cancellation because of no payment of annual fees |