JPH11272346A - 電流ソース - Google Patents

電流ソース

Info

Publication number
JPH11272346A
JPH11272346A JP10354964A JP35496498A JPH11272346A JP H11272346 A JPH11272346 A JP H11272346A JP 10354964 A JP10354964 A JP 10354964A JP 35496498 A JP35496498 A JP 35496498A JP H11272346 A JPH11272346 A JP H11272346A
Authority
JP
Japan
Prior art keywords
current
node
voltage
current path
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10354964A
Other languages
English (en)
Inventor
Makeshwar Kothandaraman
コサンダラマン メイクシュワー
Thakorbhai Bijit
サコーバイ ビジット
David Arthur Rich
アーサー リッチ デヴィッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH11272346A publication Critical patent/JPH11272346A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Abstract

(57)【要約】 【課題】 電流ソースの性能を改善する。 【解決手段】 本発明は出力電流を出力端末を介して出
力する電流ソースにおいて、第１電流パスと第２電流パ
スとを有する第１電流ミラー１１４と、第３電流パスと
第４電流パスとを有する第２電流ミラー１０４と、第４
電流パスの電流が出力電流となり、第２電流パスと第３
電流パスとを接続する電圧制御デバイス１１２とからな
り、電圧制御デバイス１１２は、第３電流パスに第１ノ
ードで第２電流パスに第２ノードで接続され、出力端末
の出力電圧は、電圧制御デバイスを制御することにより
第１ノードの電圧にほぼ等しくなるよう維持されること
を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電流ソースに関す
る。
【０００２】
【従来の技術】電流ソースは、広い電圧範囲にわたって
一定の電流を供給するものである。電流ソースが集積回
路の形態で形成された場合にはこの電流ソースは、ほぼ
同一の特性を有するデバイスを製造し、このデバイスの
相対的な大きさを比率に換算することにより、マッチン
グしたデバイス間の電流容量を調整できる利点がある。
このようなマッチングしたデバイスは、基準電流に対し
出力電流を一致させるような有効な技術を提供するが、
しかしマッチングしたデバイス間で動作上の差異が存在
する場合には完全には有効ではない。さらにまた多くの
電流ソースは、カスケード構造を採っているため、出力
電圧が供給電圧に近付くと、電流ミラーの出力電圧範囲
を制限し、その結果電流ミラーの動作が悪化してしま
う。
【０００３】
【発明が解決しようとする課題】上記のことを鑑みて、
本発明の目的は、電流ソースの性能を改善することであ
る。
【０００４】
【課題を解決するための手段】本発明の電流ソースは、
電流パスを共有する第１電流ミラーと第２電流ミラーと
を有する。共通の電流パス上の電流は、第１の電流ミラ
ーに接続された基準電圧の電流をミラーリング（mirro
r）する。第２電流ミラーの出力電流パスの電流は、共
通電流パスの電流をミラーリングする。
【０００５】第１フィードバックループが共通電流パス
の電流を制御して、それが電流基準の電流にマッチング
するようにしている。第２フィードバックループは、第
２の電流ミラーを構成するマッチングしたデバイスに係
る電圧もまた一致するようにしている。
【０００６】第１と第２のフィードバックループの相互
作業により、電流ソースの電圧が供給電圧に近付いた場
合でも、出力電流は電流基準の電流を複製（replicate
s）する。このため電流ソースの出力電圧の揺れが増大
し、出力電圧が供給電圧に近付いた場合でも、正確な電
流を供給できる電流ソースを提供できる。
【０００７】
【発明の実施の形態】図１は、電圧供給ライン１１８と
１２０との間で動作する電流ソース１００の一実施例を
示す。以下の説明においては、正電圧供給ライン１１８
はその名前のとうり正、負電圧供給ライン１２０は負で
説明しているが、電流ソース１００用に用いられるデバ
イスによっては、正と負の電圧供給ライン１１８，１２
０の極性は逆でもよい。
【０００８】電流ソース１００は、第１電流ミラー１１
４と第２電流ミラー１０４とを有する。第１電流ミラー
１１４は第１電流パス１４８と第２電流パス１４６とを
有する。第１電流パス１４８は、電流基準デバイス１０
２にノード１２４で接続されている。電流基準デバイス
１０２は、正電圧供給ライン１１８にノード１４０で接
続されている。第１電流パス１４８は、負電圧供給ライ
ン１２０にノード１３６で接続されている。第２電流パ
ス１４６は、電圧制御デバイス１１２に対してノード１
２６で、一方負電圧供給ライン１２０に対してはノード
１３４でそれらの間に接続されている。第１電流パス１
４８の電流は、第２電流パス１４６の電流にミラーリン
グ（mirror）されている。
【０００９】第２電流ミラー１０４は、第３電流パス１
４４と第４電流パス１４２とを有する。第３電流パス１
４４は、正電圧供給ライン１１８と電圧制御デバイス１
１２との間でそれぞれノード１３２，１２８で接続され
ている。第４電流パス１４２は、正電圧供給ライン１１
８にはノード１１６と電流ソース１００の出力ノード１
３０との間で接続されている。第４電流パス１４２の電
流は第３電流パス１４４の電流をミラーリングしてい
る。
【００１０】電流ソース１００は、増幅器１０８を有す
る第１フィードバックループと増幅器１１０を有する第
２フィードバックループとを有する。増幅器１０８の出
力は第２電流ミラー１０４に接続され、第２電流ミラー
１０４の第３電流パス１４４の電流を制御し、そしてこ
の第２電流ミラー１０４が、次に第１電流ミラー１１４
の第２電流パス１４６の電流と第２電流ミラー１０４の
第３電流パス１４４の電流とに影響を及ぼす。
【００１１】第２電流パス１４６の電流が変化すると、
ノード１２６の電圧もまた変化する。ノード１２６の電
圧の変動は、増幅器１０８の正入力端末にフィードバッ
クされる。増幅器１０８の負入力端末は、ノード１２４
に接続されている。増幅器１０８は第３電流パス１４４
と第２電流パス１４６の電流を、ノード１２４，１２６
の電圧差に基づいて制御する。
【００１２】ノード１２４，１２６の電圧は、それぞれ
電流パス１４８，１４６の電流に関係しており、これは
第１電流ミラー１１４のそれぞれの電流パス内のデバイ
スにより支配される。このため第１電流ミラー１１４が
例えば電流パス１４８，１４６のそれぞれに一対のマッ
チングしたデバイスを有すると、この第１フィードバッ
クループにより電流パス１４８，１４６の電流はマッチ
ングする（即ち、デバイスの大きさに依存した固定関係
で関連している）。
【００１３】第１と第２の電流ミラー１１４と１０４
は、電流パス１４６，１４４を共有し、第４電流パス１
４２の出力電流は、第２電流パス１４６の電流をミラー
リングしているので、出力電流は電流基準デバイス１０
２の電流をミラーリングする。しかし、ノード１３０の
出力電圧は未知の負荷に依存している。このため出力電
圧は、予測できず第２電流ミラー１０４の２つのマッチ
ングしたデバイスの一方にかかる電圧に影響を及ぼす
が、第２電流ミラー１０４の他方にかかる電圧には同様
な影響は及ぼさない。
【００１４】上記のことから電流パス１４４と１４２の
電流は互いに異なるが、その理由は、マッチングしたデ
バイスのそれぞれにかかる電圧が異なるためである。こ
のため電流パス１４４と１４２の間の関係をマッチング
させるために（即ち、物理的な大きさのみで決定させる
ために）、この電圧差を取り除かなければならない。こ
れは第２フィードバックループの役目である。
【００１５】第２フィードバックループは、ノード１２
８の電圧を制御してノード１３０の電圧に一致させる。
第２フィードバックループの増幅器１１０の出力は、電
圧制御デバイス１１２の制御端末に信号ライン１３８を
介して接続される。電圧制御デバイス１１２は、増幅器
１１０の負端末に接続されたノード１２８の電圧を制御
する。増幅器１１０の正端末は、ノード１３０に接続さ
れ、増幅器１１０はノード１２８，１３０の電圧差に基
づいてノード１２８の電圧を制御する。
【００１６】第１フィードバックループは、第２電流ミ
ラー１０４の第３電流パス１４４の電流が第１電流ミラ
ー１１４の第１電流パス１４８の電流にマッチングする
よう動作する。第２フィードバックループ（第２電流ミ
ラー１０４と共に）は、第４電流パス１４２の電流が第
３電流パス１４４の電流とマッチングさせる。このため
第４電流パス１４２の出力電流は、第１電流パス１４８
内の電流基準デバイス１０２の電流をミラーリングす
る。
【００１７】図２は図１に示された電流ソース１００の
実施例５００を示す。ＭＯＳトランジスタをこの実施例
では用いている。電流ソース１００は、Ｎチャネルデバ
イスをＮＰＮトランジスタで、ＰチャネルデバイスをＰ
ＮＰトランジスタで置換することによりバイポーラトラ
ンジスタを用いても実現できる。増幅器１０８と１１０
は、演算増幅器（オペアンプ）を用いて実現されてい
る。他の種類の増幅器もまた用いることができる。１個
の電流ソースのみが示されているが、複数の電流ソース
も用いることができる。
【００１８】この実施例においては、電流基準デバイス
１０２は電流ソース２１８であり、第１電流ミラー１１
４は２つのＮチャネルＭＯＳトランジスタ３０２，３０
４を有する。ＭＯＳトランジスタ３０２は、ダイオード
構成でトランジスタ３０２のドレインとゲートは、信号
ライン３１０によりノード３０６と３０８に接続されて
いる。電圧制御デバイス１１２はＰチャネルＭＯＳトラ
ンジスタ４００であり、このトランジスタ４００のソー
スとドレインは、それぞれノード１２８，１２６に接続
されている。ＭＯＳトランジスタ４００のゲートは、演
算増幅器１１０に信号ライン１３８を介して接続されて
いる。
【００１９】第２電流ミラー１０４は２個の電流ソース
２０２，２１０と２個のＰチャネルＭＯＳトランジスタ
２０４，２１２を有する。電流ソース２０２とＰチャネ
ルＭＯＳトランジスタ２０４は、ノード２０８，２０６
に接続されるが、電流ソース２１０とトランジスタ２１
２はノード２１４，２１６に接続される。演算増幅器１
０８の出力は、トランジスタ２０４，２１２のゲートに
信号ライン１０６を介して接続される。
【００２０】電流ソース２１８，２０２，２１０は、例
えば図３に示すような電流ソース４１０のような回路に
より実現することができる。電流ソース４１０は、Ｐチ
ャネルＭＯＳトランジスタ４０２と電圧基準デバイス４
０４とを有し、共に信号ライン４０６の正電力供給線に
接続されている。電圧基準デバイス４０４は、トランジ
スタ４０２のゲート−ソース電圧を設定し、その結果ト
ランジスタ４０２はカレントソースとして動作する。
【００２１】図４は、電流回路５００の第１フィードバ
ックループ５０２を示す。電流基準デバイス１０２と第
１電流ミラー１１４の構成素子は、図２の構成素子と同
一である。第２電流ミラー１０４は、ＰチャネルＭＯＳ
トランジスタ２０４のみを示すため単純化している。電
圧制御デバイス１１２は取り除かれ、その結果第１フィ
ードバックループの機能が明確となっている。
【００２２】第１電流ミラー１１４のトランジスタ３０
２は飽和モードであるが、その理由は、トランジスタ３
０２はダイオード接続され、その結果ゲート−ソース電
圧はドレイン−ソース電圧に等しいからである。トラン
ジスタ３０４はトランジスタ３０２にマッチングしてい
るため、ノード１２６の電圧がノード１２４の電圧にマ
ッチングしている場合には、第２電流パス１４６の電流
もまた第１電流パス１４８の電流とマッチングしている
（即ち、トランジスタ３０２，３０４の大きさに支配さ
れる一定の関係がある）。
【００２３】第１フィードバックループは、ノード１２
４，１２６の電圧をマッチングさせる。演算増幅器１０
８の正入力と負入力は、それぞれノード１２６，１２４
に接続される。演算増幅器１０８の出力はトランジスタ
２０４のゲートに接続され、電流パス１４４と１４６の
電流を調整する。第１フィードバックループが、ノード
１２６の電圧がノード１２４の電圧よりも大きいため
に、平衡状態にない場合には、演算増幅器１０８はトラ
ンジスタ２０４のゲート電圧を増加して第１フィードバ
ックループを平衡状態に戻す。
【００２４】トランジスタ２０４はＰチャネルＭＯＳト
ランジスタであるため、ゲート電圧が高くなるとゲート
−ソース電圧が減少し、その結果トランジスタ２０４の
電流が減少する。このためトランジスタ２０４のゲート
電圧が増加すると電流パス１４４，１４６の電流が減少
し、ノード１２６の電圧はノード１２４の電圧にマッチ
ングするまで低下して第１フィードバックループは平衡
状態に戻る。第１フィードバックループは、ノード１２
６の電圧がノード１２４の電圧以下の場合と同様に機能
する。
【００２５】トランジスタ３０４のゲート−ソース電圧
は、電流ソース２１８と、ダイオード接続されたトラン
ジスタ３０２の組み合わせにより設定される。かくして
トランジスタ３０４はトランジスタ３０２と同様な飽和
モードにあり、高い出力インピーダンス（即ち、トラン
ジスタ３０４を見たノード１２６のインピーダンス）を
有する。
【００２６】この高いインピーダンスは、トランジスタ
２０４にとっては負荷であり、このトランジスタ２０４
は演算増幅器１０８の出力電圧を増幅し、ノード１２６
の出力電圧を生成する共通のソース増幅器として機能す
る。したがって、ノード１２６の電圧はノード１２４，
１２６間の電圧差に基づいて第１フィードバックループ
により調整される。
【００２７】第２電流パス１４６の電流は、第３電流パ
ス１４４の電流と同一であるが、その理由は電流が流れ
る別のパスが存在しないからである。ノード１２６の電
圧は、電流パス１４４，１４６の電流が同一となるまで
変化するがその理由は、飽和状態でもトランジスタ２０
４，３０４を流れる電流は、ドレイン−ソース電圧に関
係しているからである。ノード１２６の電圧が低下する
とトランジスタ２０４のドレイン電流は増加し、トラン
ジスタ３０４のドレイン電流は減少する。
【００２８】反対の現象は、ノード１２６の電圧が上昇
すると起こる。このためノード１２６の電圧は、トラン
ジスタ２０４，３０４のドレイン電流が同一となるよう
な値に設定される。トランジスタ２０４のドレイン電流
をゲート電圧により制御することにより、第１フィード
バックループは電流パス１４４，１４６の電流を制御す
る。
【００２９】このため第１フィードバックループが、ノ
ード１２６，１２４の電圧をほぼ同一に維持し、トラン
ジスタ３０２，３０４がマッチングしていると、第３電
流パス１４４の電流は第２電流パス１４６の電流と等し
くなり、そしてこれが第１電流パス１４８の電流にマッ
チングする。この第１フィードバックループの動作は、
電流パス１４４，１４６が電圧制御デバイス１１２によ
り分離されている場合には変わらないが、その理由はト
ランジスタ４００のような電圧制御デバイス１１２は単
に第３電流パス１４４からの電流を第２電流パス１４６
に流すだけでノード１２６の電圧には影響を及ぼさない
からである。
【００３０】図５は図２に示された電流回路５００の第
２フィードバックループ５０４を示す。第２電流ミラー
１０４は、電流ミラー１５０として単純化して示してい
るが電流ソース２０２，２１０を含まない。この第２フ
ィードバックループにおいては、演算増幅器１１０の正
入力端末と負入力端末はそれぞれノード１３０，１２８
に接続されており、演算増幅器１１０の出力はＰチャネ
ルトランジスタ４００のゲートに接続されている。
【００３１】トランジスタ４００のゲート−ソース電圧
は一定であるが、その理由はトランジスタ４００を流れ
るドレイン−ソース電流が一定だからである。このため
ノード１３０の電圧が、ノード１２８の電圧より大きい
ときには、演算増幅器１１０の出力電圧はノード１２８
の電圧を直接変化させ、ノード１２８，１３０間の電圧
差を相殺する。このため第２フィードバックループ５０
４は、ノード１２８の電圧を出力ノード１３０の電圧に
ほぼ等しく維持する。
【００３２】上述したようにトランジスタ２０４の電流
はトランジスタ２１２の電流にマッチングするが、その
理由は電流ミラー１５０のトランジスタ２０４，２１２
はマッチングしたデバイスであり、デバイス２０４，２
１２の両方のすべての端末はほぼ一定の電圧に維持され
るからである。この条件は、トランジスタ２０４，２１
２がノード１２８，１３０の電圧によりトリオード領域
（triode region） にバイアスされているときでも維持
される。
【００３３】このため第２フィードバックループは、電
流ミラー１５０のトランジスタ２０４，２１２がほぼ同
一の状態となるよう維持し、その結果電流パス１４４，
１４２の電流は、ノード１３０の電圧が正電圧供給ライ
ン１１８に極めて近くなった場合でもほぼ同一に維持さ
れる。電流ソース１００の出力インピーダンスは、第２
フィードバックループのゲインに等しい倍数だけ増加す
る。このため電流ソースの性能は、例えば１個のトラン
ジスタ電流ソースに対し大幅に改善される。
【００３４】さらにまた電流ミラー１５０は、さらに大
きな余裕（ノード１３０における出力電圧と電圧供給ラ
イン１１８，１２０の電圧との間の電圧）を与える。１
個のトランジスタのみが、例えば共通カスケード回路で
使用される２個のトランジスタの代わりに電流パス１４
４，１４２のそれぞれに含まれているに過ぎない。この
ためノード１３０の出力電圧の振幅は、それぞれの電流
パスの１個のトランジスタのみを用いることにより増加
させることができる。
【００３５】図２に戻ると、電流ソース２０２，２１０
は第１フィードバックループのゲインを低下させる。ト
ランジスタ２０４は第３電流パス１４４の電流の割合に
対し唯一寄与するためにゲインはそれに応じて低減する
が、その理由はトランジスタ２０４の電流の増分方向の
変動は、第３電流パス１４４の電流の１００％以下だけ
寄与するからである。
【００３６】電流ソース２０２により寄与された第３電
流パス１４４の電流の一部は、第１フィードバックルー
プには応答しない。このループゲインの減少が第１フィ
ードバックループの安定性を改善する。電流ソース２１
０は電流ソース２０２にマッチングするために、マッチ
ングしたトランジスタ２０４，２１２により正確な電流
がミラーリングされることになる。
【００３７】
【発明の効果】本発明のおいては、電流ソース１００は
集積回路，個別の回路あるいは集積回路の一部に組み込
むことで極めて正確な電流ソースを提供できるよう実現
できる。
【図面の簡単な説明】
【図１】電流ソースのブロック図
【図２】電流ソースの一実施例を表す回路図
【図３】電流基準の例を表す図
【図４】第１フィードバックループの回路図
【図５】第２フィードバックループの回路図
【符号の説明】
１００ 電流ソース １０２ 電流基準デバイス １０４ 第２電流ミラー １０６ 信号ライン １０８，１１０ （演算）増幅器 １１２ 電圧制御デバイス １１４ 第１電流ミラー １１６，１２４，１２６，１２８，１３０，１３２，１
３４，１３６，１４０２０６，２０８，２１４，２１
６，３０６，３０８ ノード １１８ 正電圧供給ライン １２０ 負電圧供給ライン １３８ 信号ライン １４２ 第４電流パス １４４ 第３電流パス １４６ 第２電流パス １４８ 第１電流パス １５０ 電流ミラー ２０２，２１０，２１８ 電流ソース ２０４，２１２ ＰチャネルＭＯＳトランジスタ ３０２，３０４ ＮチャネルＭＯＳトランジスタ ３１０ 信号ライン ４００，４０２ ＰチャネルＭＯＳトランジスタ ４０４ 電圧基準デバイス ４０６ 信号ライン ４１０ 電流ソース ５００ 電流回路 ５０２ 第１フィードバックループ ５０４ 第２フィードバックループ
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ビジット サコーバイ アメリカ合衆国，18031 ペンシルヴァニ ア，ブレイニグスヴィル，クロス クリー ク サークル 8009 (72)発明者 デヴィッド アーサー リッチ アメリカ合衆国，18052 ペンシルヴァニ ア，ホワイトホール，サンセット ドライ ブ 1939

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 出力電流を出力端末を介して出力する電
    流ソースにおいて、 第１電流パス（１４８）と第２電流パス（１４６）とを
    有する第１電流ミラー（１１４）と、 第３電流パス（１４４）と、出力電流を構成する第４電
    流パス（１４２）とを有する第２電流ミラー（１０４）
    と、 前記第２電流パス（１４５）と第３電流パス（１４４）
    とを接続する電圧制御デバイス（１１２）とからなり、 前記電圧制御デバイス（１１２）は、前記第３電流パス
    に第１ノード（１２８）で第２電流パスに第２ノード
    （１２６）で接続され、 前記出力端末の出力電圧は、前記電圧制御デバイス（１
    １２）を制御することにより第１ノードの電圧にほぼ等
    しくなるよう維持されることを特徴とする電流ソース。
  2. 【請求項２】 前記第１電流ミラー（１１４）の第１電
    流パス（１４８）に第３ノード（１２４）で接続される
    電流基準（１０２）をさらに有し、 前記第３ノード（１２４）の電圧は、前記第２ノード
    （１２６）の電圧にほぼ等しくなるよう維持されること
    を特徴とする請求項１記載の電流ソース。
  3. 【請求項３】 第１フィードバックループと、第２フィ
    ードバックループと、をさらに有し、 前記第１フィードバックループは、前記第３ノード（１
    ２４）の電圧を前記第２ノード（１２６）の電圧にほぼ
    等しくなるよう維持し、 前記第２フィードバックループは、出力端末（１３０）
    の出力電圧を第１ノード（１２８）の電圧に維持するこ
    とを特徴とする請求項２記載の電流ソース。
  4. 【請求項４】 前記第１フィードバックループに第１増
    幅器（１０８）と、前記第２フィードバックループに第
    ２増幅器（１１０）とを有し、 前記第１増幅器の正入力端末（＋）は第２ノード（１２
    ６）に接続され、負入力端末（−）は第３ノード（１２
    ４）に接続され、 前記第１増幅器（１０８）の出力は第３電流パスの電流
    を制御する第２電流ミラー（１０４）に接続され、 前記第２増幅器の正入力端末（＋）は出力端末（１３
    ０）に接続され、負入力端末（−）は第１ノード（１２
    ８）に接続され、第２増幅器（１１０）の出力は第１ノ
    ード（１２８）の電圧を制御する電圧制御デバイス（１
    １２）の制御端末（１３８）に接続されることを特徴と
    する請求項３記載の電流ソース。
  5. 【請求項５】 前記第１増幅器と第２増幅器とは、演算
    増幅器であることを特徴とする請求項４記載の電流ソー
    ス。
  6. 【請求項６】 前記第１電流ミラー（１１４）は、第１
    の対のマッチングしたトランジスタ（３０２，３０４）
    を有し、 前記第２電流ミラー（１０４）は、第２の対のマッチン
    グしたトランジスタ（２０４，２１２）を有し、 前記第１の対の第１トランジスタ（３０２）は、第３ノ
    ード（１２４）に接続され、 前記第１の対の第２トランジスタ（３０４）は、第２ノ
    ード（１２６）に接続され、 前記第２の対の第１トランジスタ（２０４）は、第１ノ
    ード（１２８）に接続され、 前記第２の対の第２トランジスタ（２１２）は、出力端
    末（１３０）に接続されることを特徴とする請求項１記
    載の電流ソース。
  7. 【請求項７】 前記第１の対の第１トランジスタ（３０
    ２）は、ダイオード接続され、 前記第１と第２の対の第１と第２のトランジスタの制御
    端末は互いに接続されることを特徴とする請求項６記載
    の電流ソース。
  8. 【請求項８】 前記第１と第２の対の第１と第２のトラ
    ンジスタは、ＭＯＳトランジスタ，バイポーラトランジ
    スタ，金属半導体電界効果型トランジスタ，接合型電界
    効果型トランジスタ，ヘテロバイポーラトランジスタの
    うちの１つであることを特徴とする請求項６記載の電流
    ソース。
  9. 【請求項９】 前記電圧制御デバイス（１１２）は、ト
    ランジスタ（４００）であることを特徴とする請求項１
    記載の電流ソース。
  10. 【請求項１０】 前記電圧制御デバイスのトランジスタ
    （４００）は、ＭＯＳトランジスタ，バイポーラトラン
    ジスタ，金属半導体電界効果型トランジスタ，接合型電
    界効果型トランジスタ，ヘテロバイポーラトランジスタ
    のうちの１つであることを特徴とする請求項９記載の電
    流ソース。
  11. 【請求項１１】 出力電流を出力端末を介して出力する
    電流ソースを有する集積回路において、前記電流ソース
    は、 第１電流パスと第２電流パスとを有する第１電流ミラー
    と、 第３電流パスと第４電流パスとを有する第２電流ミラー
    と、前記第４電流パスの電流が出力電流となり、 前記第２電流パスと第３電流パスとを接続する電圧制御
    デバイスとからなり、 前記電圧制御デバイスは、前記第３電流パスに第１ノー
    ドで第２電流パスに第２ノードで接続され、 前記出力端末の出力電圧は、前記電圧制御デバイスを制
    御することにより第１ノードの電圧にほぼ等しくなるよ
    う維持されることを特徴とする電流ソース有する集積回
    路。
  12. 【請求項１２】 前記第１電流ミラーの第１電流パスに
    第３ノードで接続される電流基準をさらに有し、 前記第３ノードの電圧は、第２ノードの電圧にほぼ等し
    くなるよう維持されることを特徴とする請求項１１記載
    の集積回路。
  13. 【請求項１３】 第１フィードバックループと、第２フ
    ィードバックループと、をさらに有し、 前記第１フィードバックループは、前記第３ノードの電
    圧を前記第２ノードの電圧にほぼ等しくなるよう維持
    し、 前記第２フィードバックループは、出力端末の出力電圧
    を第１ノードの電圧に維持することを特徴とする請求項
    １２記載の集積回路。
  14. 【請求項１４】 出力電流を出力端末を介して出力する
    電流ソースの動作方法において、 （Ａ）第１電流ミラーの第１電流パスと第２電流パスの
    電流をマッチングさせるステップと、 （Ｂ）第２電流ミラーの第３電流パスと第４電流パスの
    電流をマッチングさせるステップと、前記第２電流パス
    と第３電流パスは同一の電流を有するよう接続され、 （Ｃ）前記第３電流パスの第１ノードの電圧を電圧制御
    デバイスを介して制御することにより、前記第３電流パ
    スの第１ノードの電圧を第４電流パスの出力端末の電圧
    とほぼ等しくなるよう維持するステップとからなること
    を特徴とする電流ソースの動作方法。
  15. 【請求項１５】 （Ｄ）第２ノードの電圧を第３ノード
    の電圧とほぼ等しくするよう維持するステップをさらに
    有することを特徴とする請求項１４記載の方法。
  16. 【請求項１６】 第１フィードバックループは、第３ノ
    ードの電圧を第２ノードの電圧にほぼ等しくなるよう維
    持し、 第２フィードバックループは、出力端末の出力電圧を第
    １ノードの電圧にほぼ等しくなるよう維持することを特
    徴とする請求項１５記載の方法。
  17. 【請求項１７】 （Ｅ）第１フィードバックループを用
    いて第３電流パスの電流を制御するステップと、 （Ｆ）第２フィードバックループを用いて第１ノードの
    電圧を制御するステップとを有し、 第１フィードバックループの第１増幅器の正入力端末は
    第２ノードに接続され、第１増幅器の負入力端末は第３
    ノードに接続され、第１増幅器の出力は第２電流ミラー
    に接続され、 第２フィードバックループの第２増幅器の正入力端末は
    出力端末に接続され、負入力端末は第１ノードに接続さ
    れ、第２増幅器の出力は第１ノードの電圧を制御する電
    圧制御デバイスの制御端末に接続さることを特徴とする
    請求項１６記載の方法。
  18. 【請求項１８】 前記第１増幅器と第２増幅器とは、演
    算増幅器であることを特徴とする請求項１７記載の方
    法。
  19. 【請求項１９】 前記第１電流ミラーは、第１の対のマ
    ッチングしたトランジスタを有し、 前記第２電流ミラーは、第２の対のマッチングしたトラ
    ンジスタを有し、 前記第１の対の第１トランジスタは、第３ノードに接続
    され、 前記第１の対の第２トランジスタは、第２ノードに接続
    され、 前記第２の対の第１トランジスタは、第１ノードに接続
    され、 前記第２の対の第２トランジスタは、出力端末に接続さ
    れることを特徴とする請求項１４記載の方法。
  20. 【請求項２０】 前記第１の対の第１トランジスタは、
    ダイオード接続され、 前記第１と第２の対の第１と第２のトランジスタの制御
    端末は互いに接続されることを特徴とする請求項１９記
    載の方法。
  21. 【請求項２１】 前記第１と第２の対の第１と第２のト
    ランジスタは、ＭＯＳトランジスタ，バイポーラトラン
    ジスタ，金属半導体電界効果型トランジスタ，接続型電
    界効果型トランジスタ，ヘテロバイポーラトランジスタ
    のうちの１つであることを特徴とする請求項１９記載の
    方法。
  22. 【請求項２２】 前記電圧制御デバイスは、トランジス
    タであることを特徴とする請求項１４記載の方法。
  23. 【請求項２３】 前記電圧制御デバイスのトランジスタ
    は、ＭＯＳトランジスタ，バイポーラトランジスタ，金
    属半導体電界効果型トランジスタ，接合型電界効果型ト
    ランジスタ，ヘテロバイポーラトランジスタのうちの１
    つであることを特徴とする請求項２１記載の方法。
JP10354964A 1997-12-18 1998-12-14 電流ソース Pending JPH11272346A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/994,019 US5847556A (en) 1997-12-18 1997-12-18 Precision current source
US08/994019 1997-12-18

Publications (1)

Publication Number Publication Date
JPH11272346A true JPH11272346A (ja) 1999-10-08

Family

ID=25540208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10354964A Pending JPH11272346A (ja) 1997-12-18 1998-12-14 電流ソース

Country Status (3)

Country Link
US (1) US5847556A (ja)
EP (1) EP0924590A1 (ja)
JP (1) JPH11272346A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102563A (ja) * 2005-10-05 2007-04-19 Asahi Kasei Microsystems Kk 電流発生回路

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6029060A (en) * 1997-07-16 2000-02-22 Lucent Technologies Inc. Mixer with current mirror load
US6121824A (en) * 1998-12-30 2000-09-19 Ion E. Opris Series resistance compensation in translinear circuits
US5977759A (en) * 1999-02-25 1999-11-02 Nortel Networks Corporation Current mirror circuits for variable supply voltages
US6359425B1 (en) * 1999-12-13 2002-03-19 Zilog, Inc. Current regulator with low voltage detection capability
DE10026793A1 (de) * 2000-05-31 2002-01-03 Zentr Mikroelekt Dresden Gmbh Strombegrenzungsschaltung
JP3680122B2 (ja) * 2001-08-10 2005-08-10 シャープ株式会社 基準電圧発生回路
DE10163633A1 (de) * 2001-12-21 2003-07-10 Philips Intellectual Property Stromquellenschaltung
FR2845781B1 (fr) * 2002-10-09 2005-03-04 St Microelectronics Sa Generateur de tension de type a intervalle de bande
US6788134B2 (en) 2002-12-20 2004-09-07 Freescale Semiconductor, Inc. Low voltage current sources/current mirrors
US7944411B2 (en) * 2003-02-06 2011-05-17 Nec Electronics Current-drive circuit and apparatus for display panel
JP4538050B2 (ja) * 2004-06-15 2010-09-08 アナログ デバイセス インコーポレーテッド 電流モード計装用増幅器のゲインエラー補正回路
US20060055465A1 (en) * 2004-09-15 2006-03-16 Shui-Mu Lin Low voltage output current mirror method and apparatus thereof
TWM302832U (en) * 2006-06-02 2006-12-11 Princeton Technology Corp Current mirror and light emitting device with the current mirror
US7598800B2 (en) * 2007-05-22 2009-10-06 Msilica Inc Method and circuit for an efficient and scalable constant current source for an electronic display
US8829882B2 (en) * 2010-08-31 2014-09-09 Micron Technology, Inc. Current generator circuit and method for reduced power consumption and fast response
FR3000576B1 (fr) * 2012-12-27 2016-05-06 Dolphin Integration Sa Circuit d'alimentation
JP2016126550A (ja) * 2015-01-05 2016-07-11 アルプス電気株式会社 定電流回路及びこれを有するセンサ装置
US9563223B2 (en) * 2015-05-19 2017-02-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Low-voltage current mirror circuit and method
CN114564065A (zh) * 2020-11-27 2022-05-31 立积电子股份有限公司 偏压电路及信号放大装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830578B2 (ja) * 1992-02-19 1998-12-02 日本電気株式会社 定電流発生回路
US5519310A (en) * 1993-09-23 1996-05-21 At&T Global Information Solutions Company Voltage-to-current converter without series sensing resistor
US5512816A (en) * 1995-03-03 1996-04-30 Exar Corporation Low-voltage cascaded current mirror circuit with improved power supply rejection and method therefor
FR2732129B1 (fr) * 1995-03-22 1997-06-20 Suisse Electronique Microtech Generateur de courant de reference en technologie cmos
US5572161A (en) * 1995-06-30 1996-11-05 Harris Corporation Temperature insensitive filter tuning network and method
US5666046A (en) * 1995-08-24 1997-09-09 Motorola, Inc. Reference voltage circuit having a substantially zero temperature coefficient

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007102563A (ja) * 2005-10-05 2007-04-19 Asahi Kasei Microsystems Kk 電流発生回路
JP4699856B2 (ja) * 2005-10-05 2011-06-15 旭化成エレクトロニクス株式会社 電流発生回路及び電圧発生回路

Also Published As

Publication number Publication date
EP0924590A1 (en) 1999-06-23
US5847556A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
JPH11272346A (ja) 電流ソース
US5220207A (en) Load current monitor for MOS driver
KR100324452B1 (ko) 조절된캐스코드이득증대를위한궤환증폭기
US5446396A (en) Voltage comparator with hysteresis
US6573779B2 (en) Duty cycle integrator with tracking common mode feedback control
KR100781139B1 (ko) 출력 스테이지 및 증폭기 제어 루프
US6064267A (en) Current mirror utilizing amplifier to match operating voltages of input and output transconductance devices
US6433637B1 (en) Single cell rail-to-rail input/output operational amplifier
JPH077340A (ja) 全差動増幅器
US6891433B2 (en) Low voltage high gain amplifier circuits
US5793194A (en) Bias circuit having process variation compensation and power supply variation compensation
US6362682B2 (en) Common-mode feedback circuit and method
US6344769B1 (en) Precision differential switched current source
US4628280A (en) Amplifier arrangement
JP2001185964A (ja) カレントミラー回路および演算増幅器
JP3880649B2 (ja) 広い駆動範囲を有するカスコード段を含むｍｏｓ技術の電流ミラー
US5703477A (en) Current driver circuit with transverse current regulation
US6965270B1 (en) Regulated cascode amplifier with controlled saturation
US6411167B2 (en) Amplifier output stage
JP2004032689A (ja) 電流センス増幅器
JPH0758557A (ja) 演算増幅器、演算増幅器のｄｃバイアス回路および演算増幅器をバイアスする方法
US6124705A (en) Cascode current mirror with amplifier
JP3163232B2 (ja) 基準電圧発生回路
US5864228A (en) Current mirror current source with current shunting circuit
JP3178716B2 (ja) 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路