JP2016126550A - 定電流回路及びこれを有するセンサ装置 - Google Patents

Abstract

【課題】出力電圧の範囲が広い定電流回路を提供する。【解決手段】第１トランジスタＭ１と第２トランジスタＭ２とがカレントミラー回路を構成しており、第２トランジスタＭ２に流れる第２電流Ｉ２が電流制御回路２０によって一定に保たれる。そのため、負荷ＲＬに出力される第１トランジスタＭ１の第１電流Ｉ１は、第２トランジスタＭ２の第２電流Ｉ２に応じた一定の値に保たれる。また、第２トランジスタＭ２のドレイン電圧Ｖｄ２が第１トランジスタＭ１のドレイン電圧Ｖｄ１と等しくなるように制御されるため、負荷ＲＬのインピーダンスの変化に応じて出力端子Ｔｏの電圧Ｖｏが変化しても、第１電流Ｉ１と第２電流Ｉ２との比は第１トランジスタＭ１と第２トランジスタＭ２とのサイズ比「Ｋ」に略等しくなる。すなわち、第１トランジスタＭ１と第２トランジスタＭ２とがカレントミラー回路として精度良く動作する。【選択図】図１

Description

本発明は、負荷に一定の電流を供給する定電流回路とこれを有するセンサ装置に関するものである。

カレントミラー回路を用いて負荷に定電流を供給する回路が一般的に知られている。通常のカレントミラー回路では、負荷電流が流れる一方のトランジスタの電圧（ＭＯＳトランジスタの場合、ドレイン−ソース電圧）と、一定電流が流れる他方のトランジスタの電圧とに差異を生じるため、この電圧の差異に応じて負荷電流が変化してしまう。そこで、高い定電流性能を必要とする場合は、一般にカスコード接続のトランジスタが追加される。

図３は、カスコード接続のトランジスタが設けられた定電流回路の従来例を示す図である。図３に示す定電流回路は、ＰＭＯＳ型のトランジスタＭ１１〜１４と定電流源ＣＳ１を有する。トランジスタＭ１１とＭ１２は、カレントミラー回路を構成する。トランジスタＭ１１及びＭ１２のソースが電源電圧ＶＤＤに接続され、そのゲートがトランジスタＭ１２のドレインに共通接続される。トランジスタＭ１３は、トランジスタＭ１１とともにカスコード回路を構成する。トランジスタＭ１３のソースがトランジスタＭ１１のドレインに接続され、そのドレインが負荷ＲＬを介してグランドに接続される。トランジスタＭ１４は、トランジスタＭ１３のゲートに供給するバイアス電圧Ｖｇを発生する。トランジスタＭ１４のソースがトランジスタＭ１２のドレインに接続され、そのゲートとドレインが定電流源ＣＳ１を介してグランドに接続される。トランジスタＭ１４のゲートに発生するバイアス電圧ＶｇがトランジスタＭ１３のゲートに入力される。

図３に示す定電流回路において、トランジスタＭ１３のゲートに入力されるバイアス電圧Ｖｇは、定電流源ＣＳ１の電流値とトランジスタＭ１２とＭ１４のしきい電圧に応じて決まる略一定の電圧となる。トランジスタＭ１１のドレイン電圧Ｖｄは、このバイアス電圧Ｖｇに対してトランジスタＭ１３のゲート−ソース電圧Ｖｇｓだけ高い電圧となる。負荷ＲＬのインピーダンスが変化すると、これに応じてトランジスタＭ１３のドレイン電圧Ｖｏも変化するが、この電圧変化に比べてゲート−ソース電圧Ｖｇｓの変化は十分小さい。従って、負荷ＲＬのインピーダンスが変化しても、トランジスタＭ１１のドレイン電圧Ｖｄの変化は微小に抑えられる。トランジスタＭ１１のドレイン電圧Ｖｄが略一定になると、トランジスタＭ１１のドレイン電流が略一定になるため、定電流性能が向上する。

図３に示す定電流回路では、負荷電流の出力端子Ｔｏと電源電圧ＶＤＤとの間に２つのトランジスタ（Ｍ１１，Ｍ１３）が設けられている。そのため、出力電圧の範囲は、トランジスタ２つ分（Ｍ１２，Ｍ１４）のオーバードライブ電圧に相当する電圧だけ電源電圧ＶＤＤより低い電圧に制限される。しかしながら、出力電圧の範囲が制限されるということは、同一インピーダンスの負荷ＲＬに対して供給可能な電流の範囲が制限されることを意味する。より多くの電流が求められる用途において、出力電圧の範囲は広いことが望ましい。例えば、圧電センサなどに用いられる抵抗性センサ素子のブリッジ回路に定電流回路から一定の電流を供給する場合、大きな電流を供給するほどブリッジ回路の出力信号の振幅が大きくなり、ＳＮ比が向上するため、定電流回路の出力電圧範囲はできるだけ広いことが望ましい。

本発明はかかる事情に鑑みてなされたものであり、その目的は、出力電圧の範囲が広い定電流回路とそのような定電流回路を有するセンサ装置を提供することにある。

本発明の第１の観点に係る定電流回路は、負荷に出力される第１電流が流れる第１トランジスタと、前記第１トランジスタとカレントミラー回路を構成する第２トランジスタと、前記第２トランジスタに流れる第２電流を一定に保つ電流制御回路と、前記第２電流に応じて前記第２トランジスタに生じる電圧を、前記第１電流に応じて前記第１トランジスタに生じる電圧と等しくなるように制御する電圧制御回路とを有する。

上記の構成によれば、前記第１トランジスタと前記第２トランジスタとがカレントミラー回路を構成しており、前記第２トランジスタに流れる前記第２電流が前記電流制御回路によって一定に保たれる。そのため、負荷に出力される前記第１トランジスタの前記第１電流は、前記第２トランジスタの前記第２電流に応じた一定の値に保たれる。また、前記第２トランジスタに生じる電圧が前記第１トランジスタに生じる電圧と等しくなるように制御されるため、前記負荷のインピーダンスの変化等に応じて前記第１トランジスタに生じる電圧が変化しても、前記第１電流は前記第２電流に応じた一定の値に保たれ易くなる。

好適に、前記電圧制御回路は、前記第２電流の電流経路に設けられた第３トランジスタと、前記第１電流に応じて前記第１トランジスタに生じる電圧と、前記第２電流に応じて前記第２トランジスタに生じる電圧との差を増幅し、当該増幅結果に応じた信号を前記第３トランジスタの制御端子に入力する第１増幅回路とを含んでよい。

好適に、前記電流制御回路は、前記第２電流の電流経路に設けられた抵抗と、前記抵抗に生じる電圧と所定の基準電圧との差を増幅し、当該増幅結果に応じた信号を前記第１トランジスタ及び前記第２トランジスタの制御端子に入力する第２増幅回路とを含んでよい。
この場合、前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタはＭＯＳトランジスタであってよい。前記第１トランジスタのソースと前記第２トランジスタのソースとが接続され、前記第１トランジスタのゲートと前記第２トランジスタのゲートとが接続され、前記第２トランジスタと前記抵抗との間の電流経路に前記第３トランジスタが設けられてよい。前記第１増幅回路は、前記第１トランジスタのドレインの電圧と前記第２トランジスタのドレインの電圧との差を増幅し、当該増幅結果に応じた信号を前記第３トランジスタのゲートに入力してよい。前記第２増幅回路は、前記抵抗に生じる電圧と前記基準電圧との差を増幅し、当該増幅結果に応じた信号を前記第１トランジスタ及び前記第２トランジスタのゲートに入力してよい。

本発明の第２の観点に係るセンサ装置は、抵抗性センサ素子を用いて構成されたブリッジ回路と、前記ブリッジ回路に一定の電流を供給する上記第１の観点に係る定電流回路とを有する。

本発明によれば、出力電圧の範囲が広い定電流回路を提供できる。また、抵抗性センサ素子を用いて構成されたブリッジ回路に供給される電流量が大きいセンサ装置を提供できる。

第１の実施形態に係る定電流回路の構成の一例を示す図である。 第２の実施形態に係るセンサ装置の構成の一例を示す図である。 カスコード接続のトランジスタが設けられた定電流回路の従来例を示す図である。

＜第１の実施形態＞
図１は、第１の実施形態に係る定電流回路の構成の一例を示す図である。
図１に示す定電流回路は、ＰＭＯＳ型の第１トランジスタＭ１及び第２トランジスタＭ２と、電圧制御回路１０と、電流制御回路２０を有する。

第１トランジスタＭ１及び第２トランジスタＭ２は、カレントミラー回路を構成する。第１トランジスタＭ１及び第２トランジスタＭ２は、互いのソース同士が接続されるとともに、互いのゲート同士が接続される。第１トランジスタＭ１及び第２トランジスタＭ２のソースは電源電圧ＶＤＤに接続され、そのゲートには後述する電流制御回路２０の制御信号が入力される。

第１トランジスタＭ１のドレインは電流の出力端子Ｔｏに接続され、出力端子Ｔｏとグランドとの間に負荷ＲＬが接続される。第１トランジスタＭ１に流れる第１電流Ｉ１は、出力端子Ｔｏから負荷ＲＬに出力される。

電流制御回路２０は、第２トランジスタＭ２に流れる第２電流Ｉ２を一定に保つ制御を行う。図１の例において、電流制御回路２０は、抵抗Ｒ１と、第２増幅回路ＯＰ２と、基準電圧発生回路２１を有する。
抵抗Ｒ１は第２電流Ｉ２の電流経路に設けられる。抵抗Ｒ１の一方の端子はグランドに接続され、他方の端子は後述の電圧制御回路１０を介して第２トランジスタＭ２のドレインに接続される。抵抗Ｒ１は例えば可変抵抗であり、その抵抗値を調節することによって第１電流Ｉ１の電流値を所望の値に設定することができる。
第２増幅回路ＯＰ２は、第２電流Ｉ２に応じて抵抗Ｒ１に生じる電圧Ｖｓ１と基準電圧Ｖｒとの差を増幅し、当該増幅結果に応じた制御信号を第１トランジスタＭ１及び第２トランジスタＭ２のゲートに入力する。第２増幅回路ＯＰ２は、例えばオペアンプであり、非反転入力端子において抵抗Ｒ１の電圧Ｖｓ１を入力し、反転入力端子において基準電圧Ｖｒを入力する。

電圧制御回路１０は、第２電流Ｉ２に応じて第２トランジスタＭ２に生じるドレイン−ソース間の電圧を、第１電流Ｉ１に応じて第１トランジスタＭ１に生じるドレイン−ソース間の電圧と等しくなるように制御する。すなわち、電圧制御回路１０は、第２トランジスタＭ２のドレイン電圧Ｖｄ２を第１トランジスタＭ１のドレイン電圧Ｖｄ１と等しくなるように制御する。

図１の例において、電圧制御回路１０は、第３トランジスタＭ３と第１増幅回路ＯＰ１を有する。
第３トランジスタＭ３は、第２トランジスタＭ２と抵抗Ｒ１との間の電流経路に設けられる。第３トランジスタＭ３のソースは第２トランジスタＭ２のドレインに接続され、そのドレインは抵抗Ｒ１に接続される。
第１増幅回路ＯＰ１は、第１トランジスタＭ１のドレイン電圧Ｖｄ１と第２トランジスタＭ２のドレイン電圧Ｖｄ２との差を増幅し、当該増幅結果に応じた制御信号を第３トランジスタＭ３のゲートに入力する。第１増幅回路ＯＰ１は、例えばオペアンプであり、非反転入力端子にドレイン電圧Ｖｄ１が入力され、反転入力端子にドレイン電圧Ｖｄ２が入力される。

上述した構成を有する定電流回路の動作を説明する。

第２電流Ｉ２によって抵抗Ｒ１に生じる電圧Ｖｓ１が基準電圧Ｖｒと等しい場合、抵抗Ｒ１の抵抗値を「Ｒ」とすると、第２電流Ｉ２の電流値は「Ｖｒ／Ｒ」となる。第２電流Ｉ２がこの電流値より大きくなると、抵抗Ｒ１に生じる電圧Ｖｓ１が上昇し、第２増幅回路ＯＰ２の出力電圧が上昇し、第２トランジスタＭ２のゲート電圧が上昇するため、第２電流Ｉ２は減少する方向に変化する。逆に、第２電流Ｉ２が電流値「Ｖｒ／Ｒ」より小さくなると、第２増幅回路ＯＰ２の出力電圧が低下し、第２電流Ｉ２は増大する方向に変化する。この負帰還の動作により、第２電流Ｉ２は電流値「Ｖｒ／Ｒ」に略等しくなる。

他方、第２トランジスタＭ２のドレイン電圧Ｖｄ２が第１トランジスタＭ１のドレイン電圧Ｖｄ１より低くなると、第１増幅回路ＯＰ１の出力電圧が上昇し、第３トランジスタＭ３のゲート電圧が上昇し、第３トランジスタＭ３のドレイン電流が減少し、抵抗Ｒ１の電圧Ｖｓ１が低下し、第２増幅回路ＯＰ２の出力電圧が低下し、第２トランジスタＭ２のゲート電圧が低下する。第２トランジスタＭ２のゲート電圧が低下すると、第２トランジスタＭ２のゲート−ソース間の電圧が高くなるため、第２トランジスタＭ２のドレイン−ソース間の電圧が低下し、ドレイン電圧Ｖｄ２が上昇する方向に変化する。逆に、第２トランジスタＭ２のドレイン電圧Ｖｄ２が第１トランジスタＭ１のドレイン電圧Ｖｄ１より高くなると、第１増幅回路ＯＰ１の出力電圧が低下し、第２増幅回路ＯＰ２の出力電圧が上昇し、ドレイン電圧Ｖｄ２は低下する方向に変化する。この負帰還の動作により、第２トランジスタＭ２のドレイン電圧Ｖｄ２は第１トランジスタＭ１のドレイン電圧Ｖｄ１と略等しくなる。

第１トランジスタＭ１と第２トランジスタＭ２は、ゲート−ソース間に同一の電圧が与えられており、かつ、ソース−ドレイン間の電圧が略等しくなるように制御されているため、第１電流Ｉ１と第２電流Ｉ２との比は第１トランジスタＭ１と第２トランジスタＭ２とのサイズ比に略等しくなる。第１トランジスタＭ１のサイズを第２トランジスタＭ２の「Ｋ」倍とすると、第１電流Ｉ１は概ね第２電流Ｉ２のＫ倍となる。第２電流Ｉ２は電流値「Ｖｒ／Ｒ」に略等しくなるように制御されているため、第１電流Ｉ１は概ね次式で表される。

［数１］
Ｉ１ ＝ Ｋ×（Ｖｒ／Ｒ） … （１）

以上説明したように、本実施形態に係る定電流回路によれば、第１トランジスタＭ１と第２トランジスタＭ２とがカレントミラー回路を構成しており、第２トランジスタＭ２に流れる第２電流Ｉ２が電流制御回路２０によって一定に保たれる。そのため、負荷ＲＬに出力される第１トランジスタＭ１の第１電流Ｉ１は、第２トランジスタＭ２の第２電流Ｉ２に応じた一定の値に保たれる。
また、第２トランジスタＭ２のドレイン電圧Ｖｄ２が第１トランジスタＭ１のドレイン電圧Ｖｄ１と等しくなるように制御されるため、負荷ＲＬのインピーダンスの変化に応じて出力端子Ｔｏの電圧Ｖｏ（＝Ｖｄ１）が変化しても、第１電流Ｉ１と第２電流Ｉ２との比は第１トランジスタＭ１と第２トランジスタＭ２とのサイズ比「Ｋ」に略等しくなる。すなわち、第１トランジスタＭ１と第２トランジスタＭ２とがカレントミラー回路として精度良く動作する。
従って、負荷ＲＬに出力される第１電流Ｉ１は、出力端子Ｔｏの電圧Ｖｏが変化しても精度良く一定に保たれるため、非常に良好な定電流特性を得ることができる。

また、本実施形態に係る定電流回路によれば、負荷ＲＬの電流経路上に設けられたトランジスタが１つのみ（第１トランジスタＭ１）でも動作するため、図３に示す従来の定電流回路に比べて出力電圧Ｖｏの範囲を広くすることができる。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
図２は、第２の実施形態に係るセンサ装置の構成の一例を示す図である。図２に示すセンサ装置は、例えば圧力センサであり、ブリッジ回路４１と、定電流回路４２と、増幅回路４３と、ＡＤ変換器４４を有する。

ブリッジ回路４１は、抵抗性センサ素子Ｒｓ１〜Ｒｓ４を用いて構成されたホイートストンブリッジ回路であり、抵抗性センサ素子Ｒｓ１〜Ｒｓ４の抵抗値の変化に応じた検出信号Ｓ４０を出力する。抵抗性センサ素子Ｒｓ１〜Ｒｓ４は、例えばピエゾ抵抗素子であり、圧力に応じて抵抗値が変化する。

定電流回路４２は、ブリッジ回路４１に一定の電流を供給する。これにより、ブリッジ回路４１の検出信号Ｓ４０は、ピエゾ抵抗素子の抵抗値の変化を表す電圧信号となる。この定電流回路４２は、上述した第１の実施形態に係る定電流回路（図１）である。

増幅回路４３は、ブリッジ回路４１の検出信号Ｓ４０を増幅する。増幅回路４３は、図示しないレンジ切り替え用の制御信号に応じて、増幅ゲインを切り替えてもよい。

ＡＤ変換器４４は、増幅回路４３において増幅された信号をアナログ信号からデジタル信号に変換し、検出データＤＡＴとして出力する。

第２の実施形態に係るセンサ装置によれば、定電流回路４２が図１に示す構成を有しているため、定電流回路４２からブリッジ回路４１に印加する電圧の範囲を広くすることが可能であり、これにより、ブリッジ回路４１に供給する電流の範囲を広くすることができる。従って、ブリッジ回路４１の検出信号Ｓ４０の振幅を大きくすることが可能となり、ＳＮ比を高めて測定精度を向上することができる。

以上、本発明の幾つかの実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、種々のバリエーションを含んでいる。すなわち、上述した実施形態において挙げられている回路構成は一例であり、同様な機能を実現する他の回路に置き換えることができる。

例えば、図１に示す定電流回路ではＰＭＯＳ型のトランジスタ（Ｍ１，Ｍ２）によるカレントミラー回路を用いているが、本発明の他の実施形態ではＮＭＯＳ型のトランジスタによるカレントミラー回路を用いてもよい。

また、図１に示す定電流回路では、電圧制御回路１０においてＰＭＯＳ型の第３トランジスタＭ３を用いているが、本発明の他の実施形態では、電圧制御回路においてＮＭＯＳ型のトランジスタを用いてもよい。

また、定電流回路に用いるトランジスタはＭＯＳ型に限定されるものではなく、パイポーラ型などの他の種類のトランジスタでもよい。

１０…電圧制御回路、２０…電流制御回路、２１…基準電圧発生回路、４１…ブリッジ回路、４２…定電流回路、４３…増幅回路、４４…ＡＤ変換器、Ｍ１…第１トランジスタ、Ｍ２…第２トランジスタ、Ｍ３…第３トランジスタ、ＯＰ１…第１増幅回路、ＯＰ２…第２増幅回路、Ｉ１…第１電流、Ｉ２…第２電流、Ｖｒ…基準電圧。

Claims (5)

1. 負荷に出力される第１電流が流れる第１トランジスタと、
   前記第１トランジスタとカレントミラー回路を構成する第２トランジスタと、
   前記第２トランジスタに流れる第２電流を一定に保つ電流制御回路と、
   前記第２電流に応じて前記第２トランジスタに生じる電圧を、前記第１電流に応じて前記第１トランジスタに生じる電圧と等しくなるように制御する電圧制御回路と
   を有することを特徴とする定電流回路。
2. 前記電圧制御回路は、
   前記第２電流の電流経路に設けられた第３トランジスタと、
   前記第１電流に応じて前記第１トランジスタに生じる電圧と、前記第２電流に応じて前記第２トランジスタに生じる電圧との差を増幅し、当該増幅結果に応じた信号を前記第３トランジスタの制御端子に入力する第１増幅回路とを含む
   ことを特徴とする請求項１に記載の定電流回路。
3. 前記電流制御回路は、
   前記第２電流の電流経路に設けられた抵抗と、
   前記抵抗に生じる電圧と所定の基準電圧との差を増幅し、当該増幅結果に応じた信号を前記第１トランジスタ及び前記第２トランジスタの制御端子に入力する第２増幅回路とを含む
   ことを特徴とする請求項２に記載の定電流回路。
4. 前記第１トランジスタ、前記第２トランジスタ及び前記第３トランジスタはＭＯＳトランジスタであり、
   前記第１トランジスタのソースと前記第２トランジスタのソースとが接続され、
   前記第１トランジスタのゲートと前記第２トランジスタのゲートとが接続され、
   前記第２トランジスタと前記抵抗との間の電流経路に前記第３トランジスタが設けられ、
   前記第１増幅回路は、前記第１トランジスタのドレインの電圧と前記第２トランジスタのドレインの電圧との差を増幅し、当該増幅結果に応じた信号を前記第３トランジスタのゲートに入力し、
   前記第２増幅回路は、前記抵抗に生じる電圧と前記基準電圧との差を増幅し、当該増幅結果に応じた信号を前記第１トランジスタ及び前記第２トランジスタのゲートに入力する
   ことを特徴とする請求項３に記載の定電流回路。
5. 抵抗性センサ素子を用いて構成されたブリッジ回路と、
   前記ブリッジ回路に一定の電流を供給する定電流回路とを有し、
   前記定電流回路が、請求項１乃至４の何れか一項に記載された定電流回路である
   ことを特徴とするセンサ装置。