JP2019102903A - センサ出力回路 - Google Patents

センサ出力回路 Download PDF

Info

Publication number
JP2019102903A
JP2019102903A JP2017229802A JP2017229802A JP2019102903A JP 2019102903 A JP2019102903 A JP 2019102903A JP 2017229802 A JP2017229802 A JP 2017229802A JP 2017229802 A JP2017229802 A JP 2017229802A JP 2019102903 A JP2019102903 A JP 2019102903A
Authority
JP
Japan
Prior art keywords
mos transistor
voltage
sensor output
current
output circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017229802A
Other languages
English (en)
Other versions
JP6969991B2 (ja
Inventor
松本　昌大
Masahiro Matsumoto
昌大 松本
中野　洋
Hiroshi Nakano
洋 中野
晃 小田部
Akira Kotabe
晃 小田部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Automotive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Automotive Systems Ltd filed Critical Hitachi Automotive Systems Ltd
Priority to JP2017229802A priority Critical patent/JP6969991B2/ja
Priority to PCT/JP2018/041424 priority patent/WO2019107102A1/ja
Priority to DE112018005419.5T priority patent/DE112018005419T5/de
Priority to US16/760,430 priority patent/US11381228B2/en
Publication of JP2019102903A publication Critical patent/JP2019102903A/ja
Application granted granted Critical
Publication of JP6969991B2 publication Critical patent/JP6969991B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】従来のセンサ出力回路では出力電流を高精度に制限することができないので単線信号による信号伝送で電波放射を低減することが困難であった。【解決手段】本実施例のセンサ出力回路１は測定する物理量に応じて変化するパルス信号Ｖｉｎと、パルス信号Ｖｉｎに応じてオンオフ動作をするＭＯＳトランジスタ３，５と、定電流を発生させる定電流源２と、ＭＯＳトランジスタ７のゲート電圧を発生させるＭＯＳトランジスタ４と、カレントミラー回路を構成するＭＯＳトランジスタ６，８と、ＭＯＳトランジスタ８のドレイン電圧を定電圧に維持するように働くＭＯＳトランジスタ７と、直列接続されたＭＯＳトランジスタ７，８により駆動される出力端子９から構成される。また、センサ出力回路１からの出力信号は出力信号ライン１０を介して制御回路１１へ伝えられる。制御回路１１はプルアップ抵抗１２と、コンデンサ１４と、入力ゲート回路１３より構成される。【選択図】 図１

Description

本発明は出力信号ラインにパルス波形を出力するセンサ出力回路（センサ装置の出力回路）に係り、特に、出力信号ラインからの電波放射を低減できるセンサ出力回路に関する。
出力信号ラインにパルス波形を出力する出力回路のノイズの低減方法の例として、特許文献１に記載された技術がある。特許文献１では、出力電流を定電流化し、かつ、差動信号化することでノイズの低減を図っている。
特開平７−２４９９７５号公報
特許文献１では出力電流を定電流化し、かつ、差動信号化することでノイズの低減を図っている。また、特許文献１ではＬＳＩ内部の信号伝送を意図しているため、差動信号を用いることが可能である。差動信号はノイズ影響に対してもノイズ放射に対しても優れた効果を発揮する。しかし、センサ出力回路の様に出力信号ラインが数メートル以上あり、コスト制約が厳しい出力回路では差動信号を用いることが困難で、単線信号による信号伝送になる。この為、センサ出力回路では電波放射を押さえる為に出力電流の制限をより高精度に行う必要がある。つまり、上記従来技術では出力電流を高精度に制限することに対する配慮が欠けていた。
本発明は上記事情に鑑みてなされたものであり，その目的は単線信号による信号伝送でも電波放射を低減するセンサ出力回路を提供することにある。
上記課題を解決するために、本発明では、パルス信号を出力する出力端子を設け、前記出力端子に第１のＭＯＳトランジスタと第２のＭＯＳトランジスタを直列に接続し、前記第１のＭＯＳトランジスタは定電流で駆動し、前記第２のＭＯＳトランジスタは前記第１のＭＯＳトランジスタのドレイン端子を定電圧に維持するように働かせる。
本発明によれば、単線信号による信号伝送でも電波放射を低減するセンサ出力回路を提供することが可能となる。
第１の実施例のセンサ出力回路の構成 ＭＯＳトランジスタ８の特性 出力端子９の電圧電流特性 出力端子９の動作波形 第３の実施例のセンサ出力回路の構成 第３の実施例における出力端子９の電流波形 第４の実施例のセンサ出力回路の構成 第５の実施例のセンサ出力回路の構成 第５の実施例における出力端子９の電圧波形
以下、本発明の実施の形態について、図面を参照して説明する。なお、各実施例は、矛盾しない限り組み合わせ可能である。
［第１の実施例］
まず，本発明の第１の実施例であるセンサ出力回路を図１から図４により説明する。なお，図１は第１の実施例のセンサ出力回路の構成、図２はＭＯＳトランジスタ８の特性、図３は出力端子９の電圧電流特性、図４は出力端子９の動作波形である。
本実施例のセンサ出力回路１は測定する物理量に応じて変化するパルス信号Ｖｉｎと、パルス信号Ｖｉｎに応じてオンオフ動作をするＭＯＳトランジスタ３，５と、定電流を発生させる定電流源２と、ＭＯＳトランジスタ７のゲート電圧を発生させるＭＯＳトランジスタ４と、カレントミラー回路を構成するＭＯＳトランジスタ６，８と、ＭＯＳトランジスタ８のドレイン電圧を定電圧に維持するように働くＭＯＳトランジスタ７と、直列接続されたＭＯＳトランジスタ７，８により駆動される出力端子９から構成される。また、センサ出力回路１からの出力信号は出力信号ライン１０を介して制御回路１１へ伝えられる。制御回路１１はプルアップ抵抗１２と、コンデンサ１４と、入力ゲート回路１３より構成される。
ここで、ＭＯＳトランジスタ８の特性は図２に示すように基本的には定電流駆動されるが、ドレイン端子電圧の増加と共にドレイン電流は増加する。特に、微細プロセスになるとドレイン電流の増加量は増える。近年、センサ出力回路の様なアナログ回路を主体にした回路においても、同一チップに集積化されるセンサ信号処理部のデジタル化に伴い、微細プロセス化が進んでいる。このドレイン電流が増加する特性は後述するように電波放射を増加させる。
そこで、本実施例では、出力端子とＭＯＳトランジスタ８の間に、ＭＯＳトランジスタ７を配置し、ＭＯＳトランジスタ８のドレイン電圧が一定になるようにした。ＭＯＳトランジスタ７のゲート電圧は、定電流源２の電流値とダイオード接続されたＭＯＳトランジスタ４，６により決まり、ほぼ一定に保たれる。ＭＯＳトランジスタ７のソース電圧（ＭＯＳトランジスタ８のドレイン電圧）は、ＭＯＳトランジスタ７のゲート電圧からＭＯＳトランジスタ７のしきい値だけ低い電圧に保たれる。このことにより、図３に示すように出力端子９の電圧の増加に伴う出力端子９の電流の増加を１０分の１以下に低減できる。
次に、図４によりセンサ出力回路１の動作を説明する。パルス信号Ｖｉｎがハイレベルの時、ＭＯＳトランジスタ３はオフ状態、ＭＯＳトランジスタ５はオン状態になる。この結果、ＭＯＳトランジスタ７，８のゲート電圧は０Ｖになるので、ＭＯＳトランジスタ７，８はオフ状態になり、プルアップ抵抗１２により出力端子９の電圧はハイレベルになる。次に、パルス信号Ｖｉｎがローレベルの時、ＭＯＳトランジスタ３はオン状態、ＭＯＳトランジスタ５はオフ状態になるので、定電流源２からの電流がＭＯＳトランジスタ４，６に流れる。この結果、ＭＯＳトランジスタ６、８で構成されるカレントミラー回路のソース側であるＭＯＳトランジスタ６のドレイン電流に比例した電流がＭＯＳトランジスタ８のドレインに流れるようになり定電流駆動される。ここで、図２に示した様にドレイン電圧の増加と共にドレイン電流が増加する傾向がある。本実施例におけるＭＯＳトランジスタ７は飽和領域で動作するので、ＭＯＳトランジスタ８のドレイン電圧を一定にするように働き、図３に示すように出力端子９に一定値の電流が流れる。この電流はプルアップ抵抗１２を介して流れるので出力端子の電圧はローレベルになる。
この時、出力端子９に流れる電流はＭＯＳトランジスタ７が無い場合、図４に示すように大きなヒゲ状の電流が生じるが、ＭＯＳトランジスタ７が有る場合、ヒゲ状の電流は生じない。図４に示すヒゲ状の電流は、図３に示す出力端子９の電圧と電流の特性に勾配があると生じてしまう。本実施例のように、ＭＯＳトランジスタ７を付加することで、この特性を改善することができるため、ヒゲ状の電流を抑制する事ができる。また、図４に示したヒゲ状の電流は高周波成分が多いので、出力信号ライン１０にこの電流が流れると、電波放射が生じてしまう。しかし、本実施例によればヒゲ状の電流を無くすことができるので出力信号ライン１０からの電波放射を低減することができる。
また、本実施例ではＭＯＳトランジスタ７を付加することで出力端子９の耐圧を向上させることができる。センサ出力回路１においては出力端子９に静電気や過電圧が印加されてもセンサ出力回路１が破壊されないようにする必要あり、出力端子９の耐圧を向上させる必要がある。
以下、本実施例おいて出力端子９の耐圧が向上する理由を説明する。まず、パルス信号ＶｉｎがハイレベルでＭＯＳトランジスタ７，８がオフ状態の場合、出力端子９の耐圧はＭＯＳトランジスタ７とＭＯＳトランジスタ８のソース＝ドレイン耐圧の和になる。つまり、ＭＯＳトランジスタ７を付加することで出力端子９の耐圧をＭＯＳトランジスタ７のソース＝ドレイン耐圧分だけ向上させることができる。
次に、パルス信号ＶｉｎがローレベルでＭＯＳトランジスタ７，８がオン状態の場合、出力端子９の耐圧は出力端子９に流れる電流と出力端子９の電圧の積で決まる。従って、出力端子９の電流を出力端子９の電圧に依らず一定に保てる本実施例ではより高い電圧まで破壊を防ぐことができる。つまり、より高い耐圧を得ることができる。
次に、第１の実施例への高耐圧ＭＯＳトランジスタの適用について説明する。
微細プロセスで使用できる高耐圧ＭＯＳトランジスタは図２で示した微細プロセスのＭＯＳトランジスタの特性よりも更にドレイン電流のドレイン電圧依存性が悪くなる。そこで、ＭＯＳトランジスタ７のみ高耐圧ＭＯＳトランジスタに変更することが有用である。まず、出力端子９の耐圧はＭＯＳトランジスタ７とＭＯＳトランジスタ８の耐圧の和で決まるので、少なくともＭＯＳトランジスタ７を高耐圧ＭＯＳトランジスタに置き換えることでより高い耐圧を得ることができる。
次に、第１の実施例に駆動方法について説明する。本実施例の回路構成はＭＯＳトランジスタ４，６，７，８で構成されるカレントミラー回路と見なすことができ、このカレントミラー回路のソース側の電流をＭＯＳトランジスタ３，５を用いて制御している。この様にカレントミラー回路のソース側の電流を制御することでＭＯＳトランジスタ７のゲートを駆動する電圧の振幅を小さくすることが可能になる。ＭＯＳトランジスタ７のゲートを駆動する信号はＭＯＳトランジスタ７のゲート＝ドレイン間の容量を介して出力端子９に漏れ出て、出力信号ライン１０からの電波放射を生じさせる。つまり、ＭＯＳトランジスタ４，６，７，８で構成されるカレントミラー回路のソース側の電流をＭＯＳトランジスタ３，５を用いて制御することで、ＭＯＳトランジスタ７のゲート＝ドレイン間の容量を介して出力端子９に漏れ出て出力信号ライン１０から放射される電波を低減することができる。
［第２の実施例］
本発明の第２の実施例について説明する。第１の実施例と同様の呼応性については説明を省略する。
本実施例では、ＭＯＳトランジスタ８を低耐圧ＭＯＳトランジスタに、ＭＯＳトランジスタ７を高耐圧ＭＯＳトランジスタにする。ＭＯＳトランジスタ８のドレイン電流のドレイン電圧依存性を小さくし、ＭＯＳトランジスタ８のドレイン電圧をＭＯＳトランジスタ７で一定に保つことができるので、出力端子９の電流の出力端子９の電圧依存性に関して、良好な特性を得ることができる。
これは、ＭＯＳトランジスタのドレイン電流のドレイン電圧依存性が高耐圧ＭＯＳトランジスタに比べて低耐圧ＭＯＳの方が良好であること、ＭＯＳトランジスタ８のドレイン電圧を一定に保つＭＯＳトランジスタ７の効果が高耐圧ＭＯＳトランジスタと低耐圧ＭＯＳトランジスタとで差が無いことから説明できる。また、チップサイズに関しても同じドレイン電流を流すための高耐圧ＭＯＳトランジスタのサイズは低耐圧ＭＯＳトランジスタが必要とするサイズに比べて大きくなる。このことから、ＭＯＳトランジスタ７を高耐圧ＭＯＳトランジスタにＭＯＳトランジスタ８を低耐圧ＭＯＳトランジスタにした方がチップサイズを小さくできる。つまり、ＭＯＳトランジスタ８のドレイン‐ソース間の耐圧より、ＭＯＳトランジスタ７のドレイン‐ソース間の耐圧を高くすることで、出力端子９の耐圧を向上でき、出力端子９の電流の出力端子９の電圧依存性を小さくでき、チップサイズも小さくできる。
［第３の実施例］
次に，本発明の第３の実施例であるセンサ出力回路を図５、６により説明する。なお，図５は第２の実施例のセンサ出力回路の構成、図６は出力端子９の電流波形である。
本実施例のセンサ出力回路１は基本的には第１の実施例のセンサ出力回路１と同じであるが、コンデンサ１５を付加した。コンデンサ１５を付加することでＭＯＳトランジスタ７、８のゲート電圧の変化は緩やかになる。これは定電流源２によってコンデンサ１５を充電するので、このコンデンサ１５の容量値と定電流源２の電流によって、ＭＯＳトランジスタ４，６を流れる電流の変化速度が遅くなる為である。この結果、図６に示すように出力端子９の電流変化が緩やかになる。そして、出力端子９の電流変化を緩やかにすることで図９に示す電流波形の高調波成分を減らすことができるので出力信号ライン１０からの電波放射を低減することができる。
［第４の実施例］
次に，本発明の第４の実施例であるセンサ出力回路を図７により説明する。なお，図７は第４の実施例のセンサ出力回路の構成である。
本実施例のセンサ出力回路１は基本的には第１の実施例のセンサ出力回路１と同じであるが、ＭＯＳトランジスタ７とＭＯＳトランジスタ８の駆動回路を別々に設けた。ＭＯＳトランジスタ７の駆動回路はパルス信号Ｖｉｎに応じてオンオフ動作をするＭＯＳトランジスタ１７，１８と、定電流を発生させる定電流源１６と、ＭＯＳトランジスタ７のゲート電圧を発生させるＭＯＳトランジスタ１９から構成される。ＭＯＳトランジスタ８の駆動回路はパルス信号Ｖｉｎに応じてオンオフ動作をするＭＯＳトランジスタ２１，２２と、定電流を発生させる定電流源２０と、ＭＯＳトランジスタ８とカレントミラー回路を構成するＭＯＳトランジスタ２３から構成される。
第３の実施例の構成はＭＯＳトランジスタ７のゲート電圧を第１の実施例に比べて低くできる。この為、出力端子９のローレベルをより低電圧にできる。
［第５の実施例］
次に，本発明の第５の実施例であるセンサ出力回路を図８，９により説明する。なお，図８は第５の実施例のセンサ出力回路の構成、図９は出力端子９の電圧波形である。
本実施例のセンサ出力回路１は基本的には第４の実施例のセンサ出力回路１と同じであるが、ＭＯＳトランジスタ７の駆動回路をＤＡ変換器２４に変更し、信号ＤｉｎによりＤＡ変換器２４の出力電圧を制御してＭＯＳトランジスタ７のゲート電圧を制御できるようにした。第３の実施例の構成ではＭＯＳトランジスタ７のゲート電圧を制御できるようしたので出力端子９のローレベルを制御できる。この結果、図９に示すように出力信号のローレベルの信号を変化させて低振幅の波形を重畳できるようにした。
図９に示すような電圧波形を単線信号ラインに印加した場合、高周波信号に関しては単線信号の電流に応じた電波が放出されるが、低周波信号に関しては電圧に応じた電波が放出される。この低周波の電波放射の周波数成分は図４に示した電圧波形の周波数成分と概ね一致する。ここで、図４に示した電圧波形の高調波成分を打ち消すために図９に示すようにローレベルに振幅の小さい波形を重畳させた。つまり、出力端子９のローレベルに振幅の小さい波形を重畳させることで、図４に示した電圧波形の高調波成分の電波放射を低減できるようにした。
１‥センサ出力回路、２‥定電流源、３‥ＭＯＳトランジスタ、４‥ＭＯＳトランジスタ、
５‥ＭＯＳトランジスタ、６‥ＭＯＳトランジスタ、７‥ＭＯＳトランジスタ、
８‥ＭＯＳトランジスタ、９‥出力端子、１０‥出力信号ライン、１１‥制御回路、
１２‥プルアップ抵抗、１３‥入力ゲート回路、１４‥コンデンサ、１５‥コンデンサ、
１６‥定電流源、１７‥ＭＯＳトランジスタ、１８‥ＭＯＳトランジスタ、
１９‥ＭＯＳトランジスタ、２０‥定電流源、２１‥ＭＯＳトランジスタ、
２２‥ＭＯＳトランジスタ、２３‥ＭＯＳトランジスタ、２４‥ＤＡ変換器

Claims (10)

  1. パルス信号を出力する出力端子を有するセンサ出力回路において、
    定電流駆動される第１のＭＯＳトランジスタと、
    前記第１のＭＯＳトランジスタと前記出力端子の間に設けられる第２のＭＯＳトランジスタと、を備え、
    前記第２のＭＯＳトランジスタのソース端子は、前記第１のＭＯＳトランジスタのドレイン端子に接続され、前記第２のＭＯＳトランジスタのドレイン端子は、前記出力端子に接続するセンサ出力回路。
  2. 前記第２のＭＯＳトランジスタのドレイン‐ソース間の耐圧は、前記第１のＭＯＳトランジスタのドレイン‐ソース間の耐圧よりも高い請求項１に記載のセンサ出力回路
  3. 前記第２のＭＯＳトランジスタのゲート電圧を一定に保つことで、前記第１のＭＯＳトランジスタのドレイン端子の電圧を定電圧に維持する請求項１に記載のセンサ出力回路
  4. 前記第１のＭＯＳトランジスタのゲート端子と前記第２のＭＯＳトランジスタのゲート端子の少なくとも一方にコンデンサが配置されている請求項２に記載のセンサ出力回路
  5. 前記第１のＭＯＳトランジスタは、カレントミラー回路を構成するＭＯＳトランジスタの一部分である請求項２に記載のセンサ出力回路
  6. 前記カレントミラー回路のソース側と定電流源の間には、該ソース側の電流を制御するスイッチ回路が存在する請求項５に記載のセンサ出力回路
  7. 前記第２のＭＯＳトランジスタを構成要素とする第２のカレントミラー回路を備え、
    前記第２のカレントミラー回路のソース側と第２の定電流源の間には、前記第２のカレントミラー回路の電流を制御するスイッチ回路が存在する請求項６に記載のセンサ出力回路
  8. 前記第２のＭＯＳトランジスタのゲート端子にはＤＡ変換器が接続される請求項６に記載のセンサ出力回路
  9. 前記出力端子のローレベルに振幅の小さい波形を重畳する請求項８に記載のセンサ出力回路。
  10. 請求項１乃至９の何れかに記載のセンサ出力回路を備えるセンサ装置。
JP2017229802A 2017-11-30 2017-11-30 センサ出力回路およびセンサ装置 Active JP6969991B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017229802A JP6969991B2 (ja) 2017-11-30 2017-11-30 センサ出力回路およびセンサ装置
PCT/JP2018/041424 WO2019107102A1 (ja) 2017-11-30 2018-11-08 センサ出力回路
DE112018005419.5T DE112018005419T5 (de) 2017-11-30 2018-11-08 Sensorausgangsschaltung
US16/760,430 US11381228B2 (en) 2017-11-30 2018-11-08 Sensor output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017229802A JP6969991B2 (ja) 2017-11-30 2017-11-30 センサ出力回路およびセンサ装置

Publications (2)

Publication Number Publication Date
JP2019102903A true JP2019102903A (ja) 2019-06-24
JP6969991B2 JP6969991B2 (ja) 2021-11-24

Family

ID=66664481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017229802A Active JP6969991B2 (ja) 2017-11-30 2017-11-30 センサ出力回路およびセンサ装置

Country Status (4)

Country Link
US (1) US11381228B2 (ja)
JP (1) JP6969991B2 (ja)
DE (1) DE112018005419T5 (ja)
WO (1) WO2019107102A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023520815A (ja) * 2020-04-29 2023-05-19 無錫華潤上華科技有限公司 バイアス電流発生回路及びフラッシュメモリ

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147815A (ja) * 1985-12-23 1987-07-01 Aisin Warner Ltd 入力インタフエ−ス回路
JPH04158629A (ja) * 1990-10-23 1992-06-01 Nec Eng Ltd レベル変換回路
JPH09148853A (ja) * 1995-11-17 1997-06-06 Fujitsu Ltd 電流出力回路
US6369620B1 (en) * 2000-09-29 2002-04-09 Intel Corporation Cross coupled transmitter output stage
JP2005236395A (ja) * 2004-02-17 2005-09-02 Kawasaki Microelectronics Kk 出力バッファ回路
JP2005311689A (ja) * 2004-04-21 2005-11-04 Sharp Corp 高耐圧力スコード型増幅回路
JP2006129331A (ja) * 2004-11-01 2006-05-18 Mitsubishi Electric Corp レベルシフト回路
JP2007135097A (ja) * 2005-11-11 2007-05-31 Renesas Technology Corp 高出力増幅器
JP2007214605A (ja) * 2004-02-27 2007-08-23 Rohm Co Ltd インバータ駆動回路、及びそれを備えたｃｍｏｓ出力回路並びにスイッチングレギュレータ
JP2007306042A (ja) * 2006-05-08 2007-11-22 Sony Corp レベル変換回路及びこれを用いた入出力装置
JP2014158184A (ja) * 2013-02-15 2014-08-28 Panasonic Corp 電流出力回路および無線通信装置
JP2016126550A (ja) * 2015-01-05 2016-07-11 アルプス電気株式会社 定電流回路及びこれを有するセンサ装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249975A (ja) 1994-03-10 1995-09-26 Fujitsu Ltd 状態遷移時間制御型差動出力回路
US8213145B2 (en) * 2009-12-21 2012-07-03 Intel Corporation Output driver protection

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62147815A (ja) * 1985-12-23 1987-07-01 Aisin Warner Ltd 入力インタフエ−ス回路
JPH04158629A (ja) * 1990-10-23 1992-06-01 Nec Eng Ltd レベル変換回路
JPH09148853A (ja) * 1995-11-17 1997-06-06 Fujitsu Ltd 電流出力回路
US6369620B1 (en) * 2000-09-29 2002-04-09 Intel Corporation Cross coupled transmitter output stage
JP2005236395A (ja) * 2004-02-17 2005-09-02 Kawasaki Microelectronics Kk 出力バッファ回路
JP2007214605A (ja) * 2004-02-27 2007-08-23 Rohm Co Ltd インバータ駆動回路、及びそれを備えたｃｍｏｓ出力回路並びにスイッチングレギュレータ
JP2005311689A (ja) * 2004-04-21 2005-11-04 Sharp Corp 高耐圧力スコード型増幅回路
JP2006129331A (ja) * 2004-11-01 2006-05-18 Mitsubishi Electric Corp レベルシフト回路
JP2007135097A (ja) * 2005-11-11 2007-05-31 Renesas Technology Corp 高出力増幅器
JP2007306042A (ja) * 2006-05-08 2007-11-22 Sony Corp レベル変換回路及びこれを用いた入出力装置
JP2014158184A (ja) * 2013-02-15 2014-08-28 Panasonic Corp 電流出力回路および無線通信装置
JP2016126550A (ja) * 2015-01-05 2016-07-11 アルプス電気株式会社 定電流回路及びこれを有するセンサ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023520815A (ja) * 2020-04-29 2023-05-19 無錫華潤上華科技有限公司 バイアス電流発生回路及びフラッシュメモリ
JP7490077B2 (ja) 2020-04-29 2024-05-24 無錫華潤上華科技有限公司 バイアス電流発生回路及びフラッシュメモリ

Also Published As

Publication number Publication date
JP6969991B2 (ja) 2021-11-24
US20210409012A1 (en) 2021-12-30
DE112018005419T5 (de) 2020-07-02
US11381228B2 (en) 2022-07-05
WO2019107102A1 (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
US20070210776A1 (en) Switching power source apparatus
US20080001645A1 (en) Phase shifter
JP6219180B2 (ja) ボルテージレギュレータ
US20030011418A1 (en) Level shifting circuit
WO2013038583A1 (ja) 半導体装置およびそれを備えた電源システム
US7511541B2 (en) Electronic driver device for an external load for which the slew rate of the output signal is independent of the external load capacity and the corresponding integrated component
US20130027017A1 (en) Voltage to current converting circuit
KR20110060720A (ko) 출력 드라이버
US7501874B2 (en) Level shift circuit
WO2019107102A1 (ja) センサ出力回路
JP4578896B2 (ja) クロックバッファ回路
JP6817081B2 (ja) レベルシフト回路
US10516387B2 (en) Signal level converter and display driving device
WO2017051490A1 (ja) 通信ノード
JP2018019322A (ja) リンギング抑制回路
JP2016012772A (ja) 信号処理装置
US7521997B2 (en) Low-power variable gain amplifier
US8860470B1 (en) Input/output line driver circuit
JP5198971B2 (ja) 発振回路
US20130335156A1 (en) Oscillator comprising an rc-circuit and a push-pull stage and electronic device comprising the oscillator
JP2016096497A (ja) イコライザ回路及び半導体集積装置
WO2017149957A1 (ja) 信号出力回路
JP2011015230A (ja) フィルタ回路およびバイアス回路
EP2779450A1 (en) A method and apparatus for generating an oscillation signal
JP2005135372A (ja) 遅延固定ループの電源電圧供給装置及び電源電圧供給方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210608

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210817

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210817

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210827

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210831

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20210903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211028

R150 Certificate of patent or registration of utility model

Ref document number: 6969991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150