JP2006129331A - レベルシフト回路 - Google Patents
レベルシフト回路 Download PDFInfo
- Publication number
- JP2006129331A JP2006129331A JP2004317600A JP2004317600A JP2006129331A JP 2006129331 A JP2006129331 A JP 2006129331A JP 2004317600 A JP2004317600 A JP 2004317600A JP 2004317600 A JP2004317600 A JP 2004317600A JP 2006129331 A JP2006129331 A JP 2006129331A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- constant current
- level shift
- power supply
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 低電圧側である第1電源電圧VCC1の振幅を有する2値の入力信号Sinの信号レベルに応じて定電流の供給を行う定電流回路2を用いて、高耐圧スイッチングトランジスタであるDMOSトランジスタDM1に流れる電流の供給制御を行ってDMOSトランジスタDM1のスイッチング制御を行うと共に、定電流回路2の定電流値を設定してDMOSトランジスタDM1に流れる電流値の設定を行うようにした。
【選択図】 図1
Description
図14において、入力信号Sinに応じてPMOSトランジスタPa及びNMOSトランジスタMaがオン又はオフしてDMOSトランジスタDMaのゲート電圧を制御すると共に、NMOSトランジスタMb及びMcのカレントミラー回路及び抵抗Raによって、DMOSトランジスタDMaに流れる電流を制限している。
制御電極が所定の電圧でバイアスされ、オンすると前記第1正側電源電圧よりも大きい所定の第2正側電源電圧を電源とする電流を出力するスイッチング素子と、
前記入力信号に応じて該スイッチング素子に対する所定の第1定電流の供給制御を行う、前記第1正側電源電圧を電源として作動する定電流回路部と、
を備え、
前記スイッチング素子は、前記定電流回路部からの電流供給の有無に応じてオン又はオフし、前記入力信号のハイレベルのみの電圧をレベルシフトさせて出力するようにした。
実施の形態1.
図1は、本発明の実施の形態1におけるレベルシフト回路の回路例を示した図である。
図1のレベルシフト回路1は、負側電源電圧である接地電圧から所定の第1正側電源電圧(以下、第1電源電圧と呼ぶ)VCC1の振幅を有する2値の入力信号Sinに対して、ハイレベルのみの電圧を第1電源電圧VCC1よりも大きい電圧にレベルシフトさせて出力信号Soutとして出力する。
第2電源電圧VCC2とDMOSトランジスタDM1のドレインとの間には抵抗R1が接続され、DMOSトランジスタDM1のソースと接地電圧との間に定電流回路2が接続され、DMOSトランジスタDM1のゲートには第1電源電圧VCC1が入力されている。なお、定電流回路2は定電流回路部を、DMOSトランジスタDM1はスイッチング素子をそれぞれなし、定電流i1は第1定電流をなす。
ここで、定電流回路2は、所定の定電流i2を供給する定電流源5と、NMOSトランジスタM1〜M3とで構成されており、NMOSトランジスタM2及びM3はカレントミラー回路を形成している。なお、定電流源5は第1定電流源を、NMOSトランジスタM1は制御回路をそれぞれなす。
これに対して、ローレベルの入力信号Sinが入力されるとNMOSトランジスタM1がオフする。このため、NMOSトランジスタM2及びM3がそれぞれオンし、定電流源5からの定電流i2に対してNMOSトランジスタM2とM3のトランジスタ比に応じた電流がNMOSトランジスタM3から供給される。このため、DMOSトランジスタDM1はオンし、ローレベルの信号が出力信号Soutとして出力される。
なお、図1の定電流源5を、図2で示すように定電流源7とPMOSトランジスタP1及びP2で形成されたカレントミラー回路で形成するようにしてもよい。
前記実施の形態1における図1では、第1電源電圧VCC1は定電圧化されていなかったが、図3で示すように、定電流回路2が、第1電源電圧VCC1を定電圧化した内部電源電圧VREGを電源として作動するようにしてもよく、この場合、DMOSトランジスタDM1のゲートには内部電源電圧VREGが入力される。このようにすると、入力信号Sinが内部電源電圧VREGの振幅、例えば0〜5Vの振幅を有する信号である場合、図1では、入力信号Sinを内部電源電圧VREGの振幅を有する信号から第1電源電圧VCC1の振幅を有する信号にレベルシフトさせる必要があった。しかし、図3のようにすると、このようなレベルシフトをさせる回路が不要になると共に、定電流回路2を構成するMOSトランジスタの耐圧を小さくすることができ、小型化を図ることができる。なお、内部電源電圧VREGは第1定電圧をなす。
前記実施の形態1及び実施の形態2では、DMOSトランジスタDM1のゲートには第1電源電圧VCC1又は内部電源電圧VREGが入力されるようにしたが、DMOSトランジスタDM1のゲートに入力される電圧を設定できるようにしてもよい。
図4は、このようにした場合におけるレベルシフト回路の回路例を示した図である。なお、図4では、図1と同じもの又は同様のものは図1と同じ符号で示しており、ここではその説明を省略すると共に図1との相違点のみ説明する。
図4における図1との相違点は、第1電源電圧VCC1を分圧する抵抗R2及びR3の直列回路を追加し、該分圧電圧をDMOSトランジスタDM1のゲートに入力するようにしたことにある。なお、抵抗R2及びR3は電圧生成回路部をなす。
このようにすることにより、任意の電圧でDMOSトランジスタDM1のゲートをバイアスすることができると共に、抵抗R2及びR3は温度係数が等しく抵抗R2及びR3の抵抗値の比が温度変化によって変化しないため、抵抗R2及びR3で生成された分圧電圧の温度特性をなくすことができる。
前記実施の形態3における図4の抵抗R3の代わりに1つ又は複数のダイオードD1〜Dn(nは、n>0の整数)を直列に接続するようにしてもよく、このようにしたレベルシフト回路を図5に示す。なお、図5では、図4と同じもの又は同様のものは図4と同じ符号で示し、ここではその説明を省略すると共に図4との相違点のみ説明する。
図5における図4との相違点は、図4の抵抗R3を、ダイオードD1〜Dnを直列に接続した直列回路に置き換えたことにある。なお、抵抗R2及びダイオードD1〜Dnは電圧生成回路部をなし、ダイオードD1〜Dnはダイオード回路をなす。
このようにすることにより、DMOSトランジスタDM1のゲートと接地電圧との間に直列に接続するダイオードの数nを変えることによって、DMOSトランジスタDM1のゲート電圧を容易に設定することができる。また、抵抗R2は負の温度特性を有しているのに対して、ダイオードD1〜Dnは正の温度特性を有している。このため、抵抗R2とダイオードD1〜Dnの各温度特性を相殺することができ、温度特性の補正を行うことができる。
前記実施の形態4における図5のダイオードD1〜DnをMOSトランジスタで形成するようにしてもよく、このようにした場合、図5は図6のようになる。なお、図6では、図5と同じもの又は同様のものは図5と同じ符号で示し、ここではその説明を省略すると共に図5との相違点のみ説明する。
図6における図5との相違点は、図5のダイオードD1〜Dnを、ゲートとドレインをそれぞれ接続したNMOSトランジスタMD1〜MDnに置き換えたことにある。
このようにすることにより、図5の場合と同様の効果を得ることができると共に、ダイオードD1〜Dnを形成する際のバイポーラプロセスをなくすことができ、製造プロセスの簡略化を図ることができる。
前記実施の形態3から実施の形態5における図4から図6において、DMOSトランジスタDM1のゲートに所定の定電圧を入力するようにしてもよく、このようにした場合、図4から図6は図7のようになる。なお、図7では、図4と同じもの又は同様のものは図4と同じ符号で示し、ここではその説明を省略すると共に図4との相違点のみ説明する。
図7における図4との相違点は、図4の抵抗R3を、ツェナーダイオードZD1に置き換えたことにある。なお、抵抗R2及びツェナーダイオードZD1は定電圧生成回路部をなし、ツェナーダイオードZD1のツェナー電圧は第2定電圧をなす。
図7において、抵抗R2とDMOSトランジスタDM1のゲートとの接続部にツェナーダイオードZD1のカソードが接続され、ツェナーダイオードZD1のアノードは接地電圧に接続されている。
このようにすることにより、DMOSトランジスタDM1のゲート電圧の設定を設計上において簡単に行うことができると共に、DMOSトランジスタDM1のゲート電圧のばらつきを小さくすることができ、DMOSトランジスタDM1の動作を安定させることができる。
前記実施の形態3における図4の抵抗R2を、所定の定電流i3を供給する定電流源11に置き換えてもよく、このようにした場合、図4は図8のようになる。図8では、図4と同じもの又は同様のものは図4と同じ符号で示しており、ここではその説明を省略すると共に相違点のみ説明する。
図8において、第1電源電圧VCC1とDMOSトランジスタDM1のゲートとの間には定電流源11が接続されている。なお、定電流源11は第2定電流源をなし、定電流源11及び抵抗R3は電圧生成回路部をなす。
このようにすることにより、抵抗R3の抵抗値を設定することによってDMOSトランジスタDM1のゲート電圧を容易に設定することができると共に、DMOSトランジスタDM1のゲート電圧に正の温度特性を持たせることができ、出力信号Soutが入力される回路が負の温度特性を有している場合に有効である。
前記実施の形態4における図5の抵抗R2を、所定の定電流i3を供給する定電流源11に置き換えてもよく、このようにした場合、図5は図9のようになる。図9では、図5と同じもの又は同様のものは図5と同じ符号で示しており、ここではその説明を省略すると共に相違点のみ説明する。
図9において、第1電源電圧VCC1とDMOSトランジスタDM1のゲートとの間には定電流源11が接続されている。なお、定電流源11及びダイオードD1〜Dnは電圧生成回路部をなす。
このようにすることにより、DMOSトランジスタDM1のゲートと接地電圧との間に直列に接続するダイオードの数nを変えることによってDMOSトランジスタDM1のゲート電圧を容易に設定することができる。また、DMOSトランジスタDM1のゲート電圧に負の温度特性を持たせることができ、出力信号Soutが入力される回路が正の温度特性を有している場合に有効である。
前記実施の形態5における図6の抵抗R2を、所定の定電流i3を供給する定電流源11に置き換えてもよく、このようにした場合、図6は図10のようになる。図10では、図6と同じもの又は同様のものは図6と同じ符号で示しており、ここではその説明を省略すると共に相違点のみ説明する。
図10において、第1電源電圧VCC1とDMOSトランジスタDM1のゲートとの間には定電流源11が接続されている。なお、定電流源11及びNMOSトランジスタMD1〜MDnは電圧生成回路部をなす。
このようにすることにより、DMOSトランジスタDM1のゲートと接地電圧との間に直列に接続するダイオード接続されたNMOSトランジスタの数nを変えることによってDMOSトランジスタDM1のゲート電圧を容易に設定することができる。また、ダイオードを形成する際のバイポーラプロセスをなくすことができ、製造プロセスの簡略化を図ることができる。
前記実施の形態6における図7の抵抗R2を、所定の定電流i3を供給する定電流源11に置き換えてもよく、このようにした場合、図7は図11のようになる。図11では、図7と同じもの又は同様のものは図7と同じ符号で示しており、ここではその説明を省略すると共に相違点のみ説明する。
図11において、第1電源電圧VCC1とDMOSトランジスタDM1のゲートとの間には定電流源11が接続されている。なお、定電流源11及びツェナーダイオードZD1は定電圧生成回路部をなす。
このようにすることにより、DMOSトランジスタDM1のゲート電圧の設定が設計上において簡単に行うことができると共に、DMOSトランジスタDM1のゲート電圧のばらつきを小さくすることができ、DMOSトランジスタDM1の動作を安定させることができる。また、DMOSトランジスタDM1のゲート電圧に正の温度特性を持たせることができ、出力信号Soutが入力される回路が負の温度特性を有している場合に有効である。
前記実施の形態6及び実施の形態10では、DMOSトランジスタDM1のゲートにツェナーダイオードZD1によってツェナー電圧が入力されるようにしたが、DMOSトランジスタDM1のゲートに入力される電圧を設定できるようにしてもよい。
図12は、このようにした場合におけるレベルシフト回路の回路例を示した図である。なお、図12では、図11の場合を例にして示しており、図11と同じもの又は同様のものは図11と同じ符号で示しており、ここではその説明を省略すると共に図11との相違点のみ説明する。
このようにすることにより、任意の電圧でDMOSトランジスタDM1のゲートをバイアスすることができ、DMOSトランジスタDM1のゲート電圧の微調整が容易であり、該ゲート電圧のばらつき小さくすることができDMOSトランジスタDM1の動作を安定させることができる。また、DMOSトランジスタDM1のゲート電圧に正の温度特性を持たせることができ、出力信号Soutが入力される回路が負の温度特性を有している場合に有効である。また、図7の場合も図12と同様であり、同様の効果を得ることができるが、その説明を省略する。
図13において、PMOSトランジスタP3は、第1電源電圧VCC1とDMOSトランジスタDM1のゲートとの間に接続され、ゲートがPMOSトランジスタP1及びP2の各ゲートの接続部に接続されている。なお、図13では、図8の場合を例にして示しているが、図9〜図12の場合においても同様であるのでその説明を省略する。
また、図4から図12において、定電流源5を、定電流源7とPMOSトランジスタP1及びP2で形成されたカレントミラー回路で形成するようにした場合は、図2の場合と同様であるのでその説明を省略する。
Claims (15)
- 所定の第1正側電源電圧と所定の負側電源電圧との振幅を有する2値の入力信号に対して、ハイレベルのみの電圧をレベルシフトさせて出力するレベルシフト回路において、
制御電極が所定の電圧でバイアスされ、オンすると前記第1正側電源電圧よりも大きい所定の第2正側電源電圧を電源とする電流を出力するスイッチング素子と、
前記入力信号に応じて該スイッチング素子に対する所定の第1定電流の供給制御を行う、前記第1正側電源電圧を電源として作動する定電流回路部と、
を備え、
前記スイッチング素子は、前記定電流回路部からの電流供給の有無に応じてオン又はオフし、前記入力信号のハイレベルのみの電圧をレベルシフトさせて出力することを特徴とするレベルシフト回路。 - 前記定電流回路部は、
前記第1正側電源電圧を電源として所定の第2定電流を生成して出力する第1定電流源と、
該第2定電流に比例した前記第1定電流を生成して前記スイッチング素子に供給するカレントミラー回路と、
前記入力信号に応じて該カレントミラー回路への前記第2定電流の入力制御を行い、該カレントミラー回路に対して電流出力制御を行う制御回路と、
を備えること特徴とする請求項1記載のレベルシフト回路。 - 前記スイッチング素子は、制御電極が第1正側電源電圧でバイアスされることを特徴とする請求項1又は2記載のレベルシフト回路。
- 前記スイッチング素子は、制御電極が所定の第1定電圧でバイアスされることを特徴とする請求項1又は2記載のレベルシフト回路。
- 前記第1正側電源電圧から所定の電圧を生成して出力する電圧生成回路部を備え、前記スイッチング素子は、制御電極が該電圧生成回路部からの電圧でバイアスされることを特徴とする請求項1又は2記載のレベルシフト回路。
- 前記電圧生成回路部は、第1正側電源電圧を分圧して出力する複数の抵抗からなること特徴とする請求項5記載のレベルシフト回路。
- 前記電圧生成回路部は、1つのダイオードからなる、又は複数のダイオードが直列に接続されてなるダイオード回路と、該ダイオード回路に第1正側電源電圧を電源とする電流を供給する抵抗とで構成され、前記スイッチング素子は、制御電極が前記ダイオード回路を形成するダイオードの順方向電圧、又は各ダイオードの順方向電圧を加算した電圧でバイアスされることを特徴とする請求項5記載のレベルシフト回路。
- 前記電圧生成回路部は、抵抗と、該抵抗に所定の第3定電流を供給する第1正側電源電圧を電源とする第2定電流源とで構成され、前記スイッチング素子は、制御電極が前記抵抗に発生する電圧でバイアスされることを特徴とする請求項5記載のレベルシフト回路。
- 前記電圧生成回路部は、1つのダイオードからなる、又は複数のダイオードが直列に接続されてなるダイオード回路と、該ダイオード回路に所定の第3定電流を供給する第1正側電源電圧を電源とする第2定電流源とで構成され、前記スイッチング素子は、制御電極が前記ダイオード回路を形成するダイオードの順方向電圧又は各ダイオードの順方向電圧を加算した電圧でバイアスされることを特徴とする請求項5記載のレベルシフト回路。
- 前記電圧生成回路部を構成するダイオードは、MOSトランジスタで形成されることを特徴とする請求項7又は9記載のレベルシフト回路。
- 前記第1正側電源電圧から所定の第2定電圧を生成して出力する定電圧生成回路部を備え、前記スイッチング素子は、制御電極が該定電圧生成回路部からの第2定電圧でバイアスされることを特徴とする請求項1又は2記載のレベルシフト回路。
- 前記定電圧生成回路部は、ツェナーダイオードと、該ツェナーダイオードに第1正側電源電圧を電源とする電流を供給する抵抗とで構成され、前記スイッチング素子は、制御電極が前記ツェナーダイオードのツェナー電圧を用いてバイアスされることを特徴とする請求項11記載のレベルシフト回路。
- 前記定電圧生成回路部は、ツェナーダイオードと、該ツェナーダイオードに所定の第3定電流を供給する第1正側電源電圧を電源とする第2定電流源とで構成され、前記スイッチング素子は、制御電極が前記ツェナーダイオードのツェナー電圧を用いてバイアスされることを特徴とする請求項11記載のレベルシフト回路。
- 前記スイッチング素子は、制御電極が前記ツェナーダイオードのツェナー電圧でバイアスされることを特徴とする請求項12又は13記載のレベルシフト回路。
- 前記定電圧生成回路部は、前記ツェナー電圧を所定の分圧比で分圧して出力する分圧回路を備え、前記スイッチング素子は、制御電極が該分圧回路からの分圧電圧でバイアスされることを特徴とする請求項12又は13記載のレベルシフト回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317600A JP4384008B2 (ja) | 2004-11-01 | 2004-11-01 | レベルシフト回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004317600A JP4384008B2 (ja) | 2004-11-01 | 2004-11-01 | レベルシフト回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006129331A true JP2006129331A (ja) | 2006-05-18 |
JP4384008B2 JP4384008B2 (ja) | 2009-12-16 |
Family
ID=36723494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004317600A Active JP4384008B2 (ja) | 2004-11-01 | 2004-11-01 | レベルシフト回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4384008B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007129573A1 (ja) | 2006-05-08 | 2007-11-15 | Nsk Ltd. | 電動パワーステアリング装置の制御装置 |
JP2010124032A (ja) * | 2008-11-17 | 2010-06-03 | Mitsubishi Electric Corp | レベルシフト回路 |
JP2011234275A (ja) * | 2010-04-30 | 2011-11-17 | Mitsubishi Electric Corp | ゲート駆動回路 |
WO2019107102A1 (ja) * | 2017-11-30 | 2019-06-06 | 日立オートモティブシステムズ株式会社 | センサ出力回路 |
-
2004
- 2004-11-01 JP JP2004317600A patent/JP4384008B2/ja active Active
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007129573A1 (ja) | 2006-05-08 | 2007-11-15 | Nsk Ltd. | 電動パワーステアリング装置の制御装置 |
JP2010124032A (ja) * | 2008-11-17 | 2010-06-03 | Mitsubishi Electric Corp | レベルシフト回路 |
JP4686589B2 (ja) * | 2008-11-17 | 2011-05-25 | 三菱電機株式会社 | レベルシフト回路 |
JP2011135603A (ja) * | 2008-11-17 | 2011-07-07 | Mitsubishi Electric Corp | レベルシフト回路 |
JP2011139529A (ja) * | 2008-11-17 | 2011-07-14 | Mitsubishi Electric Corp | レベルシフト回路 |
JP2011234275A (ja) * | 2010-04-30 | 2011-11-17 | Mitsubishi Electric Corp | ゲート駆動回路 |
WO2019107102A1 (ja) * | 2017-11-30 | 2019-06-06 | 日立オートモティブシステムズ株式会社 | センサ出力回路 |
JP2019102903A (ja) * | 2017-11-30 | 2019-06-24 | 日立オートモティブシステムズ株式会社 | センサ出力回路 |
US11381228B2 (en) | 2017-11-30 | 2022-07-05 | Hitachi Astemo, Ltd. | Sensor output circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4384008B2 (ja) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010193431A (ja) | 出力回路およびモータ駆動装置 | |
CN107134991B (zh) | 一种用于驱动功率晶体管的驱动电路 | |
JP2008211707A (ja) | 入力回路 | |
JP4477373B2 (ja) | 定電流回路 | |
JP2006112906A (ja) | 電圧検出回路 | |
CN109698688B (zh) | 反相器 | |
JP4848689B2 (ja) | 半導体集積回路 | |
JP4384008B2 (ja) | レベルシフト回路 | |
US9798346B2 (en) | Voltage reference circuit with reduced current consumption | |
JP2016208082A (ja) | 電流ドライバ回路 | |
JP2014003541A (ja) | 半導体集積回路、および、スイッチ装置 | |
JP2020088546A (ja) | ハイサイド駆動回路 | |
JP4753663B2 (ja) | 出力回路 | |
US8692589B2 (en) | Semiconductor element driving circuit and semiconductor device | |
JP2010166359A (ja) | 電流制限回路 | |
JP7240075B2 (ja) | 定電圧回路 | |
JPWO2016052042A1 (ja) | スタートアップ回路 | |
JP2008072197A (ja) | 半導体集積回路装置 | |
JP7276749B2 (ja) | 入力回路 | |
JP5689778B2 (ja) | 入力回路 | |
US10763849B2 (en) | Semiconductor integrated circuit | |
US10634712B2 (en) | Current sensing circuit for sensing current flowing through load switch | |
JP5629243B2 (ja) | イネーブル信号生成回路 | |
JP6610223B2 (ja) | 半導体集積回路 | |
US10101760B1 (en) | Power-on control circuit and input/output control circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4384008 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |