JP2014158184A - 電流出力回路および無線通信装置 - Google Patents

電流出力回路および無線通信装置 Download PDF

Info

Publication number
JP2014158184A
JP2014158184A JP2013028273A JP2013028273A JP2014158184A JP 2014158184 A JP2014158184 A JP 2014158184A JP 2013028273 A JP2013028273 A JP 2013028273A JP 2013028273 A JP2013028273 A JP 2013028273A JP 2014158184 A JP2014158184 A JP 2014158184A
Authority
JP
Japan
Prior art keywords
transistor
current
voltage
circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013028273A
Other languages
English (en)
Other versions
JP5933466B2 (ja
Inventor
Hiroshi Komori
浩 小森
Noriaki Saito
典昭 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2013028273A priority Critical patent/JP5933466B2/ja
Priority to PCT/JP2014/000619 priority patent/WO2014125798A1/ja
Priority to US14/394,154 priority patent/US9323277B2/en
Publication of JP2014158184A publication Critical patent/JP2014158184A/ja
Application granted granted Critical
Publication of JP5933466B2 publication Critical patent/JP5933466B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F5/00Systems for regulating electric variables by detecting deviations in the electric input to the system and thereby controlling a device within the system to obtain a regulated output
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/16Circuits
    • H04B1/1607Supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)

Abstract

【課題】電流出力回路の出力電流を高速に所定値に安定化させる。
【解決手段】電流出力回路は、ソースが基準電圧に接続された第1および第2トランジスタ(M1,M2)を有し、第1トランジスタ(M1)のドレイン電流に比例した電流を第2トランジスタ(M2)のドレインから出力するカレントミラー回路(1)と、カレントミラー回路(1)の電流出力をオンオフするスイッチ(Q2)と、ゲートが第2トランジスタ(M2)のゲートに接続された第3トランジスタ(M3)と、第3トランジスタ(M3)のドレインに第1電圧を与えるバイアス回路(5)と、を備え、バイアス回路(5)は、スイッチ(Q2)の開閉に同期して、第1電圧を異なる2つの電圧に切り替える。
【選択図】図1

Description

本開示は、電流出力の高速立ち上げが可能な電流出力回路、およびこれを備えた無線通信装置に関する。
近年、大量のデータを高速に伝送する技術の重要性が高まっており、無線伝送の方式としてマイクロ波を利用したものに対し、広い周波数帯域幅を扱えるミリ波を使用した技術に注目が集まっている。伝送速度を高速化するには、単に周波数帯域幅を拡大することに加え、送信と受信の間のインターバル期間を短くすることも欠かせない技術である。
一方、バッテリー駆動のモバイル用途では、送信回路と受信回路を常時動作させておいては消費電力が大きくなり通信可能時間が限られてしまうため、必要な回路ブロックを時分割によって動作させる必要がある。
このため、無線回路には高周波動作性能が求められ、無線回路をバイアスする電流出力回路には高速なスイッチング動作性能が求められる。例えば、無線LANにおいて普及しているマイクロ波帯のWiFi(登録商標)規格(例えばIEEE 802.11a)においては、フレーム間隔SIFS(Short Inter-Frame Space)は16μsであるのに対し、ミリ波帯を使用する新しい規格WiGig(登録商標)(Wireless Gigabit)においては3μsが要求されている。
以下、図9および図10を参照しながら、特許文献1に例示される従来の電流出力回路について説明する。特許文献1は、電流出力の高速立ち上げが可能な電流出力回路の一例として、発光素子、例えばレーザダイオードを駆動して記憶媒体、例えばCD−R、又は、CD−RWに情報を書き込む発光素子駆動回路に関するものである。
図9は従来例の電流出力回路としての発光素子駆動回路の構成を示す回路図である。図9の発光素子駆動回路において、トランジスタM102,M103は、カレントミラー回路を構成しており、入力電流I1はゲートが電圧源VRにおいてバイアスされたトランジスタM101にて生成される。
パルス発生回路102が発生するパルスによってスイッチQ101が短絡状態になると、入力電流I1がカレントミラー回路に流れ、電流ミラー比に応じた駆動電流I2がトランジスタM103から出力され、発光素子D101が発光する。パルス発生回路102は、さらに、波形反転させる波形整形回路101、容量C101を経由しカレントミラー回路に接続されており、波形整形回路101および容量C101によりパルスの微分波形である補償用入力電流Δi1が生成される。
図9の従来例の電流出力回路の動作の詳細を、図10を用いて説明する。図10は従来例の電流出力回路の回路内において発生する各種出力の過渡応答波形を示す図である。図10(a)はパルス発生回路102が発生するパルスの立ち上がり近傍波形である。図10(b)はカレントミラー回路へ入力される入力電流I1と補償用入力電流Δi1の合成波形を表す。図10(c)は、カレントミラー回路から出力され発光素子を駆動する駆動電流(出力電流)I2の波形を表す。
図10(b)、図10(c)において、補償用入力電流Δi1の大きさの違いにより3本の線が描かれており、点線はΔi1がゼロの場合、実線はΔi1が最適に調整された場合、一点鎖線はΔi1が過剰な場合をそれぞれ表す。
パルス発生回路102から入力される入力パルスが立ち上がる前は、スイッチQ101がオープンであるため、トランジスタM102,M103のゲート電圧はVDD電圧に概略等しい。パルス発生回路102から入力される入力パルスが立ち上がってスイッチQ101がショートになると、トランジスタM102,M103のゲート電圧が下がり、電流が流れ始める。トランジスタM102,M103はゲート容量を有しており、ゲート容量の充電に時間がかかるため、駆動電流I2の立ち上がり波形がなまる。
補償用入力電流Δi1は、ゲート容量の充電時間を加速する働きがあり、図10(b)、図10(c)にて実線によって示したように最適に調整された場合に、駆動電流I2は短時間のうちに所定の電流値に安定する。補償用入力電流Δi1は容量C101の容量値により調整できる。
特許第3908971号公報
本開示の目的は、高速に出力電流を所定値に安定化できる電流出力回路および無線通信装置を提供することである。
本開示の電流出力回路は、ソースが基準電圧に接続された第1および第2トランジスタを有し、前記第1トランジスタのドレイン電流に比例した電流を前記第2トランジスタのドレインから出力するカレントミラー回路と、前記カレントミラー回路の電流出力をオンオフするスイッチと、ゲートが前記第2トランジスタのゲートに接続された第3トランジスタと、前記第3トランジスタのドレインに第1電圧を与えるバイアス回路と、を備え、前記バイアス回路は、前記スイッチの開閉に同期して、前記第1電圧を異なる2つの電圧に切り替える。
本開示によれば、高速に出力電流を所定値に安定化できる。
第1の実施形態に係る電流出力回路を負荷回路に接続した回路図 (a)〜(c)は図1の電流出力回路において発生する各種出力の過渡応答波形を示す図 (a)、(b)はMOSトランジスタのゲート容量の動作を説明するための断面図 第2の実施形態に係る電流出力回路を負荷回路に接続した回路図 カスコードトランジスタの効果を説明する図 第3の実施形態に係る電流出力回路を負荷回路に接続した回路図 図6の電流出力回路において発生する各種出力の過渡応答波形を示す図 第4の実施形態に係る無線通信装置の構成を示すブロック図 従来例の電流出力回路としての発光素子駆動回路の構成を示す回路図 図9の従来例の電流出力回路において発生する各種出力の過渡応答波形を示す図
<本開示の各実施形態の内容に至る経緯>
先ず、本開示に係る電流出力回路および無線通信装置の実施形態を説明する前に、電流出力の高速立ち上げにおける課題について説明する。
図9に示した従来例の電流出力回路においては、トランジスタの製造ばらつきにより、トランジスタM102,M103のゲート容量が変動すると、駆動電流(出力電流)I2の立ち上がり波形が最適状態から外れ、安定化するまでの時間が延びてしまう課題があった。
また、電源電圧VDDの変動によっても、パルス入力時に容量C101の両端に発生する電圧が変動するため、補償用入力電流Δi1が変化してしまい、駆動電流I2の安定化時間が延びるという不具合があった。加えて、温度変化が生じた場合においても、所定の定常電流を流すためのトランジスタM102,M103のゲート電圧が変化し、補償用入力電流Δi1の最適値が変化するため、駆動電流が安定化するまでの時間が延びる課題があった。
上述した電流出力の高速立ち上げにおける課題を鑑み、本開示では、例えば、温度、又は、電源電圧といった環境条件の変化、或いは、トランジスタ製造ばらつきがあった場合でも、高速に出力電流を所定値に安定化できる電流出力回路および無線通信装置を提供する。
<本開示の実施形態>
以下、図面を参照しながら本開示に係る実施形態を詳細に説明する。なお、以下の説明において用いる図について、同一の構成要素には同一の符号を付し、重複する説明を省略する。
(第1の実施形態)
図1は、第1の実施形態に係る電流出力回路を負荷回路に接続した回路図である。
本実施形態の電流出力回路は、電流出力の高速立ち上げを可能としたカレントミラー構成の回路であり、カレントミラー回路のトランジスタに対するゲート容量充電電流補償用トランジスタを備えるものである。
電流出力回路は、一対のトランジスタM1,M2により構成されるカレントミラー回路1を有する。ここで、トランジスタM1が第1トランジスタの一例として、トランジスタM2が第2トランジスタの一例として、それぞれ設けられる。トランジスタM1,M2は、ソースが所定の基準電圧(電源電圧)VDDに接続され、ゲート同士が接続され、トランジスタM1のドレインが入力端、トランジスタM2のドレインが出力端となる。カレントミラー回路1の入力端には電流源4が接続され、電流出力端2にはスイッチQ2を介して負荷回路3が接続される。
カレントミラー回路1は、トランジスタM1のドレイン電流に比例した電流をトランジスタM2のドレインから出力する。本実施形態では、カレントミラー回路1は、電流源4にて発生した電流I1を入力電流とし、2つのトランジスタM1,M2のサイズ比によって決定される出力電流I2を、電流出力端2から出力する。
出力電流I2は、カレントミラー回路1の電流出力をオンオフするスイッチQ2を通り、任意のインピーダンスを持った負荷回路3に流れる。スイッチQ2は、パルス発生回路7にて発生されるパルスにより制御され、パルスがハイレベルの期間にショート状態になり、負荷回路3に電流が流れる。
電流出力回路は、第3トランジスタの一例としてのトランジスタM3を有する。トランジスタM3は、トランジスタM2のダミートランジスタとして機能する。トランジスタM3のゲートはトランジスタM2のゲートに接続され、ソースはオープン状態であり、ドレインはバイアス回路5に接続され、バイアス回路5が出力する第1電圧Vb1が与えられている。
バイアス回路5は、トランジスタM5と、スイッチQ1と、抵抗6とを有する。トランジスタM5は、ソースとゲートがトランジスタM1と共通に接続され、ドレインから電流を出力する。トランジスタM5のドレインは、抵抗6を介して接地され、スイッチQ1の切替端子の一方が接続される。トランジスタM5のドレイン電流が抵抗6に流れることにより、抵抗6のインピーダンスに応じた所定の電圧Vbxが発生する。
スイッチQ1の切替端子の他方は、基準電圧VDDと接続され、スイッチQ1の固定端子がバイアス回路5の出力端となり、トランジスタM3のドレインと接続される。
スイッチQ1は、パルス発生回路7にて発生されるパルスにより制御され、図示のようにスイッチQ2と同期して切り替わる。すなわち、スイッチQ1は、パルスがローレベルの期間はトランジスタM5のドレイン側に、ハイレベルの期間は基準電圧VDD側に切り替わる。スイッチQ1の切り替えによって、第1電圧Vb1はVbxとVDDの2値の間において切り替わる。
このように、バイアス回路5は、トランジスタM3のドレインに第1電圧Vb1を与える場合に、スイッチQ2の開閉に同期してスイッチQ1を切り替え、第1電圧Vb1を異なる2つの電圧(本実施形態ではVbxとVDD)に切り替える。
電流出力回路において、パルス発生回路7の出力のパルスの立ち上がりもしくは立ち下がりの後は、トランジスタM2,M3のゲート容量を充放電するためのゲート電流Ig2,Ig3が流れる。さらにその電流差分Ig2−Ig3に相当する差分電流Ig1がトランジスタM1に流れる。
以上のように構成された電流出力回路の動作の詳細を、図2(a)〜(c)を用いて説明する。図2(a)〜(c)は図1の電流出力回路において発生する各種出力の過渡応答波形を示す図である。図2(a)はパルス発生回路7が発生するパルスの立ち上がり近傍波形である。図2(b)はトランジスタM2,M3のゲート電圧とドレイン電圧の変化の様子を示す。図2(c)はカレントミラー回路1の出力電流I2の応答波形である。
図2(a)において、パルス発生回路7の出力のパルスがローレベルの期間は、スイッチQ1はトランジスタM5のドレイン側(Vbx側)、スイッチQ2はオープン状態(オフ)である。一方、パルスがハイレベルの期間は、スイッチQ1はトランジスタM5のソース側(VDD側)、スイッチQ2はショート状態(オン)である。
図2(b)に示すように、パルスがローレベルの期間は、スイッチQ2がオフであるため出力電流I2は流れない。トランジスタM2のドレイン電圧は基準電圧VDDに概略等しく、また、トランジスタM3のドレイン電圧である第1電圧Vb1は電圧値Vbxに概略等しい。
続いて、パルスがハイレベルに立ち上がると、スイッチQ2がオンになるのでトランジスタM2のドレイン電圧は所定の中間電圧まで急激に立ち下がる。トランジスタM2のゲート容量が充電されるためゲート電流Ig2が短期間流れる。一方、トランジスタM3のドレイン電圧Vb1は、スイッチQ1が切り替わることにより基準電圧VDDに変化する。従って、トランジスタM3においてもゲート容量を通じた放電によりゲート電流Ig3が流れる。
ここで、ゲート電流Ig2,Ig3によりトランジスタM2,M3のゲートに流出入する電荷量が互いに等しい場合、差分電流Ig1は無視できるほど小さい。トランジスタM2,M3のゲート電圧は、入力電流I1がトランジスタM1に流れることで発生するが、差分電流Ig1がゼロであれば、ゲート電圧は変動しない。ゲート電圧が一定であれば、そのトランジスタに流れるドレイン電流も一定である。このため、トランジスタM2から出力される出力電流I2は、図2(c)の実線に示すように、ゲート充電電流Ig2による短期間のグリッチ(突入電流によるもの)の後、高速に定常電流に安定化する。
なお、図2(b)、(c)において点線によって示した波形は、動作の比較のため、トランジスタM3のゲートの接続を切断した場合の過渡応答を示したものである。この場合、トランジスタM2のゲート充電電流が差分電流Ig1としてトランジスタM1に流れるため、トランジスタM2のゲート電圧は図2(b)にて点線によって示すように過渡的に一旦低い値になる。その後、トランジスタM1の持つインピーダンスとゲート容量とによって定まる時定数をもってゲート電圧は徐々に変動し、ゲート電圧が安定化するまでは、出力電流I2も変動し続けることになる。
さて、前述のとおり、ゲート電流Ig2,Ig3によりトランジスタM2,M3のゲートに流出入する電荷量が互いに等しい場合、差分電流Ig1は無視できるほど小さく出力電流の安定化時間が短くなる。そこで、トランジスタM2,M3のゲートに流出入する電荷量がバランスする条件を次に説明する。トランジスタのゲート容量に蓄えられる電荷量は、容量値とその両端の電圧の積によって与えられるので、パルスの立ち上がり前後における容量値とドレイン電圧変化に着目する。
トランジスタのゲート容量は、主にはゲート電極の直下にできるチャネルと呼ばれる領域とゲート電極との間の容量である。図3(a)、(b)は、MOSトランジスタのゲート容量の動作を説明するための断面図である。図3(a)、(b)において、ゲート電極31g、ソース領域32s、ドレイン領域33d、チャネル34、基板領域35、空乏層領域36、ゲート酸化膜37、素子分離酸化膜38をそれぞれ示す。
MOSトランジスタでは、ゲート−ドレイン間電圧の値によって、図3(a)、(b)にそれぞれ示すように、チャネル領域の形成が異なる。ゲート−ドレイン間電圧が閾値以上であり、トランジスタがリニア領域において動作する場合は、図3(a)のように、チャネル34はソース領域32s,ドレイン領域33dと導通する。一方、ゲート−ドレイン間電圧が閾値以下であり、トランジスタが飽和領域において動作する場合は、図3(b)のように、チャネル34は、ソース領域32sと導通し、ドレイン領域33dとは導通しないため、空乏層領域36が広がる。
ゲート容量は、ゲート電極31gとチャネル領域34との対向面積に比例する。トランジスタが飽和領域において動作する場合は、チャネル領域34の面積が減少するため、ゲート容量はリニア領域において動作する場合に比べ約三分の二であることが経験的に知られている。ここで、図1のトランジスタM2,M3の動作に立ち返ると、パルス発生回路7の出力のパルスがローレベルからハイレベルに立ち上がる場合に、トランジスタM2はリニア領域から飽和領域に、トランジスタM3は飽和領域からリニア領域に動作が変化し、ゲート容量値もそれに応じて変化する。
次に、トランジスタのドレイン電圧の変化に着目すると、それぞれのトランジスタのドレイン電圧は、基準電圧VDDと所定の中間電圧との間において変化する。飽和領域においては、ドレイン領域33dがチャネル34と導通しないため、ドレイン電圧が変化してもゲート容量への電荷の流出入が発生しない。従って、飽和領域においては、ドレイン電圧はゲート容量への電荷移動に寄与しないので、実質的にゲート容量への電荷移動を引き起こすドレイン電圧の変動幅は、リニア領域と飽和領域の動作が切り替わるポイントにおける電圧と基準電圧VDDとの間の電圧差である。電圧差は、ゲートが共通に接続されていることからトランジスタM2とトランジスタM3とでは同じ値となる。
以上のことから、パルス発生回路7の出力のパルスの立ち上がり時において、トランジスタM2,M3のゲート容量を通じて移動する電荷量は次のようになる。
まず、トランジスタM2については、チャネル34と導通するソース領域32sは基準電圧VDDに固定されるため、ゲート容量のうち三分の二の容量に蓄えられている電荷は維持され、移動しない。残りの三分の一の容量に蓄えられた電荷が移動対象になる。ドレイン電圧は実質的にVDDからリニア領域−飽和領域切り替わり点まで変化するから、トランジスタM2のゲートに流入する電荷量は、Coxdsc/3である。ここで、Coxはゲート電極単位面積当たりのゲート容量値、SはトランジスタM2のゲート電極面積、Vdscはリニア領域−飽和領域切り替わり点のドレイン電圧とVDDとの電圧差である。
一方、トランジスタM3のゲートから流出する電荷量については、ソースがオープンであるため、ドレイン電圧が変化することでゲート容量全体に蓄えられた電荷が移動する。すなわち、トランジスタM3のゲートから流出する電荷量は、Coxdscである。ここで、SはトランジスタM3のゲート電極面積である。
従って、ゲート電流Ig2,Ig3によりトランジスタM2,M3のゲートに流出入する電荷量が互いに等しくなるためには、S=S/3とすればよい。つまり、トランジスタM3のサイズを、トランジスタM2の三分の一にすればよい。なお、トランジスタのゲート容量が、リニア領域から飽和領域になることで変化する三分の二という比率は、製造工法に依存する概数であり、上記に示したトランジスタサイズの選択は設計上の目安である。
上記のような構成では、製造ばらつきにより、ゲート酸化膜の膜圧が変化しゲート電極単位面積当たり容量Coxが変動しても、トランジスタM2,M3のゲート容量値の相対値は変化せずゲートに流出入する電荷量のバランスは維持される。また、温度、又は、電源電圧が変化しても、リニア領域−飽和領域切り替わり点のドレイン電圧とVDDとの電圧差Vdscが、トランジスタM2とトランジスタM3とでは同じ値になるため、電荷量のバランスは維持される。
従って、本実施形態によると、温度、又は、電源電圧といった環境条件の変化、或いは、トランジスタ製造ばらつきがあった場合でも、パルス発生回路7の出力のパルスの立ち上がり時、すなわち出力電流の立ち上がり時において、トランジスタM2,M3のゲートに流出入する電荷量がバランスする。これにより、ゲート電流Ig2,Ig3の差分電流Ig1が無視できるほど小さくなり、ゲート電圧の過渡的な変動が起きないため、高速に出力電流を所定値に安定化できる。
このように、本実施形態の電流出力回路では、回路の立ち上げ時に、出力電流が定常値に安定化するまでの時間を短縮できる。しかも、出力電流の安定化の高速性が、トランジスタ製造ばらつき、又は、温度、電源電圧変動の影響を受けないようにできる。
なお、トランジスタのゲート容量としては上記に説明したゲート電極−チャネル間の容量が主なものであるが、それに加えゲート電極とソース,ドレイン電極との間の容量もわずかに存在する。電極間容量を通じて移動する電荷量は、ドレイン電圧の変化幅に比例することから、パルスの立ち上がり時におけるトランジスタM2とトランジスタM3のドレイン電圧の変化幅を一致させることがさらに好ましい。
すなわち、パルスがローレベルにおけるトランジスタM3のドレイン電圧Vbxを、パルスがハイレベルにおいてスイッチQ2がオン状態となるトランジスタM2のドレイン電圧に概略等しくさせることが望ましい。これにより、温度、又は、電源電圧の環境条件の変化に対する耐性をより一層高められる。
以上の説明では、図1の電流出力回路の構成において、トランジスタM1,M2,M3,M5はPチャネルMOSトランジスタとしたが、トランジスタをNチャネルMOSトランジスタを使用し電流の流れる向きを逆にした回路としてもよい。
また、ダミートランジスタとして機能するトランジスタM3は、図1の構成例ではソースをオープン状態としたが、ソースを基準電圧VDDに接続した構成としてもよい。また、トランジスタM3のドレインへ与える第1電圧Vb1を切り替えるスイッチQ1は、トランジスタM5のドレインおよび抵抗6との接続を切り替えるスイッチと、基準電圧VDDとの接続を切り替えるスイッチとを別々のスイッチとして構成してもよい。このように、トランジスタM3のソースの接続部の構成、バイアス回路5の出力電圧を切り替える構成は、図1に示した構成例に限定されない。
(第2の実施形態)
図4は、第2の実施形態に係る電流出力回路を負荷回路に接続した回路図である。
第2の実施形態と図1に示した第1の実施形態との相違点は、カレントミラー回路1において、トランジスタM2のドレインと電流出力端2との間にカスコードトランジスタM8を挿入して設けたことである。カスコードトランジスタM8は、ソースがトランジスタM2のドレインと接続され、ドレインが電流出力端2と接続される。
また、トランジスタM1のドレインと電流源4との間には、ゲートとドレインが接続されたトランジスタM7が挿入されて設けられる。トランジスタM7は、カスコードトランジスタM8とゲート同士が接続され、ソースがトランジスタM1のドレインと接続され、ドレインが電流源4と接続される。これにより、トランジスタM7のゲートに発生する電圧をカスコードトランジスタM8のゲートバイアス電圧として用いている。その他の構成は図1と同様である。
図5はカスコードトランジスタの効果を説明する図であり、負荷回路3のインピーダンスによって電流出力端2の取り得る電圧が変化した場合の出力電流I2が変化する様子を示す。
図5において、点線は、カスコードトランジスタM8が存在しない図1の回路における出力電流I2の特性であり、電流出力端2の電圧が大きくなるにつれ、出力電流I2は緩やかに低下する。言い換えれば、出力インピーダンスが十分高くなく出力電流値の変動が大きい特性である。一方、実線は、図4のようにカスコードトランジスタM8を有した回路における出力電流I2の特性を示す。この場合、電流出力端電圧が変化しても出力電流I2がほとんど変化しない特性を持ち、電流出力回路として出力電流を一定に保つ優れた特性を示す。
図4に示す第2の実施形態のカレントミラー回路1においても、第1の実施形態と同様、出力電流I2の電流値は、電流源4から入力される入力電流I1に対し、トランジスタM1とM2のサイズ比に従って増幅された値となる。このため、パルス発生回路7出力のパルス立ち上げ時における出力電流の高速安定化のためには、トランジスタM2とM3のゲートに流出入する電荷量をバランスさせ、ゲート電圧の変動を抑えることが重要である。
従って、第2の実施形態の電流出力回路においても、トランジスタM3のサイズを、トランジスタM2のおよそ三分の一にすればよい。また、バイアス回路5が発生する電圧Vbxは、パルスがハイレベルにおいてスイッチQ2がオン状態となるトランジスタM2のドレイン電圧に概略等しくさせることが好ましい。
本実施形態の電流出力回路においても、温度、又は、電源電圧といった環境条件の変化、或いは、トランジスタ製造ばらつきがあった場合でも、パルスの立ち上がり時においてトランジスタM2,M3のゲートに流出入する電荷量がバランスしゲート電圧の過渡変動が起きないため、第1の実施形態と同様に、高速に出力電流を所定値に安定化できる。さらに、第2の実施形態では、パルス立ち上げ後の定常状態において、負荷回路3のインピーダンスが変わることにより電流出力端電圧が変化しても、出力電流値がほとんど変化しないよう安定化できる。
(第3の実施形態)
図6は、第3の実施形態に係る電流出力回路を負荷回路に接続した回路図である。
第3の実施形態では、図4に示した第2の実施形態の構成に加えて、第4トランジスタの一例としてのトランジスタM4を有する。トランジスタM4は、カスコードトランジスタM8のダミートランジスタとして機能する。トランジスタM4は、ゲートがカスコードトランジスタM8と共通接続され、ソースはバイアス回路5の第1出力端に接続されて第1電圧Vb1が与えられ、ドレインはバイアス回路5の第2出力端に接続されて第2電圧Vb2が与えられている。
バイアス回路5において、トランジスタM5のドレインと抵抗6との間には、トランジスタM6が挿入されて設けられる。トランジスタM6は、ゲートがトランジスタM7のゲートと接続され、ソースがトランジスタM5のドレインと接続され、ドレインが抵抗6およびスイッチQ3の切替端子の一方と接続される。トランジスタM5,M6より抵抗6にドレイン電流が流れることにより、トランジスタM5のドレインには所定の電圧Vbxが、トランジスタM6のドレインには所定の電圧Vbyがそれぞれ発生する。
スイッチQ3の切替端子の他方は、基準電圧VDDと接続され、スイッチQ3の固定端子がバイアス回路5の第2出力端となり、トランジスタM4のドレインと接続される。なお、スイッチQ1の固定端子がバイアス回路5の第1出力端である。
スイッチQ1,Q3は、パルス発生回路7にて発生されるパルスにより制御され、図示のようにスイッチQ2と同期して切り替わる。ここで、スイッチQ3は、パルスがローレベルの期間はトランジスタM6のドレイン側に、ハイレベルの期間は基準電圧VDD側に切り替わる。スイッチQ1,Q3の切り替えによって、第1電圧Vb1はVbxとVDDとの間において、第2電圧Vb2はVbyとVDDとの間において、それぞれ切り替わる。パルス発生回路7の出力のパルスが立ち上がると、第1電圧Vb1はVbxからVDDへ、第2電圧Vb2はVbyからVDDへ、それぞれ切り替わる。
このように、バイアス回路5は、第1電圧Vb1を異なる2つの電圧(本実施形態ではVbxとVDD)に切り替え、トランジスタM4のドレインに第2電圧Vb2を与える場合に、スイッチQ2の開閉に同期してスイッチQ3を切り替え、第2電圧Vb2を異なる2つの電圧(本実施形態ではVbyとVDD)に切り替える。
以上のように構成された電流出力回路の動作の詳細を、図7(a)〜(d)を用いて説明する。図7(a)〜(d)は図6の電流出力回路において発生する各種出力の過渡応答波形を示す図である。図7(a)はパルス発生回路7が発生するパルスの立ち上がり近傍波形である。図7(b)はトランジスタM2,M3のゲート電圧とドレイン電圧の変化の様子を示す。図7(c)はトランジスタM8,M4のゲート電圧とドレイン電圧の変化の様子を示す。図7(d)はカレントミラー回路1の出力電流I2の応答波形である。
なお、図7(b)、(c)、(d)において点線により示した波形は、動作の比較のため、トランジスタM3,M4のゲートの接続を切断した場合の過渡応答を示したものである。
図7(a)に示すパルス発生回路7の出力のパルスは、図2(a)に示した第1の実施形態と同様である。
図7(b)に示すように、トランジスタM3のドレイン電圧は、バイアス回路5の第1電圧Vb1により与えられている。第1電圧Vb1は、パルスがローレベルの期間では中間電圧である電圧値Vbxの状態であり、パルスがハイレベルになるとVbxから基準電圧VDDまで立ち上がる。トランジスタM2のドレイン電圧は、パルスがローレベルの期間では出力電流I2が流れていないためVDD電圧であり、パルスがハイレベルになると、カスコードトランジスタM8に電流が流れゲート−ソース間電圧によって定まる中間電圧まで急激に立ち下がる。
トランジスタM3,M2の動作は、リニア領域と飽和領域の間において切り替わることは前述した第1の実施形態における動作と同様である。従って、第1の実施形態と同様に、トランジスタM3のゲート電極面積SをトランジスタM2のゲート電極面積Sのおよそ三分の一にすれば、ゲート容量を通じた電荷量の移動がバランスしゲート電圧の過渡的な変動が抑えられる。図7(b)中にて点線により表した波形は、トランジスタM3のゲートを切断した場合の、トランジスタM2のゲート電圧の変化を示しており、図2(b)の第1の実施形態において説明したとおりである。
図7(c)に示すように、トランジスタM4のドレイン電圧は、バイアス回路5の第2電圧Vb2により与えられている。第2電圧Vb2は、パルスがローレベルの期間では中間電圧である電圧値Vbyの状態であり、パルスがハイレベルになるとVbyから基準電圧VDDまで立ち上がる。カスコードトランジスタM8のドレイン電圧は、パルスがローレベルの期間では出力電流I2が流れていないためVDD電圧であり、パルスがハイレベルになると、出力電流I2が負荷回路3に流れることで発生する中間電圧まで急激に立ち下がる。
トランジスタM4,M8の動作は、リニア領域と飽和領域の間において切り替わることは前述した第1の実施形態における動作と同様である。仮に、トランジスタM4のゲートが切断されていると、カスコードトランジスタM8に流れる過渡的なゲート電流がトランジスタM7に向かって流れるため、ゲート電圧は図7(c)にて点線により示したように過渡的に変動する。
カスコードトランジスタM8のゲート電圧の変動は、トランジスタM2のゲート電圧の変動に比べ出力電流値に与える影響度は小さいものの、無視できるほど小さくはない。従って、本実施形態では、トランジスタM4のゲートをカスコードトランジスタM8のゲートに接続し、ゲート容量を通じた電荷量の移動をバランスさせることにより、図7(c)にて実線により示すようなゲート電圧に過渡的な変動が生じない安定した特性が得られる。その結果、出力電流I2は、図7(d)の実線に示すように、ゲート充電電流による短期間のグリッチの後、高速に定常電流に安定化する。
ここで、トランジスタM4,M8のゲート容量を通じて流出入する電荷量がバランスする条件について説明する。パルスが立ち上がる前後において、それぞれのトランジスタのソース電圧,ドレイン電圧は、対称的に、VDDと中間電圧との間において切り替わる。また、パルスの立ち上がりによって、トランジスタM4は飽和領域からリニア領域へ動作が切り替わり、カスコードトランジスタM8はリニア領域から飽和領域へ動作が切り替わるので、ゲート容量値が変化する比率も同じである。従って、ゲート容量を通じて移動する電荷量をバランスさせるためには、両トランジスタM4,M8のサイズを同じにすればよいことは容易に理解できる。
本実施形態の電流出力回路によれば、カスコードトランジスタM8を有したカレントミラー回路であるため、パルス立ち上げ後の定常状態において、負荷回路3のインピーダンスが変わることにより電流出力端電圧が変化しても、出力電流がほとんど変化しないよう安定化できる。
また、パルス立ち上げ時において、トランジスタM2,M3とトランジスタM8,M4の各ゲートに流出入する電荷量がバランスし、出力電流値を決定するトランジスタM2,M8のゲート電圧の過渡的な変動を抑えられるので、高速に出力電流を所定値に安定化できる。しかも、出力電流の高速安定化の効果は、温度、又は、電源電圧といった環境条件の変化、或いは、トランジスタ製造ばらつきがあった場合でも維持されることは、第1の実施形態と同様である。
なお、パルスがローレベルにおけるトランジスタM4のドレイン電圧Vbyは、トランジスタM3のドレイン電圧Vbxと同様、パルスがハイレベルにおいてスイッチQ2がオン状態となるカスコードトランジスタM8のドレイン電圧に概略等しくさせることが望ましい。これにより、温度、又は、電源電圧の環境条件の変化に対する耐性をより一層高められる。
(第4の実施形態)
図8は、第4の実施形態に係る無線通信装置の構成を示すブロック図である。本実施形態の無線通信装置は、電流出力回路81,82と、送信回路83と、受信回路84とを備えている。
送信回路83は、電流出力回路81と送信アンテナ85とが接続され、電流出力回路81から電流供給を受けて送信動作を行う。受信回路84は、電流出力回路82と受信アンテナ86とが接続され、電流出力回路82から電流供給を受けて受信動作を行う。
電流出力回路81,82は、それぞれ、上述した第1〜第3の実施形態のいずれかのカレントミラー回路1を有する。図8では、一例として第1の実施形態の構成を適用し、スイッチQ2、トランジスタM3、バイアス回路5を備えたものを例示する。
パルス発生回路7から選択的に電流出力回路81,82にパルスを送ることにより、送信回路83と受信回路84のいずれかを時分割によって起動させ、送信アンテナ85から送信信号を送出するか、受信アンテナ86にて受け取る受信信号を受信処理するかを切り替える。
送信回路83は、ベースバンド回路にて生成された自身の無線通信装置のもつ情報が含まれるベースバンド信号を、高周波信号に変換する機能を有する。送信回路83にて変換された高周波信号は、送信アンテナ85に導かれ送信信号として他の無線通信装置に向けて送出される。
受信回路84は、他の無線通信装置から受けた高周波信号をベースバンド信号に変換する機能を有する。他の無線通信装置から送出された高周波信号は、受信アンテナ86を通して受信回路84にて受信され、ベースバンド信号に変換される。その後ベースバンド回路にてベースバンド信号の復号処理が行われ、受信した情報が再生される。このようにして他の無線通信装置との間において通信を実行できる。
本実施形態によると、電流出力回路81,82から出力される出力電流が電流立ち上げ時に高速に安定化するため、送信回路83,受信回路84の起動時間を短縮できる。これにより、例えば送受信を時分割によって実行する場合に、送信と受信のインターバル期間を短くできる。したがって、大量のデータを短時間に無駄なく通信でき、超高速通信が可能になり、高伝送レートの通信に対応できる。
本開示に係る実施形態の種々の態様として、以下のものが含まれる。
第1の開示に係る電流出力回路は、ソースが基準電圧に接続された第1および第2トランジスタを有し、前記第1トランジスタのドレイン電流に比例した電流を前記第2トランジスタのドレインから出力するカレントミラー回路と、前記カレントミラー回路の電流出力端に直列接続され、電流出力をオンオフするスイッチと、ゲートが前記第2トランジスタのゲートに接続された第3トランジスタと、前記第3トランジスタのドレインに第1電圧を与えるバイアス回路と、を備え、前記バイアス回路は、前記スイッチの開閉に同期して、前記第1電圧を異なる2つの電圧に切り替える。
これによると、スイッチの切替時に発生する第2トランジスタと第3トランジスタのゲート容量に蓄えられる電荷量の変化を両者によってバランスさせることができる。このため、ゲート電圧を生成する回路への不要な電流流入が起きないので、第2トランジスタのゲート電圧は過渡的な変動を抑制できるため、一定値を保つことができ、カレントミラー回路から出力される電流は短時間のうちに定常値に安定化する。
また、第2トランジスタと第3トランジスタのゲート容量値は、製造ばらつきに対して同じ比率によって変化する。また、第2トランジスタと第3トランジスタのゲートが共通接続されているため、温度、又は、電源電圧によらず、スイッチ切替時にゲート容量に与えられる電圧変化幅が同じになる。そのため、ゲート容量を通じて移動する電荷量は両トランジスタにおいて常に一致する。このことから、温度、又は、電源電圧の変化、あるいはトランジスタ製造ばらつきによる影響を抑制でき、出力電流が安定化するまでの時間を短縮できる。
第2の開示に係る電流出力回路は、上記第1の開示の電流出力回路において、前記バイアス回路が出力する前記第1電圧は、前記スイッチが開放状態においては、前記スイッチが短絡状態における前記第2トランジスタのドレインに発生する電圧と概略等しい電圧であり、前記スイッチが短絡状態においては前記基準電圧である。
第3の開示に係る電流出力回路は、上記第1の開示の電流出力回路において、前記バイアス回路が出力する前記第1電圧は、前記スイッチが開放状態においては前記第3トランジスタが飽和領域の動作を行う電圧であり、前記スイッチが短絡状態においては前記第3トランジスタがリニア領域の動作を行う電圧である。
第4の開示に係る電流出力回路は、上記第1から第3のいずれかの開示の電流出力回路において、前記カレントミラー回路は、前記第2トランジスタのドレインと前記電流出力端との間に挿入されゲートが所定の電圧にてバイアスされたカスコードトランジスタを備える。
第5の開示に係る電流出力回路は、上記第4の開示の電流出力回路において、ゲートが前記カスコードトランジスタのゲートに接続され、ソースが前記第3トランジスタのドレインに接続され、ドレインに前記バイアス回路から第2電圧を与えられた第4トランジスタを備え、前記バイアス回路は、前記スイッチの開閉に同期して、前記第2電圧を異なる2つの電圧に切り替える。
第6の開示に係る電流出力回路は、上記第5の開示の電流出力回路において、前記バイアス回路が出力する前記第2電圧は、前記スイッチが開放状態においては、前記スイッチが短絡状態における前記カスコードトランジスタのドレインに発生する電圧と概略等しい電圧であり、前記スイッチが短絡状態においては前記基準電圧である。
第7の開示に係る電流出力回路は、上記第5の開示の電流出力回路において、前記バイアス回路が出力する前記第2電圧は、前記スイッチが開放状態においては前記第4トランジスタが飽和領域の動作を行う電圧であり、前記スイッチが短絡状態においては前記第4トランジスタがリニア領域の動作を行う電圧である。
第8の開示に係る無線通信装置は、上記第1から第7のいずれかの開示の電流出力回路と、前記電流出力回路の出力電流が供給される送信回路と、前記電流出力回路の出力電流が供給される受信回路とを備え、前記送信回路と前記受信回路とが時分割によって起動する。
これによると、無線通信装置は、送信と受信の動作モード切替のインターバル期間を短縮できる。
以上、図面を参照しながら各種の実施形態について説明したが、本開示はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本開示の技術的範囲に属するものと了解される。また、開示の趣旨を逸脱しない範囲において、上記実施形態における各構成要素を任意に組み合わせてもよい。
本開示は、高速に出力電流を所定値に安定化できる効果を有し、電流出力の高速立ち上げが可能な電流出力回路、およびこれを備えた無線通信装置等として、高速起動が求められる回路を使用する産業において有用である。
1 カレントミラー回路
2 電流出力端
3 負荷回路
4 電流源
5 バイアス回路
6 抵抗
7 パルス発生回路
Q1〜Q3 スイッチ
M1〜M7 トランジスタ
M8 カスコードトランジスタ
81,82 電流出力回路
83 送信回路
84 受信回路

Claims (8)

  1. ソースが基準電圧に接続された第1および第2トランジスタを有し、前記第1トランジスタのドレイン電流に比例した電流を前記第2トランジスタのドレインから出力するカレントミラー回路と、
    前記カレントミラー回路の電流出力端に直列接続され、電流出力をオンオフするスイッチと、
    ゲートが前記第2トランジスタのゲートに接続された第3トランジスタと、
    前記第3トランジスタのドレインに第1電圧を与えるバイアス回路と、を備え、
    前記バイアス回路は、前記スイッチの開閉に同期して、前記第1電圧を異なる2つの電圧に切り替える、
    電流出力回路。
  2. 前記バイアス回路が出力する前記第1電圧は、前記スイッチが開放状態においては、前記スイッチが短絡状態における前記第2トランジスタのドレインに発生する電圧と概略等しい電圧であり、前記スイッチが短絡状態においては前記基準電圧である、請求項1に記載の電流出力回路。
  3. 前記バイアス回路が出力する前記第1電圧は、前記スイッチが開放状態においては前記第3トランジスタが飽和領域の動作を行う電圧であり、前記スイッチが短絡状態においては前記第3トランジスタがリニア領域の動作を行う電圧である、請求項1に記載の電流出力回路。
  4. 前記カレントミラー回路は、前記第2トランジスタのドレインと前記電流出力端との間に挿入されゲートが所定の電圧にてバイアスされたカスコードトランジスタを備える、請求項1から3のいずれか一項に記載の電流出力回路。
  5. ゲートが前記カスコードトランジスタのゲートに接続され、ソースが前記第3トランジスタのドレインに接続され、ドレインに前記バイアス回路から第2電圧を与えられた第4トランジスタを備え、
    前記バイアス回路は、前記スイッチの開閉に同期して、前記第2電圧を異なる2つの電圧に切り替える、請求項4に記載の電流出力回路。
  6. 前記バイアス回路が出力する前記第2電圧は、前記スイッチが開放状態においては、前記スイッチが短絡状態における前記カスコードトランジスタのドレインに発生する電圧と概略等しい電圧であり、前記スイッチが短絡状態においては前記基準電圧である、請求項5に記載の電流出力回路。
  7. 前記バイアス回路が出力する前記第2電圧は、前記スイッチが開放状態においては前記第4トランジスタが飽和領域の動作を行う電圧であり、前記スイッチが短絡状態においては前記第4トランジスタがリニア領域の動作を行う電圧である、請求項5に記載の電流出力回路。
  8. 請求項1から7のいずれか一項に記載の電流出力回路と、
    前記電流出力回路の出力電流が供給される送信回路と、
    前記電流出力回路の出力電流が供給される受信回路とを備え、
    前記送信回路と前記受信回路とが時分割によって起動する、無線通信装置。
JP2013028273A 2013-02-15 2013-02-15 電流出力回路および無線通信装置 Expired - Fee Related JP5933466B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013028273A JP5933466B2 (ja) 2013-02-15 2013-02-15 電流出力回路および無線通信装置
PCT/JP2014/000619 WO2014125798A1 (ja) 2013-02-15 2014-02-05 電流出力回路および無線通信装置
US14/394,154 US9323277B2 (en) 2013-02-15 2014-02-05 Current output circuit and wireless communication apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013028273A JP5933466B2 (ja) 2013-02-15 2013-02-15 電流出力回路および無線通信装置

Publications (2)

Publication Number Publication Date
JP2014158184A true JP2014158184A (ja) 2014-08-28
JP5933466B2 JP5933466B2 (ja) 2016-06-08

Family

ID=51353811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013028273A Expired - Fee Related JP5933466B2 (ja) 2013-02-15 2013-02-15 電流出力回路および無線通信装置

Country Status (3)

Country Link
US (1) US9323277B2 (ja)
JP (1) JP5933466B2 (ja)
WO (1) WO2014125798A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107102A1 (ja) * 2017-11-30 2019-06-06 日立オートモティブシステムズ株式会社 センサ出力回路
JP2019114904A (ja) * 2017-12-22 2019-07-11 ローム株式会社 負荷駆動装置、半導体装置及びモータドライバ装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3295565B1 (en) 2015-05-12 2020-04-22 thyssenkrupp Presta AG Reversible current mirror and its use in bidirectional communication
US9921598B1 (en) * 2017-01-03 2018-03-20 Stmicroelectronics S.R.L. Analog boost circuit for fast recovery of mirrored current
CN108376015B (zh) * 2018-03-19 2020-02-28 南京中感微电子有限公司 镜像电路及电源管理芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004287162A (ja) * 2003-03-24 2004-10-14 Nec Electronics Corp 電流駆動回路及び表示装置
JP2006201761A (ja) * 2004-12-21 2006-08-03 Matsushita Electric Ind Co Ltd 電流駆動装置,データドライバ,および表示装置
JP2010239484A (ja) * 2009-03-31 2010-10-21 Elpida Memory Inc 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4596948A (en) * 1984-10-17 1986-06-24 Irvine Sensors Corporation Constant current source for integrated circuits
JP3334548B2 (ja) * 1997-03-21 2002-10-15 ヤマハ株式会社 定電流駆動回路
JP3908971B2 (ja) * 2001-10-11 2007-04-25 浜松ホトニクス株式会社 発光素子駆動回路
US7424266B2 (en) * 2004-11-09 2008-09-09 Kabushiki Kaisha Toshiba Rectifier circuit and RFID tag
US7262652B2 (en) 2004-12-21 2007-08-28 Matsushita Electric Industrial Co., Ltd. Current driver, data driver, and display device
JP2008225952A (ja) * 2007-03-14 2008-09-25 Ricoh Co Ltd ボルテージレギュレータ
JP2008306145A (ja) * 2007-06-11 2008-12-18 Toshiba Corp 抵抗調整回路及び半導体集積回路
JP5112208B2 (ja) * 2008-07-18 2013-01-09 ルネサスエレクトロニクス株式会社 レギュレータ及び半導体装置
US8188792B1 (en) * 2010-09-24 2012-05-29 Altera Corporation Techniques for current mirror circuits
TWI454061B (zh) * 2011-02-08 2014-09-21 Raydium Semiconductor Corp 比較器
US8421509B1 (en) * 2011-10-25 2013-04-16 United Microelectronics Corp. Charge pump circuit with low clock feed-through

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004287162A (ja) * 2003-03-24 2004-10-14 Nec Electronics Corp 電流駆動回路及び表示装置
JP2006201761A (ja) * 2004-12-21 2006-08-03 Matsushita Electric Ind Co Ltd 電流駆動装置,データドライバ,および表示装置
JP2010239484A (ja) * 2009-03-31 2010-10-21 Elpida Memory Inc 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019107102A1 (ja) * 2017-11-30 2019-06-06 日立オートモティブシステムズ株式会社 センサ出力回路
JP2019102903A (ja) * 2017-11-30 2019-06-24 日立オートモティブシステムズ株式会社 センサ出力回路
US11381228B2 (en) 2017-11-30 2022-07-05 Hitachi Astemo, Ltd. Sensor output circuit
JP2019114904A (ja) * 2017-12-22 2019-07-11 ローム株式会社 負荷駆動装置、半導体装置及びモータドライバ装置

Also Published As

Publication number Publication date
WO2014125798A1 (ja) 2014-08-21
JP5933466B2 (ja) 2016-06-08
US9323277B2 (en) 2016-04-26
US20150056935A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
JP5933466B2 (ja) 電流出力回路および無線通信装置
JP4903845B2 (ja) 半導体スイッチ
US10270349B2 (en) Fast-charging voltage generator
JP5383609B2 (ja) 半導体スイッチ及び無線機器
JP5677930B2 (ja) 半導体スイッチ及び無線機器
JP2010103971A (ja) 高周波半導体スイッチ装置
US8183843B2 (en) Voltage regulator and associated methods
EP2974015B1 (en) Circuit and method to extend a signal comparison voltage range
CN108900167B (zh) 阻抗补偿电路及功率放大补偿电路
US9225229B2 (en) Semiconductor switch circuit
US10680524B2 (en) Fast-charging voltage generator
CN107040224B (zh) 一种控制电路及方法
JP2013172482A (ja) スイッチ制御回路、半導体装置および無線通信装置
JP2012134697A (ja) 高周波スイッチ回路および高周波スイッチ回路の制御方法
US8476956B2 (en) Semiconductor switch
JP2012186618A (ja) 半導体スイッチ及び無線機器
US11258445B2 (en) Radio frequency apparatus and voltage generating device thereof
JP2018126055A (ja) モード切替え型電力サプライ
JP2015171220A (ja) スイッチ制御回路および無線通信装置
US9287874B2 (en) Level-shifting device
US10020777B2 (en) Voltage controlled oscillator and control method thereof
JP2019080120A (ja) 高周波スイッチ装置
US20150372668A1 (en) Comparator control circuit
CN116418327A (zh) 射频开关电路及其操作方法
JP2011193312A (ja) 半導体スイッチ回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160502

R151 Written notification of patent or utility model registration

Ref document number: 5933466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees