JP2012134697A - 高周波スイッチ回路および高周波スイッチ回路の制御方法 - Google Patents

Abstract

【課題】受信時だけではなく送信時にも消費電力が低減される高周波スイッチ回路を提供する。
【解決手段】本発明の高周波スイッチ回路は、パルス生成手段１２０と、クロック選択手段１３０と、降圧手段１４０と、スイッチング手段１５０と、を有する。パルス生成手段１２０は、所定のアクティブ期間を有するクロック選択用パルス信号を生成する。クロック選択手段１３０は、クロック選択用パルス信号がアクティブのとき基準クロック信号を選択する一方で、クロック選択用パルス信号がアクティブではないとき基準クロック信号よりも周波数が低い低速クロック信号を選択する。降圧手段１４０は、クロック選択手段１３０で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する。スイッチング手段１５０は、所定の負電圧が印加されてオフ状態を維持する少なくとも１つのスイッチ素子を備える。
【選択図】図１

Description

本発明は、高周波スイッチ回路および高周波スイッチ回路の制御方法に関する。

近年、携帯電話機などの無線通信機器を小型化する上で消費電力の低減が重要になってきている。無線通信機器では、スイッチ素子を高速に切り替えて情報を送信または受信するため、スイッチ素子およびその駆動回路で消費される電力は少なくない。

一般に携帯電話機は、送信モード、受信モード、送受信モードを通信モードとして備えており、スイッチ素子としての電界効果トランジスタは、通信モードが変わる度にアンテナへ接続される送信／受信回路を高速に切り替える。

また、電界効果トランジスタには、駆動回路としての昇圧回路または降圧回路（負電源発生回路）が接続される。昇圧回路は、主に送信回路からアンテナへ供給される送信電力を向上させる。一方、降圧回路は、主に電界効果トランジスタのオフ状態における出力特性を向上させる。

昇圧回路における消費電力を削減する技術としては、下記特許文献１の技術が知られている。特許文献１の高周波スイッチ回路では、大電力を必要とする送信時に昇圧回路を動作させる一方で、大電力を必要としない受信時には昇圧回路を動作させないことにより、消費電力を低減している。

特開２００８−３５５６０号公報

しかしながら、上記特許文献１の高周波スイッチ回路では、受信時に消費電力が低減されるものの、送信時には消費電力が低減されないという問題がある。したがって、たとえば昇圧回路または降圧回路を常時動作させておく必要があるＵＭＴＳのような通信システムには、上記特許文献１の高周波スイッチ回路を適用することができない。

本発明は、上述した問題を解決するためになされたものである。したがって、本発明の目的は、受信時だけではなく送信時にも消費電力が低減される高周波スイッチ回路を提供することである。

また、本発明の他の目的は、受信時だけではなく送信時にも消費電力が低減される高周波スイッチ回路の制御方法を提供することである。

本発明の上記目的は、下記の高周波スイッチ回路または高周波スイッチ回路の制御方法によって達成される。

本発明の高周波スイッチ回路は、パルス生成手段と、クロック選択手段と、降圧手段と、スイッチング手段と、を有する。パルス生成手段は、所定のアクティブ期間を有するクロック選択用パルス信号を生成する。クロック選択手段は、クロック選択用パルス信号がアクティブのとき基準クロック信号を選択する一方で、クロック選択用パルス信号がアクティブではないとき基準クロック信号よりも周波数が低い低速クロック信号を選択する。降圧手段は、クロック選択手段で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する。スイッチング手段は、所定の負電圧が印加されてオフ状態を維持する少なくとも１つのスイッチ素子を備える。

本発明の高周波スイッチ回路の制御方法は、クロック選択用パルス信号をアクティブにし、クロック選択用パルス信号がアクティブである期間、降圧手段に基準クロック信号を供給し、降圧手段が生成した所定の負電圧をスイッチ素子に印加してスイッチ素子をオフ状態にする。そして、降圧手段に基準クロック信号よりも周波数が低い低速クロック信号を供給し、スイッチ素子のオフ状態を維持する。

本発明の高周波スイッチ回路および高周波スイッチ回路の制御方法によれば、受信時だけではなく送信時においても消費電力を低減することができる。したがって、ＵＭＴＳのような通信システムで降圧回路を常時動作させておく必要がある場合にも消費電力を低減することができる。

本発明の実施の形態における高周波スイッチ回路の概略ブロック図である。 図２（Ａ）および図２（Ｂ）は、図１に示すチャージポンプの構成および動作を例示するための回路図である。図２（Ｃ）は、チャージポンプを流れる貫通電流を説明するための回路図である。 図１に示すスイッチ部の構成を説明するための概略ブロック図である。 図３に示す高周波スイッチの構成を例示するための回路図である。 本発明の実施の形態における高周波スイッチ回路の制御方法を説明するためのフローチャートである。 本発明の実施の形態における高周波スイッチ回路の動作を説明するためのタイミングチャートである。

以下、添付した図面を参照して本発明の高周波スイッチ回路および高周波スイッチ回路の制御方法の実施の形態を説明する。本発明の高周波スイッチ回路および高周波スイッチ回路の制御方法は、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）など、通信モードを切り替えることが必要な無線通信システムに好適に適用することができる。とくに、降圧回路を常時動作させておく必要があるＵＭＴＳのような通信システムで有効である。

（実施の形態）
図１は、本発明の実施の形態における高周波スイッチ回路の概略ブロック図である。本実施の形態の高周波スイッチ回路は、通信モードを切り替えるときには高速な基準クロック信号でチャージポンプを動作させ、通信モードを切り替えたのちは基準クロック信号よりも周波数が低い低速クロック信号でチャージポンプを動作させるものである。

図１に示すとおり、本実施の形態の高周波スイッチ回路２００は、発振器１００、分周器１１０、パルス生成部１２０、クロック選択部１３０、チャージポンプ１４０、およびスイッチ部１５０を有する。

発振器１００は、発振手段として、所定の周波数の基準クロック信号を生成する。発振器１００の出力端子は、分周器１１０の入力端子およびクロック選択部１３０の入力端子に接続されている。

発振器１００は、たとえばリングオシレータを備えており、数ＭＨｚの基準クロック信号を生成する。ここで、所定の周波数は好適には３．６ＭＨｚ程度である。しかしながら、所定の周波数は数ＭＨｚに限定されない。

分周器１１０は、分周手段として、基準クロック信号を分周して低速クロック信号を生成する。分周器１１０の入力端子は発振器１００の出力端子に接続されており、分周器１１０の出力端子はクロック選択部１３０の入力端子に接続されている。

分周器１１０は、カウンタを備えており、基準クロック信号を所定のカウント数Ｎまでカウントすることにより、基準クロック信号をＮ分周して基準クロック信号よりも低い周波数の低速クロック信号を生成する。たとえば、基準クロック信号が３．６ＭＨｚでＮ＝６４に設定された場合、低速クロック信号の周波数は５６ＫＨｚとなる。

なお、分周器１１０は、周波数の異なる他の低速クロック信号を同時に出力することもできる。

パルス生成部１２０は、パルス生成手段として、所定のアクティブ期間を有するクロック選択用パルス信号を生成する。パルス生成部１２０は、モード制御信号を入力するための入力端子を備える。パルス生成部１２０の出力端子は、クロック選択部１３０の入力端子に接続されている。ここで、モード制御信号は、高周波スイッチ回路２００に通信モードを伝達するために外部から入力される制御信号である。

パルス生成部１２０は、カウンタを備えており、モード制御信号の変化を検出してカウントを開始し、経過時間を計測する。パルス生成部１２０は、モード制御信号の変化を検出してから所定時間が経過したのちにクロック選択用パルス信号をアクティブにする。そして、パルス生成部１２０は、所定のアクティブ期間にわたってクロック選択用パルス信号のアクティブ状態を維持する。ここで、アクティブ期間は、本実施の形態では、たとえば５〜１０μｓに設定される。しかしながら、アクティブ期間は、５〜１０μｓの範囲内に限定されない。

クロック選択部１３０は、クロック選択手段として、クロック信号を選択する。クロック選択部１３０は３つの入力端子を備える。第１の入力端子は発振器１００の出力端子に接続され、第２の入力端子は分周器１１０の出力端子に接続され、第３の入力端子はパルス生成部１２０の出力端子に接続されている。また、クロック選択部１３０の出力端子は、チャージポンプ１４０の入力端子に接続されている。

クロック選択部１３０は、セレクタを備えており、クロック選択用パルス信号がアクティブのとき基準クロック信号を選択する一方で、クロック選択用パルス信号がアクティブではないとき低速クロック信号を選択する。なお、低速クロック信号が複数ある場合は、低速クロック信号の数に応じてｎ入力１出力のセレクタを備えることもできる。

チャージポンプ１４０は、降圧手段として、所定の負電圧を生成する。チャージポンプ１４０の入力端子はクロック選択部１３０の出力端子に接続されており、チャージポンプ１４０の出力端子はスイッチ部１５０の入力端子に接続されている。

チャージポンプ１４０は、クロック選択部１３０で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積し、所定の負電圧を生成する。チャージポンプ１４０の構成および作用については後述する。

スイッチ部１５０は、スイッチング手段として、高周波信号の通信経路を確保または遮断する。スイッチ部１５０の一方の入力端子にはモード制御信号が入力され、他方の入力端子はチャージポンプ１４０の出力端子に接続されている。スイッチ部１５０は、スイッチ素子として、少なくとも１つの電界効果トランジスタ（以下、ＦＥＴと称する）を備える。スイッチ部１５０の構成および作用については後述する。

以上のとおり構成される本実施の形態の高周波スイッチ回路２００では、クロック選択用パルス信号がアクティブである期間は、基準クロック信号がチャージポンプ１４０に供給され、クロック選択用パルス信号がアクティブではない期間は、低速クロック信号がチャージポンプ１４０に供給される。そして、チャージポンプ１４０の出力電圧がスイッチ部１５０に供給される。

次に、図２（Ａ）〜図２（Ｃ）を参照して、図１に示すチャージポンプ１４０の一例を概略的に説明する。図２（Ａ）および図２（Ｂ）は、図１に示すチャージポンプ１４０の構成および動作を例示するための回路図である。

図２（Ａ）および図２（Ｂ）に示すとおり、本実施の形態のチャージポンプ１４０は、４つのＣＭＯＳインバータと３つのキャパシタとを有する。４つのＣＭＯＳインバータは、それぞれトランジスタＭ１およびＭ２を有する第１インバータ、トランジスタＭ３およびＭ４を有する第２インバータ、トランジスタＭ５およびＭ６を有する第３インバータ、トランジスタＭ７およびＭ８を有する第４インバータからなる。

第１インバータの入力端子はクロック選択部１３０の出力端子にインバータ（不図示）を介して接続されており、第１インバータの出力端子は第１キャパシタＣ１の一方の端子に接続されている。また、第１インバータの２つの電源端子の一方には電源電圧ＶＤＤが接続され、他方は接地されている。

第２インバータの入力端子は第３インバータの出力端子に接続されており、第２インバータの出力端子は第１キャパシタＣ１の他方の端子に接続されている。また、第２インバータの２つの電源端子の一方は接地され、他方は出力キャパシタＣｏｕｔの一方の端子に接続されている。また、出力キャパシタＣｏｕｔの上記一方の端子は、スイッチ部１５０に接続されており、出力キャパシタＣｏｕｔの他方の端子は接地されている。

第３インバータの入力端子は第２インバータの出力端子に接続されており、第３インバータの出力端子は第２キャパシタＣ２の一方の端子に接続されている。また、第３インバータの２つの電源端子の一方は接地され、他方は出力キャパシタＣｏｕｔの上記一方の端子に接続されている。

第４インバータの入力端子はクロック選択部１３０の出力端子に接続されており、第４インバータの出力端子は第２キャパシタＣ２の他方の端子に接続されている。また、第４インバータの２つの電源端子の一方には電源電圧ＶＤＤが接続され、他方は接地されている。

以上のとおり構成される本実施の形態のチャージポンプ１４０の動作の概略について以下に説明する。

チャージポンプ１４０に入力されたクロック信号（ＣＬＫ）がハイである期間において、図２（Ａ）に示すとおり、チャージポンプ１４０には、破線で示される第１経路および第２経路を通じて電流が流れる。

第１経路は、ＶＤＤからトランジスタＭ１、第１キャパシタＣ１、トランジスタＭ３を通り接地に至る経路であり、この経路に電流が流れることにより第１キャパシタＣ１が充電される。

第２経路は、第２キャパシタＣ２からトランジスタＭ８、出力キャパシタＣｏｕｔ、トランジスタＭ６を通り第２キャパシタＣ２に至る経路であり、この経路に電流が流れることにより第２キャパシタＣ２の負電荷が出力キャパシタＣｏｕｔに移動して出力キャパシタＣｏｕｔが充電される。

一方、クロック信号がローである期間では、図２（Ｂ）に示すとおり、破線で示される第３経路および第４経路を通じて電流が流れる。

第３経路は、第１キャパシタＣ１からトランジスタＭ２、出力キャパシタＣｏｕｔ、トランジスタＭ４を通り第２キャパシタＣ２に至る経路であり、この経路に電流が流れることにより第１キャパシタＣ１の負電荷が出力キャパシタＣｏｕｔに移動して出力キャパシタＣｏｕｔが充電される。

第４経路は、ＶＤＤからトランジスタＭ７、第２キャパシタＣ２、トランジスタＭ５を通り接地に至る経路であり、この経路に電流が流れることにより第２キャパシタＣ２が充電される。

以上のとおり、クロック信号が入力されて第１経路〜第４経路に繰り返し電流が流れることにより、出力キャパシタＣｏｕｔには負電圧Ｖｏｕｔが生じる。負電圧Ｖｏｕｔは、スイッチ部１５０に供給される。第１経路〜第４経路に繰り返し電流の平均電流が消費電流に寄与するのでＣＭＯＳインバータのスイッチング速度が大きいほど、すなわちクロック信号の周波数が高いほど大きくなる。

続いて、図２（Ｃ）は、チャージポンプ１４０を流れる貫通電流を説明するための回路図である。ＣＭＯＳインバータにおける貫通電流は、ＣＭＯＳインバータを構成するＰＭＯＳトランジスタおよびＮＭＯＳトランジスタが一時的に同時にＯＮ状態となって大電流が流れることをいう。図２（Ｃ）に示すとおり、本実施の形態のチャージポンプ１４０では、第１インバータおよび第４インバータにおいて破線で示す貫通電流が流れうる。貫通電流は、ＣＭＯＳインバータのスイッチング速度が大きいほど、すなわちクロック信号の周波数が高いほど大きくなる。

したがって、貫通電流を低減する見地からは、クロック信号の周波数を低く抑えることが好ましい。しかし、その一方で、チャージポンプ１４０は、通信規格で要求される通信モードの切替え時間（たとえば、４μｓ）以内にスイッチ部１５０のＦＥＴのゲート端子に所定の負電圧（−２〜−２．５Ｖ）を印加しなければならない。以下、この所定の負電圧をオフ電圧と称する。したがって、クロック信号の周波数は、チャージポンプ１４０の出力電圧が通信モードの切替え時間以内にオフ電圧に到達することができる高さである必要がある。なお、本実施の形態では、チャージポンプ１４０の出力電圧がオフ電圧に到達するまでの時間は、約２μｓである。

そこで、本実施の形態の高周波スイッチ回路２００では、通信モードを切り替えるときには高速な基準クロック信号でチャージポンプ１４０を動作させ、通信モードを切り替えたのちは低速クロック信号で動作させる。したがって、本実施の形態では、貫通電流を低減しつつ、チャージポンプ１４０の出力電圧Ｖｏｕｔが通信モードの切替え時間以内にオフ電圧に到達することが可能となる。

以上のとおり、本実施の形態で用いられるチャージポンプ１４０の構成および作用について概略的に説明した。しかしながら、本実施の形態のチャージポンプ１４０は、上述した形態のチャージポンプに限定されない。

次に、図３および図４を参照して、図１に示すスイッチ部１５０についてより詳しく説明する。

図３は、図１に示すスイッチ部１５０の構成を説明するための概略ブロック図である。図３に示すとおり、スイッチ部１５０は、デコーダ１５１、レベルシフタ１５２、および高周波スイッチ１５３を有する。

デコーダ１５１は、モード制御信号をデコードする。デコーダ１５１の入力端子には、モード制御信号が入力される。デコーダ１５１の出力端子は、レベルシフタ１５２の入力端子に接続されている。

デコーダ１５１は、モード制御信号をデコードし、デコード結果に基づいて、高周波スイッチ１５３に含まれるＦＥＴのうち、オンするＦＥＴとオフするＦＥＴとをレベルシフタ１５２に伝達する。本実施の形態では、デコーダ１５１は、制御モード信号をデコードして得られた通信モードに応じてオンするＦＥＴとオフするＦＥＴとを決定する。

レベルシフタ１５２は、高周波スイッチ１５３に所定の正電圧またはオフ電圧を印加する。レベルシフタ１５２の一方の入力端子は、デコーダ１５１の出力端子に接続されており、他方の入力端子はチャージポンプ１４０の出力端子に接続されている。また、レベルシフタ１５２の出力端子は、高周波スイッチ１５３の入力端子に接続されている。レベルシフタ１５２は、デコーダ１５１で得られた通信モードに基づいて、高周波スイッチ１５３に含まれるＦＥＴのうち、オンするＦＥＴに対しては所定の正電圧を印加し、オフするＦＥＴに対してはオフ電圧を印加する。以下、所定の正電圧をオン電圧と称する。

高周波スイッチ１５３は、高周波信号の通信経路を確保または遮断する。高周波スイッチ１５３の入力端子はレベルシフタ１５２の出力端子に接続されている。また、高周波スイッチ１５３は、高周波スイッチ回路２００の外部に設けられた送信／受信回路とアンテナとに接続されている。

高周波スイッチ１５３は、スイッチ素子として、少なくとも１つのＦＥＴを備える。本実施の形態では、高周波スイッチ１５３は、たとえばＣＭＯＳ ＳＯＩプロセスまたはＢｕｌｋ ＣＭＯＳプロセスで形成されるＳＰＭＴ（ｓｉｎｇｌｅ−ｐｏｌｅ ｍｕｌｔｉ−ｔｈｒｏｗ）またはＭＰＭＴ（ｍｕｌｔｉ−ｐｏｌｅ ｍｕｌｔｉ−ｔｈｒｏｗ）の高周波スイッチである。

本実施の形態では、レベルシフタ１５２によってＦＥＴのゲート端子に印加されるオン電圧は２．４〜３．０Ｖであり、オフ電圧は−２〜−２．５Ｖである。ＦＥＴは、ゲート端子に正電圧が印加されるとオンし、ゲート端子に０または負電圧が印加されるとオフする。そして、ゲート端子にオフ電圧が印加されているときはオフ状態を維持する。

ＦＥＴをオフ状態に維持するためにオフ電圧を印加するのは、たとえば３５ｄＢｍ程度の大きな送信信号電力をＦＥＴに入力する場合であっても、ＦＥＴのオフ状態での出力波形が歪まないようにするためである。換言すれば、ゲート端子にオフ電圧を印加することにより、ＦＥＴがオンする電圧に対してオフ状態のマージンを大きくとることができる。以下、図４を参照して、高周波スイッチ１５３の構成をより詳しく説明する。

図４は、図３に示す高周波スイッチ１５３の構成を例示するための回路図である。図４に示すとおり、本実施の形態の高周波スイッチ１５３は、受信ポートＲＸ１〜ＲＸ３、送信ポートＴＸ１〜ＴＸ３、および送受信ポートＴＸＲ１〜ＴＸＲ３の合計９つのＲＦポート（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｐｏｒｔ）を有する。各ＲＦポートとアンテナとの間には、ＲＦポートからアンテナへ至る経路に対して直列にシリーズＦＥＴ（ＳＥ１〜ＳＥ９）が設けられ、並列にシャントＦＥＴ（ＳＨ１〜ＳＨ９）が設けられている。

シリーズＦＥＴのゲート端子は、抵抗を介して制御端子（ＣＳＥ１〜ＣＳＥ９）に接続されており、シャントＦＥＴのゲート端子は、抵抗を介して制御端子（ＣＳＨ１〜ＣＳＨ９）に接続されている。シリーズＦＥＴおよびシャントＦＥＴは、制御端子に正電圧が印加されるとオンし、０または負電圧が印加されるとオフする。

たとえば、通信モードがＲＸ１のとき、シリーズＦＥＴ（ＳＥ１）の制御端子ＣＳＥ１にはオン電圧が印加され、シャントＦＥＴ（ＳＨ１）の制御端子ＣＳＨ１にはオフ電圧が印加される。また、シリーズＦＥＴ（ＳＥ２〜ＳＥ９）にはオフ電圧が印加され、シャントＦＥＴ（ＳＨ２〜ＳＨ９）にはオン電圧が印加される。このように、ＦＥＴの制御端子（ＣＳＥ１〜ＣＳＥ９，ＣＳＨ１〜ＣＳＨ９）にオン電圧またはオフ電圧を印加することにより、受信ポートＲＸ１が確実にアンテナと接続される一方で、他のＲＦポートはアンテナから遮断される。

なお、通信モードがＲＸ１のとき以外の場合についても同様にＲＦポートとアンテナとを接続することができる。すなわち、対象ＲＦポートからアンテナへ至る経路に直列に設けられているシリーズＦＥＴの制御端子にオン電圧を印加し、対象ＲＦポート以外のシリーズＦＥＴの制御端子にオフ電圧を印加する。また、対象ＲＦポートからアンテナへ至る経路に並列に設けられているシャントＦＥＴの制御端子にオフ電圧を印加し、対象ＲＦポート以外のシャントＦＥＴの制御端子にオン電圧を印加する。

以上のとおり、本実施の形態で用いられるスイッチ部１５０の構成および作用について概略的に説明した。しかしながら、本実施の形態のスイッチ部１５０は、上述した形態のスイッチ部に限定されない。たとえば、高周波スイッチ１５３に含まれるＲＦポートの数は、通信モードの形態に応じて適宜変更されうる。

次に、図５および図６を参照して、本実施の形態における高周波スイッチ回路の制御方法について説明する。

図５は本実施の形態における高周波スイッチ回路の制御方法を説明するためのフローチャートであり、図６は本実施の形態における高周波スイッチ回路の動作を説明するためのタイミングチャートである。なお、図６は、本実施の形態の高周波スイッチ回路に時分割複信（ＴＤＤ）システムが接続された場合についての動作の一例を示す。

図６に示すとおり、ＴＤＤシステムでは、通信モードがＲＸ１、ＴＸ１、ＲＸ１、・・・のように切り替わる。これに対して、スイッチ部１５０の受信側のシリーズＦＥＴ（図４のＳＥ１）はオン、オフ、オン、・・・になるように制御され、送信側のシリーズＦＥＴ（図４のＳＥ２）はオフ、オン、オフ、・・・になるように制御される。以下では、通信モードがＲＸ１からＴＸ１に切り替わったのち、再びＴＸ１からＲＸ１に切り替わる期間を例示して、本実施の形態の高周波スイッチ回路の制御方法を説明する。

図５に示すとおり、本実施の形態の高周波スイッチ回路の制御方法では、まず、クロック選択用パルス信号をアクティブにする（ステップＳ１０１）。具体的には、図６に示すとおり、パルス生成部１２０は、モード制御信号がＲＸ１からＴＸ１に変化してから遅延時間ｔｄ後にクロック選択用パルス信号をアクティブ（ハイ）にする。なお、本実施の形態では、クロック選択用パルス信号はハイ・アクティブ信号である。しかしながら、クロック選択用パルス信号はロー・アクティブ信号であってもよい。

次に、チャージポンプに基準クロック信号を供給する（ステップＳ１０２）。具体的には、図６に示すとおり、クロック選択用パルス信号がアクティブである期間（期間ｔａ）は基準クロック信号が選択される。したがって、チャージポンプ１４０には３．６ＭＨｚの基準クロック信号が供給される。この間、チャージポンプ１４０では、基準クロック信号の周波数に応じた速度で負電荷を出力キャパシタＣｏｕｔに蓄積し、負電圧を生成する。そして、出力キャパシタＣｏｕｔに蓄積された負電荷は、スイッチ部１５０のＳＥ１のゲート端子に転送されることにより、負電圧をＳＥ１に印加してＳＥ１をオフする。チャージポンプ１４０からの負電荷の転送は、チャージポンプ１４０の出力キャパシタＣｏｕｔの電位とＳＥ１のゲート端子の電位とが同電位（オフ電圧）になったときに終了する。基準クロック信号がチャージポンプ１４０に供給され始めてからチャージポンプ１４０の出力電圧がオフ電圧に達するまでにｔｃの時間を要する。本実施の形態では、ｔｃは約２μｓである。

一方、送信側では、スイッチ部１５０のデコーダ１５１がモード制御信号をデコードして、レベルシフタ１５２によりＳＥ２にオン電圧が印加されている。

次に、チャージポンプに低速クロック信号を供給する（ステップＳ１０３）。具体的には、パルス生成部１２０は、クロック選択用パルス信号がハイになってからｔａ後に、クロック選択用パルス信号をローにする。ここで、チャージポンプ１４０が確実にオフ電圧を生成するためには、ｔａはｔｃ以上の長さに設定する必要がある。一方、貫通電流を低減する見地からは、ｔａはｔｃに近い値に設定することが望ましい。本実施の形態では、ｔａは５〜１０μｓである。クロック選択用パルス信号がローである期間は低速クロック信号が選択される。したがって、チャージポンプ１４０には、基準クロック信号より周波数が低い５６ＫＨｚの低速クロック信号が供給される。この間、チャージポンプ１４０では、低速クロック信号の周波数に応じた速度で負電荷を出力キャパシタＣｏｕｔに蓄積し、オフ電圧を維持する。したがって、チャージポンプ１４０の出力キャパシタＣｏｕｔの電位とスイッチ部１５０のＳＥ１のゲート端子の電位とは同電位に維持され、スイッチ部１５０のＳＥ１はオフ状態を維持する。

次に、ＦＥＴをオンする（ステップＳ１０４）。具体的には、スイッチ部１５０のデコーダ１５１がモード制御信号をデコードして得られた通信モード（ＲＸ１）に応じて、レベルシフタ１５２がＳＥ１にオン電圧を印加する。このとき、ＳＥ１のゲート端子に蓄積された負電荷は放電し、それに伴ってチャージポンプ１４０の出力キャパシタＣｏｕｔの電位は上昇する。

以上のとおり、本実施の形態における高周波スイッチ回路の制御方法について説明した。本実施の形態の高周波スイッチ回路の制御方法では、まず、クロック選択用パルス信号をアクティブにし、チャージポンプ１４０に基準クロック信号を供給して、スイッチ部１５０のＳＥ１をオフにする。次に、チャージポンプ１４０に低速クロック信号を供給して、ＳＥ１のオフ状態を維持する。そして、ＳＥ１にオン電圧が印加されるとＳＥ１はオンする。

（実施例）
以下、本実施の形態の高周波スイッチ回路２００を通信システムに適用した場合の実施例について説明する。しかしながら、本発明は、本実施例によって何ら限定されるものではない。

実験では、以下の条件の下で本実施の形態の高周波スイッチ回路２００の平均消費電流を測定した。

発振器１００で３．６ＭＨｚの基準クロック信号を生成し、分周期１１０で基準クロック信号を６４分周して５６ＫＨｚの低速クロック信号を生成した。

モード制御信号を入力して通信モードを切り替え、クロック選択用パルス信号を生成した。チャージポンプ１４０に基準クロック信号を５μｓにわたり供給したのち、低速クロック信号を供給した。

通信モードを切り替えて、以上の工程を数サイクル繰り返した。その際、高周波スイッチ回路２００で消費される平均電流を測定した。その結果、高周波スイッチ回路２００における平均消費電流は４５μＡであった。

一方、比較例として、チャージポンプに３．６ＭＨｚの基準クロック信号を常時供給した場合について同様に平均消費電流を測定した。その結果、平均消費電流は１１５μＡであった。すなわち、比較例に対して、本実施の形態では約６０％の消費電流が削減された。

以上のとおり、説明した本実施の形態は、以下の効果を奏する。

（ａ）本発明の高周波スイッチ回路および高周波スイッチ回路の制御方法によれば、受信時だけではなく送信時においても消費電力を低減することができる。したがって、ＵＭＴＳのような通信システムでチャージポンプを常時動作させておく必要がある場合にも消費電力を低減することができる。

（ｂ）所定のアクティブ期間は、クロック選択用パルス信号がアクティブになってからチャージポンプがオフ電圧を生成するまでにかかる時間よりも長いので、チャージポンプは確実にオフ電圧を生成することができる。

（ｃ）スイッチ部は、複数のスイッチ素子を備え、外部から入力されたモード制御信号をデコードした結果に基づいて、複数のスイッチ素子のオン／オフを制御する。したがって、複数のＲＦポートとアンテナとの間を任意に切り替えることができる。

（ｄ）スイッチ部は、モード制御信号をデコードした結果に基づいて所定の負電圧または所定の正電圧をスイッチ素子に印加するレベルシフタを有する。したがって、モード制御信号の変化に応じて所定の負電圧または所定の正電圧をスイッチ素子に印加することができる。

（ｅ）パルス生成部は、モード制御信号が変化したのちにクロック選択用パルス信号を生成する。したがって、モード制御信号が変化したのちの適切なタイミングにクロック選択用パルス信号を生成することができる。

（ｆ）高周波スイッチ回路は、基準クロック信号を生成する発振器と、基準クロックを分周して低速クロック信号を生成する分周器とを有する。したがって、別途低速クロック信号用の発振器を用意する必要がないので、高周波スイッチ回路内の発振器の個数を削減することができる。

以上のとおり、実施の形態において、本発明の高周波スイッチ回路および高周波スイッチ回路の制御方法を説明した。しかしながら、本発明は、その技術思想の範囲内において当業者が適宜に追加、変形、および省略することができることはいうまでもない。

たとえば、本実施の形態では、基準クロック信号を分周して低速クロック信号を生成した。しかしながら、低速クロック信号は、基準クロック信号を生成した発振器とは別の発振器で生成されてもよい。

また、本実施の形態では、基準クロック信号から基準クロック信号より周波数が低い低速クロック信号へクロック信号を一度切り替える場合を主に説明した。しかしながら、基準クロック信号から互いに周波数の異なる複数の低速クロック信号へ段階的に切り替えることもできる。

１００ 発振器（発振手段）、
１１０ 分周器（分周手段）、
１２０ パルス生成部（パルス生成手段）、
１３０ クロック選択部（クロック選択手段）、
１４０ チャージポンプ（降圧手段）、
１５０ スイッチ部（スイッチング手段）、
２００ 高周波スイッチ回路。

Claims (8)

1. 所定のアクティブ期間を有するクロック選択用パルス信号を生成するパルス生成手段と、
   前記クロック選択用パルス信号がアクティブのとき基準クロック信号を選択する一方で、前記クロック選択用パルス信号がアクティブではないとき前記基準クロック信号よりも周波数が低い低速クロック信号を選択するクロック選択手段と、
   前記クロック選択手段で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する降圧手段と、
   前記所定の負電圧が印加されてオフ状態を維持する少なくとも１つのスイッチ素子を備えるスイッチング手段と、
   を有する、高周波スイッチ回路。
2. 前記所定のアクティブ期間は、前記クロック選択用パルス信号がアクティブになってから前記降圧手段が前記所定の負電圧を生成するまでにかかる時間よりも長いことを特徴とする請求項１に記載の高周波スイッチ回路。
3. 前記スイッチング手段は、複数のスイッチ素子を備え、外部から入力されたモード制御信号をデコードした結果に基づいて、前記複数のスイッチ素子のオン／オフを制御することを特徴とする請求項１または２に記載の高周波スイッチ回路。
4. 前記スイッチング手段は、前記モード制御信号をデコードした結果に基づいて前記所定の負電圧または所定の正電圧を前記スイッチ素子に印加するレベルシフタをさらに有することを特徴とする請求項３に記載の高周波スイッチ回路。
5. 前記パルス生成手段は、前記モード制御信号が変化したのちに前記クロック選択用パルス信号を生成することを特徴とする請求項３または４に記載の高周波スイッチ回路。
6. 前記基準クロック信号を生成する発振手段と、
   前記基準クロック信号を分周して前記低速クロック信号を生成する分周手段と、
   をさらに有することを特徴とする請求項１〜５のいずれか１項に記載の高周波スイッチ回路。
7. クロック選択用パルス信号をアクティブにする段階と、
   前記クロック選択用パルス信号がアクティブである期間、降圧手段に基準クロック信号を供給し、前記降圧手段が生成した所定の負電圧をスイッチ素子に印加して当該スイッチ素子をオフ状態にする段階と、
   前記降圧手段に前記基準クロック信号よりも周波数が低い低速クロック信号を供給し、前記スイッチ素子のオフ状態を維持する段階と、
   を有する、高周波スイッチ回路の制御方法。
8. 前記クロック選択用パルス信号がアクティブである期間は、前記クロック選択用パルス信号がアクティブになってから前記降圧手段が前記所定の負電圧を生成するまでにかかる時間よりも長いことを特徴とする請求項７に記載の高周波スイッチ回路の制御方法。

Images