JPH01241659A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH01241659A JPH01241659A JP63070485A JP7048588A JPH01241659A JP H01241659 A JPH01241659 A JP H01241659A JP 63070485 A JP63070485 A JP 63070485A JP 7048588 A JP7048588 A JP 7048588A JP H01241659 A JPH01241659 A JP H01241659A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- frequency
- clock signal
- signal
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005265 energy consumption Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- FGRBYDKOBBBPOI-UHFFFAOYSA-N 10,10-dioxo-2-[4-(N-phenylanilino)phenyl]thioxanthen-9-one Chemical compound O=C1c2ccccc2S(=O)(=O)c2ccc(cc12)-c1ccc(cc1)N(c1ccccc1)c1ccccc1 FGRBYDKOBBBPOI-UHFFFAOYSA-N 0.000 description 1
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Read Only Memory (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、紫外線消去型の読出し専用メモリ装置を内蔵
し、かつ電源電圧を昇圧した電圧を前記読出し専用メモ
リ装置のゲートに供給する昇圧回路を有するマイクロコ
ンピュータに関する。
し、かつ電源電圧を昇圧した電圧を前記読出し専用メモ
リ装置のゲートに供給する昇圧回路を有するマイクロコ
ンピュータに関する。
現在、マスクＲＯＭを内蔵したマイコンは種々のシステ
ム制御等広範囲に渡って利用されているが、プログラム
開発時にはプログラムの書き換えが可能であることから
少量生産に通したＰＲＯＭ内蔵のマイコンが使用される
のが通例である。
ム制御等広範囲に渡って利用されているが、プログラム
開発時にはプログラムの書き換えが可能であることから
少量生産に通したＰＲＯＭ内蔵のマイコンが使用される
のが通例である。
初めにマイコンに内蔵されるマスクＲＯＭについて第３
図に示し説明する。ＲＯＭ内には制御を実行するための
命令が２進数のデータとして格納されており、マスクＲ
ＯＭについては閾値電圧Ｖｔが約０．７±０．２［Ｖ］
であるセルトランジスタを形成するか否かでデータとし
ている。読出しを実行する場合は、ゲート電圧光に電源
電圧レベル（２，５〜６．０［Ｖ］）を印加することで
、Ｎ型トランジスタ１７が形成されていれば、ドレイン
電圧ＶＤより接地電圧レベルへとオン電流１６Ｎが流れ
、トランジスタ１７が形成されていなければ、オン電流
ＩｏＮは流れない。オン電流１ ＯＮをセンスアンプ回
路１６で検知し、データとしてデータ出力線Ｄ ｏｕｔ
へと出力する。マスクＲＯＭに関してはセルアレイを構
成するセルトランジスタの閾値電圧ＶＴが非常に低く設
定されていることがら、マイコンの動作電源電圧が２．
５〜６．０（Ｖ］あってもオン電流Ｉ ｏｓはセンスア
ンプ回路１６で十分検知可能な電流値に達する。
図に示し説明する。ＲＯＭ内には制御を実行するための
命令が２進数のデータとして格納されており、マスクＲ
ＯＭについては閾値電圧Ｖｔが約０．７±０．２［Ｖ］
であるセルトランジスタを形成するか否かでデータとし
ている。読出しを実行する場合は、ゲート電圧光に電源
電圧レベル（２，５〜６．０［Ｖ］）を印加することで
、Ｎ型トランジスタ１７が形成されていれば、ドレイン
電圧ＶＤより接地電圧レベルへとオン電流１６Ｎが流れ
、トランジスタ１７が形成されていなければ、オン電流
ＩｏＮは流れない。オン電流１ ＯＮをセンスアンプ回
路１６で検知し、データとしてデータ出力線Ｄ ｏｕｔ
へと出力する。マスクＲＯＭに関してはセルアレイを構
成するセルトランジスタの閾値電圧ＶＴが非常に低く設
定されていることがら、マイコンの動作電源電圧が２．
５〜６．０（Ｖ］あってもオン電流Ｉ ｏｓはセンスア
ンプ回路１６で十分検知可能な電流値に達する。
次に、マイコンに内蔵されるＦＲＯＭについて第４図に
示し説明する。ＦＲＯＭに関しては書込み回路１８より
フローティングゲートＦＧに電荷を蓄えるか否かによっ
てセルトランジスタ１９のオン／オフを制御しており、
電荷が蓄えられていない時をオンビットセルを呼んでい
る。また、閾値電圧ｖＴは約２．５〜３．０［Ｖ］”ｔ
’あり、マスクＲＯＭのセルアレイを構成するセルトラ
ンジスタと比較すると非常に高い。書込む場合にはセン
スアンプ回路１６は停止しており、書込み回路１８から
高電圧（１２，５（Ｖ］）を印加する。さらに、第５図
に示すチャージポンプ回路４で昇圧された高電圧（約１
８［Ｖ］）をゲート電圧先に印加することにより、フロ
ーティングゲートＦＧに負電荷が蓄えられ、閾値電圧Ｖ
Ｔは高い方ヘシフトし約９．０［Ｖ］となり、これをオ
フビットセルと呼んでいる。ＦＲＯＭでは、セルアレイ
を構成するセルトランジスタの閾値電圧ＶＴの差を利用
しデータとしている。読出しの場合には、書込み回路１
８は停止しており、電源電圧レベルをゲート電圧Ｖａへ
印加する。この時、セルトランジスタＩ９をオンビット
セルとすると、ゲート電圧先はセルトランジスタ１９を
導通状態にする電圧レベルでなければならず、この値が
動作電源電圧範囲の下限を決定する。また、セルトラン
ジスタ１９がオフビットセルの場合、ゲート電圧先はセ
ルトランジスタ１９を遮断状態とする電圧レベル以下に
抑えられていなければならず、この値が動作電源電圧範
囲の上限を決定する。この時、オン電流１ｏｓが流れ茶
か否かをセンスアンプ回路！６で検知し、データとして
出力線Ｄ ｏｕｔへ出力する。
示し説明する。ＦＲＯＭに関しては書込み回路１８より
フローティングゲートＦＧに電荷を蓄えるか否かによっ
てセルトランジスタ１９のオン／オフを制御しており、
電荷が蓄えられていない時をオンビットセルを呼んでい
る。また、閾値電圧ｖＴは約２．５〜３．０［Ｖ］”ｔ
’あり、マスクＲＯＭのセルアレイを構成するセルトラ
ンジスタと比較すると非常に高い。書込む場合にはセン
スアンプ回路１６は停止しており、書込み回路１８から
高電圧（１２，５（Ｖ］）を印加する。さらに、第５図
に示すチャージポンプ回路４で昇圧された高電圧（約１
８［Ｖ］）をゲート電圧先に印加することにより、フロ
ーティングゲートＦＧに負電荷が蓄えられ、閾値電圧Ｖ
Ｔは高い方ヘシフトし約９．０［Ｖ］となり、これをオ
フビットセルと呼んでいる。ＦＲＯＭでは、セルアレイ
を構成するセルトランジスタの閾値電圧ＶＴの差を利用
しデータとしている。読出しの場合には、書込み回路１
８は停止しており、電源電圧レベルをゲート電圧Ｖａへ
印加する。この時、セルトランジスタＩ９をオンビット
セルとすると、ゲート電圧先はセルトランジスタ１９を
導通状態にする電圧レベルでなければならず、この値が
動作電源電圧範囲の下限を決定する。また、セルトラン
ジスタ１９がオフビットセルの場合、ゲート電圧先はセ
ルトランジスタ１９を遮断状態とする電圧レベル以下に
抑えられていなければならず、この値が動作電源電圧範
囲の上限を決定する。この時、オン電流１ｏｓが流れ茶
か否かをセンスアンプ回路！６で検知し、データとして
出力線Ｄ ｏｕｔへ出力する。
以上のことより、ＦＲＯＭを内蔵するマイコンの動作電
源電圧範囲は約３．５〜５．５［Ｖ］と狭いものとなワ
ており、したがってマスクＲＯＭ内蔵とＰＲＯＭ内蔵の
マイコンでは動作電源電圧範囲が異なる。そのため、ユ
ーザ側からはマスクＲＯＭ内蔵とＰＲＯＭ内蔵のマイコ
ンにおける動作電源電圧範囲に互換性を持たせることが
強い要望となっている。
源電圧範囲は約３．５〜５．５［Ｖ］と狭いものとなワ
ており、したがってマスクＲＯＭ内蔵とＰＲＯＭ内蔵の
マイコンでは動作電源電圧範囲が異なる。そのため、ユ
ーザ側からはマスクＲＯＭ内蔵とＰＲＯＭ内蔵のマイコ
ンにおける動作電源電圧範囲に互換性を持たせることが
強い要望となっている。
以上のことより、動作電源電圧が２．５〜６．０［Ｖ］
のＦＲＯＭを内蔵するマイコンの一つとして、ゲート電
圧を昇圧する方法を用いたものを第４゜５．６．７図に
示し説明する。書込む場合は前述したＰＲＯＭ内蔵のマ
イコンと同様にチャージポンプ回路４で昇圧された高電
圧（約１８ ［Ｖ］ ）をゲート電圧先に印加する。
のＦＲＯＭを内蔵するマイコンの一つとして、ゲート電
圧を昇圧する方法を用いたものを第４゜５．６．７図に
示し説明する。書込む場合は前述したＰＲＯＭ内蔵のマ
イコンと同様にチャージポンプ回路４で昇圧された高電
圧（約１８ ［Ｖ］ ）をゲート電圧先に印加する。
ここで、まずチャージポンプ回路４について第６図に示
し説明する。チャージポンプ回路とは、コンデンサの充
放電特性を利用したものである。
し説明する。チャージポンプ回路とは、コンデンサの充
放電特性を利用したものである。
入力端子Ｖｉｎに外部より高電圧（１２，５［Ｖ］）が
印加されるとトランジスタ２０は導通状態となり、出力
端子Ｖ ｏｕｔは約１０．０［Ｖ］の電圧レベルになる
。
印加されるとトランジスタ２０は導通状態となり、出力
端子Ｖ ｏｕｔは約１０．０［Ｖ］の電圧レベルになる
。
この時、第７図に示すクロック信号ＣＬに（ハイレベル
が１２．５［Ｖ］、ロウレベルがＯ［Ｖ］）が入力端子
２３に入力されるとクロック信号ＣＬにの立ち上がりで
コンデンサ２２の点２１の電圧レベルを押し上げ、次の
立ち上がりまで昇圧された電圧レベルを保持する。この
時、Ｎ型トランジスタ２０は遮断状態。
が１２．５［Ｖ］、ロウレベルがＯ［Ｖ］）が入力端子
２３に入力されるとクロック信号ＣＬにの立ち上がりで
コンデンサ２２の点２１の電圧レベルを押し上げ、次の
立ち上がりまで昇圧された電圧レベルを保持する。この
時、Ｎ型トランジスタ２０は遮断状態。
Ｎ型トランジスタ２４は導通状態となることがら、出力
端子Ｖ ｏｕｔは第７図のような波形となり高電圧（約
１８ ［Ｖ］ ）が得られる。なお、コンデンサ２２は
必要な電圧レベルまで昇圧するため出力端子Ｖｏｕｔ以
後の負荷容量に対して十分な容量であることが要求され
る。更に確実な昇圧を行なうためクロック信号ＣＬには
十分に波形整形されていなければならない。そのため第
５図に示すように外部から入力される基準クロック信号
は出力インピーダンスが低くドライブ能力を大きく設定
したクロックドライバー３を介しチャージポンプ回路４
へと人力され、更にチャージポンプ回路４で昇圧した電
圧を保持するため基準クロック信号の周波数は高いもの
（例えば１ ［ＭＨｚ１程度）が必要である。読出しの
場合には前述したＰＲＯＭ内蔵のマイコンと異なり、動
作電源電圧を２．５［Ｖ］から動作させるためゲート電
圧先にはオンビットセルを導通状態とするために必要な
電圧レベルを印加しなければならない。そのため、書込
み時と同様チャージポンプ回路４を用い電源電圧レベル
を約４．５［Ｖ］まで昇圧し、ゲート電圧ｖＧに印加し
ている。なお、電源電圧が高く、昇圧した電圧がオフビ
ットセルを導通状態にしてしまう場合には、昇圧した電
圧を一定レベル以下にする回路を付加するなどの工夫が
なされている。
端子Ｖ ｏｕｔは第７図のような波形となり高電圧（約
１８ ［Ｖ］ ）が得られる。なお、コンデンサ２２は
必要な電圧レベルまで昇圧するため出力端子Ｖｏｕｔ以
後の負荷容量に対して十分な容量であることが要求され
る。更に確実な昇圧を行なうためクロック信号ＣＬには
十分に波形整形されていなければならない。そのため第
５図に示すように外部から入力される基準クロック信号
は出力インピーダンスが低くドライブ能力を大きく設定
したクロックドライバー３を介しチャージポンプ回路４
へと人力され、更にチャージポンプ回路４で昇圧した電
圧を保持するため基準クロック信号の周波数は高いもの
（例えば１ ［ＭＨｚ１程度）が必要である。読出しの
場合には前述したＰＲＯＭ内蔵のマイコンと異なり、動
作電源電圧を２．５［Ｖ］から動作させるためゲート電
圧先にはオンビットセルを導通状態とするために必要な
電圧レベルを印加しなければならない。そのため、書込
み時と同様チャージポンプ回路４を用い電源電圧レベル
を約４．５［Ｖ］まで昇圧し、ゲート電圧ｖＧに印加し
ている。なお、電源電圧が高く、昇圧した電圧がオフビ
ットセルを導通状態にしてしまう場合には、昇圧した電
圧を一定レベル以下にする回路を付加するなどの工夫が
なされている。
以上のことより、マスクＲＯＭ内蔵とＦＲＯＭ内蔵のマ
イコンにおける動作電源電圧範囲に互換性を持たせるこ
とは可能である。
イコンにおける動作電源電圧範囲に互換性を持たせるこ
とは可能である。
一方、ＣＭＯ３回路で構成されるＦＲＯＭを内蔵するマ
イコンでは、ＣＭＯ３回路の特徴である低消費電力を生
かすためにスタンバイと呼ばれるモードによってＣＰＵ
部の動作を停止させ、マイコンの消費電力を非常に小さ
いものとすることができる。
イコンでは、ＣＭＯ３回路の特徴である低消費電力を生
かすためにスタンバイと呼ばれるモードによってＣＰＵ
部の動作を停止させ、マイコンの消費電力を非常に小さ
いものとすることができる。
しかし、前述した動作電源電圧範囲を２．５〜６．０［
Ｖ］としたＦＲＯＭが内蔵されているマイコンのＰＲＯ
Ｍ部では、スタンバイモード解除後ただちに次の命令が
実行されるため、チャージポンプ回路は昇圧電圧を常に
発生させていなければならない。したがって、チャージ
ポンプ回路は、スタンバイモード時も常時動作を行なわ
なければならない。
Ｖ］としたＦＲＯＭが内蔵されているマイコンのＰＲＯ
Ｍ部では、スタンバイモード解除後ただちに次の命令が
実行されるため、チャージポンプ回路は昇圧電圧を常に
発生させていなければならない。したがって、チャージ
ポンプ回路は、スタンバイモード時も常時動作を行なわ
なければならない。
一般にＣＭＯＳで構成される回路は、入力電圧レベルが
変化する際、Ｐ型トランジスタとＮ型トランジスタが同
時に導通状態となる期間が生じ、電源電圧レベルから接
地電圧レベルへ電流が流れる（以下「貫通電流」と称す
）。特にチャージポンプ回路にクロック信号ＣＬにを供
給するクロックドライバーは、ドライブ能力を大きくす
るためトランジスタサイズを大きく設定しであるので貫
通電流も大きなものとなる。また、チャージポンプ回路
で昇圧した電圧レベルを保持するため周波数の高い基準
クロックが必要となり、このことも貫通電流を大きくす
る原因であり、消費電力も大きくなる。
変化する際、Ｐ型トランジスタとＮ型トランジスタが同
時に導通状態となる期間が生じ、電源電圧レベルから接
地電圧レベルへ電流が流れる（以下「貫通電流」と称す
）。特にチャージポンプ回路にクロック信号ＣＬにを供
給するクロックドライバーは、ドライブ能力を大きくす
るためトランジスタサイズを大きく設定しであるので貫
通電流も大きなものとなる。また、チャージポンプ回路
で昇圧した電圧レベルを保持するため周波数の高い基準
クロックが必要となり、このことも貫通電流を大きくす
る原因であり、消費電力も大きくなる。
以上のことより、ＰＲＯＭ部ではＣＰＵ部のようにスタ
ンバイモードを生かすことができず、スタンノでイモー
ド時、マイコン全体の消費電力が大きくなるという欠点
がある。
ンバイモードを生かすことができず、スタンノでイモー
ド時、マイコン全体の消費電力が大きくなるという欠点
がある。
本発明のマイクロコンピュータは、昇圧回路に人力する
昇圧用のクロック信号を分周する分周回路と、通常動作
時には前記クロック信号を、スタンバイモード時には分
周回路で分周されたクロック信号を選択する切換回路を
有する。
昇圧用のクロック信号を分周する分周回路と、通常動作
時には前記クロック信号を、スタンバイモード時には分
周回路で分周されたクロック信号を選択する切換回路を
有する。
（作用）
したがって、スタンバイモード時の消費電力を小さくす
ることが可能となる。
ることが可能となる。
（実施例〕
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明のマイクロコンピュータの一実施例の要
部を示す構成図、第２図は第１図中の切換回路２の構成
図である。
部を示す構成図、第２図は第１図中の切換回路２の構成
図である。
第１図は基準クロックがチャージポンプ回路４へ入力さ
れる部分の回路を示しており、同図において従来例の第
５図と同一回路、同−信号等には同一番号を付しである
。第１図においては第５図と違って切換回路２が付加さ
れており、切換回路’２／は、スタンバイモード時か、
命令によりＣＰＵ等が動作している状態（通常動作時）
かによってクロックドライバー３に供給される基準クロ
ック信号の周波数を切換えるものである。スタンバイモ
ード時、切換えられた信号の周波数はスタンバイモード
解除後ただちに次の命令が誤動作なく実行可能な値であ
ればよい。ここで、切換回路２は、第２図に示すように
、入力された信号の周波数を１７２に分周する分周回路
６，７，８．９と、インバータ回路ｌＯと、アンド回路
１１．１３と、オア回路１４とで構成されている。
れる部分の回路を示しており、同図において従来例の第
５図と同一回路、同−信号等には同一番号を付しである
。第１図においては第５図と違って切換回路２が付加さ
れており、切換回路’２／は、スタンバイモード時か、
命令によりＣＰＵ等が動作している状態（通常動作時）
かによってクロックドライバー３に供給される基準クロ
ック信号の周波数を切換えるものである。スタンバイモ
ード時、切換えられた信号の周波数はスタンバイモード
解除後ただちに次の命令が誤動作なく実行可能な値であ
ればよい。ここで、切換回路２は、第２図に示すように
、入力された信号の周波数を１７２に分周する分周回路
６，７，８．９と、インバータ回路ｌＯと、アンド回路
１１．１３と、オア回路１４とで構成されている。
次に、切換回路２の動作について説明する。
今、同図において通常動作時であり、入力端子１には仮
に１ ［ＭＨｚｌの基準クロック信号５が供給されてい
るとする。スタンバイ信号はロウレベルであり、アンド
回路１３の出力はロウレベルに固定される。アンド回路
１１にはスタンバイ信号がインバータ回路ＩＯを経てハ
イレベルが出力される。したがって、アンド回路１１の
出力は基準クロック信号５がそのまま出方される。さら
に、オア回路１４ニツいても一方の入力がロウレベルで
あるため基準クロック信号５がそのまま入力され、出力
端子１５には１ ［ＭＨｚｌの信号が出力される。
に１ ［ＭＨｚｌの基準クロック信号５が供給されてい
るとする。スタンバイ信号はロウレベルであり、アンド
回路１３の出力はロウレベルに固定される。アンド回路
１１にはスタンバイ信号がインバータ回路ＩＯを経てハ
イレベルが出力される。したがって、アンド回路１１の
出力は基準クロック信号５がそのまま出方される。さら
に、オア回路１４ニツいても一方の入力がロウレベルで
あるため基準クロック信号５がそのまま入力され、出力
端子１５には１ ［ＭＨｚｌの信号が出力される。
また、スタンバイモードではスタンバイ信号はハイレベ
ルであり、アンド回路１１にインバータ回路ｌＯを経た
ロウレベルが人力されるためアンド回路１１の出力はロ
ウレベルに固定される。したがって、アンド回路１３の
出力には、基準クロック信号５が分周回路６．７．８．
９を経て１／１６に分周された６２．５［ｋＨ２］の信
号１２が出力され、ざらにオア回路１４にも出力される
ため出力端子１５には６２．５［ｋｌｌｚ］の信号が出
力される。
ルであり、アンド回路１１にインバータ回路ｌＯを経た
ロウレベルが人力されるためアンド回路１１の出力はロ
ウレベルに固定される。したがって、アンド回路１３の
出力には、基準クロック信号５が分周回路６．７．８．
９を経て１／１６に分周された６２．５［ｋＨ２］の信
号１２が出力され、ざらにオア回路１４にも出力される
ため出力端子１５には６２．５［ｋｌｌｚ］の信号が出
力される。
以上より、スタンバイモード時仮に基準クロック信号５
の周波数が１ ［ＭＨｚｌであれば、チャージポンプ回
路４へはクロックドライバー３を経て６２．５［ｋＨｚ
］のクロック信号ＣＬにが入力される。
の周波数が１ ［ＭＨｚｌであれば、チャージポンプ回
路４へはクロックドライバー３を経て６２．５［ｋＨｚ
］のクロック信号ＣＬにが入力される。
（発明の効果）
以上説明したように本発明は、基準クロック信号を分周
する分周回路と通常動作状態にはチャージポンプ回路に
基準クロック信号を入力し、スタンバイモード時には基
準クロック信号をｌ／ｎに分周した信号を人力するよう
にした回路を付加することにより、チャージポンプ回路
にクロック信号を供給するクロックドライバーの入力信
号の周波数を従来の１／ｎに、したがって一定時間内に
貫通電流が流れる回数もｌ／ｎに、さらには消費電力も
１／ｎに減少させることができる効果がある。
する分周回路と通常動作状態にはチャージポンプ回路に
基準クロック信号を入力し、スタンバイモード時には基
準クロック信号をｌ／ｎに分周した信号を人力するよう
にした回路を付加することにより、チャージポンプ回路
にクロック信号を供給するクロックドライバーの入力信
号の周波数を従来の１／ｎに、したがって一定時間内に
貫通電流が流れる回数もｌ／ｎに、さらには消費電力も
１／ｎに減少させることができる効果がある。
なお、分周回路を追加することによってさらにチャージ
ポンプ回路に供給されるクロック信号の周波数を低下さ
せることも可能である。
ポンプ回路に供給されるクロック信号の周波数を低下さ
せることも可能である。
第１図は本発明のマイクロコンピュータの一実施例の要
部を示す構成図、第２図は第１図中の切換回路２の構成
図、第３図はマスクＲＯＭのセルトランジスタ部分の構
成図、第４図はＦＲＯＭのセルトランジスタ部分の構成
図、第５図は従来のチャージポンプ回路部の構成図、第
６図は第５図中のチャージポンプ回路４の構成図、第７
図はクロック信号および出力端子Ｖ ｏｕｔの波形であ
る。 １・・・−・・・・入力端子、 ２−−−−−−−一切換回路、 ３−−−−−−−クロックドライバー、４−−−−−−
−−−チャージポンプ回路、５−−−−−−−−−基準
クロック信号、６．７，８．９−−−−一分周回路、 １０−−−−−−−軸インバータ回路、１１、１３−・
・アンド回路、 １２−−−−−−−−−信号、 １４−−−−−・・・・オア回路、 １５−−−−−−−出力端子、 １６ ・−−−−−−−センスアンプ回路、１７−−−
−−−−−−マスクＲＯＭのセルトランジスタ、１８−
−−−−−−−−書込み回路、 １９−−−−−−−− Ｐ ＲＯＭのセルトランジスタ
、２０、２４−Ｎ型トランジスタ、 ２１−−−−−−−−−点、 ２２・軸φ・・軸やコンデンサ、 ２３−−−−−−入力端子、 Ｖｉｎ−一入力端子、 Ｖ ｏｕｔ−出力端子、 一一一一ゲート電圧、 Ｖｏ ＝ ＝−ドレイン電圧、 ｌｏｓ・”−オン電流、 ＦＧ−−−軸−フローティングゲート、ＣＬに・・や・
・・クロック信号。
部を示す構成図、第２図は第１図中の切換回路２の構成
図、第３図はマスクＲＯＭのセルトランジスタ部分の構
成図、第４図はＦＲＯＭのセルトランジスタ部分の構成
図、第５図は従来のチャージポンプ回路部の構成図、第
６図は第５図中のチャージポンプ回路４の構成図、第７
図はクロック信号および出力端子Ｖ ｏｕｔの波形であ
る。 １・・・−・・・・入力端子、 ２−−−−−−−一切換回路、 ３−−−−−−−クロックドライバー、４−−−−−−
−−−チャージポンプ回路、５−−−−−−−−−基準
クロック信号、６．７，８．９−−−−一分周回路、 １０−−−−−−−軸インバータ回路、１１、１３−・
・アンド回路、 １２−−−−−−−−−信号、 １４−−−−−・・・・オア回路、 １５−−−−−−−出力端子、 １６ ・−−−−−−−センスアンプ回路、１７−−−
−−−−−−マスクＲＯＭのセルトランジスタ、１８−
−−−−−−−−書込み回路、 １９−−−−−−−− Ｐ ＲＯＭのセルトランジスタ
、２０、２４−Ｎ型トランジスタ、 ２１−−−−−−−−−点、 ２２・軸φ・・軸やコンデンサ、 ２３−−−−−−入力端子、 Ｖｉｎ−一入力端子、 Ｖ ｏｕｔ−出力端子、 一一一一ゲート電圧、 Ｖｏ ＝ ＝−ドレイン電圧、 ｌｏｓ・”−オン電流、 ＦＧ−−−軸−フローティングゲート、ＣＬに・・や・
・・クロック信号。
Claims (1)
- 【特許請求の範囲】 １、紫外線消去型の読出し専用メモリ装置を内蔵し、か
つ電源電圧を昇圧した電圧を前記続出し専用メモリ装置
のゲートに供給する昇圧回路を有するマイクロコンピュ
ータにおいて、 前記昇圧回路に入力する昇圧用のクロック信号を分周す
る分周回路と、通常動作時には前記クロック信号を、ス
タンバイモード時には分周回路で分周されたクロック信
号を選択する切換回路を有することを特徴とするマイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070485A JPH01241659A (ja) | 1988-03-23 | 1988-03-23 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63070485A JPH01241659A (ja) | 1988-03-23 | 1988-03-23 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241659A true JPH01241659A (ja) | 1989-09-26 |
Family
ID=13432872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63070485A Pending JPH01241659A (ja) | 1988-03-23 | 1988-03-23 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241659A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249445B1 (en) | 1999-02-15 | 2001-06-19 | Nec Corporation | Booster including charge pumping circuit with its electric power consumption reduced and method of operating the same |
| WO2006040819A1 (ja) * | 2004-10-14 | 2006-04-20 | Renesas Technology Corp. | 半導体装置 |
| JP2012079397A (ja) * | 2010-09-30 | 2012-04-19 | Hynix Semiconductor Inc | 内部電圧発生回路及び半導体装置 |
| JP2012134697A (ja) * | 2010-12-21 | 2012-07-12 | Samsung Electro-Mechanics Co Ltd | 高周波スイッチ回路および高周波スイッチ回路の制御方法 |
-
1988
- 1988-03-23 JP JP63070485A patent/JPH01241659A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249445B1 (en) | 1999-02-15 | 2001-06-19 | Nec Corporation | Booster including charge pumping circuit with its electric power consumption reduced and method of operating the same |
| WO2006040819A1 (ja) * | 2004-10-14 | 2006-04-20 | Renesas Technology Corp. | 半導体装置 |
| JP2012079397A (ja) * | 2010-09-30 | 2012-04-19 | Hynix Semiconductor Inc | 内部電圧発生回路及び半導体装置 |
| JP2012134697A (ja) * | 2010-12-21 | 2012-07-12 | Samsung Electro-Mechanics Co Ltd | 高周波スイッチ回路および高周波スイッチ回路の制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6549474B2 (en) | Method and circuit for regulating the output voltage from a charge pump circuit, and memory device using same | |
| US6304469B1 (en) | Charge pump circuit including level shifters for threshold voltage cancellation and clock signal boosting, and memory device using same | |
| US7595682B2 (en) | Multi-stage charge pump without threshold drop with frequency modulation between embedded mode operations | |
| TW408477B (en) | Voltage boost circuit and semiconductor memory | |
| JP3256732B2 (ja) | プログラム可能なメモリのためのプログラミング電圧調整回路 | |
| US5841703A (en) | Method and apparatus for removal of VT drop in the output diode of charge pumps | |
| US5381051A (en) | High voltage charge pump | |
| JPH10302492A (ja) | 半導体集積回路装置および記憶装置 | |
| JP3151123B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2000236657A (ja) | 昇圧回路 | |
| US6111789A (en) | Nonvolatile semiconductor memory device | |
| JP2003217291A (ja) | 不揮発性半導体記憶装置の昇圧回路 | |
| JPH07326194A (ja) | 不揮発性メモリ用電圧ブースタ | |
| US7449937B2 (en) | Power supply circuit | |
| US10650866B2 (en) | Charge pump drive circuit | |
| JPH1079191A (ja) | 半導体メモリ装置の内部昇圧電圧発生器 | |
| CN106384605B (zh) | 一种低功耗非易失性电子可编程存储器 | |
| JP2003223794A (ja) | 不揮発性半導体装置の昇圧回路 | |
| JP3544815B2 (ja) | 電源回路及び不揮発性半導体記憶装置 | |
| US4905314A (en) | Semiconductor integrated circuit device having an object circuit to which output voltages of the sub- and main booster circuits are applied | |
| JPH01241659A (ja) | マイクロコンピュータ | |
| JPH1050088A (ja) | 半導体装置 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JP2004519812A (ja) | 大容量性負荷に対するアナログ電圧の高速スイッチングを行うシステム及び方法 | |
| US10770153B2 (en) | Charge pump drive circuit with two switch signals |