CN106384605B - 一种低功耗非易失性电子可编程存储器 - Google Patents

一种低功耗非易失性电子可编程存储器 Download PDF

Info

Publication number
CN106384605B
CN106384605B CN201610814678.2A CN201610814678A CN106384605B CN 106384605 B CN106384605 B CN 106384605B CN 201610814678 A CN201610814678 A CN 201610814678A CN 106384605 B CN106384605 B CN 106384605B
Authority
CN
China
Prior art keywords
charge pump
cclk
charge
array
mlcp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610814678.2A
Other languages
English (en)
Other versions
CN106384605A (zh
Inventor
路崇
谭洪舟
吴华灵
区俊辉
李浪兴
陈凡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
SYSU HUADU INDUSTRIAL SCIENCE AND TECHNOLOGY INSTITUTE
SYSU CMU Shunde International Joint Research Institute
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SYSU HUADU INDUSTRIAL SCIENCE AND TECHNOLOGY INSTITUTE, SYSU CMU Shunde International Joint Research Institute, National Sun Yat Sen University filed Critical SYSU HUADU INDUSTRIAL SCIENCE AND TECHNOLOGY INSTITUTE
Priority to CN201610814678.2A priority Critical patent/CN106384605B/zh
Publication of CN106384605A publication Critical patent/CN106384605A/zh
Application granted granted Critical
Publication of CN106384605B publication Critical patent/CN106384605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits

Abstract

本发明提供一种低功耗非易失性电子可编程存储器，该存储器通过将多阶电荷泵MLCP将电荷泵分解为多个级联的电荷泵组，通过时钟分频控制电路CKGEN采用分时的方式将充电周期性信号划分为多阶依次对对应的电荷泵组充电，当使得整个多阶电荷泵MLCP的输出电压VPP达到阈值就开始对存储阵列ARRAY进行控制，让存储阵列ARRAY完成输入数据的存储和更新，从而降低了平均写入功耗，并实现了对峰值功耗的抑制。

Description

一种低功耗非易失性电子可编程存储器
技术领域
本发明涉及集成电路领域，更具体地，涉及一种低功耗非易失性电子可编程存储器。
背景技术
大规模集成电路的数据存储从时效上分为易失性存储器和非易失性存储器，其区别在于易失性存储器仅能存储当前内容和状态直到系统下电，之后所有的内容将会被清空。易失性存储器一般用作系统的动态运算数据存储。非易失性存储器又可以细分为两种，一次性编程只读存储ROM和可编程更改存储PROM。ROM一般在大规模集成电路制造过程中借助掩模进行实现。编程更改存储通常需要借助一些额外的技术手段，如高能紫外线等，因此有诸多不便。在非易失性电子可编程存储器EEPROM中，数据的更新和删除不需要使用额外的步骤和装置，仅需要在片上产生一个约15V的高压装置，在片上即可实现，因此与普通的CMOS工艺具有很高的集成度。同时与Flash型快闪存储电路相比，其单个单元读写次数超过十万次，数据保持时间可达到十年以上，因此可以用于保存有较高安全需求的重要数据。
非易失性电子可编程存储器的存储机制借助于一种特殊类型的CMOS器件，即浮栅进行实现。对浮栅中所捕获的电子数量进行更改即可表征不同的状态。不同于多阶Flash单元，非易失性电子可编程存储器EEPROM一般只利用全无和全充满两个状态作为二元逻辑的表征，以获得高度的稳定性和单元读写寿命。具体的映射并无标准，可以由设计者自由定义。对浮栅状态进行更改需要较高的能量，产生一个强电场，使浮栅中的电子通过遂穿效应进入或者离开浮栅。其中电子的写入利用了沟道热电子效应CHE，而电子的擦除的机理稍有不同，则是利用了Fowler-Nordheim遂穿效应，但两者都需要高强度的电场以提供能量。因此，对浮栅的操作是非易失性电子可编程存储器EEPROM的核心，相关问题即如何仅利用片上CMOS电路产生符合电场强度要求的高电压，在保证功能性的同时也能与传统CMOS制造工艺兼容。
电场的场强E制约因素在于浮栅面积S、浮栅和衬底之间的厚度H，以及电压强度VPP。前者由大规模集成电路的制造工艺决定，后者则是电路设计者要认真设计的参数。由于大规模集成电路的外部供电电压往往受限，通常只有3.3V或者5V；有些非易失性电子可编程存储器的应用场景如射频身份识别RFID内置了能量获取电路，从电磁波中获取能量，此时恢复出的电源供电电压更低，只有1.8V左右；而高压VPP往往需要在15V以上保持稳定在毫秒级，因此需要片上逆变压电路对电源电压进行转换。考虑到转换效率和结构简单性，一般使用电荷泵CP实现。通过选择性改变电荷泵储能单元的充放电路径，可以将电位进行反复叠加。如此周期性地输入能量，即可将电位拉升至所需要的水平。
电荷泵CP的基本结构为Dickson结构，本质上为储能电容加上开关电路。在CMOS工艺实现中，开关电路使用MOSFET器件构成类二极管Diode的结构以对电路中的开关节点进行控制。电荷泵CP由多个Dickson结构以级联Cascade的方式构成。为了提高效率，两路反相的周期性信号CCLK和CCLKB分别连接到奇级与偶级的Dickson结构。高压信号VPP上升到15V左右的时间取决于电容充放电的速度和开关信号的频率f；整个电荷泵的效率主要与Dickson的阶数N有关。此种充放电开关信号直连结构带来的主要问题在于电荷泵CP的平均功耗较高，且瞬时功耗有尖峰脉冲，对前级的能量获取电路有较大影响。
发明内容
本发明提供一种低功耗非易失性电子可编程存储器，该存储器降低了其平均功耗。
为了达到上述技术效果，本发明的技术方案如下：
一种低功耗非易失性电子可编程存储器，包括控制单元CTRL、多阶电荷泵MLCP、存储阵列ARRAY和时钟分频控制电路CKGEN；所述多阶电荷泵MLCP、存储阵列ARRAY和时钟分频控制电路CKGEN均与控制单元CTRL连接；所述时钟分频控制电路CKGEN还与存储器外部的周期性充电信号发生单元连接，并且还和多阶电荷泵MLCP连接，多阶电荷泵MLCP还与存储阵列ARRAY连接，所述控制单元CTRL还与存储器外部数字电路连接，存储阵列ARRAY包括IO口并且连接有译码器DEC，要写入存储器的数据从IO中输入到存储阵列ARRAY中，该写入的数据在存储阵列ARRAY的地址输入到译码器单元DEC中；所述多阶电荷泵MLCP包含若干个级联的电荷泵组Group1～GroupN，每一电荷泵组均与时钟分频控制电路CKGEN连接。
本发明通过控制单元CTRL接收外部发送的指令，同时要写入存储器的数据从存储阵列ARRAY的O口输入，过期输入数据在存储阵列ARRAY的地址输入到译码器单元DEC中，之后控制单元CTRL控制多阶电荷泵MLCP和时钟分频控制电路CKGEN来使存储阵列ARRAY完成数据存储和更新；本发明中多阶电荷泵MLCP将电荷泵分为多级，利用分时将充电周期性信号划分为多阶依次开启并采用不同的开关频率，从而降低了平均写入功耗，并实现了对峰值功耗的抑制。
进一步地，存储器外部的周期性充电信号发生单元向时钟分频控制电路CKGEN发送周期性充电信号CCLK，该周期性充电信号CCLK被时钟分频控制电路CKGEN整理衍生出若干个阶段的信号CCLK1～CCLKN；阶段的信号CCLK1～CCLKN依次输入到电荷泵组Group1～GroupN中；
进一步地，时钟分频控制电路CKGEN还产生阶段信号CCLK1～CCLKN的反相信号CCLKB1～CCLKBN，阶段的信号CCLK1～CCLKN的反相信号CCLKB1～CCLKBN依次输入到电荷泵组Group1～GroupN中。
进一步地，所述电荷泵组包括若干Dickson结构，每一电荷泵组仅输入一对CCLKi和CCLKBi，由此对CCLKi和CCLKBi对该电荷泵组进行充电。
进一步地，控制单元CTRL接收存储器外部数字电路发出的指令，该指令发送到时钟分频控制电路CKGEN中产生控制时序，其对应的控制时段为T1～TN，在控制时段T1内，阶段信号CCLK1和其反相信号CCLB1对电荷泵组Group1进行充电，在时序控制段T1结束时，电荷泵组Group1与电荷泵组Group2的交叉点X1被充电到电压值V1；在第二个时序控制段T2，阶段信号CCLK1和CCLKB1仍然为有效状态以维持交叉点X1上的电势，阶段信号CCLK2和CCLKB2开始对电荷泵组Group2进行充电，在时序控制段T2结束时，电荷泵组Group2与Group3的交叉点X2被充电到电压值V2；余下的控制时段T3～TN依次类推，直到整个多阶电荷泵MLCP的输出电压VPP达到阈值就开始对存储阵列ARRAY进行控制，其中VPP＝V1+V2+···+VN-1。
进一步地，在多阶电荷泵MLCP的输出电压VPP达到阈值时，存储阵列ARRAY首先将内部的数据从普通电压域转换到高压域，其次通过控制内部单元的位线、字线和浮栅控制线对目标单元进行数据写入或擦除，完成之后，电压VPP撤除。
与现有技术相比，本发明技术方案的有益效果是：
本发明通过将多阶电荷泵MLCP将电荷泵分解为多个级联的电荷泵组，通过时钟分频控制电路CKGEN采用分时的方式将充电周期性信号划分为多阶依次对对应的电荷泵组充电，当使得整个多阶电荷泵MLCP的输出电压VPP达到阈值就开始对存储阵列ARRAY进行控制，让存储阵列ARRAY完成输入数据的存储和更新，从而降低了平均写入功耗，并实现了对峰值功耗的抑制。
附图说明
图1为本发明结构及信号流图；
图2为本发明发明多阶电荷泵MLCP的单组Dickson结构图；
图3为本发明多阶电荷泵MLCP的周期充电输入信号图。
具体实施方式
附图仅用于示例性说明，不能理解为对本专利的限制；
为了更好说明本实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；
对于本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
下面结合附图和实施例对本发明的技术方案做进一步的说明。
实施例1
如图1所示，一种低功耗非易失性电子可编程存储器，包括控制单元CTRL、多阶电荷泵MLCP、存储阵列ARRAY和时钟分频控制电路CKGEN；所述多阶电荷泵MLCP、存储阵列ARRAY和时钟分频控制电路CKGEN均与控制单元CTRL连接；所述时钟分频控制电路CKGEN还与存储器外部的周期性充电信号发生单元连接，并且还和多阶电荷泵MLCP连接，多阶电荷泵MLCP还与存储阵列ARRAY连接，所述控制单元CTRL还与存储器外部数字电路连接，存储阵列ARRAY包括IO口并且连接有译码器DEC，要写入存储器的数据从IO中输入到存储阵列ARRAY中，该写入的数据在存储阵列ARRAY的地址输入到译码器单元DEC中；所述多阶电荷泵MLCP包含若干个级联的电荷泵组Group1～GroupN，每一电荷泵组均与时钟分频控制电路CKGEN连接。
存储器外部的周期性充电信号发生单元向时钟分频控制电路CKGEN发送周期性充电信号CCLK，该周期性充电信号CCLK被时钟分频控制电路CKGEN整理衍生出若干个阶段的信号CCLK1～CCLKN；阶段的信号CCLK1～CCLKN依次输入到电荷泵组Group1～GroupN中；
时钟分频控制电路CKGEN还产生阶段信号CCLK1～CCLKN的反相信号CCLKB1～CCLKBN，阶段的信号CCLK1～CCLKN的反相信号CCLKB1～CCLKBN依次输入到电荷泵组Group1～GroupN中。
如图2所示，电荷泵组包括若干Dickson结构即若干个二极管Diode结构和若干个储能电容，每一电荷泵组仅输入一对CCLKi和CCLKBi，由此对CCLKi和CCLKBi对该电荷泵组进行充电。
首先，电荷泵组初始状态中各个电容内未储存能量，因此多阶电荷泵MLCP的输出电压VPP的初始值为0。在接收到外部的写入Program或擦除Erase指令之后，控制单元CTRL部件对以上指令进行解释并启动内部控制序列，包括从接口电路读入数据并暂存到内部寄存器中，对数据地址进行译码，指示所要操作的单元在存储阵列ARRAY中的块地址、行地址与列地址。
其次，如图3所示，在第一个时序控制段T1，CCLK1和CCLKB1开启并对Group1进行充电。此时其他CCLK充电信号无效，因此Group2…GroupN不会被充电。在时序控制段T1结束时，Group1与Group2的交叉点X1被充电到某个电压值V1，与传统的电荷泵结构相比，多阶电荷泵MLCP中后面多组的Dickson结构不需要驱动，因此在此时序控制段T1内总负载C减少了(N-1)/N。
再次，如图3所示，在第二个时序控制段T2，CCLK1和CCLKB1仍然为有效状态以维持X1上的电势。同时，CCLK2和CCLKB2也将开启对Group2进行充电。在时序控制段T2结束时，Group2与Group3的交叉点X2被充电到某个电压值V2，因此在此时序控制段T2内总负载C减少了(N-2)/N。
如图3所示，余下的时序控制段T2、T3、···、TN依次类推，利用分时，第k个时序控制段Tk内总负载降低了(N-k)/N。交叉点X1、X2…XN-1的电压如果已经达到VPP所需要的电压值(阈值)，那么多阶电荷泵MLCP将输出Ready信号给ARRAY，反之Ready有效信号将为0。从多阶电荷泵MLCP有效开始到时序控制段Tk结束，MLCP需要保证总有效时间Tvalid内，存储阵列ARRAY有足够的时间执行数据更新。
最终，在VPP就绪之后，存储阵列ARRAY首先将内部寄存器中的数据从普通电压域转换到高压域，其次通过控制存储阵列ARRAY相关单元的位线、字线和浮栅控制线对目标单元进行数据写入或擦除。完成之后，VPP撤除。
本发明通过控制单元CTRL接收外部发送的指令，同时要写入存储器的数据从存储阵列ARRAY的O口输入，过期输入数据在存储阵列ARRAY的地址输入到译码器单元DEC中，之后控制单元CTRL控制多阶电荷泵MLCP和时钟分频控制电路CKGEN来使存储阵列ARRAY完成数据存储和更新；本发明中多阶电荷泵MLCP将电荷泵分为多级，利用分时将充电周期性信号划分为多阶依次开启并采用不同的开关频率，从而降低了平均写入功耗，并实现了对峰值功耗的抑制。
相同或相似的标号对应相同或相似的部件；
附图中描述位置关系的用于仅用于示例性说明，不能理解为对本专利的限制；
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (2)

1.一种低功耗非易失性电子可编程存储器，其特征在于，包括控制单元CTRL、多阶电荷泵MLCP、存储阵列ARRAY和时钟分频控制电路CKGEN；所述多阶电荷泵MLCP、存储阵列ARRAY和时钟分频控制电路CKGEN均与控制单元CTRL连接；所述时钟分频控制电路CKGEN还与存储器外部的周期性充电信号发生单元连接，并且还和多阶电荷泵MLCP连接，多阶电荷泵MLCP还与存储阵列ARRAY连接，所述控制单元CTRL还与存储器外部数字电路连接，存储阵列ARRAY包括IO口并且连接有译码器DEC，要写入存储器的数据从IO中输入到存储阵列ARRAY中，该写入的数据在存储阵列ARRAY的地址输入到译码器单元DEC中；所述多阶电荷泵MLCP包含若干个级联的电荷泵组Group1～GroupN，每一电荷泵组均与时钟分频控制电路CKGEN连接；
存储器外部的周期性充电信号发生单元向时钟分频控制电路CKGEN发送周期性充电信号CCLK，该周期性充电信号CCLK被时钟分频控制电路CKGEN整理衍生出若干个阶段的信号CCLK1～CCLKN；阶段的信号CCLK1～CCLKN依次输入到电荷泵组Group1～GroupN中；
时钟分频控制电路CKGEN还产生阶段信号CCLK1～CCLKN的反相信号CCLKB1～CCLKBN，阶段的信号CCLK1～CCLKN的反相信号CCLKB1～CCLKBN依次输入到电荷泵组Group1～GroupN中；
所述电荷泵组包括若干Dickson结构，每一电荷泵组仅输入一对CCLKi和CCLKBi，由此对CCLKi和CCLKBi对该电荷泵组进行充电，其中i∈(1,N)；
控制单元CTRL接收存储器外部数字电路发出的指令，该指令发送到时钟分频控制电路CKGEN中产生控制时序，其对应的控制时段为T1～TN，在控制时段T1内，阶段信号CCLK1和其反相信号CCLB1对电荷泵组Group1进行充电，在时序控制段T1结束时，电荷泵组Group1与电荷泵组Group2的交叉点X1被充电到电压值V1；在第二个时序控制段T2，阶段信号CCLK1和CCLKB1仍然为有效状态以维持交叉点X1上的电势，阶段信号CCLK2和CCLKB2开始对电荷泵组Group2进行充电，在时序控制段T2结束时，电荷泵组Group2与Group3的交叉点X2被充电到电压值V2；余下的控制时段T3～TN依次类推，直到整个多阶电荷泵MLCP的输出电压VPP达到阈值就开始对存储阵列ARRAY进行控制，其中VPP＝V1+V2+···+VN-1。
2.根据权利要求1所述的低功耗非易失性电子可编程存储器，其特征在于，在多阶电荷泵MLCP的输出电压VPP达到阈值时，存储阵列ARRAY首先将内部的数据从普通电压域转换到高压域，其次通过控制内部单元的位线、字线和浮栅控制线对目标单元进行数据写入或擦除，完成之后，电压VPP撤除。
CN201610814678.2A 2016-09-09 2016-09-09 一种低功耗非易失性电子可编程存储器 Active CN106384605B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610814678.2A CN106384605B (zh) 2016-09-09 2016-09-09 一种低功耗非易失性电子可编程存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610814678.2A CN106384605B (zh) 2016-09-09 2016-09-09 一种低功耗非易失性电子可编程存储器

Publications (2)

Publication Number Publication Date
CN106384605A CN106384605A (zh) 2017-02-08
CN106384605B true CN106384605B (zh) 2019-12-10

Family

ID=57935671

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610814678.2A Active CN106384605B (zh) 2016-09-09 2016-09-09 一种低功耗非易失性电子可编程存储器

Country Status (1)

Country Link
CN (1) CN106384605B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108573729B (zh) * 2017-03-08 2021-01-08 北京兆易创新科技股份有限公司 一种nand-flash存储器写操作方法及装置
US10249346B2 (en) * 2017-07-13 2019-04-02 Winbond Electronics Corp. Power supply and power supplying method thereof for data programming operation
CN109872758A (zh) * 2019-01-08 2019-06-11 上海华虹宏力半导体制造有限公司 Nvm的可靠性提升装置和方法
CN111522428B (zh) * 2020-07-02 2020-10-27 南京优存科技有限公司 微控制器内嵌入闪存电源调节方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867290A (zh) * 2010-06-17 2010-10-20 清华大学 低功耗电荷泵电路
CN104112473A (zh) * 2014-04-28 2014-10-22 北京时代民芯科技有限公司 一种低功耗快速升压flash电荷泵控制电路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101867290A (zh) * 2010-06-17 2010-10-20 清华大学 低功耗电荷泵电路
CN104112473A (zh) * 2014-04-28 2014-10-22 北京时代民芯科技有限公司 一种低功耗快速升压flash电荷泵控制电路

Also Published As

Publication number Publication date
CN106384605A (zh) 2017-02-08

Similar Documents

Publication Publication Date Title
JP4047375B2 (ja) フラッシュｅｅｐｒｏｍメモリの逐次プログラミング
US6542411B2 (en) Nonvolatile memory and semiconductor device with controlled voltage booster circuit
CN106384605B (zh) 一种低功耗非易失性电子可编程存储器
CN109804326B (zh) 快速斜坡低电源电荷泵电路
US20080031078A1 (en) High voltage generator and related flash memory device
US8339187B2 (en) Charge pump systems and methods
US6278639B1 (en) Booster circuit having booster cell sections connected in parallel, voltage generating circuit and semiconductor memory which use such booster circuit
JP5931236B1 (ja) 半導体装置の制御回路及び方法、並びに半導体装置
CN100505083C (zh) 存储器程序控制电路
US6944059B2 (en) High voltage generation and regulation circuit in a memory device
US9177657B2 (en) Semiconductor device having non-volatile memory with data erase scheme
US6134149A (en) Method and apparatus for reducing high current during chip erase in flash memories
US11322209B2 (en) Memory devices including voltage generation systems
JP5808937B2 (ja) 半導体メモリの内部電源電圧生成回路及び内部電源電圧生成方法
KR102330656B1 (ko) 전하 펌프를 갖는 nvm 및 이를 위한 방법
US20110182125A1 (en) Semiconductor memory device, semiconductor device, and method of data erase in the semiconductor memory device
US20110141805A1 (en) Method of programming an electrically programmable and erasable non-volatile memory point, and corresponding memory device
JP2012203928A (ja) 不揮発性半導体記憶装置及びｉｃカード
JP2000331489A (ja) 半導体装置及びマイクロコンピュータ
JP2006185530A (ja) 不揮発性半導体メモリ装置
KR101104642B1 (ko) 비휘발성 메모리 장치
Jin et al. Design of logic process based low-power 512-bit EEPROM for UHF RFID tag chip
US11810626B2 (en) Generating boosted voltages with a hybrid charge pump
JPH04192196A (ja) 不揮発性半導体記憶装置
US6229735B1 (en) Burst read mode word line boosting

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20170316

Address after: 528300 Guangdong, Foshan, Shunde, South East Road, No. 9, No.

Applicant after: Internation combination research institute of Carnegie Mellon University of Shunde Zhongshan University

Applicant after: SYSU HUADU INDUSTRIAL SCIENCE AND TECHNOLOGY INSTITUTE

Applicant after: Sun Yat-sen University

Address before: 528300 Daliang street, Shunde District, Guangdong,,, Carnegie Mellon University, Zhongshan University, Shunde

Applicant before: Internation combination research institute of Carnegie Mellon University of Shunde Zhongshan University

Applicant before: SYSU HUADU INDUSTRIAL SCIENCE AND TECHNOLOGY INSTITUTE

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant