CN111522428B - 微控制器内嵌入闪存电源调节方法 - Google Patents
微控制器内嵌入闪存电源调节方法 Download PDFInfo
- Publication number
- CN111522428B CN111522428B CN202010628709.1A CN202010628709A CN111522428B CN 111522428 B CN111522428 B CN 111522428B CN 202010628709 A CN202010628709 A CN 202010628709A CN 111522428 B CN111522428 B CN 111522428B
- Authority
- CN
- China
- Prior art keywords
- voltage
- flash memory
- embedded
- multiplexer
- microcontroller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Abstract
本发明公开了一种微控制器内嵌入闪存电源调节方法,其利用电源管理电路实现闪存系统低功耗运行。电源管理电路与闪存模块设置有多路选择器,通过多路选择器,以选择性的将电源管理电路的输出电压或一可选电压输出至嵌入闪存连接的高压电路,协助提高电荷泵效能,进而提升数据写入、擦除等操作的稳定性,节省系统功耗。
Description
技术领域
本发明涉及微控制器的嵌入闪存技术领域,尤其涉及一种利用高效嵌入式PMIC实现微控制器内嵌入闪存电源调节方法。
背景技术
基于物联网、人工智能和无人驾驶等技术推动着嵌入式存储市场高速增长。物联网大数据推动工业“智能边缘”需求。今天,从智慧工厂、智慧城市、智慧交通,到智能监控等每一个最边缘的节点,带有数据配置的工业设备通过智能网端和云服务器相连,产生非常多的互联网数据。智能物联网需要更频繁的从微控制器读写数据,而后者通常采用嵌入式闪存来存储信息。嵌入式NOR/NAND闪存不仅保存指令源,频繁读取,也时常保存和删除数据,进行大量的写入和擦除操作。在处理大量写入和擦除操作的同时,还要尽可能保持较低的整体能量消耗,就需要提升现今嵌入式NOR/NAND闪存的运行效率。
闪存主要有两种类型,NOR和 NAND。闪存通过电擦除和编排位于浮动栅或控制栅和衬底之间的电荷撷取层上的电子,而实现保持在不同的状态。不同数量的电子代表着不同的逻辑状态。
闪存通常需要高达20V的压差进行擦除和编程操作,5V进行读取操作。嵌入式NAND/NOR闪存所消耗的总能量中有相当高的比例消耗在电荷泵以获得足够进行编程和擦除操作的20V电压。当电荷泵的输入电压不稳抖动过低时,嵌入式NAND/NOR闪存子模块中的电荷泵就无法产生足够高的电压。
发明内容
本发明所要解决的技术问题是:降低微控制器中嵌入闪存的运行功耗,从而为实现低功耗微控制器提供重要途径。在现有技术中,微控制器中嵌入式NOR/NAND闪存子模块采用1.8V、3.3V或5V的Vcc电源作为NOR/NAND闪存子模块电源。1.8V、3.3V或5V低压电源是嵌入式NOR/NAND闪存子模块的电荷泵输入。在读取,写入和擦除操作中,电荷泵产生一个高压来支持读取,写入和擦除操作。受闪存子模块中时序,尺寸和状态数量的限制,如电荷泵效率较低,不足以激发足够高的电压来支持闪存的写入和擦除操作。
本发明为解决上述技术问题采用以下技术方案:
本发明实施例提供了一种微控制器,包括嵌入闪存与电源管理电路。所述微控制器还包括:多路选择器,设置于所述电源管理电路与所述嵌入闪存的高压电路之间;包括一个输出端,两个输入端和一个选择端信号;所述多路选择器的输出端连接所述高压电路的输入端,所述多路选择器的两个输入端分别连接所述电源管理电路的输出端与一可选电压;其中,所述多路选择器依据其选择端的信号变化,以决定将所述可选电压或所述电源管理电路的输出电压输出至所述高压电路。
在一种可选的实施方式中,所述嵌入闪存为NOR闪存子模块、NAND闪存子模块,或为NOR与NAND组合构成的闪存子模块。
在一种可选的实施方式中,所述可选电压的电位大于所述电源管理电路的输出电位。
在一种可选的实施方式中,所述电源管理电路输出电压的电位选择性的可为1.8V、3.3V与5V中其一,作为所述嵌入闪存电源泵的输入。
在一种可选的实施方式中,所述电源管理电路输出电压的电位选择性的可为10V与15V中其一,作为所述嵌入闪存高压源的输入。
在一种可选的实施方式中,还包括处理器,所述处理器连接所述嵌入闪存与所述多路选择器的选择端,当所述处理器控制所述嵌入闪存进行数据操作时,所述处理器调整所述多路选择器的选择端的信号,以控制所述可选电压与所述电源管理电路输出间的切换作为所述高压电路的输入信号。
在一种可选的实施方式中,所述数据操作包括数据读取、数据写入与数据擦除中至少其一,所述可选电压作为所述嵌入闪存的电荷泵输入电压或替代电源泵作为输入电压,以协助所述嵌入闪存进行所述数据操作。
在一种可选的实施方式中,所述处理器,用于微控制器的运算和处理;所述嵌入闪存,包括:闪存子模块,为闪存阵列结构,用于存储程序指令、代码、参数等相关数据中至少其一者;译码器,包含行译码器与列译码器,将指令转化为对相应位线和字线的存储单元的操作;所述高压电路,用于为所述嵌入闪存的闪存子模块电荷泵提供输入电压;静态随机存储器,用于暂存数据;感应放大器,通过感知并放大存储单元相应的压差或电流变化,来识别所述嵌入闪存的存储单元的状态;输入输出接口,用于给所述嵌入闪存的闪存子模块提供数据传输路径;状态机,用于所述嵌入闪存的逻辑指令控制和标记所述嵌入闪存的闪存子模块的当前状态;外围电路,用于支持所述微控制器运行和功能,所述外围电路包括所述电源管理电路;随机存储存储器,用于缓存数据;低压稳压器,用于微控制器内的常规电压供电;计时器,用于定时和计数;晶振,用于给微控制器正常工作提供稳定的时钟信号;实时时钟,用于为系统提供日历和实时钟信号;可编程存储器,用于存放系统程序和用户应用程序;异或门,执行逻辑运算。
在另一方面,本发明实施例提供了一种微控制器内嵌入闪存电源调节方法,所述方法包括:所述多路选择器依据其选择端的信号变化,选择性的将所述可选电压或所述电源管理电路的输出电压输出至所述高压电路;所述高压电路产生所述嵌入闪存的电荷泵输入电压,以协助所述嵌入闪存进行数据操作。
本申请为降低嵌入闪存运行功耗,采用多路选择器(MUX)对电荷泵供电,多路选择器分别连接电源管理模块的输出端和微控制器的可选电压Vpp,通过多路选择器的选择端(或称选择针脚),选择将多路选择器(MUX)的输出连接电源管理模块的电压输出还是连接可选电压Vpp电压针脚。可选的,所述电源管理模块为电源管理集成电路(PMIC,PowerManagement IC)。再通过在闪存子模块中增加高压电源及/或连接高压电源,闪存子模块的电荷泵输入电压能够在常规操作电压,如1.8/3.3/5.0V,与多路选择器(MUX)所连接的可选电压Vpp间切换。在写入和擦除操作中,电荷泵采用多路选择器(MUX)的输出高压来产生高电压。
本发明采用以上技术方案与现有技术相比,具有以下技术效果:
1、在写入和擦除操作中,嵌入式内存采用多路选择器(MUX)的输出高压产生高电压,保障了电压的稳定性,避免了因嵌入式内存电荷泵升压不足而引发的风险,从而提升了产品的可靠性。
2、在读操作中,嵌入式内存采用常规的1.8/3.3/5.0V电压供电,避免了功耗的冗余浪费,降低了微控制器的整体能量损耗。
3、通过利用此方法,能较为有效的提升闪存子模块的电荷泵效率,进而提高整个系统的能源效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对本发明实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一部分实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1为范例性的闪存单元结构示意图;
图2为范例性的现存微控制器的总体模块的架构示意图;
图3为本申请实施例提供的嵌入闪存结合电源管理模块与可选高压的电路概念示意图;
图4为本申请结合可选电源和嵌入式电源管理模块的微控制器整体模块的架构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为范例性的闪存单元结构示意图。图2为范例性的现存微控制器的总体模块的架构示意图。如图1所示,NOR/NAND闪存需要高电压(HV)来从浮动栅或电荷撷取层上编程或擦除电荷。然而,在现有技术中,微控制器中嵌入式NOR/NAND闪存子模块采用1.8V、3.3V或5V的Vcc电源作为NOR/NAND闪存子模块电源。1.8V、3.3V或5V低压电源是嵌入式NOR/NAND闪存子模块的电荷泵输入。在读取,写入和擦除操作中,电荷泵产生一个高压来支持读取,写入和擦除操作。受闪存子模块中时序,尺寸和状态数量的限制,电压不稳抖动时,电荷泵效率较低,不足以激发足够高的电压来支持闪存的写入和擦除操作。
图3为本申请实施例提供的嵌入闪存结合电源管理模块与可选高压的电路概念示意图。图4为本申请结合可选电源和嵌入式电源管理模块的微控制器整体模块的架构示意图。如图所示,本申请实施例所提供的微控制器包括:
处理器,用于微控制器的运算和处理;
嵌入闪存,包括:闪存子模块,为闪存阵列结构,用于存储程序指令、代码、参数等相关数据中至少其一者;
译码器,包含至少包括行译码器与列译码器,将指令转化为对相应位线和字线的存储单元的操作;
所述高压电路,用于为所述嵌入闪存的闪存子模块电荷泵提供输入电压;
静态随机存储器,用于暂存数据;
感应放大器,通过感知并放大存储单元相应的压差或电流变化,来识别所述嵌入闪存的存储单元的状态;
输入输出接口,用于给所述嵌入闪存的闪存子模块提供数据传输路径;
状态机,用于控制所述闪存子模块的逻辑指令操作和标记所述嵌入闪存的闪存子模块的当前状态;
外围电路,用于支持所述微控制器运行和功能,所述外围电路包括所述电源管理电路;
随机存储存储器,用于缓存数据;
低压稳压器,用于微控制器内的常规电压供电;
计时器,用于定时和计数;
晶振,用于给微控制器正常工作提供稳定的时钟信号;
实时时钟,用于为系统提供日历和实时钟信号;可编程存储器,用于存放系统程序和用户应用程序;
异或门,执行逻辑运算。
在本申请的一实施例中,所述微控制器还包括多路选择器(Multiplexer,MUX),其设置于所述电源管理电路与所述嵌入闪存的高压电路之间,包括一个输出端,两个输入端和一个选择端信号。所述多路选择器的输出端连接所述高压电路的输入端,所述多路选择器的两个输入端分别连接所述电源管理电路的输出端与一可选电压。其中,所述多路选择器依据其选择端的信号变化,以决定将所述可选电压或所述电源管理电路的输出电压输出至所述高压电路。可选的,所述电源管理模块为电源管理集成电路(PMIC,PowerManagement IC)。
在一种可选的实施方式中,所述嵌入闪存为NOR闪存子模块、NAND闪存子模块,或为NOR与NAND组合构成的闪存子模块。
在一种可选的实施方式中,所述可选电压的电位大于所述电源管理电路的输出电位。
在一种可选的实施方式中,所述电源管理电路输出电压的电位选择性的可为1.8V、3.3V与5V中其一,作为所述嵌入闪存电压泵的输入。
在一种可选的实施方式中,所述电源管理电路输出电压的电位选择性的可为10V与15V中其一,作为所述嵌入闪存高压源的输入。。
在一种可选的实施方式中,还包括处理器,所述处理器连接所述嵌入闪存与所述多路选择器的选择端,当所述处理器控制所述嵌入闪存进行数据操作时,所述处理器调整所述多路选择器的选择端的信号,以控制所述可选电压与所述电源管理电路输出间的切换作为所述高压电路的输入信号。
在一种可选的实施方式中,所述数据操作包括数据读取、数据写入与数据擦除中至少其一,所述可选电压作为所述嵌入闪存的电荷泵输入电压或替代电源泵作为输入电压,以协助所述嵌入闪存进行所述数据操作。
在一些实施例上,如图3所示,展现了如何在闪存子模块(如NOR/NAND闪存子模块)中加入高压电源输入。闪存子模块的高压金属线输入端与多路选择器(MUX)输出相连接。多路选择器(MUX)具有两个输入端,和一个选择端。多路选择器(MUX)的两个输入端分别是电源管理模块的输出端和微控制器的可选电压Vpp。可选的,所述电源管理模块为电源管理集成电路(PMIC,Power Management IC)。所述可选电压Vpp的产生方式或来源并未有所设限,依据设计人员或是相关组件规格的需求而定。多路选择器(MUX)的选择针脚(即前述的选择端)专门用来选择将多路选择器(MUX)连接电源管理集成电路(PMIC)的电压输出还是连接可选电压Vpp的电压针脚。
在一些实施例上,本申请实施例提供了一种微控制器内嵌入闪存电源调节方法,所述方法包括:所述多路选择器(MUX)依据其选择端的信号变化,选择性的将所述可选电压Vpp或所述电源管理集成电路(PMIC)的输出电压输出至所述高压电路;所述高压电路产生所述嵌入闪存的电荷泵输入电压,以协助所述嵌入闪存进行数据操作。
如图4所示,其即展现如何在具有可选高压电源针脚的整体微控制器系统的嵌入式NOR/NAND子模块中加入高压输入电源。通过在闪存子模块中增加高压电源及/或连接高压电源,闪存子模块的电荷泵输入电压(由前述的高压电路所提供)能够在常规电压(如:1.8/3.3/5.0V),或多路选择器(MUX)的高压输出(由可选电压Vpp提供)间切换。在需要高压的写入和擦除操作中,电荷泵(高压电路)采用多路选择器(MUX)的输出高压来产生高电压。通过利用此方法,大幅提升闪存子模块的电荷泵效率,进而提高整个系统的能源效率。
本申请为降低嵌入闪存运行功耗,采用多路选择器对电荷泵供电,多路选择器分别连接电源管理模块的输出端和微控制器的可选电压Vpp,通过多路选择器的选择端(或称选择针脚),选择将多路选择器的输出连接电源管理模块的电压输出还是连接可选电压Vpp电压针脚。再通过在闪存子模块中增加高压电源及/或连接高压电源,闪存子模块的电荷泵输入电压能够在常规操作电压,如1.8/3.3/5.0V,与多路选择器所连接的可选电压Vpp间切换。在需要高压的写入和擦除操作中,电荷泵采用多路选择器的输出高压来产生高电压,保障了电压的稳定性,避免了因嵌入式内存电荷泵升压不足而引发的风险,从而提升了产品的可靠性。其次,在读操作中,嵌入式内存采用常规的1.8/3.3/5.0V电压供电,避免了功耗的冗余浪费,降低了微控制器的整体能量损耗。其三,通过此微控制器内嵌入闪存电源调节方法,能较为有效的提升闪存子模块的电荷泵效率,进而提高整个系统的能源效率。
“在一种可选的实施方式中”、“本申请的一实施例中”及“在各种实施例中”等用语被重复地使用。此用语通常不是指相同的实施例;但它也可以是指相同的实施例。“包含”、“具有”及“包括”等用词是同义词,除非其前后文意显示出其它意思。
本技术领域技术人员可以理解的是,除非另外定义,这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域中的普通技术人员的一般理解相同的意义。还应该理解的是,诸如通用字典中定义的那些术语应该被理解为具有与现有技术的上下文中的意义一致的意义,并且除非像这里一样定义,不会用理想化或过于正式的含义来解释。
以上实施例仅为说明本发明的技术思想,不能以此限定本发明的保护范围,凡是按照本发明提出的技术思想,在技术方案基础上所做的任何改动,均落入本发明保护范围之内。上面对本发明的实施方式作了详细说明,但是本发明并不限于上述实施方式,在本领域普通技术人员所具备的知识范围内,还可以在不脱离本发明宗旨的前提下做出各种变化。
Claims (5)
1.一种微控制器,包括嵌入闪存与电源管理电路,其特征在于,所述微控制器包括:
多路选择器,设置于所述电源管理电路与所述嵌入闪存的高压电路之间;所述多路选择器包括一个输出端,两个输入端和一个选择端信号;所述多路选择器的输出端连接所述嵌入闪存的高压电路的输入端,所述多路选择器的两个输入端分别连接所述电源管理电路的输出端与一可选电压;所述多路选择器依据其选择端的信号变化,以决定将所述可选电压或所述电源管理电路的输出电压输出至所述高压电路;
其中,所述选择端信号连接处理器,所述处理器连接所述嵌入闪存与所述多路选择器的选择端,当所述处理器控制所述嵌入闪存进行数据操作时,所述处理器调整所述多路选择器的选择端的信号,以控制所述可选电压与所述电源管理电路输出间的切换作为所述高压电路的输入信号;
其中,采用多路选择器的输出对所述高压电路供电,所述多路选择器分别连接所述电源管理模块的输出端和所述可选电压,通过所述多路选择器的选择端,选择将所述多路选择器的输出连接所述电源管理模块的电压输出或连接所述可选电压的电压针脚,再通过在所述嵌入闪存中增加高压电源及/或连接高压电源,所述嵌入闪存的所述高压电路的输入电压能够在常规操作电压,与所述多路选择器所连接的可选电压间切换,当需要高压的写入和擦除操作中,所述高压电路采用多路选择器的输出高压来产生高电压。
2.如权利要求1所述微控制器,其特征在于,所述嵌入闪存为NOR闪存子模块、NAND闪存子模块,或为NOR与NAND组合构成的闪存子模块。
3.如权利要求1所述微控制器,其特征在于,所述可选电压的电位大于所述电源管理电路的输出电位。
4.根据权利要求1所述的微控制器,其特征在于,还包含
处理器,用于微控制器的运算和处理;
所述嵌入闪存,包括:
闪存子模块,为闪存阵列结构,用于存储程序指令、代码、参数中至少其一者;译码器,包含行译码器与列译码器,将指令转化为对相应位线和字线的存储单元的操作;
所述高压电路,用于为所述嵌入闪存的闪存子模块电荷泵提供输入电压;
静态随机存储器,用于暂存数据;
感应放大器,通过感知并放大存储单元相应的压差或电流变化,来识别所述嵌入闪存的存储单元的状态;
输入输出接口,用于给所述嵌入闪存的闪存子模块提供数据传输路径;
状态机,用于控制所述闪存子模块的逻辑指令操作和标记所述嵌入闪存的闪存子模块的当前状态;
外围电路,用于支持所述微控制器运行和功能,所述外围电路包括所述电源管理电路;
随机存储存储器,用于缓存数据;
低压稳压器,用于微控制器内的常规电压供电;
计时器,用于定时和计数;
晶振,用于给微控制器正常工作提供稳定的时钟信号;
实时时钟,用于为系统提供日历和实时钟信号;
可编程存储器,用于存放系统程序和用户应用程序;
异或门,执行逻辑运算。
5.一种如权利要求1至4中任一项所述微控制器的嵌入闪存电源调节方法,其特征在于,所述方法包括:
所述多路选择器依据其选择端的信号变化,选择性的将所述可选电压或所述电源管理电路的输出电压输出至所述高压电路;
所述高压电路产生所述嵌入闪存的电荷泵输入电压,以协助所述嵌入闪存进行数据操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010628709.1A CN111522428B (zh) | 2020-07-02 | 2020-07-02 | 微控制器内嵌入闪存电源调节方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010628709.1A CN111522428B (zh) | 2020-07-02 | 2020-07-02 | 微控制器内嵌入闪存电源调节方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111522428A CN111522428A (zh) | 2020-08-11 |
CN111522428B true CN111522428B (zh) | 2020-10-27 |
Family
ID=71910138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010628709.1A Active CN111522428B (zh) | 2020-07-02 | 2020-07-02 | 微控制器内嵌入闪存电源调节方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111522428B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1298538A (zh) * | 1998-06-30 | 2001-06-06 | St微电子公司 | 用于电可编程存储单元器件的整体集成选择器 |
CN106328205A (zh) * | 2016-08-22 | 2017-01-11 | 上海华力微电子有限公司 | 一种嵌入式闪存的电荷泵控制电路结构 |
CN106384605A (zh) * | 2016-09-09 | 2017-02-08 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种低功耗非易失性电子可编程存储器 |
CN107112050B (zh) * | 2015-06-15 | 2018-12-25 | 赛普拉斯半导体公司 | 闪存路径中的耐高速、高电压的电路 |
CN109842291A (zh) * | 2017-11-24 | 2019-06-04 | 北京兆易创新科技股份有限公司 | 一种电荷泵电路及nor flash |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9898059B2 (en) * | 2016-03-13 | 2018-02-20 | Apple Inc. | Dynamic control of power consumption based on memory device activity |
-
2020
- 2020-07-02 CN CN202010628709.1A patent/CN111522428B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1298538A (zh) * | 1998-06-30 | 2001-06-06 | St微电子公司 | 用于电可编程存储单元器件的整体集成选择器 |
CN107112050B (zh) * | 2015-06-15 | 2018-12-25 | 赛普拉斯半导体公司 | 闪存路径中的耐高速、高电压的电路 |
CN106328205A (zh) * | 2016-08-22 | 2017-01-11 | 上海华力微电子有限公司 | 一种嵌入式闪存的电荷泵控制电路结构 |
CN106384605A (zh) * | 2016-09-09 | 2017-02-08 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种低功耗非易失性电子可编程存储器 |
CN109842291A (zh) * | 2017-11-24 | 2019-06-04 | 北京兆易创新科技股份有限公司 | 一种电荷泵电路及nor flash |
Also Published As
Publication number | Publication date |
---|---|
CN111522428A (zh) | 2020-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4047375B2 (ja) | フラッシュeepromメモリの逐次プログラミング | |
EP1077450A2 (en) | NAND type nonvolatile memory | |
JP2003257187A (ja) | 不揮発性メモリ、icカード及びデータ処理装置 | |
CN1542858B (zh) | 高密度“或非”型闪速存储装置和存储单元 | |
CN101345085A (zh) | 闪存设备以及擦除闪存设备的方法 | |
CN108958639B (zh) | 快闪存储器存储装置 | |
CN100461301C (zh) | 闪存阵列系统及程序化电流稳定方法 | |
US5537362A (en) | Low-voltage EEPROM using charge-pumped word lines | |
TW201933344A (zh) | 半導體記憶體裝置與半導體記憶體裝置的操作方法 | |
JP2012018744A (ja) | 半導体メモリ素子の動作方法 | |
JP2011014205A (ja) | 不揮発性半導体記憶装置 | |
CN104778974A (zh) | 串行存储器装置向外部主机通知内部自计时操作的完成 | |
CN106384605B (zh) | 一种低功耗非易失性电子可编程存储器 | |
CN102314926A (zh) | 具有调节接地节点的存储器单元、阵列及其存取方法 | |
JP3998908B2 (ja) | 不揮発性メモリ装置 | |
CN111522428B (zh) | 微控制器内嵌入闪存电源调节方法 | |
JP2000048579A (ja) | メモリデバイス | |
KR100610490B1 (ko) | Eeprom 셀 및 eeprom 블록 | |
US7212438B2 (en) | Semiconductor device and method of operating a semiconductor device | |
CN103106922A (zh) | 分离栅存储阵列的编程方法 | |
CN106486161A (zh) | 一种nandflash编程的防干扰方法 | |
CN106205703B (zh) | 存储器阵列及其读、编程、擦除操作方法 | |
CN102592672A (zh) | Flash EEPROM动态参考源电路结构 | |
CN107799146B (zh) | 存储器阵列及其读、编程、擦除操作方法 | |
CN112636587B (zh) | 一种电荷泵电路及非易失性存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |