CN108573729B - 一种nand-flash存储器写操作方法及装置 - Google Patents

Abstract

本发明提供了一种NAND‑FLASH存储器写操作方法及装置，涉及数据存储器操作技术领域。本发明提供的NAND‑FLASH存储器写操作方法及装置，利用写时钟周期分频信号来触发写使能信号有效，使得数据写操作的时间以及地址比对的时间被限制在多个时钟周期内，增加了写操作的时间以及地址比对的时间，提高了NAND‑FLASH存储器写操作的可靠性。

Description

一种NAND-FLASH存储器写操作方法及装置

技术领域

本发明涉及数据存储器操作技术领域，特别是涉及一种NAND-FLASH存储器写操作方法及装置。

背景技术

NAND-FLASH存储器，其内部采用非线性宏单元模式，为固态大容量内存的实现提供了廉价有效的解决方案，因此，NAND-FLASH存储器被广泛采用在个人电脑和电子设备等等。NAND-FLASH存储器进行写操作时，首先，根据外部输入的时钟信号，将数据从存储器的IO接口写入页缓存器(英文：page buffer)中，然后将页缓存器中的数据写入存储阵列(英文：array)中。由于NAND-FLASH存储器的IO接口一般为16个或者8个，将数据从存储器的IO接口写入页缓存器中的时候，通常需要多个外部时钟周期才能将页缓存器中的数据从IO接口写入完毕。

为了在外部时钟信号来临的时候，能够快速将数据从存储器的IO接口写入页缓存器中，通常会在IO接口和页缓存器之间插入寄存器，然后将数据从IO接口存储至寄存器中，然后，写时钟周期信号触发写使能信号有效，在一个写时钟周期限制的写使能信号的有效期内，将寄存器中的数据写入页缓存器中，之后还需要在该一个写时钟周期内完成地址比对，来判断下一个写使能信号有效期内寄存器中的数据将要写入的页缓存器是否为坏。

现有技术中，在将寄存器中的数据写入页缓存器时，写操作时间被限制在了一个写时钟周期内，数据写操作的时间较短，写操作的可靠性不高。

发明内容

鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的一种NAND-FLASH存储器写操作方法及装置。

依据本发明的第一方面，提供了一种NAND-FLASH存储器写操作方法，包括：

接收通过所述存储器的IO接口输入的数据；

将所述输入的数据存储至设定数量的寄存器中；

利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效；

在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中。

可选的，所述写时钟周期分频信号为写时钟周期二分频信号、写时钟周期三分频信号…写时钟周期N分频信号中的任意一种。

可选的，所述写时钟周期分频信号是通过预设的D触发器产生的。

可选的，所述设定数量的寄存器为与所述写时钟周期分频信号对应设置的寄存器。

可选的，在所述将所述设定数量的寄存器中的数据写入对应页缓存器中的步骤之前，所述方法还包括：

判断所述设定数量的寄存器中的数据对应的页缓存器是否为坏。

可选的，所述判断所述设定数量的寄存器中的数据对应页缓存器是否为坏的步骤，包括：

将所述对应页缓存器的地址与所有修复页缓存器的地址标志位进行一一比对；

如果比对成功，则确定所述对应页缓存器为坏，并将与所述对应页缓存器地址相同的修复页缓存器确定为所述对应页缓存器的修复页缓存器；

如果比对失败，则确定所述对应页缓存器不为坏。

可选的，所述将所述设定数量的寄存器中的数据写入对应页缓存器中的步骤，包括：

在所述对应页缓存器为坏的时候，将所述设定数量的寄存器中的数据写入所述对应页缓存器的修复页缓存器；

在所述对应页缓存器不为坏的时候，将所述设定数量的寄存器中的数据直接写入所述对应页缓存器中。

依据本发明的第二方面，提供了一种NAND-FLASH存储器写操作装置，包括：

接收模块，用于接收通过所述存储器的IO接口输入的数据；

存储模块，用于将所述输入的数据存储至设定数量的寄存器中；

触发模块，用于利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效；

写入模块，用于在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中。

可选的，所述写时钟周期分频信号为写时钟周期二分频信号、写时钟周期三分频信号…写时钟周期N分频信号中的任意一种。

可选的，所述写时钟周期分频信号是通过预设的D触发器产生的。

可选的，所述设定数量的寄存器为与所述写时钟周期分频信号对应设置的寄存器。

可选的，所述装置还包括：

判断模块，用于判断所述设定数量的寄存器中的数据对应的页缓存器是否为坏。

可选的，所述判断模块，包括：

比对子模块，用于将所述对应页缓存器的地址与所有修复页缓存器的地址标志位进行一一比对；

第一确定子模块，用于如果比对成功，则确定所述对应页缓存器为坏，并将与所述对应页缓存器地址相同的修复页缓存器确定为所述对应页缓存器的修复页缓存器；

第二确定子模块，用于如果比对失败，则确定所述对应页缓存器不为坏。

可选的，所述写入模块，用于：

在所述对应页缓存器为坏的时候，将所述设定数量的寄存器中的数据写入所述对应页缓存器的修复页缓存器；

在所述对应页缓存器不为坏的时候，将所述设定数量的寄存器中的数据直接写入所述对应页缓存器中。

针对在先技术，本发明具备如下优点：

本发明实施例提供的NAND-FLASH存储器写操作方法及装置，利用写时钟周期分频信号来触发写使能信号有效，使得数据写操作的时间以及地址比对的时间被限制在多个时钟周期内，增加了写操作的时间以及地址比对的时间，提高了NAND-FLASH存储器写操作的可靠性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例提供的一种NAND-FLASH存储器写操作方法步骤图；

图2-1是本发明实施例提供的另一种NAND-FLASH存储器写操作方法步骤图；

图2-2是本发明实施例提供的一种D触发器示意图；

图2-3是本发明实施例提供的一种判断是否为坏的方法步骤流程图；

图2-4是本发明实施例提供的一种写操作示意图；

图3是本发明实施例提供的一种NAND-FLASH存储器写操作装置框图；

图4-1是本发明实施例提供的另一种NAND-FLASH存储器写操作装置框图；

图4-2是本发明实施例提供的又一种NAND-FLASH存储器写操作装置框图；

图4-3是本发明实施例提供的一种判断模块框图。

具体实施方式

下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

实施例一

参照图1，其示出了本发明实施例的一种NAND-FLASH存储器写操作方法步骤流程图，该方法具体可以包括如下步骤：

步骤101、接收通过所述存储器的IO接口输入的数据。

其中，每个写时钟周期信号的上升沿，都会触发接收通过存储器IO接口输入的数据的有效信号，该有效信号可以指示接收通过存储器IO接口输入的数据，这样，每个上升沿都会接收通过存储器的IO接口输入的一个字节或者一个字的数据。

步骤102、将所述输入的数据存储至设定数量的寄存器中。

由于每个写时钟周期信号的上升沿，都会接收通过存储器的IO接口输入的一个字节或者一个字的数据，对应的，每个上升沿都需要将输入的数据存储至设定数量的寄存器中。

步骤103、利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效。

其中，写使能信号可以用于指示将设定数量的寄存器中的数据写入页缓存器中，实际应用中，写时钟周期分频信号的上升沿可以触发该写使能信号有效，该写时钟周期分频信号可以为写读时钟周期N分频信号，其中，N为大于1的正整数，相应的，利用该写时钟周期N分频信号来触发写使能信号，可以使得每隔N个上升沿触发一次写使能信号有效，使得写使能信号的有效期被限制在N个写时钟周期内，能够有效的增大写使能信号的有效期。

步骤104、在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中。

其中，写使能信号的有效期即为能够进行数据写入的时间，在该写使能信号有效期内，可以将该设定数量的寄存器中的数据写入对应的页缓存器中，该设定数量的寄存器可以是和写时钟周期分频信号对应的寄存器，本发明实施例中，由于写使能信号的有效期被限制在了多个写时钟周期内，即就是，增加了数据写入时间，同时，在进行写入操作之前，还会进行地址比对操作，来判断设定数量的寄存器中的数据要写入的对应的页缓存器是否为坏，本发明实施例中采用写时钟周期分频信号作为触发信号，将地址比对时间限制在了多个写时钟周期内，进而增大了地址比对的有效时间。

由于本发明实施例中写操作时间被限制在了多个时钟周期内，即就是，多个时钟周期内，进行一次写操作，因此需要在将通过IO接口输入的数据存储至寄存器的时候，就需要存储相应的数据，这样才能够保证写操作的效率不受影响，因此寄存器的数量需要和写时钟周期分频信号相对应。

进一步地，由于每个写时钟周期上升沿都会将输入的数据存储至设定数量的寄存器中，现有技术中，每个写时钟周期内都会将寄存器中的数据写入页缓存器中，而本发明实施例中由于采用写时钟周期分频信号来触发写使能信号，使得可以在多个写时钟周期内进行一次写操作，设置和写时钟周期分频信号对应的寄存器，可以保证写操作的效率不受影响

综上所述，本发明实施例提供的NAND-FLASH存储器写操作方法，利用写时钟周期分频信号来触发写使能信号有效，使得数据写操作的时间以及地址比对的时间被限制在多个时钟周期内，增加了写操作的时间以及地址比对的时间，提高了NAND-FLASH存储器写操作的可靠性。

实施例二

参照图2-1，其示出了本发明实施例的一种NAND-FLASH存储器写操作方法步骤流程图，该方法具体可以包括如下步骤：

步骤201、接收通过所述存储器的IO接口输入的数据。

其中，每个写时钟周期信号的下降沿，都会触发接收通过存储器IO接口输入的数据的有效信号，该有效信号可以指示接收通过存储器IO接口输入的数据，这样，每个下降沿都会接收通过存储器的IO接口输入的一个字节或者一个字的数据。

步骤202、将所述输入的数据存储至设定数量的寄存器中。

由于每个写时钟周期信号的上升沿，都会接收通过存储器的IO接口输入的一个字节或者一个字的数据，对应的，每个上升沿都需要将输入的数据存储至设定数量的寄存器中。

步骤203、利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效。

该写时钟周期分频信号可以为写时钟周期二分频信号、写时钟周期三分频信号…写时钟周期N分频信号中的任意一种，当该写时钟周期分频信号为写时钟周期二分频信号时，可以使得每隔两个写时钟周期信号的下降沿触发写使能信号有效，其中触发该写使能信号有效，可以是触发写使能信号为高电平，当该写时钟周期分频信号为写时钟周期三分频信号时，可以使得每隔三个写时钟周期信号的下降沿触发写使能信号有效，当该写时钟周期分频信号为写时钟周期四分频信号时，可以使得每隔四个写时钟周期信号的下降沿触发写使能信号有效，以此类推。这样使用写时钟周期分频信号触发写使能信号有效，可以使得写操作的有效时间被限制在多个时钟周期内部，例如，被限制在两个写时钟周期内，四个写时钟周期内，提高了数据写入时间。需要说明的是，实际应用中，在选用写时钟周期分频信号的时候，偶数的写时钟周期分频信号相较于奇数的写时钟周期分频信号的实现难度较小，实现效果也更佳，一般建议采用写时钟周期二分频信号作为触发信号。

其中，该写时钟周期分频信号可以是通过预设的D触发器产生的，以写时钟周期二分频信号为例，图2-2是本发明实施例提供的一种D触发器示意图，如图2-2所示，该D触发器具体可以包括：CLK端，Q端和

端以及D端，在具体实现的时候，可以将写时钟周期信号从CLK端输入，将

端和D端相连，从Q端输出的信号即为相应的写时钟周期二分频信号。需要说明的是，在本发明的另一可选实施例中，还可以通过其他方式产生写时钟周期分频信号，例如，通过分频器来实现。

步骤204、判断所述设定数量的寄存器中的数据对应的页缓存器是否为坏。

一般，NAND-FLASH存储器中有预设的替换资源，该替换资源由多个修复页缓存器组成，在NAND-FLASH存储器中的页缓存器出现错误，即就是，NAND-FLASH存储器中的页缓存器为坏的时候，可以利用该修复页缓存器对该坏的页缓存器进行修复，使得将要写入该坏的页缓存器中的数据，可以写入该修复页缓存器中，这样可以保证数据能够正常写入，保证了写操作的可靠性。

图2-3是本发明实施例提供的一种判断是否为坏的方法步骤流程图，如图2-3所示，步骤204可以包括：

步骤2041、将所述对应页缓存器的地址与所有修复页缓存器的地址标志位进行一一比对。

实际应用中，在进行地址比对之前，会先对上一个写时钟周期的地址比对结果进行复位操作，在复位操作完成后，开始进行地址比对。

该替换资源中包括多个修复页缓存器，在进行比对时候，要将该对应页缓存器的地址和该多个修复页缓存器的地址标志位中存储的地址进行一一比对。如果替换资源中存在和对应页缓存器的地址相同的修复页缓存器，则认为比对成功，反之，如果替换资源中不存在和对应页缓存器的地址相同的修复页缓存器，则认为比对失败。

步骤2042、如果比对成功，则确定所述对应页缓存器为坏，并将与所述对应页缓存器地址相同的修复页缓存器确定为所述对应页缓存器的修复页缓存器。

步骤2043、如果比对失败，则确定所述对应页缓存器不为坏。

步骤205、在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中。

其中，该设定数量的寄存器可以是和写时钟周期分频信号对应设置的寄存器。示例的，现有技术中，每个写时钟周期内都会进行一次写操作，具体的，将寄存器中的16位数据写入页缓存器中，本发明实施例中，采用写时钟周期二分频信号来触发写使能信号，每两个写时钟周期内进行一次写操作，设置对应数量的寄存器以保证该写入操作可以将寄存器中的32位数据写入页缓存器中，这样，在增大了写操作时间的同时，保证了写操作的效率不受影响。具体的，步骤205，可以包括：

步骤2051、在所述对应页缓存器为坏的时候，将所述设定数量的寄存器中的数据写入所述对应页缓存器的修复页缓存器。

当该对应页缓存器为坏的时候，此时，如果对该页缓存器写入数据，会导致该写入操作出现问题，因此，在该对应页缓存器为坏的时候，会将寄存器中的数据写入该对应页缓存器的修复页缓存器中。

步骤2052、在所述对应页缓存器不为坏的时候，将所述设定数量的寄存器中的数据直接写入所述对应页缓存器中。

当该对应页缓存器不为坏的时候，对该对应页缓存器进行写入操作的时候，可以确保写入操作不会出现问题，因此，可以直接将寄存器中的数据写入该对应页缓存器的修复页缓存器中。

下面以一具体实例对本发明实施例的写操作方法进行说明。本具体实例中以字模式，即就是接收通过存储器的IO接口一次输入的16位数据为例，对NAND-FLASH存储器的写操作进行说明。图2-4是本发明实施例提供的一种写操作示意图，如图2-4所示，WEB表示写时钟周期信号，图中的写时钟周期信号为写时钟周期二分频信号。其中，VA表示写使能信号，VA的高电平持续时间即为写使能信号的有效期，在VA的高电平期间，可以将设定数量的寄存器中的数据写入页缓存器中。ADDRESS表示地址比对的状态，VB表示的是控制地址比对以及地址复位的信号，VA的下降沿会触发VB为高电平状态，在VB的高电平期间会进行地址比对结果复位，参见图2-2，当VA的下降沿触发VB为高电平的时候，即就是，开始进行地址比对操作的时候，ADDRESS的状态发生了相应的变化。VB的低电平期间可以进行地址比对操作，该地址比对操作需要在两个写时钟周期限制的时间内完成，即就是，在下一个VA的上升沿之前完成，可以看出地址比对的有效时间被限制在图中的t1所示的时间段内。从图中可以看出，每两个写时钟周期进行一次写操作，可以同时增加写操作的有效时间和地址比对的有效时间，提高了写操作的可靠性。示例的，进行数据写入的过程可以是：在第一个写时钟周期上升沿通过存储器的IO接口将16位数据存储至寄存器A，在第二个写时钟周期上升沿通过存储器的IO接口将16位数据存储至寄存器B，与此同时，将寄存器A中的16位数据转移到寄存器C中，并将寄存器B和寄存器C的32位数据在VA的高电平期间写入页缓存器中。本具体实例以写时钟周期二分频信号作为触发信号，将写操作有效时间以及地址比对的有效时间限制在了两个写时钟周期内，相比于现有技术中，写操作有效时间以及地址比对的有效时间被限制在一个写时钟周期内，有效的增加了写操作有效时间以及地址比对的有效时间，提高了写操作的可靠性。

综上所述，本发明实施例提供的NAND-FLASH存储器写操作方法，利用写时钟周期分频信号来触发写使能信号有效，使得数据写操作的时间以及地址比对的时间被限制在多个时钟周期内，增加了写操作的时间以及地址比对的时间，提高了NAND-FLASH存储器写操作的可靠性。

实施例三

参见图3，其示出了本发明实施例的一种NAND-FLASH存储器写操作装置30的框图，如图3所示，该装置30可以包括：

接收模块301，用于接收通过所述存储器的IO接口输入的数据。

存储模块302，用于将所述输入的数据存储至设定数量的寄存器中。

触发模块303，用于利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效。

写入模块304，用于在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中。

综上所述，本发明实施例提供的NAND-FLASH存储器写操作装置，利用写时钟周期分频信号来触发写使能信号有效，使得数据写操作的时间以及地址比对的时间被限制在多个时钟周期内，增加了写操作的时间以及地址比对的时间，提高了NAND-FLASH存储器写操作的可靠性。

实施例四

参见图4-1，其示出了本发明实施例的另一种NAND-FLASH存储器写操作装置40的框图，如图4-1所示，该装置40可以包括：

接收模块401，用于接收通过所述存储器的IO接口输入的数据。

存储模块402，用于将所述输入的数据存储至设定数量的寄存器中。

触发模块403，用于利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效。

写入模块404，用于在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中。

可选的，所述写时钟周期分频信号为写时钟周期二分频信号、写时钟周期三分频信号…写时钟周期N分频信号中的任意一种。

可选的，所述写时钟周期分频信号是通过预设的D触发器产生的。

可选的，所述设定数量的寄存器为与所述写时钟周期分频信号对应设置的寄存器。

图4-2是本发明实施例提供的又一种NAND-FLASH存储器写操作装置40的框图，如图4-2所示，该装置40可以包括：接收模块401、存储模块402、触发模块403、写入模块404以及判断模块405。

接收模块401，用于接收通过所述存储器的IO接口输入的数据。

存储模块402，用于将所述输入的数据存储至设定数量的寄存器中。

触发模块403，用于利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效。

写入模块404，用于在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中。

判断模块405，用于判断所述设定数量的寄存器中的数据对应的页缓存器是否为坏。

图4-3是本发明实施例提供的一种判断模块405的框图，参见图4-3，判断模块405可以包括：

比对子模块4051，用于将所述对应页缓存器的地址与所有修复页缓存器的地址标志位进行一一比对。

第一确定子模块4052，用于如果比对成功，则确定所述对应页缓存器为坏，并将与所述对应页缓存器地址相同的修复页缓存器确定为所述对应页缓存器的修复页缓存器。

第二确定子模块4053，用于如果比对失败，则确定所述对应页缓存器不为坏。

可选的，所述写入模块404，可以用于：

在所述对应页缓存器为坏的时候，将所述设定数量的寄存器中的数据写入所述对应页缓存器的修复页缓存器。

在所述对应页缓存器不为坏的时候，将所述设定数量的寄存器中的数据直接写入所述对应页缓存器中。

综上所述，本发明实施例提供的NAND-FLASH存储器写操作装置，利用写时钟周期分频信号来触发写使能信号有效，使得数据写操作的时间以及地址比对的时间被限制在多个时钟周期内，增加了写操作的时间以及地址比对的时间，提高了NAND-FLASH存储器写操作的可靠性。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该发明的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (14)

1.一种NAND-FLASH存储器写操作方法，其特征在于，包括：

接收通过所述存储器的IO接口输入的数据；

将所述输入的数据存储至设定数量的寄存器中；

利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效；

在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中；其中，写时钟周期N分频信号触发所述写使能信号，可使得每隔N个上升沿触发一次所述写使能信号有效，使得所述写使能信号的有效期被限制在N个所述写时钟周期内；其中，N为大于1的正整数。

2.根据权利要求1所述的方法，其特征在于，所述写时钟周期分频信号为写时钟周期二分频信号、写时钟周期三分频信号…写时钟周期N分频信号中的任意一种。

3.根据权利要求2所述的方法，其特征在于，所述写时钟周期分频信号是通过预设的D触发器产生的。

4.根据权利要求1所述的方法，其特征在于，所述设定数量的寄存器为与所述写时钟周期分频信号对应设置的寄存器。

5.根据权利要求1所述的方法，其特征在于，在所述将所述设定数量的寄存器中的数据写入对应页缓存器中的步骤之前，所述方法还包括：

判断所述设定数量的寄存器中的数据对应的页缓存器是否为坏。

6.根据权利要求5所述的方法，其特征在于，所述判断所述设定数量的寄存器中的数据对应页缓存器是否为坏的步骤，包括：

将所述对应页缓存器的地址与所有修复页缓存器的地址标志位进行一一比对；

如果比对成功，则确定所述对应页缓存器为坏，并将与所述对应页缓存器地址相同的修复页缓存器确定为所述对应页缓存器的修复页缓存器；

如果比对失败，则确定所述对应页缓存器不为坏。

7.根据权利要求1所述的方法，其特征在于，所述将所述设定数量的寄存器中的数据写入对应页缓存器中的步骤，包括：

在所述对应页缓存器为坏的时候，将所述设定数量的寄存器中的数据写入所述对应页缓存器的修复页缓存器；

在所述对应页缓存器不为坏的时候，将所述设定数量的寄存器中的数据直接写入所述对应页缓存器中。

8.一种NAND-FLASH存储器写操作装置，其特征在于，包括：

接收模块，用于接收通过所述存储器的IO接口输入的数据；

存储模块，用于将所述输入的数据存储至设定数量的寄存器中；

触发模块，用于利用写时钟周期分频信号触发写使能信号，使所述写使能信号有效；

写入模块，用于在所述写使能信号的有效期内，将所述设定数量的寄存器中的数据写入对应的页缓存器中；其中，写时钟周期N分频信号触发所述写使能信号，可使得每隔N个上升沿触发一次所述写使能信号有效，使得所述写使能信号的有效期被限制在N个所述写时钟周期内；其中，N为大于1的正整数。

9.根据权利要求8所述的装置，其特征在于，所述写时钟周期分频信号为写时钟周期二分频信号、写时钟周期三分频信号…写时钟周期N分频信号中的任意一种。

10.根据权利要求9所述的装置，其特征在于，所述写时钟周期分频信号是通过预设的D触发器产生的。

11.根据权利要求8所述的装置，其特征在于，所述设定数量的寄存器为与所述写时钟周期分频信号对应设置的寄存器。

12.根据权利要求8所述的装置，其特征在于，所述装置还包括：

判断模块，用于判断所述设定数量的寄存器中的数据对应的页缓存器是否为坏。

13.根据权利要求12所述的装置，其特征在于，所述判断模块，包括：

比对子模块，用于将所述对应页缓存器的地址与所有修复页缓存器的地址标志位进行一一比对；

第一确定子模块，用于如果比对成功，则确定所述对应页缓存器为坏，并将与所述对应页缓存器地址相同的修复页缓存器确定为所述对应页缓存器的修复页缓存器；

第二确定子模块，用于如果比对失败，则确定所述对应页缓存器不为坏。

14.根据权利要求8所述的装置，其特征在于，所述写入模块，用于：

在所述对应页缓存器为坏的时候，将所述设定数量的寄存器中的数据写入所述对应页缓存器的修复页缓存器；

在所述对应页缓存器不为坏的时候，将所述设定数量的寄存器中的数据直接写入所述对应页缓存器中。

Images