JP5780178B2 - 高周波スイッチモジュール - Google Patents

Description

本発明は、送受信アンテナと２つ以上の送受信回路との間の信号経路を切替える高周波スイッチモジュールに関する。より詳細には、消費電力および半導体回路面積を増加させずに、高周波スイッチモジュール内部の負電圧発生回路を安定的に動作させるためのものである。

携帯電話システムは、第３世代携帯電話での音声通信、ＴＶ電話、無線インターネットによる高機能通信が実現し、さらに高速かつ高い機能の実現に向けて発展を続けている。その多様なサービス実現のために、ＧＳＭ（登録商標：Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）の通信速度を向上させたＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ ｒａｔｅ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）や、Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）や、ＬＴＥ（Ｌｏｎｇ Ｔｅｒｍ Ｅｖｏｌｕｔｉｏｎ）などの規格が考案されている。

また、使用周波数帯も加入者数の増加、通信方式の多様化に伴い増加し、欧州では、９００ＭＨｚ帯のＧＳＭと１．８ＧＨｚ帯のＤＣＳ（Ｄｉｇｉｔａｌ Ｃｅｌｌｕｌａｒ Ｓｙｓｔｅｍ）がある。一方、米国では、１．９ＧＨｚ帯のＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｅｒｖｉｃｅ）と８５０ＭＨｚのＧＳＭがある。加えて、１．５ＧＨｚ、２ＧＨｚ帯、２．５ＧＨｚを使用するＷ−ＣＤＭＡ、ＬＴＥも加わり、マルチバンド・マルチモード化が携帯端末の必須の条件となっている。

高周波スイッチモジュール（単にスイッチモジュールとも記す）は、上記のようなマルチバンド・マルチモード化に対応するために、ＳＰ１０Ｔ（Ｓｉｎｇｌｅ ｐｏｌｅ １０ ｔｈｒｏｗ）などの大規模な回路が必要となる。一般的な構成の高周波スイッチモジュールは、前記ＳＰ１０Ｔ（Ｓｉｎｇｌｅ ｐｏｌｅ １０ ｔｈｒｏｗ）のようなスイッチ本体、携帯端末のＢＢＩＣ（Ｂａｓｅ−Ｂａｎｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）からの制御信号を受けて実際のスイッチ切替に適した信号にデコードするデコーダ、デコーダからのスイッチ切替信号の電圧レベルを、スイッチ本体を制御するのに適した電圧に変換するためのレベルシフタ、そしてレベルシフタに負電圧を供給する負電圧発生回路から構成される。

例えば、高周波スイッチモジュールに関して、負電圧発生回路については非特許文献１に記載されている。この非特許文献１の技術は、クロック発生器とチャージポンプ回路と大面積の容量素子によって構成されている。この構成により、クロック発生器で生成したクロック信号でチャージポンプ回路を駆動し、チャージポンプ回路から出力された負電荷を容量素子に充電することで負電圧を発生させる技術である。また、特許文献１には、レベルシフタに関する技術として、正電圧昇圧回路の出力部とＧＮＤ間に複数のダイオードを直列に接続して、そのダイオードにより分圧された電圧値をモニタし、その電圧値に応じてレベルシフタの活性／不活性を切替える技術が記載されている。

特開２０１０−１０３９７１号公報

Ｊｅｏｎｇｗｏｎ Ｃｈａ ｅｔ ａｌ，"Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ Ｔｅｃｈｎｉｑｕｅｓ ｏｆ ＣＭＯＳ Ｃｈａｒｇｅ−ｐｕｍｐ−Ｂａｓｅｄ Ｒａｄｉｏ−Ｆｒｅｑｕｅｎｃｙ Ａｎｔｅｎｎａ−Ｓｗｉｔｃｈ Ｃｏｎｔｒｏｌｌｅｒｓ"，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＣＩＲＣＵＩＴＳ ＡＮＤ ＳＹＳＴＥＭＳ−Ｉ，ＶＯＬ．５６，ＮＯ．５，ＭＡＹ ２００９ ＰＰ．１０５３−１０６２

ところで、前述したような高周波スイッチモジュールに関して、本発明者が検討した結果、以下のようなことが明らかとなった。図３及び図３１〜図３６を用いて説明する。図３は、本発明にも適用される一般的なスイッチモジュール内のＳＰ１０Ｔの回路構成および動作タイミングチャートを示す図である。図３１〜図３６は、本発明に対する従来技術としての高周波スイッチモジュールを説明するための図である。

前述の通り、高周波スイッチモジュールは、マルチバンド・マルチモード化に対応するために、ＳＰ１０Ｔなどの大規模な回路が必要となる。図３は、スイッチモジュール内のＳＰ１０Ｔの回路構成と、その動作を説明するためのタイミングチャートを示す図である。ＧＳＭやＬＴＥではＴＤＤ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｄｕｐｌｅｘ）方式を用いているため、送信（ＴＸ）と受信（ＲＸ）を頻繁に切替える必要がある。

例えば、ＲＦ１ポートをＴＸ、ＲＦ２ポートをＲＸと想定すると、送信時の場合（図３のｔ＜ｔｐ）は、ＮＭＯＳＦＥＴ７１１と７２２のゲート端子に正電圧を、ＮＭＯＳＦＥＴ７１１と７２２のボディ端子にＧＮＤ電位を印加してＮＭＯＳＦＥＴ７１１と７２２をオンさせ、一方、ＮＭＯＳＦＥＴ７１２と７２１のゲート端子およびボディ端子に負電圧を印加させてＮＭＯＳＦＥＴ７１２と７２１をオフさせる。これにより、ＲＦ１（ＴＸ）からの高周波信号はオンのＮＭＯＳＦＥＴ７１１を通してアンテナＡＮＴに伝達され、ＡＮＴから電波として空中に放射される。ＲＦ２（ＲＸ）はＲＦ１（ＴＸ）からの高周波信号のリーク信号を遮断するために、ＮＭＯＳＦＥＴ７２１をオフし、かつＮＭＯＳＦＥＴ７２２にてＲＦ２をＧＮＤに接続している。

一方、受信時の場合（図３のｔ≧ｔｐ）は、ＮＭＯＳＦＥＴ７１２と７２１のゲート端子に正電圧を、ＮＭＯＳＦＥＴ７１２と７２１のボディ端子にＧＮＤ電位を印加してＮＭＯＳＦＥＴ７１２と７２１をオンさせ、一方、ＮＭＯＳＦＥＴ７１１と７２２に負電圧を印加させてＮＭＯＳＦＥＴ７１１と７２２をオフさせる。これにより、アンテナＡＮＴから受信した高周波信号は、オンのＮＭＯＳＦＥＴ７２１を通じてＲＦ２（ＲＸ）へ伝達され、高周波スイッチモジュールの外のＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）へ接続される。ＡＮＴからの受信高周波信号がＲＦ１（ＴＸ）へリークするのを防ぐため、ＮＭＯＳＦＥＴ７１１をオフし、かつＮＭＯＳＦＥＴ７１２をＧＮＤに接続している。

上記のように、オフのスイッチに負電圧を印加する理由は、ＲＦ１からスイッチに入力される高周波信号の電力は最大１Ｗ程度になるため、スイッチを構成するＭＯＳＦＥＴのドレイン端子もしくはソース端子に印加される瞬時電圧値は数Ｖｐｐに達する。このような数Ｖｐｐに達する電圧が印加されてもＭＯＳＦＥＴをオフ状態に保つために、オフのＭＯＳＦＥＴには例えば−２．５Ｖ程度の負電圧値を印加する必要がある。また、ＡＮＴ端子におけるＴＸ信号の高調波特性改善のためにオンのスイッチのボディ端子へのＧＮＤ電位の印加と、オフのスイッチのボディ端子への負電圧印加のように、ボディ端子にもそれぞれオン、オフで異なる電圧を印加している。

図３２は、本発明に対する従来技術としての高周波スイッチモジュールの構成を示す図である。高周波スイッチモジュール１は、前記ＳＰ１０Ｔ（Ｓｉｎｇｌｅ ｐｏｌｅ １０ ｔｈｒｏｗ）のようなスイッチ７、携帯端末のＢＢＩＣ（Ｂａｓｅ−Ｂａｎｄ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）からの制御信号を受けて実際のスイッチ切替に適した信号（スイッチ切替信号）にデコードするデコーダ３、デコーダ３からのスイッチ切替信号の電圧レベル（２．５／０Ｖ）を、スイッチ７を制御するのに適した電圧である２．５／−２．５Ｖもしくは０／−２．５Ｖに変換するためのレベルシフタ４、そしてレベルシフタ４に負電圧を供給する負電圧発生回路６から構成される。

負電圧発生回路は、前述した非特許文献１に示されているように、クロック発生器とチャージポンプ回路と大面積の容量素子によって構成されている。クロック発生器で生成したクロック信号でチャージポンプ回路を駆動し、チャージポンプ回路から出力された負電荷を容量素子に充電することで負電圧を発生させる。負電圧発生回路は、クロックを停止すると、スイッチポート切替時におけるレベルシフタからの正方向の突入電流や、容量素子からの電荷リークによって徐々に容量素子に充電されている負電荷が減少し、負電圧値が上昇（０Ｖに近づいていく）するため、常にクロック発生器を動作させておく必要がある。そのため、高周波スイッチモジュールは、送受信アンテナと２つ以上の送受信回路との間の信号経路を切替えるスイッチ回路であるが、スイッチの切替動作時以外でも常に電流を消費することになる。携帯端末では、この携帯端末内のＩＣやスイッチは搭載したバッテリーから電力を供給されるため、携帯端末に組み込まれたＢＢＩＣ、ＲＦＩＣ、ＰＡ等は低消費電力が求められ、負電圧発生回路を含んだ高周波スイッチモジュールにも低消費電力化が要求されている。

さらに、高周波スイッチモジュールは、携帯電話を代表とする非常に量産性を重視する携帯端末等に搭載されるため、市場に安価に提供することが必須となっている。このために、高周波スイッチモジュールでは、従来、基板抵抗率が高く信号損失が少ないＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を使用したスイッチが用いられてきたが、近年では安価なシリコンを用いたＳＯＩ（Ｓｉｌｉｃｏｎ ＯＮ Ｉｎｓｕｌａｔｏｒ）スイッチに置き換わりつつある。また、従来の高周波スイッチモジュールでは、スイッチ本体、デコーダ、負電圧発生回路を個別部品として作成し、モジュールパッケージ上で組立てられてきたが、組立てコスト低減のため、上記全ての回路ブロックを同一の半導体集積回路で１チップ化したモジュール化が求められている。さらに、上記の半導体集積回路においても、低コスト化のために小さいチップ面積での実現が要求されている。

上述の通り、高周波スイッチモジュールは、低消費電力化、さらに低コスト化のための低面積化が要求されている。そして、Ｗ−ＣＤＭＡ、ＬＴＥ、ＧＳＭなどのマルチバンド・マルチモード化に対応するために、ＳＰ１０Ｔ（Ｓｉｎｇｌｅ ｐｏｌｅ １０ ｔｈｒｏｗ）などの多ポート数のスイッチモジュールが必要とされている。つまり、上記をまとめると、高周波スイッチモジュールでは、Ｗ−ＣＤＭＡ、ＬＴＥ、ＧＳＭなどのマルチバンド・マルチモード化に対応する多ポートスイッチを持ちながら、かつ低消費電力化と低面積化が要求されている。

従来の高周波スイッチモジュール１は、上述した図３２に示すように、スイッチ７、携帯端末のＢＢＩＣからの制御信号を受けて実際のスイッチ切替に適した信号（スイッチ切替信号）にデコードするデコーダ３、デコーダ３からのスイッチ切替信号の電圧レベル（２．５／０Ｖ）を、スイッチ７を制御するのに適した電圧である２．５／−２．５Ｖもしくは０／−２．５Ｖに変換するためのレベルシフタ４、そしてレベルシフタ４に負電圧を供給する負電圧発生回路６から構成される。ここで、図３１〜図３６を用いて負電圧発生回路６の電源投入時における負電圧出力ＮＶＧ＿ＯＵＴの収束過程と、ＳＰ１０Ｔなどの多ポート切替のスイッチ７を用いた場合に生じる課題について説明する。

まず、高周波スイッチモジュール１内の負電圧発生回路６の構成要素であるチャージポンプ回路について説明する。負電圧出力電圧は、初期状態ではＧＮＤ電位と同じ０Ｖであり、負電圧発生回路内で生成したクロック信号を用いてチャージポンプ回路を駆動することで−２．５Ｖを生成する。図３１（ａ），（ｂ）は、チャージポンプ回路の負電圧生成の原理を説明するための図である。チャージポンプ回路は、２つの伝達容量Ｃｔ１、Ｃｔ２、スイッチ素子ＳＷ１、ＳＷ２、充電容量Ｃｃから構成される。チャージポンプ回路内の２つの伝達容量Ｃｔ１、Ｃｔ２の入力端子は、それぞれ差動クロック信号ＣＬＫ＿ＯＰ、ＣＬＫ＿ＯＭが接続される。伝達容量Ｃｔ１、Ｃｔ２は、それぞれスイッチ素子ＳＷ１、ＳＷ２を通じて充電容量Ｃｃに接続されている。また、伝達容量Ｃｔ１とＣｔ２は同じ容量値と仮定する。

このチャージポンプ回路は、差動クロック信号ＣＬＫ＿ＯＰがＨｉｇｈ、差動クロック信号ＣＬＫ＿ＯＭがＬｏｗの時（図３１（ａ））、スイッチ素子ＳＷ１の出力はＧＮＤ端子に接続され、スイッチ素子ＳＷ２の出力は充電容量Ｃｃに接続される。これにより、伝達容量Ｃｔ１にはＣｔ・ＶＤＤという電荷が充電される。次に、差動クロック信号ＣＬＫ＿ＯＰがＬｏｗ、差動クロック信号ＣＬＫ＿ＯＭがＨｉｇｈの時（図３１（ｂ））、スイッチ素子ＳＷ１の出力は充電容量Ｃｃに接続され、スイッチ素子ＳＷ２の出力はＧＮＤ端子に接続される。このとき、伝達容量Ｃｔ１の入力端子の電圧は差動クロック信号ＣＬＫ＿ＯＰの電位であるＧＮＤとなるが、先程の差動クロック信号ＣＬＫ＿ＯＰがＨｉｇｈのときにＣｔ・ＶＤＤの電荷が充電されているため、充電容量Ｃｃの入力端子の電圧には−ＶＤＤという負電圧が発生する。この充電された電圧−ＶＤＤにより、伝達容量Ｃｔ１には負電荷−Ｃｔ・ＶＤＤが充電されているように見え、この負電荷−Ｃｔ・ＶＤＤが充電容量Ｃｃに負電流Ｉｃｈａｒｇｅとして充電されることで、充電容量Ｃｃにも負電圧が充電されていく。

また同時に、伝達容量Ｃｔ２にはＣｔ・ＶＤＤという電荷が充電される。そしてまた、差動クロック信号ＣＬＫ＿ＯＰがＨｉｇｈ、差動クロック信号ＣＬＫ＿ＯＭがＬｏｗの時（図３１（ａ））に、今度はスイッチ素子ＳＷ２が充電容量Ｃｃに接続されているため、同様に、伝達容量Ｃｔ２に充電されていた負電荷−Ｃｔ・ＶＤＤが充電容量Ｃｃに負電流Ｉｃｈａｒｇｅとして充電される。以下、この動作を繰り返すことで、最終的に、充電容量Ｃｃの出力電圧ＮＶＧ＿ＯＵＴは、−ＶＤＤである−２．５Ｖに収束する。

図３３は、チャージポンプ回路の出力である負電圧出力ＮＶＧ＿ＯＵＴの収束過程を説明するためのタイミングチャートを示す図である。この図３３は、従来の高周波スイッチモジュールにおいて、スイッチのＲＦポート数が６個、つまりＳＰ６Ｔ（Ｓｉｎｇｌｅ ｐｏｌｅ ６ ｔｈｒｏｗ）の場合の電源投入時からの負電圧出力電圧が０Ｖから−２．５Ｖへ収束する過程を示したものである。ｔ＝ｔ０において、高周波スイッチモジュール１の電源が投入され、負電圧発生回路６が動作を開始し、負電圧発生回路６で発生したクロック信号がチャージポンプ回路を駆動することで、充電容量Ｃｃに負電荷が充電されていき、徐々に負電圧出力ＭＶＧ＿ＯＵＴには−ＶＤＤに向けて負電圧が発生していく。ここで、図３３の突入電流は、レベルシフタ４が負電圧充電中に発生させてしまうリーク電流および貫通電流などの総電流であり、この突入電流は、正方向の向きであり、負電圧充電中の充電容量Ｃｃに流入する。このレベルシフタ４の突入電流の発生原理について、以下において説明する。

図３５、図３６は、従来のレベルシフタ４を構成するレベルシフタユニットの回路構成および、その問題点を説明するための図である。図３５のレベルシフタユニット４０１はスイッチ７のゲート端子を駆動するための回路であり、レベルシフタコア４０１０とゲートドライバ４０１１から構成されており、入力電圧レベルである２．５／０Ｖを、２．５／−２．５Ｖにレベル変換する。レベルシフタコア４０１０は、ＰＭＯＳＦＥＴ４０１０１〜４０１０４、ＮＭＯＳＦＥＴ４０１０５〜４０１０８、インバータ４０１０９、４０１０１０から構成される。ゲートドライバ４０１１は、ＰＭＯＳＦＥＴ４０１１１、４０１１２、ＮＭＯＳＦＥＴ４０１１３、４０１１４から構成される。

図３６のレベルシフタユニット４０２はスイッチ７のボディ端子を駆動するための回路であり、レベルシフタコア４０２０とゲートドライバ４０２１から構成されており、入力電圧レベルである２．５／０Ｖを、０／−２．５Ｖにレベル変換する。レベルシフタコア４０２０は、ＰＭＯＳＦＥＴ４０２０１〜４０２０４、ＮＭＯＳＦＥＴ４０２０５〜４０２０８、インバータ４０２０９、４０２０１０から構成される。ゲートドライバ４０２１は、ＰＭＯＳＦＥＴ４０２１１、ＮＭＯＳＦＥＴ４０２１２から構成される。

図３５の従来のレベルシフタユニット４０１に関して動作を説明すると、負電圧出力ＮＶＧ＿ＯＵＴが−２．５Ｖで安定している場合を仮定すると、スイッチ切替信号ＳＷＣＮＴ１がＨｉｇｈ（２．５Ｖ）の場合、レベルシフタコア４０１０の差動入力端子であるＰＭＯＳＦＥＴ４０１０１のゲート端子には０Ｖが印加されてオンとなり、ＰＭＯＳＦＥＴ４０１０２のゲート端子には２．５Ｖが印加されているためにオフとなる。これにより、ＰＭＯＳＦＥＴ４０１０１のドレイン端子は２．５Ｖになる。ＰＭＯＳＦＥＴ４０１０３のソース端子は、ＰＭＯＳＦＥＴ４０１０１と接続されているため、ＰＭＯＳＦＥＴ４０１０３のゲート−ソース間電圧は−２．５ＶとなるためにＰＭＯＳＦＥＴ４０１０３はオンとなり、ＰＭＯＳＦＥＴ４０１０３の出力であるドレイン端子は２．５Ｖとなる。

一方、ＮＭＯＳＦＥＴ４０１０７および４０１０５はオフとなるが、ＮＭＯＳＦＥＴ４０１０７と４０１０５のオフ抵抗により、ＰＭＯＳＦＥＴ４０１０１のドレイン端子は、ＶＤＤ−ＮＶＧ＿ＯＵＴ間の５Ｖが分圧され、ＮＭＯＳＦＥＴ４０１０７のソース端子と、ＮＭＯＳＦＥＴ４０１０７のソース端子に接続されているＮＭＯＳＦＥＴ４０１０５のドレイン端子は０Ｖとなる。そして、ＮＭＯＳＦＥＴ４０１０５のドレイン端子と接続されているＮＭＯＳＦＥＴ４０１０６のゲート端子には、０Ｖが印加されているため、ＮＭＯＳＦＥＴ４０１０６のゲート−ソース間電圧は２．５Ｖとなるためにオンとなり、ＮＭＯＳＦＥＴ４０１０６の出力であるドレイン端子の電圧は−２．５Ｖとなる。

また、ＮＭＯＳＦＥＴ４０１０６のドレイン端子は、ＮＭＯＳＦＥＴ４０１０８のソース端子に接続されているため、ＮＭＯＳＦＥＴ４０１０８のゲート−ソース間電圧は２．５Ｖとなるため、ＮＭＯＳＦＥＴ４０１０８はオンとなり、ＮＭＯＳＦＥＴ４０１０８のドレイン端子とＰＭＯＳＦＥＴ４０１０４のドレイン端子は−２．５Ｖとなる。そして、レベルシフタコア４０１０の出力は、ＮＭＯＳＦＥＴ４０１０６のドレイン端子であるために−２．５Ｖとなる。レベルシフタコア４０１０の出力電圧−２．５Ｖはゲートドライバ４０１１を構成するＮＭＯＳＦＥＴ４０１１３に接続される。また、レベルシフタユニット４０１の入力信号であるＳＷＣＮＴ１の２．５Ｖをインバータ４０１０９にて反転した０Ｖ電圧はゲートドライバ４０１１を構成するＰＭＯＳＦＥＴ４０１１１に接続される。このとき、ゲートドライバ４０１１を構成するＰＭＯＳＦＥＴ４０１１１および４０１１２はオンし、ＮＭＯＳＦＥＴ４０１１３および４０１１４はオフするためにゲートドライバ４０１１の出力、すなわちレベルシフタユニット４０１の出力ＧＣＮＴ１は、２．５Ｖが出力される。

また、反対に、ＳＷＣＮＴ１がＬｏｗ（０Ｖ）の場合には、レベルシフタコア４０１０の出力には０Ｖが出力され、ゲートドライバ４０１１のＮＭＯＳＦＥＴ４０１１３に０Ｖが印加され、ＮＭＯＳＦＥＴ４０１１３および４０１１４はオンとなる。一方、ＰＭＯＳＦＥＴ４０１１１のゲート端子には２．５Ｖが印加されるため、ＰＭＯＳＦＥＴ４０１１１および４０１１２はオフとなる。よって、レベルシフタユニット４０１の出力であるＧＣＮＴ１の出力は−２．５Ｖとなる。

以上の説明では、負電圧出力ＮＶＧ＿ＯＵＴの電圧が−２．５Ｖで安定している状態であったが、電源投入時から負電圧が−２．５Ｖまで収束するまでに、レベルシフタコア４０１０のＮＭＯＳＦＥＴ４０１０５および４０１０６のドレイン端子の電圧が一意に規定できない不定状態となる。ＮＭＯＳＦＥＴ４０１０５および４０１０６のドレイン端子の電圧が不定状態となることで、ＮＭＯＳＦＥＴ４０１０５のゲート端子には、ＮＭＯＳＦＥＴ４０１０６のドレイン端子が接続され、ＮＭＯＳＦＥＴ４０１０６のゲート端子には、ＮＭＯＳＦＥＴ４０１０５のドレイン端子が接続されるため、両方のＮＭＯＳＦＥＴ４０１０５および４０１０６が同時にオンする問題がある。これにより、ＶＤＤとＮＶＧ＿ＯＵＴの間にあるＰＭＯＳＦＥＴ４０１０１と４０１０３、ＮＭＯＳＦＥＴ４０１０７と４０１０５は全てオンとなってしまうため、上記のパスにおいてＶＤＤ−ＮＶＧ＿ＯＵＴ間に貫通電流が発生する。

また、ＮＭＯＳＦＥＴ４０１０６の不定状態となっているドレイン電圧は、ゲートドライバ４０１１のＮＭＯＳＦＥＴ４０１１３に接続されるため、ゲートドライバ４０１１のＶＤＤとＮＶＧ＿ＯＵＴの間にあるＰＭＯＳＦＥＴ４０１１１と４０１１２、ＮＭＯＳＦＥＴ４０１１４と４０１１３は全てオンとなってしまうため、このパスにおいてもＶＤＤ−ＮＶＧ＿ＯＵＴ間に貫通電流が発生する。

同様に、図３６の従来のレベルシフタユニット４０２でも同様に、レベルシフタコア４０２０の貫通電流が発生し、レベルシフタコア４０２０の出力であるＮＭＯＳＦＥＴ４０２０６のドレイン端子も不定電圧となるため、この不定電圧がボディドライバ４０２１を構成するＮＭＯＳＦＥＴ４０２１２およびＰＭＯＳＦＥＴ４０２１１のゲート端子に接続されるため、このボディドライバ４０２１においてもＧＮＤ−ＮＶＧ＿ＯＵＴ間に並ぶＰＭＯＳＦＥＴ４０２１１およびＮＭＯＳＦＥＴ４０２１２が同時にオンするために貫通電流が発生する。

この貫通電流は、上述した図３３に示すとおり、負電圧出力ＮＶＧ＿ＯＵＴが０Ｖから、ある一定の電圧になるときに最大量となり、その後、−２．５Ｖに収束するに従いレベルシフタユニットが通常動作となることで減少していく。この貫通電流に起因するチャージポンプ回路の充電容量Ｃｃへの突入電流は、ＶＤＤからＮＶＧ＿ＯＵＴに流れ込む正方向の正電流であるため、チャージポンプ回路の伝達容量Ｃｔから供給される負電流をキャンセルしてしまう働きがある。このため、チャージポンプ回路により生成する負電圧出力を−２．５Ｖまで収束させるには、チャージポンプ回路の伝達容量Ｃｔから供給する負電流値は、上記のレベルシフタユニットの貫通電流に起因する突入電流の正電流より大きくなくてはいけない。上記の貫通電流は、レベルシフタユニットの個数分だけ生じるため、スイッチのポート数が６個のＳＰ６Ｔでは、レベルシフタを構成するレベルシフタユニットの数が２４個となる。

ここで、スイッチのポート数がさらに増加し、ポート数が１０個の場合であるＳＰ１０Ｔスイッチを用いた場合を仮定する。この場合では、レベルシフタを構成するレベルシフタユニットの個数は合計４０個となるため、ＳＰ１０Ｔの場合の貫通電流の値は、ＳＰ６Ｔの場合と比較して約１．７倍となる。

図３４は、従来の高周波スイッチモジュールにおいて、スイッチポート数が多い（ＳＰ１０Ｔ）場合の負電圧出力の電源投入時からの遷移、すなわち負電圧出力の未収束過程を説明するためのタイミングチャートを示す図である。この場合では、レベルシフタユニットの数が４０個と多いため、レベルシフタの貫通電流に起因する充電容量Ｃｃへの正方向の突入電流が、チャージポンプ回路の伝達容量Ｃｔから供給される負電流を上回ってしまうことが発生する。上記のように、突入電流の正電流が、チャージポンプ回路からの負電流を上回ってしまうと、負電圧出力の電圧値が、突入電流と負電流とが釣り合ってしまう負電圧値（例えば−１．５Ｖなど）で止まってしまい、目標である−２．５Ｖまで収束をしなくなるという問題が発生する。

レベルシフタユニット１つ当たりの貫通電流を減らすためには、レベルシフタユニットを構成するトランジスタのゲート幅を短縮化することが有効ではあるが、レベルシフタコアを正常に動作させるためには、差動入力トランジスタのＰＭＯＳＦＥＴ４０１０１および４０１０２、ＰＭＯＳＦＥＴ４０２０１および４０２０２の電圧利得を稼ぐ必要があるため、必要以上にゲート幅を小さくすることはできない。また、ゲートドライバ、ボディドライバに関しても、ＳＰ１０Ｔ等のスイッチをＧＳＭ、Ｗ−ＣＤＭＡ等の規格で定められたポート切替時間内に、ポートを切替えるためには、電流駆動力が必要であるためにゲート幅を小さくすることはできない。

この負電圧出力の未収束を解決する手段として、従来ではチャージポンプ回路から供給する負電流を大きくするために、（１）伝達容量Ｃｔの値を大きくし、クロック一回当たりの充電負電荷量を増大すること、（２）負電圧発生回路内のクロック発生器から発生させるクロック周波数を増大し、チャージポンプ回路の単位時間当たりの充電回数を増大することが上げられる。しかしながら、伝達容量Ｃｔを大きくすることはチップ面積の増大を意味するため、チップ単価が上昇するために好ましくない。また、クロック発生器のクロック周波数を上げることは消費電流を増大させることにつながり、携帯端末の使用時間を短縮させることにつながるために好ましくない。

例えば、前述した特許文献１では、正電圧昇圧回路の出力部とＧＮＤ間に、複数のダイオードを直列に接続して、そのダイオードにより分圧された電圧値をモニタし、その電圧値に応じてレベルシフタの活性／不活性を切替えることで、レベルシフタの貫通電流が充電中の充電容量に流れ込むのを防いでいる。しかし、この構成では、分圧するためのダイオードの段数で、活性／不活性のタイミングの精度が決定し、高い精度を得るには多くのダイオード数が必要であること、また発生電圧が最終電圧値まで収束する以前のある電圧において、レベルシフタを活性化しているため、貫通電流の影響がいまだに存在する状態においてレベルシフタを活性化する必要があることが挙げられる。

以上より、今まで提案されてきた技術では、マルチバンド・マルチモード化に対応するためにＳＰ１０Ｔなどの大規模なスイッチを使用した場合において、負電圧発生回路の負電圧出力を安定に最終目標電圧まで収束させ、かつ消費電力、チップ面積が小さいという条件を同時に満足する高周波スイッチモジュールを実現することは困難という問題があった。

そこで、本発明は上記問題を解決するために成されたものであり、その代表的な目的は、安定した負電圧出力を得つつ、低消費電力、低面積を同時に満たす高周波スイッチモジュールを提供することである。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

すなわち、代表的な高周波スイッチモジュールは、デコーダと昇圧回路とタイミング信号生成回路とバイアス電圧発生回路とレベルシフタとスイッチを具備し、以下の特徴を有する。

前記デコーダは、前記高周波スイッチモジュールの外部から受信した制御信号に基づいて、前記スイッチの高周波信号の経路を切替えるスイッチ切替信号を生成する。

前記昇圧回路は、前記スイッチを駆動するために必要となる昇圧電圧を生成する。

前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記レベルシフタの不活性状態／活性状態を切替えるタイミングを決めるためのタイミング信号を生成する。

前記バイアス電圧発生回路は、前記タイミング信号生成回路から生成されるタイミング信号に応答し、前記レベルシフタを不活性状態／活性状態に切替えるためのバイアス電圧を生成する。

前記レベルシフタは、前記スイッチ切替信号と前記バイアス電圧と前記昇圧電圧の信号に応答して、前記スイッチを駆動するためのゲート制御信号とボディ制御信号を生成する。

前記スイッチは、前記ゲート制御信号と前記ボディ制御信号に応答して、複数の高周波信号ポート間の経路を切替える。

好適には、更にシリアルＩ／Ｏインターフェースを具備する。前記シリアルＩ／Ｏインターフェースは、前記高周波スイッチモジュールの外部から受信したシステムデータ信号とシステムクロックに基づいて、前記高周波スイッチモジュールの制御を行う制御信号を生成する。

また、代表的な別の高周波スイッチモジュールは、デコーダと昇圧回路とタイミング信号生成回路と第１のレベルシフタと第２のレベルシフタとスイッチを具備し、以下の特徴を有する。

前記デコーダは、前記高周波スイッチモジュールの外部から受信した制御信号に基づいて、前記スイッチの高周波信号の経路を切替えるスイッチ切替信号を生成する。

前記昇圧回路は、前記スイッチを駆動するために必要となる昇圧電圧を生成する。

前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記第１のレベルシフタの不活性状態／活性状態を切替えるタイミングを決めるためのタイミング信号を生成する。

前記第２のレベルシフタは、前記タイミング信号生成回路から生成されるタイミング信号に応答し、前記第１のレベルシフタを不活性状態／活性状態に切替えるためのスタンバイ信号を生成する。

前記第１のレベルシフタは、前記スイッチ切替信号と前記スタンバイ信号と前記昇圧電圧の信号に応答して、前記スイッチを駆動するためのゲート制御信号とボディ制御信号を生成する。

前記スイッチは、前記ゲート制御信号と前記ボディ制御信号に応答して、複数の高周波信号ポート間の経路を切替える。

好適には、更にシリアルＩ／Ｏインターフェースを具備する。前記シリアルＩ／Ｏインターフェースは、前記高周波スイッチモジュールの外部から受信したシステムデータ信号とシステムクロックに基づいて、前記高周波スイッチモジュールの制御を行う制御信号を生成する。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

すなわち、代表的な効果は、安定した負電圧出力を得つつ、低消費電力、低面積を同時に満たす高周波スイッチモジュールを提供することができる。より詳細には、ＳＰ１０Ｔなどの多ポート切替型の高周波スイッチモジュールにおいても、消費電力および半導体チップ面積を増大させること無く、負電圧発生回路の負電圧出力を安定に最終目標電圧まで収束可能な高周波スイッチモジュールを実現することができる。

本発明の実施の形態１による高周波スイッチモジュールの構成を示す図である。 図１に示す高周波スイッチモジュールに含まれるデコーダの構成を示す図である。 （ａ），（ｂ）は図１に示す高周波スイッチモジュールに含まれるスイッチの構成およびタイミングチャートを示す図である。 図１に示す高周波スイッチモジュールに含まれる負電圧発生回路の構成を示す図である。 図４に示す負電圧発生回路に含まれるクロック発生器の構成を示す図である。 図４に示す負電圧発生回路に含まれるチャージポンプ回路の構成を示す図である。 （ａ），（ｂ）は図１に示す高周波スイッチモジュールに含まれるタイミング信号生成回路の構成およびタイミングチャートを示す図である。 図１に示す高周波スイッチモジュールに含まれるバイアス電圧発生回路の構成を示す図である。 図１に示す高周波スイッチモジュールに含まれるレベルシフタの構成を示す図である。 図９に示すレベルシフタのうち、スイッチのゲート端子を駆動するためのレベルシフタユニットの構成を示す図である。 図９に示すレベルシフタのうち、スイッチのボディ端子を駆動するためのレベルシフタユニットの構成を示す図である。 図１に示す高周波スイッチモジュールのタイミングチャートを示す図である。 本発明の実施の形態２による高周波スイッチモジュールの構成を示す図である。 （ａ），（ｂ）は図１３に示す高周波スイッチモジュールに含まれる第２のレベルシフタの構成およびタイミングチャートを示す図である。 図１３に示すレベルシフタのうち、スイッチのゲート端子を駆動するためのレベルシフタユニットの構成を示す図である。 図１３に示すレベルシフタのうち、スイッチのボディ端子を駆動するためのレベルシフタユニットの構成を示す図である。 図１５に示すレベルシフタユニットの不活性状態での動作を示す図である。 図１５に示すレベルシフタユニットの活性状態での動作を示す図である。 図１６に示すレベルシフタユニットの不活性状態での動作を示す図である。 図１６に示すレベルシフタユニットの活性状態での動作を示す図である。 本発明の実施の形態３による高周波スイッチモジュールの構成を示す図である。 （ａ），（ｂ）は図２１に示す高周波スイッチモジュールに含まれるタイミング信号生成回路の構成およびタイミングチャートを示す図である。 （ａ），（ｂ）は図２１に示す高周波スイッチモジュールに含まれるバイアス電圧発生回路の構成およびタイミングチャートを示す図である。 図２１に示す高周波スイッチモジュールに含まれるレベルシフタの構成を示す図である。 図２１に示す高周波スイッチモジュール１のタイミングチャートを示す図である。 本発明の実施の形態４による高周波スイッチモジュールの構成を示す図である。 図２６に示す高周波スイッチモジュールに含まれる第２のレベルシフタの構成を示す図である。 図２６に示す高周波スイッチモジュールに含まれる第２のレベルシフタのタイミングチャートを示す図である。 本発明の実施の形態５による高周波スイッチモジュールの構成を示す図である。 本発明の実施の形態６による高周波スイッチモジュールの構成を示す図である。 （ａ），（ｂ）は従来の高周波スイッチモジュールにおいて、チャージポンプ回路による負電圧発生の原理を説明するための図である。 従来の高周波スイッチモジュールの構成を示す図である。 従来の高周波スイッチモジュールにおいて、スイッチの切替えポート数が少ない場合（ＳＰ６Ｔ）の、負電圧発生回路の生成する負電圧出力の収束過程を説明するためのタイミングチャートを示す図である。 従来の高周波スイッチモジュールにおいて、スイッチの切替えポート数が多い場合（ＳＰ１０Ｔ）の、負電圧発生回路の生成する負電圧出力の未収束過程を説明するためのタイミングチャートを示す図である。 従来の高周波スイッチモジュールにおいて、レベルシフタのうち、スイッチのゲート端子を駆動するためのレベルシフタユニットの構成およびその問題点を説明するための図である。 従来の高周波スイッチモジュールにおいて、レベルシフタのうち、スイッチのボディ端子を駆動するためのレベルシフタユニットの構成およびその問題点を説明するための図である。

以下の実施の形態においては、便宜上その必要があるときは、複数の実施の形態またはセクションに分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

＜１．実施の形態の概要＞
まず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号は、それが付された構成要素の概念に含まれるものを例示するに過ぎない。

＜１−１．高周波スイッチモジュール（図１〜図１２）＞
代表的な実施の形態による高周波スイッチモジュール（１）は、デコーダ（３）と、昇圧回路である負電圧発生回路（６）と、タイミング信号生成回路（５）と、バイアス電圧発生回路（２）と、レベルシフタ（４）と、スイッチ（７）を具備する。

前記デコーダ（３）は、前記高周波スイッチモジュール（１）の外部からの制御信号ＣＮＴを受けて、前記スイッチ（７）のスイッチポートを切替えるためのスイッチ切替信号ＳＷＣＮＴを生成する。

前記負電圧発生回路（６）は、前記スイッチ（７）本体を制御するのに必要となる負電圧ＮＶＧ＿ＯＵＴを生成するとともに、前記負電圧発生回路（６）内のクロック発生器（６１）でクロック信号ＣＬＫ＿ＯＵＴを生成する。

前記タイミング信号生成回路（５）は、前記負電圧発生回路（６）からのクロック信号ＣＬＫ＿ＯＵＴを受け、前記負電圧発生回路（６）の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果をタイミング信号Ｔｉｍｅとして生成する。

前記バイアス電圧発生回路（２）は、前記タイミング信号生成回路（５）からのタイミング信号Ｔｉｍｅを受け、前記レベルシフタ（４）の活性／不活性を切替えるバイアス電圧ＳＴを生成する。

前記レベルシフタ（４）は、前記デコーダ（３）からのスイッチ切替信号ＳＷＣＮＴと、前記負電圧発生回路（６）からの負電圧ＮＶＧ＿ＯＵＴと、前記バイアス電圧発生回路（２）からのバイアス電圧ＳＴを受けて、前記負電圧発生回路（６）が電源投入時から負電圧の充電が十分に収束状態となるまでの間は、前記レベルシフタ（４）を不活性状態とし、前記負電圧発生回路（６）が生成する負電圧出力値が十分に収束する時間を経過した後に、前記レベルシフタ（４）を活性化し、スイッチ切替信号ＳＷＣＮＴの電圧レベル（２．５／０Ｖ）を、スイッチ（７）本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴおよびボディ制御信号ＢＣＮＴを生成する。

前記スイッチ（７）は、前記レベルシフタ（４）からのゲート制御信号ＧＣＮＴおよびボディ制御信号ＢＣＮＴと、前記負電圧発生回路（６）からの負電圧出力ＮＶＧ＿ＯＵＴと、前記高周波スイッチモジュール（１）の外部の２つ以上のＲＦポートからの入力信号ＲＦ１〜ＲＦ１０とアンテナＡＮＴからの入出力信号を受け、前記スイッチ（７）のトランジスタのオンおよびオフの制御を行い、前記ＲＦポートとアンテナＡＮＴのスイッチポートの切替えを行う。

本実施の形態によれば、電源投入時から負電圧発生回路（６）の負電圧の充電が十分に完了するまでは、レベルシフタ（４）を不活性状態とすることができ、負電圧充電中にレベルシフタ（４）から負電圧発生回路（６）の充電容量に注入される正方向の突入電流を劇的に小さくすることができ、その結果、マルチモード・マルチスタンダード化に伴うＳＰ１０Ｔ等の多ポートの高周波スイッチモジュール（１）においても安定的な負電圧出力を得ることが可能となる。

＜１−２．高周波スイッチモジュール（図１３〜図２０）＞
代表的な別の実施の形態による高周波スイッチモジュール（１）は、デコーダ（３）と、昇圧回路である負電圧発生回路（６）と、タイミング信号生成回路（５）と、第２のレベルシフタ（８）と、第１のレベルシフタ（４）と、スイッチ（７）を具備する。

前記デコーダ（３）は、前記高周波スイッチモジュール（１）の外部からの制御信号ＣＮＴを受けて、前記スイッチ（７）のスイッチポートを切替えるためのスイッチ切替信号ＳＷＣＮＴを生成する。

前記負電圧発生回路（６）は、前記スイッチ（７）本体を制御するのに必要となる負電圧ＮＶＧ＿ＯＵＴを生成するとともに、前記負電圧発生回路（６）内のクロック発生器（６１）でクロック信号ＣＬＫ＿ＯＵＴを生成する。

前記タイミング信号生成回路（５）は、前記負電圧発生回路（６）からのクロック信号ＣＬＫ＿ＯＵＴを受け、前記負電圧発生回路（６）の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果をタイミング信号Ｔｉｍｅとして生成する。

前記第２のレベルシフタ（８）は、前記タイミング信号生成回路（５）からのタイミング信号Ｔｉｍｅを受け、前記タイミング信号Ｔｉｍｅの電圧レベル（２．５／０Ｖ）を、前記第１のレベルシフタ（４）の活性／不活性を切替えるスタンバイＳＴ（ＳＴ１（０／−２．５Ｖ）、ＳＴ２（０／−２．５Ｖ）、ＳＴ３（２．５／０Ｖ））を生成する。

前記第１のレベルシフタ（４）は、前記デコーダ（３）からのスイッチ切替信号ＳＷＣＮＴと、前記負電圧発生回路（６）からの負電圧ＮＶＧ＿ＯＵＴと、前記第２のレベルシフタ（８）からのスタンバイ信号ＳＴを受けて、前記負電圧発生回路（６）が電源投入時から負電圧の充電が十分に収束状態となるまでの間は、前記第１のレベルシフタ（４）を不活性状態とし、かつ不活性状態における前記第１のレベルシフタ（４）の全ての回路ノードの電圧レベルが規定される状態とし、前記負電圧発生回路（６）が生成する負電圧出力値が十分に収束する時間を経過した後に、前記第１のレベルシフタ（４）を活性化し、スイッチ切替信号ＳＷＣＮＴの電圧レベル（２．５／０Ｖ）を、前記スイッチ（７）本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴおよびボディ制御信号ＢＣＮＴを生成する。

前記スイッチ（７）は、前記第１のレベルシフタ（４）からのゲート制御信号ＧＣＮＴおよびボディ制御信号ＢＣＮＴと、前記負電圧発生回路（６）からの負電圧出力ＮＶＧ＿ＯＵＴと、前記高周波スイッチモジュール（１）の外部の２つ以上のＲＦポートからの入力信号ＲＦ１〜ＲＦ１０とアンテナＡＮＴからの入出力信号を受け、前記スイッチ（７）のトランジスタのオンおよびオフの制御を行い、前記ＲＦポートとアンテナＡＮＴのスイッチポートの切替えを行う。

本実施の形態によれば、電源投入時から負電圧発生回路（６）の負電圧の充電が十分に完了するまでは、第１のレベルシフタ（４）を不活性状態とすることができ、負電圧充電中に第１のレベルシフタ（４）から負電圧発生回路（６）の充電容量に注入される正方向の突入電流を劇的に小さくすることができ、その結果、マルチモード・マルチスタンダード化に伴うＳＰ１０Ｔ等の多ポートの高周波スイッチモジュール（１）においても安定的な負電圧出力を得ることが可能となる。

＜１−３．高周波スイッチモジュール（図２１〜図２８）＞
好適な実施の形態によれば、前記タイミング信号生成回路（５）は、前記負電圧発生回路（６）内のクロック発生器（６１）から生成されたクロック信号ＣＬＫ＿ＯＵＴを受け、前記負電圧発生回路（６）の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果を複数ビットのタイミング信号Ｔｉｍｅとして生成する。この際に、複数ビットのタイミング信号は、それぞれ異なるタイミングにて生成されることを特徴とする。例えば、第１ビットのタイミング信号がＬｏｗからＨｉｇｈとなって、８クロック後に第２ビット目のタイミング信号がＬｏｗからＨｉｇｈとなるようにする。

前記第１のレベルシフタ（４）は、前記デコーダ（３）からのスイッチ切替信号ＳＷＣＮＴと、前記負電圧発生回路（６）からの負電圧ＮＶＧ＿ＯＵＴと、前記第２のレベルシフタ（８）からの複数ビットのスタンバイ信号ＳＴを受けて、前記負電圧発生回路（６）が電源投入時から負電圧の充電が十分に収束状態となるまでの間は、前記第１のレベルシフタ（４）を不活性状態とし、かつ不活性状態における前記第１のレベルシフタ（４）の全ての回路ノードの電圧レベルが規定される状態とし、前記負電圧発生回路（６）が生成する負電圧出力値が十分に収束する時間を経過した後に、複数ビットのスタンバイ信号ＳＴによって段階的に前記第１のレベルシフタ（４）を不活性状態から、活性状態に遷移させることを特徴とする。

前記の段階的という意味は、例えばレベルシフタ（４）が４０個のレベルシフタユニットから構成されており、かつレベルシフタ切替信号（またはバイアス）ＳＴのビット数が４ビットと仮定した場合に、第１ビット目のレベルシフタ切替信号ＳＴ＜１＞は、４０個あるレベルシフタユニットの中で０番目から１０番目のレベルシフタユニットのみを不活性状態から活性状態とし、第２ビット目のレベルシフタ切替信号ＳＴ＜２＞は、４０個あるレベルシフタユニットの中で１１番目から２０番目のレベルシフタユニットのみを不活性状態から活性状態とし、第３ビット目のレベルシフタ切替信号ＳＴ＜３＞は、４０個あるレベルシフタユニットの中で２１番目から３０番目のレベルシフタユニットのみを不活性状態から活性状態とし、第４ビット目のレベルシフタ切替信号ＳＴ＜４＞は、４０個あるレベルシフタユニットの中で３１番目から４０番目のレベルシフタユニットのみを不活性状態から活性状態とすることを特徴とする。

本好適な実施の形態によれば、電源投入時から負電圧発生回路（６）の負電圧の充電が十分に完了するまでは、レベルシフタ（４）を不活性状態とすることができ、負電圧充電中にレベルシフタ（４）から負電圧発生回路（６）の充電容量に注入される正方向の突入電流をさらに小さくすることができ、またレベルシフタ（４）の不活性状態から活性状態への遷移へ移行する際にレベルシフタ（４）から発生する突入電流を軽減させることができ、その結果、マルチモード・マルチスタンダード化に伴うＳＰ１０Ｔ等の多ポートの高周波スイッチモジュール（１）においてもさらに安定的な負電圧出力を得ることが可能となる。

＜１−４．高周波スイッチモジュール（図２９）＞
好適な他の実施の形態によれば、高周波スイッチモジュール（１）は、シリアルＩ／Ｏインターフェース（９）と、デコーダ（３）と、昇圧回路である負電圧発生回路（６）と、タイミング信号生成回路（５）と、バイアス電圧発生回路（２）もしくは第２のレベルシフタ（８）と、レベルシフタ（４）と、スイッチ（７）を具備する。

前記シリアルＩ／Ｏインターフェース（９）は、前記高周波スイッチモジュール（１）の外部の制御回路からの制御データ信号ＤＡＴＡ、システムクロックＣＬＫを受けて、前記スイッチ（７）を制御する制御信号ＣＮＴを生成する。

前記デコーダ（３）は、前記シリアルＩ／Ｏインターフェース（９）からの制御信号ＣＮＴを受けて、前記スイッチ（７）のスイッチポートを切替えるためのスイッチ切替信号ＳＷＣＮＴを生成する。

本好適な実施の形態によれば、高周波スイッチモジュール（１）の外部とのやり取りをする制御配線が制御データ信号ＤＡＴＡ、システムクロックＣＬＫのみとなるため、ＢＢＩＣ等との接続が容易となるとともに、高周波スイッチモジュール（１）のＩＣ内部にて、スイッチ制御信号ＳＷＣＮＴをシステムクロックＣＬＫで同期を取った状態で生成できる。そのため、スイッチ制御信号ＳＷＣＮＴが多数ビットある場合に、多数ビットのスイッチ信号ＳＷＣＮＴ間に生じるスキューの影響を低減することができる。

＜１−５．高周波スイッチモジュール（図３０）＞
好適な他の実施の形態によれば、前記タイミング信号生成回路（５）は、前記高周波スイッチモジュール（１）からのシステムクロックＣＬＫを受け、前記負電圧発生回路（６）の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果をタイミング信号Ｔｉｍｅとして生成する。

本好適な実施の形態によれば、システムクロックＣＬＫは、水晶発振器等から生成される非常に周波数精度が高いクロック信号のため、前記タイミング信号Ｔｉｍｅの精度を高めることが可能となる。

＜２．実施の形態の詳細＞
次に、上述した実施の形態の概要に基づいた実施の形態の詳細について図面に基づいて更に詳述する。尚、実施の形態を説明するための全図において、同一の機能を有する部品には原則として同一の符号を付して、その繰り返しの説明は省略する。

［実施の形態１］
実施の形態１による高周波スイッチモジュールについて、図１〜図１２に基づいて説明する。

《高周波スイッチモジュールの構成》
図１は、本実施の形態１による高周波スイッチモジュール１の構成を示す図である。図１に示す高周波スイッチモジュール１は、デコーダ（ＤＥＣ）３と、負電圧発生回路（ＮＶＧ）６と、負電圧発生回路６に接続されたタイミング信号生成回路（Ｔｉｍｉｎｇ）５と、タイミング信号生成回路５に接続されたバイアス電圧発生回路（Ｂｉａｓ）２と、デコーダ３と負電圧発生回路６とバイアス電圧発生回路２に接続されたレベルシフタ（ＬＳ）４と、レベルシフタ４に接続されたスイッチ（ＳＰ１０Ｔ）７を具備する。この高周波スイッチモジュール１の構成において、デコーダ３は外部のＢＢＩＣに接続され、スイッチ７は外部のＲＦポートＲＦ１〜ＲＦ１０およびアンテナＡＮＴに接続される。

デコーダ３は、高周波スイッチモジュール１の外部からの制御信号ＣＮＴ＜４：１＞を受けて、スイッチ７のスイッチポートを切替えるためのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞を生成する。

負電圧発生回路６は、スイッチ７本体を制御するのに必要となる負電圧ＮＶＧ＿ＯＵＴを生成するとともに、負電圧発生回路６内のクロック発生器６１でクロック信号ＣＬＫ＿ＯＵＴを生成する。

タイミング信号生成回路５は、負電圧発生回路６からのクロック信号ＣＬＫ＿ＯＵＴを受け、負電圧発生回路６の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果をタイミング信号Ｔｉｍｅとして生成する。

バイアス電圧発生回路２は、タイミング信号生成回路５からのタイミング信号Ｔｉｍｅを受け、レベルシフタ４の活性／不活性を切替えるバイアス電圧ＳＴを生成する。

レベルシフタ４は、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧ＮＶＧ＿ＯＵＴと、バイアス電圧発生回路２からのバイアス電圧ＳＴを受けて、負電圧発生回路６が電源投入時から負電圧の充電が十分に収束状態となるまでの間は、レベルシフタ４を不活性状態とし、負電圧発生回路６が生成する負電圧出力値が十分に収束する時間を経過した後に、レベルシフタ４を活性化し、スイッチ切替信号ＳＷＣＮＴの電圧レベル（２．５／０Ｖ）を、スイッチ７本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞を生成する。

スイッチ７は、レベルシフタ４からのゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧出力ＮＶＧ＿ＯＵＴと、高周波スイッチモジュール１の外部の２つ以上のＲＦポートからの入力信号ＲＦ１〜ＲＦ１０とアンテナＡＮＴからの入出力信号を受け、スイッチ７のトランジスタのオンおよびオフの制御を行い、ＲＦポートとアンテナＡＮＴのスイッチポートの切替えを行う。

次に、高周波スイッチモジュール１の詳細な動作原理を、図２〜図１１に示す各部ブロックの詳細説明と、図３、図７、図１２に示すタイミングチャートを用いて説明していく。

《デコーダ》
図２は、図１に示した高周波スイッチモジュール１に含まれるデコーダ３の回路構成を示す図である。図２に示すデコーダ３は、インバータ３００〜３０３と、ＡＮＤ回路３２４〜３３３と、インバータ３０４〜３２３から構成される。

デコーダ３は、高周波スイッチモジュール１の外部からの４ビットの制御信号ＣＮＴ＜４：１＞（ＣＮＴ４〜ＣＮＴ１）を受けて、スイッチ７を制御するためのスイッチ制御信号ＳＷＣＮＴ＜１０：１＞（ＳＷＣＮＴ１０〜ＳＷＣＮＴ１）とＮＳＷＣＮＴ＜１０：１＞（ＮＳＷＣＮＴ１０〜ＮＳＷＣＮＴ１＞を生成する。ＳＷＣＮＴ＜１０：１＞は、スイッチ７の１０個のシリーズスイッチを制御するための制御信号であり、アンテナ端子ＡＮＴとＲＦポートＲＦ１〜ＲＦ１０のうちの経路に応じて、ＳＷＣＮＴ＜１０：１＞のうち、開くポートである１信号のみがＨｉｇｈとなる。例えば、ＲＦ１ポートを開きたい場合は、ＳＷＣＮＴ＜１＞がＨｉｇｈとなり、その他はＬｏｗとなる。一方、ＮＳＷＣＮＴ＜１０：１＞は、スイッチ７の１０個のシャントスイッチを制御するための制御信号であり、アンテナ端子ＡＮＴとＲＦポートＲＦ１〜ＲＦ１０のうちの経路に応じて、ＮＳＷＣＮＴ＜１０：１＞のうち、開くポートである１つの信号のみがＬｏｗとなる。例えば、ＲＦ１ポートを開きたい場合は、ＮＳＷＣＮＴ＜１＞がＬｏｗとなり、その他はＨｉｇｈとなる。デコーダ３は、図２に示すとおり、全て（２．５／０Ｖ）系のロジック素子から構成されている。

例として、スイッチ７のＲＦ１ポートを開く場合について説明すると、高周波スイッチモジュール１の外部からの４ビットの制御信号ＣＮＴ＜４：１＞がＬｏｗ、Ｌｏｗ、Ｌｏｗ、Ｈｉｇｈの場合、ＡＮＤ回路３２４の４つの入力端子には全てＨｉｇｈが入力されるため、ＡＮＤ回路３２４の出力はＨｉｇｈとなる。これにより、ＲＦ１を制御するための制御信号ＳＷＣＮＴ１はＨｉｇｈとなり、ＮＳＣＮＴ１はＬｏｗとなる。その他のＡＮＤ回路３２５〜３３３のそれぞれの４つの入力端子は、いずれかの入力端子にＬｏｗが入力されるため、ＡＮＤ回路３２５〜３３３の出力はＬｏｗとなる。つまり、ＳＷＣＮＴ＜１０：２＞は全てＬｏｗとなり、ＮＳＷＮＣＴ＜１０：２＞は全てＨｉｇｈとなる。その他のＲＦポートを開く場合においても同様の動作となり、アンテナ端子ＡＮＴとＲＦポートＲＦ１〜ＲＦ１０のうちの経路に応じて、ＳＷＣＮＴ＜１０：１＞のうち、開くポートである１信号のみがＨｉｇｈとなり、ＮＳＷＣＮＴ＜１０：１＞のうち、開くポートである１つの信号のみがＬｏｗとなる。

以上の説明からデコーダ３は、外部からの制御信号ＣＮＴによって、開きたいＲＦポートを選択し、スイッチ７を制御するための信号ＳＷＣＮＴ＜１０：１＞およびＮＳＷＣＮＴ＜１０：１＞を生成していることが確認できる。なお、図２の本実施の形態１における制御信号ＣＮＴ＜４：１＞は４ビットのデジタル信号となっているが、このビット数はスイッチのポート数や制御論理により変化し、特に４ビットに限定するものではない。

《負電圧発生回路》
図４は、図１に示した高周波スイッチモジュール１に含まれる、負電圧出力ＮＶＧ＿ＯＵＴおよびクロック信号ＣＬＫ＿ＯＵＴを生成する負電圧発生回路６の構成を示す図である。図４に示す負電圧発生回路６は、クロック発生器（ＯＳＣ）６１と、チャージポンプ回路（Ｃｈａｒｇｅ Ｐｕｍｐ）６２から構成される。クロック発生器６１の入力には、クロック発生回路から出力するクロック信号の周波数を調整するための周波数制御信号ＩＣＯＮＴ、ＣＣＯＮＴが接続され、前記ＩＣＯＮＴ、ＣＣＯＮＴのデジタル値に基づいた周波数のクロック信号ＣＬＫ＿ＯＵＴを生成し、チャージポンプ回路６２の入力には、クロック発生器６１のクロック信号が接続される。

図５は、負電圧発生回路６内のクロック発生器６１の構成を示す図である。クロック発生器６１は、３つのインバータ６１２１〜６１２３と、３つの可変バイアス電流源６１１１〜６１１３と、可変容量６１３１〜６１３３で構成される。３つの可変バイアス電流源６１１１〜６１１３の制御端子には、周波数制御信号ＩＣＯＮＴが接続される。３つの可変容量６１３１〜６１３３には、周波数制御信号ＣＣＯＮＴが接続される。インバータ６１２１の入力端子にはインバータ６１２３の出力端子、電源端子には可変バイアス電流源６１１１、出力端子には可変容量６１３１が接続される。インバータ６１２２の入力端子にはインバータ６１２１の出力端子、電源端子には可変バイアス電流源６１１２、出力端子には可変容量６１３２が接続される。インバータ６１２３の入力端子にはインバータ６１２３の出力端子、電源端子には可変バイアス電流源６１１３、出力端子には可変容量６１３３が接続される。これにより、発振周波数を可変バイアス電流源６１１１〜６１１３、可変容量６１３１〜６１３３で制御可能な発振器を実現することができる。

ここで、本実施の形態１でのクロック発生器６１は、ＩＣＯＮＴがＩＣＯＮＴ１＞ＩＣＯＮＴ０、またＣＣＯＮＴがＣＣＯＮＴ１＞ＣＣＯＮＴ０の時に、クロック周波数が増加する構成となっていることとする。

図６は、負電圧発生回路６内のチャージポンプ回路６２の構成を示す図である。チャージポンプ回路６２は、クロックバッファ（ＢＵＦ）６２１と、チャージポンプコア６２０から構成される。クロックバッファ６２１は、クロック発生器６１からのクロック信号ＣＬＫ＿ＯＵＴを受け、チャージポンプコア６２０を駆動するための差動クロック信号ＣＬＫ＿ＯＰとＣＬＫ＿ＯＭを生成する。チャージポンプコア６２０は、２つの伝達容量６２０１、６２０２、２つのＮＭＯＳＦＥＴ６２０５、６２０６と２つのＰＭＯＳＦＥＴ６２０３、６２０４からなるクロスカップル回路、充電容量６２０７から構成される。チャージポンプコア６２０内の２つの伝達容量６２０１、６２０２の入力端子は、それぞれ差動クロック信号ＣＬＫ＿ＯＰ、ＣＬＫ＿ＯＭが接続される。クロスカップル回路の入力端子には伝達容量６２０１、６２０２が接続される。充電容量６２０７にはクロスカップル回路のＮＭＯＳＦＥＴ６２０６および６２０５が接続される。

チャージポンプコア６２０は、差動クロック信号ＣＬＫ＿ＯＰがＨｉｇｈ、ＣＬＫ＿ＯＭがＬｏｗの時、クロスカップル回路のＰＭＯＳＦＥＴ６２０３とＮＭＯＳＦＥＴ６２０５がオン、ＰＭＯＳＦＥＴ６２０４とＮＭＯＳＦＥＴ６２０６がオフとなる。このとき、伝達容量６２０１の出力端子はＧＮＤ側に接続されることで伝達容量６２０１の容量間にはＣＬＫ＿ＯＰのＨｉｇｈレベルであるＶＤＤが印加され、伝達容量６２０１にはＣｔ・ＶＤＤの電荷が充電される。次に、差動クロック信号ＣＬＫ＿ＯＰがＬｏｗ、ＣＬＫ＿ＯＭがＨｉｇｈの時、クロスカップル回路のＰＭＯＳＦＥＴ６２０４とＮＭＯＳＦＥＴ６２０６がオン、ＰＭＯＳＦＥＴ６２０３とＮＭＯＳＦＥＴ６２０５がオフとなる。このとき、伝達容量６２０１の出力端子は充電容量６２０７側に接続されることで伝達容量６２０１の容量の入力端子の電圧はＣＬＫ＿ＯＰの電位であるＧＮＤとなるが、先程のＣＬＫ＿ＯＰがＨｉｇｈの時にＣｔ・ＶＤＤの電荷が充電されているため、充電容量６２０７の入力端子の電圧には−ＶＤＤという負電圧が発生する。

図１２は、チャージポンプ回路６２の出力である負電圧出力ＮＶＧ＿ＯＵＴの収束過程を説明するための図である。ｔ＝ｔ０において、負電圧発生回路６が動作を開始したとき、差動クロックＣＬＫ＿ＯＰ、ＣＬＫ＿ＯＭが入力されてから間も無い場合には、充電容量６２０７に十分な電荷が充電されていないため、すぐにＮＶＧ＿ＯＵＴは−ＶＤＤ（−２．５Ｖ）の負電圧値は発生しないが、上記のようにＣＬＫ＿ＯＰとＣＬＫ＿ＯＭのＨｉｇｈとＬｏｗのサイクルを繰り返す度に充電容量６２０７には負電荷がチャージされ、最終的には充電容量６２０７に十分な負電荷が蓄えられ−ＶＤＤの値に落ち着く。なお、上記の説明は、負電圧発生回路６の動作のみを説明するために、後述するレベルシフタ４の貫通電流に起因する充電容量６２０７への正方向への突入電流の影響は無視している。レベルシフタ４を考慮した際の詳細説明は、後述のレベルシフタ４にて説明する。

《タイミング信号生成回路》
図７（ａ），（ｂ）は、図１に示した高周波スイッチモジュール１で、レベルシフタ４の活性／不活性を切替えるためのタイミング信号を生成するタイミング信号生成回路５の回路構成および、その動作を説明するためのタイミングチャートを示す図である。図７（ａ）のタイミング信号生成回路５は、クロックカウンタ（Ｎカウンタ）５１２と、ラッチ（ＬＡＴ）５１１と、ＯＲ回路５１３と、インバータ５１４から構成されている。

クロックカウンタ５１２は、負電圧発生回路６内のクロック発生器６１からのクロック信号ＣＬＫ＿ＯＵＴを入力とし、クロック信号ＣＬＫ＿ＯＵＴの立上りエッジの数をカウントし、ある一定数をカウントしたところで、ＨＩＧＨを出力する。ラッチ５１１は、クロックカウンタ５１２の出力信号を入力とし、クロックカウンタ５１２のＨｉｇｈに応答して、タイミング信号ＴｉｍｅのＬｏｗを出力する。インバータ５１４は、ラッチ５１１がＨｉｇｈを出力した後にクロックカウンタ５１２にリセットを掛けることで、クロックカウンタ５１２の動作を止めて消費電力の増加を防ぐ。

ここで、図７（ｂ）のタイミングチャートを使用して、タイミング信号生成回路５の詳細動作を説明する。ｔ＝ｔ０において、高周波スイッチモジュール１の電源が投入されたと仮定する。この時、クロックカウンタ５１２とラッチ５１１に微小時間だけリセット信号ｒｓｔを与えて、カウント値をリセットする。リセット後のクロックカウンタ５１２はＬｏｗを出力し、ラッチ５１１はリセット後の初期状態であるＨｉｇｈを出力し続ける。すなわち、タイミング信号生成回路５の出力信号ＴｉｍｅはＨｉｇｈを出力する。

そして、ｔ＝ｔ１において、負電圧発生回路６内のクロック発生器６１が動作を開始し、クロック信号ＣＬＫ＿ＯＵＴをタイミング信号生成回路５内のクロックカウンタ５１２に入力する。この後、クロックカウンタ５１２によりクロック信号ＣＬＫ＿ＯＵＴの立上りエッジ数をカウントし、ｔ＝ｔ２において６４個のクロック数を計測した後に、クロックカウンタ５１２はＨｉｇｈを出力する。ラッチ５１１は、クロックカウンタ５１２の出力であるＨｉｇｈに応答してＬｏｗを出力する。すなわち、タイミング信号生成回路５は、ｔ＝ｔ２においてＬｏｗを出力する。

ラッチ５１１のＬｏｗ出力に応答して、インバータ５１４はＨｉｇｈを出力する。ＯＲ回路５１３は、インバータ５１４のＨｉｇｈ信号に応答してＨｉｇｈを出力する。このため、クロックカウンタ５１２はリセットされ、クロックカウンタ５１２のカウント値は０になる。このとき、クロックカウンタ５１２の出力は再びＬｏｗとなるが、ラッチ５１１はＨｉｇｈを保持し続けるために、タイミング信号生成回路５の出力であるＴｉｍｅもＬｏｗを保持し続ける。

つまり、以上の説明から、タイミング信号生成回路５は、電源投入時から負電圧発生回路６内のクロック発生器６１からのクロック信号ＣＬＫ＿ＯＵＴのクロック数をカウントし、６４カウントするまで、タイミング信号ＴｉｍｅはＨｉｇｈを出力し、６４カウント後はＬｏｗを出力していることが分かる。

《バイアス電圧発生回路》
図８は、図１に示した高周波スイッチモジュール１で、レベルシフタ４の活性／不活性を切替えるためのバイアス電圧を生成するバイアス電圧発生回路２の回路構成を示す図である。バイアス電圧発生回路２は、バイアス生成回路ユニット２１から構成されており、このバイアス生成回路ユニット２１は、２段のインバータ２１１、２１２によるインバータチェーンから構成されている。バイアス電圧発生回路２は、タイミング信号生成回路５からのＴｉｍｅ信号を入力とし、Ｔｉｍｅ信号がＨｉｇｈの場合は２．５Ｖを、Ｔｉｍｅ信号がＬｏｗの場合はＧＮＤ電位である０Ｖを出力し、この信号をバイアス電圧ＳＴとして出力する。本実施の形態１におけるバイアス電圧発生回路２は、後述するレベルシフタユニット４０１〜４４０の活性／不活性とする構造に依存し、本実施の形態１においては単純な２段のインバータチェーンとなるが、レベルシフタ４の構成に応じて、それぞれ適当となるバイアス電圧を生成するものであり、特にインバータを用いることに限定はしない。

《レベルシフタ》
図９は、図１に示した高周波スイッチモジュール１で、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞とＮＳＷＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧ＮＶＧ＿ＯＵＴと、バイアス電圧発生回路２からの出力であるバイアス電圧ＳＴとを受け、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞とＮＳＷＣＮＴ＜１０：１＞の電圧レベル（２．５／０Ｖ）を、スイッチ７を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴ＜１０：１＞とＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞とＮＢＣＮＴ＜１０：１＞を生成するレベルシフタ４の構成を示す図である。

レベルシフタ４は、４０個のレベルシフタユニット４０１〜４４０から構成されており、レベルシフタユニット４０１、４０３、・・・、４３９は、それぞれ、レベルシフタコア４０１０、４０３０、・・・、４３９０と、ゲートドライバ４０１１、４０３１、・・・、４３９１から構成され、一方、レベルシフタユニット４０２、４０４、・・・、４４０は、それぞれ、レベルシフタコア４０２０、４０４０、・・・、４４００と、ボディドライバ４０２１、４０４１、・・・、４４０１から構成されている。

ここで、ＳＷＣＮＴ＜１０：１＞のうちでＳＷＣＮＴ＜１＞のみの動作を説明すると、スイッチ切替信号ＳＷＣＮＴ＜１＞は、レベルシフタユニット４０１と４０２に入力され、レベルシフタユニット４０１は、バイアス電圧ＳＴが０Ｖのときにスイッチ７のシリーズトランジスタであるＮＭＯＳＦＥＴ７１１のゲート端子を駆動するための電圧（２．５／−２．５Ｖ）を生成し、レベルシフタユニット４０２は、バイアス電圧ＳＴが０ＶのときにＮＭＯＳＦＥＴ７１１のボディ端子を駆動するための電圧（０／−２．５Ｖ）を生成する。以下、ＳＷＣＮＴ＜２＞〜ＳＷＣＮＴ＜１０＞も同様の動作となるため、説明を省略する。

一方、ＮＳＷＣＮＴ＜１０：１＞のうちでＮＳＷＣＮＴ＜１＞のみの動作を説明すると、スイッチ切替信号ＮＳＷＣＮＴ＜１＞は、レベルシフタユニット４２１と４２２に入力され、レベルシフタユニット４２１は、バイアス電圧ＳＴが０Ｖのときにスイッチ７のシャントトランジスタであるＮＭＯＳＦＥＴ７１２のゲート端子を駆動するための電圧（２．５／−２．５Ｖ）を生成し、レベルシフタユニット４２２は、バイアス電圧ＳＴが０ＶのときにＮＭＯＳＦＥＴ７１２のボディ端子を駆動するための電圧（０／−２．５Ｖ）を生成する。以下、ＮＳＷＣＮＴ＜２＞〜ＮＳＷＣＮＴ＜１０＞も同様の動作となるため、説明を省略する。

以下、レベルシフタユニット４０１について詳細を説明する。図１０は、レベルシフタユニット４０１の構成を示す図である。レベルシフタユニット４０１は、レベルシフタコア４０１０（ＰＭＯＳＦＥＴ４０１０１〜４０１０４、ＮＭＯＳＦＥＴ４０１０５〜４０１０８、インバータ４０１０９、４０１０１０）と、ゲートドライバ４０１１（ＰＭＯＳＦＥＴ４０１１１、４０１１２、ＮＭＯＳＦＥＴ４０１１３、４０１１４）から構成されている。基本的な回路構成は、前述した図３５に示した従来のレベルシフタの構成とほぼ同様であるが、従来のレベルシフタコア４０１０はＰＭＯＳＦＥＴ４０１０３およびＰＭＯＳＦＥＴ４０１０４のゲート端子がＧＮＤ端子に固定されていたが、本実施の形態１におけるレベルシフタコア４０１０ではＰＭＯＳＦＥＴ４０１０３およびＰＭＯＳＦＥＴ４０１０４のゲート端子が、バイアス電圧発生回路２からの出力であるバイアス電圧ＳＴに接続されている。また、従来のゲートドライバ４０１１はＰＭＯＳＦＥＴ４０１１２のゲート端子がＧＮＤ端子に固定されていたが、本実施の形態１におけるゲートドライバ４０１１ではＰＭＯＳＦＥＴ４０１１２のゲート端子が、バイアス電圧発生回路２からの出力であるバイアス電圧ＳＴに接続されている。

ここで、レベルシフタ４およびレベルシフタユニット４０１の電源投入時からの動作について、図１２のタイミングチャートを用いて説明する。ｔ＝ｔ０において、高周波スイッチモジュール１の電源が投入されると同時に、負電圧発生回路６は、負電圧発生回路６内のクロック発生器６１の動作を開始し、クロック信号ＣＬＫ＿ＯＵＴを生成し、このクロック信号ＣＬＫ＿ＯＵＴによってチャージポンプ回路６２を駆動することで、負電圧の充電を開始する。また、電源投入と同時にタイミング信号生成回路５の出力であるタイミング信号ＴｉｍｅはＨｉｇｈとなるとともに、負電圧発生回路６から出力されるクロック信号ＣＬＫ＿ＯＵＴの立上りエッジのカウントを開始する。

タイミング信号生成回路５のＨｉｇｈ出力を受けて、バイアス電圧発生回路２は２．５Ｖのバイアス電圧ＳＴを出力する。バイアス電圧ＳＴが２．５Ｖの場合、すなわち負電圧発生回路６が負電圧を充電中の場合は、レベルシフタコア４０１０のＰＭＯＳＦＥＴ４０１０３およびＰＭＯＳＦＥＴ４０１０４のゲート端子は２．５Ｖとなっているため、ＰＭＯＳＦＥＴ４０１０３およびＰＭＯＳＦＥＴ４０１０４のゲート−ソース間電圧は０Ｖとなるために、ＰＭＯＳＦＥＴ４０１０３およびＰＭＯＳＦＥＴ４０１０４はＯＦＦとなり、その結果、レベルシフタコア４０１０のＶＤＤ−ＮＶＧ＿ＯＵＴ間を流れる貫通電流はほぼ０となる。一方、ゲートドライバ４０１１のＰＭＯＳＦＥＴ４０１１２も同様にＯＦＦとなるために、ゲートドライバ４０１１のＶＤＤ−ＮＶＧ＿ＯＵＴ間を流れる貫通電流はほぼ０となる。つまり、負電圧発生回路６が充電中の間においても、レベルシフタユニット４０１に流れる貫通電流をほぼ０とすることが可能となる。

同様に、図１１は、レベルシフタユニット４０２の構成を示す図である。レベルシフタユニット４０２は、レベルシフタコア４０２０（ＰＭＯＳＦＥＴ４０２０１〜４０２０４、ＮＭＯＳＦＥＴ４０２０５〜４０２０８、インバータ４０２０９、４０２０１０）と、ボディドライバ４０２１（ＰＭＯＳＦＥＴ４０２１１、ＮＭＯＳＦＥＴ４０２１２）から構成されている。レベルシフタユニット４０２を構成するレベルシフタコア４０２０も同様に、ＰＭＯＳＦＥＴ４０２０３およびＰＭＯＳＦＥＴ４０２０４のゲート端子が、バイアス電圧発生回路２からの出力であるバイアス電圧ＳＴに接続されている以外は、従来のレベルシフタユニット４０２と同様の構成である。

ここで、バイアス電圧ＳＴが２．５Ｖの場合、すなわち負電圧発生回路６が負電圧を充電中の場合は、レベルシフタコア４０２０のＰＭＯＳＦＥＴ４０２０３およびＰＭＯＳＦＥＴ４０２０４のゲート端子は２．５Ｖとなっているため、ＰＭＯＳＦＥＴ４０２０３およびＰＭＯＳＦＥＴ４０２０４のゲート−ソース間電圧は０Ｖとなるために、ＰＭＯＳＦＥＴ４０２０３およびＰＭＯＳＦＥＴ４０２０４はＯＦＦとなり、その結果、レベルシフタコア４０２０のＶＤＤ−ＮＶＧ＿ＯＵＴ間を流れる貫通電流はほぼ０となる。一方、ボディドライバ４０２１のＰＭＯＳＦＥＴ４０２１１およびＮＭＯＳＦＥＴ４０２１２のゲート端子は、ＮＭＯＳＦＥＴ４０２０６の不定電圧が印加されるために、貫通電流は流れたままとなる。

しかしながら、ボディドライバ４０２１以外の貫通電流は、負電圧発生回路６の負電圧充電中において遮断できるため、レベルシフタ４の全貫通電流に対して、負電圧発生回路６の充電電流を十分に大きくすることが可能となる。つまり、負電圧発生回路６の負電圧充電中に生じるレベルシフタ４の貫通電流に起因する充電容量６２０７への正方向の突入電流を劇的に減少させることが可能となり、ＳＰ１０Ｔ等の多ポート切替のスイッチ７を有するスイッチモジュールにおいても、伝達容量６２０１、６２０２を増大させることなく、かつ、クロック発生器６１の発振周波数を高めることなく、安定して負電圧を充電することが可能となる。

そして、負電圧発生回路６の負電圧出力ＮＶＧ＿ＯＵＴが十分に最終目的の電圧値である−２．５Ｖに収束するタイミングであるｔ＝ｔ２において、タイミング信号生成回路５はクロック信号ＣＬＫ＿ＯＵＴの立上りエッジ数が一定の数に達した段階で、その出力信号であるタイミング信号ＴｉｍｅはＨｉｇｈからＬｏｗとなる。前記タイミング信号生成回路５のＬｏｗ出力を受けて、バイアス電圧発生回路２は０Ｖのバイアス電圧ＳＴを出力する。バイアス電圧ＳＴが０Ｖとなったことで、レベルシフタ４のスタンバイ状態は解除され、レベルシフタユニット４０１〜４４０も従来回路で説明したとおりの通常状態での動作を開始する。

すなわち、一例として挙げると、レベルシフタユニット４０１は、デコーダ３からのＳＷＣＮＴ＜１＞のＨｉｇｈを受けると、バイアス電圧ＳＴが０Ｖなので、スイッチ７のシリーズトランジスタであるＮＭＯＳＦＥＴ７１１をオンするためのゲート端子電圧２．５Ｖを生成し、ＧＣＮＴ＜１＞として出力する。レベルシフタユニット４０２は、同様にＳＷＣＮＴ＜１＞のＨｉｇｈを受けて、ＮＭＯＳＦＥＴ７１１をオンするためのボディ端子電圧０Ｖを生成し、ＢＣＮＴ＜１＞として出力する。レベルシフタユニット４２１は、デコーダ３からのＮＳＷＣＮＴ＜１＞のＬｏｗを受けて、シャントトランジスタであるＮＭＯＳＦＥＴ７１２をオフするためのゲート端子電圧−２．５Ｖを生成し、ＮＧＣＮＴ＜１＞として出力する。レベルシフタユニット４２２は、デコーダ３からのＮＳＷＣＮＴ＜１＞のＬｏｗを受けて、ＮＭＯＳＦＥＴ７１２をオフするためのボディ端子電圧−２．５Ｖを生成し、ＮＢＣＮＴ＜１＞として出力する。

一方、その他のレベルシフタユニット４０３、４０４、４０５、・・・、４２０は、デコーダ３からのＳＷＣＮＴ＜１０：２＞のＬｏｗを受け、スイッチ７のＮＭＯＳＦＥＴ７２１、７３１、７４１、７５１、７６１、７７１、７８１、７９１、７１０１をオフするためのゲート端子電圧−２．５Ｖおよびボディ電圧−２．５Ｖを生成し、ＧＣＮＴ＜１０：２＞およびＢＣＮＴ＜１０：２＞として出力する。また、レベルシフタユニット４２３、４２５、・・・、４３９は、デコーダ３からのＮＳＷＣＮＴ＜１０：２＞のＨｉｇｈを受け、スイッチ７のＮＭＯＳＦＥＴ７２２、７３２、７４２、７５２、７６２、７７２、７８２、７９２、７１０２をオンするためのゲート端子電圧２．５Ｖを生成し、ＮＧＣＮＴ＜１０：２＞として出力する。また、レベルシフタユニット４２４、４２６、・・・、４４０は、デコーダ３からのＮＳＷＣＮＴ＜１０：２＞のＨｉｇｈを受け、スイッチ７のＮＭＯＳＦＥＴ７２２、７３２、７４２、７５２、７６２、７７２、７８２、７９２、７１０２をオンするためのボディ端子電圧０Ｖを生成し、ＮＧＣＮＴ＜１０：２＞として出力する。

《スイッチ》
図３（ａ），（ｂ）は、図１に示した高周波スイッチモジュール１で、スイッチポートの切替を行うスイッチ７の構成および、その動作を説明するためのタイミングチャートを示す図である。図３のスイッチ７は、１０個のＲＦポートＲＦ１〜ＲＦ１０と１つのアンテナポートＡＮＴを持ち、レベルシフタ４から生成されたゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞によって、高周波スイッチモジュール１の外部から入力される１０本のＲＦ信号（ＲＦ１〜ＲＦ１０）のいずれかのうち１つのみをアンテナポートＡＮＴに接続する役割を持つ回路である。ＳＰ１０Ｔのスイッチ７は、１０個のシリーズトランジスタであるＮＭＯＳＦＥＴ７１１、７２１、７３１、７４１、７５１、７６１、７７１、７８１、７９１、７１０１と、１０個のシャントトランジスタであるＮＭＯＳＦＥＴ７１２、７２２、７３２、７４２、７５２、７６２、７７２、７８２、７９２、７１０２から構成される。

ＲＦポートＲＦ１は、シリーズトランジスタであるＮＭＯＳＦＥＴ７１１を介してアンテナ端子ＡＮＴに接続されるとともに、シャントトランジスタであるＮＭＯＳＦＥＴ７１２を介してＧＮＤに接続される。ＮＭＯＳＦＥＴ７１１のゲート端子およびボディ端子は、レベルシフタ４からのゲート制御信号ＧＣＮＴ＜１＞およびボディ制御信号ＢＣＮＴ＜１＞が接続される。一方、ＮＭＯＳＦＥＴ７１２のゲート端子およびボディ端子は、レベルシフタ４からのゲート制御信号ＮＧＣＮＴ＜１＞およびボディ制御信号ＮＢＣＮＴ＜１＞が接続される。ＲＦポートＲＦ１のＲＦ信号をアンテナ端子ＡＮＴへ伝達させる場合は、ゲート制御信号ＧＣＮＴ＜１＞を２．５Ｖ、ボディ制御信号ＢＣＮＴ＜１＞を０Ｖ、ゲート制御信号ＮＧＣＮＴ＜１＞を−２．５Ｖ、ボディ制御信号ＮＢＣＮＴ＜１＞を−２．５Ｖとすることで、ＮＭＯＳＦＥＴ７１１をオンし、ＮＭＯＳＦＥＴ７１２をオフとする。一方、ＲＦポートＲＦ１とアンテナ端子ＡＮＴを遮断する場合は、ゲート制御信号ＧＣＮＴ＜１＞を−２．５Ｖ、ボディ制御信号ＢＣＮＴ＜１＞を−２．５Ｖ、ゲート制御信号ＮＧＣＮＴ＜１＞を２．５Ｖ、ボディ制御信号ＮＢＣＮＴ＜１＞を０Ｖとすることで、ＮＭＯＳＦＥＴ７１１をオフし、ＮＭＯＳＦＥＴ７１２をオンとする。

ＲＦポートＲＦ２は、シリーズトランジスタであるＮＭＯＳＦＥＴ７２１を介してアンテナ端子ＡＮＴに接続されるとともに、シャントトランジスタであるＮＭＯＳＦＥＴ７２２を介してＧＮＤに接続される。ＮＭＯＳＦＥＴ７２１のゲート端子およびボディ端子は、レベルシフタ４からのゲート制御信号ＧＣＮＴ＜２＞およびボディ制御信号ＢＣＮＴ＜２＞が接続される。一方、ＮＭＯＳＦＥＴ７２２のゲート端子およびボディ端子は、レベルシフタ４からのゲート制御信号ＮＧＣＮＴ＜２＞およびボディ制御信号ＮＢＣＮＴ＜２＞が接続される。ＲＦポートＲＦ２のＲＦ信号をアンテナ端子ＡＮＴへ伝達させる場合は、ゲート制御信号ＧＣＮＴ＜２＞を２．５Ｖ、ボディ制御信号ＢＣＮＴ＜２＞を０Ｖ、ゲート制御信号ＮＧＣＮＴ＜２＞を−２．５Ｖ、ボディ制御信号ＮＢＣＮＴ＜２＞を−２．５Ｖとすることで、ＮＭＯＳＦＥＴ７２１をオンし、ＮＭＯＳＦＥＴ７２２をオフとする。一方、ＲＦポートＲＦ２とアンテナ端子ＡＮＴを遮断する場合は、ゲート制御信号ＧＣＮＴ＜２＞を−２．５Ｖ、ボディ制御信号ＢＣＮＴ＜２＞を−２．５Ｖ、ゲート制御信号ＮＧＣＮＴ＜２＞を２．５Ｖ、ボディ制御信号ＮＢＣＮＴ＜２＞を０Ｖとすることで、ＮＭＯＳＦＥＴ７２１をオフし、ＮＭＯＳＦＥＴ７２２をオンとする。

ＲＦポートＲＦ３〜ＲＦ１０の説明に関しては、同様の説明となるために省略する。

ここで、レベルシフタ４からのゲート制御信号およびボディ制御信号において、ゲート制御信号ＧＣＮＴ＜１＞が２．５Ｖ、ゲート制御信号ＧＣＮＴ＜１０：２＞が−２．５Ｖ、ボディ制御信号ＢＣＮＴ＜１＞が０Ｖ、ボディ制御信号ＢＣＮＴ＜１０：２＞、ゲート制御信号ＮＧＣＮＴ＜１＞が−２．５Ｖ、ゲート制御信号ＮＧＣＮＴ＜１０：２＞が２．５Ｖ、ボディ制御信号ＮＢＣＮＴ＜１＞が−２．５Ｖ、ボディ制御信号ＮＢＣＮＴ＜１０：２＞が０Ｖの各信号がＳＰ１０Ｔのスイッチ７に入力されると、ＲＦポートＲＦ１に接続されるシリーズトランジスタであるＮＭＯＳＦＥＴ７１１がオン、シャントトランジスタであるＮＭＯＳＦＥＴ７１２がオフとなり、ＲＦポートＲＦ１のＲＦ信号がアンテナ端子ＡＮＴに伝達される。一方、その他のシリーズトランジスタであるＮＭＯＳＦＥＴ７２１、７３１、７４１、７５１、７６１、７７１、７８１、７９１、７１０１はオフとなり、シャントトランジスタであるＮＭＯＳＦＥＴ７２２、７３２、７４２、７５２、７６２、７７２、７８２、７９２、７１０２はオフとなる。つまり、ＲＦポートＲＦ１のＲＦ信号のみがアンテナ端子ＡＮＴに伝達され、その他のＲＦポートＲＦ２〜ＲＦ１０はアンテナ端子ＡＮＴとは遮断されていることが分かる。

《実施の形態１の効果》
以上の説明から、本実施の形態１では、外部から受信した制御信号に基づいて、スイッチ７のスイッチ切替信号を生成するデコーダ３と、スイッチ７を駆動する昇圧電圧を生成する負電圧発生回路６と、クロック信号のクロック数をカウントし、タイミング信号を生成するタイミング信号生成回路５と、タイミング信号に応答し、レベルシフタ４を不活性状態／活性状態に切替えるためのバイアス電圧を生成するバイアス電圧発生回路２と、スイッチ切替信号とバイアス電圧と昇圧電圧の信号に応答して、スイッチ７を駆動するための制御信号を生成するレベルシフタ４と、制御信号に応答して、複数の高周波信号ポート間の経路を切替えるスイッチ７を具備することにより、以下のような効果を得ることができる。

すなわち、高周波スイッチモジュール１の電源投入時から、タイミング信号生成回路５で負電圧発生回路６からのクロック出力ＣＬＫ＿ＯＵＴのクロックの立上りエッジ数をカウントし、負電圧発生回路６が発生させる負電圧出力が十分に最終目標値である−２．５Ｖに収束した状態になる時間だけレベルシフタ４を不活性状態とすることで、負電圧発生回路６の負電圧充電中に生じるレベルシフタ４の貫通電流に起因する充電容量６２０７への正方向の突入電流を劇的に減少させることが可能となる。その結果、ＳＰ１０Ｔ等の多ポート切替のスイッチ７を有するスイッチモジュールにおいても、伝達電容量６２０１、６２０２を増大させることなく、かつ、クロック発生器６１の発振周波数を高めることなく、安定して負電圧を充電することが可能となる。

［実施の形態２］
実施の形態２による高周波スイッチモジュールについて、図１３〜図２０に基づいて説明する。

《高周波スイッチモジュールの構成》
図１３は、本実施の形態２による高周波スイッチモジュール１の構成を示す図である。図１３に示す高周波スイッチモジュール１は、デコーダ（ＤＥＣ）３と、負電圧発生回路（ＮＶＧ）６と、負電圧発生回路６に接続されたタイミング信号生成回路（Ｔｉｍｉｎｇ）５と、タイミング信号生成回路５に接続された第２のレベルシフタ（ＬＳ２）８と、デコーダ３と負電圧発生回路６と第２のレベルシフタ８に接続されたレベルシフタ（ＬＳ）４と、レベルシフタ４に接続されたスイッチ（ＳＰ１０Ｔ）７を具備する。つまり、本実施の形態２は、上述した実施の形態１の高周波スイッチモジュール１で構成されていた回路要素であるバイアス電圧発生回路２を、第２のレベルシフタ８に置き換えた構成となっている。なお、以下において、レベルシフタ４は第２のレベルシフタ８と区別するために第１のレベルシフタ４と表記する。

デコーダ３は、高周波スイッチモジュール１の外部からの制御信号ＣＮＴ＜４：１＞を受けて、スイッチ７のスイッチポートを切替えるためのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞を生成する。

負電圧発生回路６は、スイッチ７本体を制御するのに必要となる負電圧ＮＶＧ＿ＯＵＴを生成するとともに、負電圧発生回路６内のクロック発生器６１でクロック信号ＣＬＫ＿ＯＵＴを生成する。

タイミング信号生成回路５は、負電圧発生回路６からのクロック信号ＣＬＫ＿ＯＵＴを受け、負電圧発生回路６の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果をタイミング信号Ｔｉｍｅとして生成する。

第２のレベルシフタ８は、タイミング信号生成回路５からのタイミング信号Ｔｉｍｅを受け、第１のレベルシフタ４の活性／不活性を切替える３ビットのスタンバイ信号ＳＴを生成する。

第１のレベルシフタ４は、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧ＮＶＧ＿ＯＵＴと、第２のレベルシフタ８からのバイアス電圧ＳＴを受けて、負電圧発生回路６が電源投入時から負電圧の充電が十分に収束状態となるまでの間は、第１のレベルシフタ４を不活性状態とし、負電圧発生回路６が生成する負電圧出力値が十分に収束する時間を経過した後に、第１のレベルシフタ４を活性化し、スイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞の電圧レベル（２．５／０Ｖ）を、スイッチ７本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞を生成する。

スイッチ７は、第１のレベルシフタ４からのゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧出力ＮＶＧ＿ＯＵＴと、高周波スイッチモジュール１の外部の２つ以上のＲＦポートからの入力信号ＲＦ１〜ＲＦ１０とアンテナＡＮＴからの入出力信号を受け、スイッチ７のトランジスタのオンおよびオフの制御を行い、ＲＦポートとアンテナＡＮＴのスイッチポートの切替えを行う。

次に、高周波スイッチモジュール１の詳細な動作原理を、図１４〜図２０に示す各部ブロックの詳細説明と、図１４に示すタイミングチャートを用いて説明していくが、デコーダ３、負電圧発生回路６、タイミング信号生成回路５、スイッチ７の構成および動作原理は、上述した実施の形態１と同様であるため、繰り返しの説明は省略する。

《第２のレベルシフタ》
図１４（ａ），（ｂ）は、図１３に示した高周波スイッチモジュール１で、タイミング信号生成回路５からのタイミング信号Ｔｉｍｅを受け、３ビットのスタンバイ信号ＳＴを生成する第２のレベルシフタ８の構成および、その動作を説明するためのタイミングチャートを示す図である。

図１４（ａ）の第２のレベルシフタ８は、レベルシフタユニット８１から構成されており、レベルシフタユニット８１は、インバータ８１０９〜８１０１２と、ＰＭＯＳＦＥＴ８１０１〜８１０４、およびＮＭＯＳＦＥＴ８１０５〜８１０８から構成される。第２のレベルシフタ８は、タイミング信号生成回路５から出力されたタイミング信号Ｔｉｍｅの電圧レベル（２．５／０Ｖ）を、３ビットのタイミング信号ＳＴのうちＳＴ１およびＳＴ２は０／−２．５Ｖに変換し、ＳＴ３は２．５／０Ｖのまま出力する。

ここで、第２のレベルシフタ８の動作を、図１４（ｂ）のタイミングチャートを交えて説明する。高周波スイッチモジュール１の電源が投入されたタイミングｔ＝ｔ０において、タイミング信号生成回路５から出力されるタイミング信号ＴｉｍｅはＨｉｇｈとなるため、レベルシフタユニット８１内のインバータ８１０９の出力は０Ｖ、インバータ８１０１０の出力は２．５Ｖとなる。つまり、レベルシフタユニット８１内の差動入力トランジスタのＰＭＯＳＦＥＴ８１０１はオン、ＰＭＯＳＦＥＴ８１０２はオフとなる。ＰＭＯＳＦＥＴ８１０１がオンすることで、ＰＭＯＳＦＥＴ８１０１のドレイン端子は２．５Ｖとなる。これにより、ＰＭＯＳＦＥＴ８１０３のゲート−ソース間電圧は−２．５Ｖとなるため、ＰＭＯＳＦＥＴ８１０３もオンとなり、ＰＭＯＳＦＥＴ８１０７のドレイン端子は２．５Ｖとなる。

ここで、ｔ＝ｔ０の段階においては、負電圧発生回路６が発生する負電圧出力はまだ０Ｖのため、ＮＭＯＳＦＥＴ８１０５のドレイン端子の電圧は、ＮＭＯＳＦＥＴ８１０７とＮＭＯＳＦＥＴ８１０５の分圧電圧となり、ＮＭＯＳＦＥＴ８１０７とＮＭＯＳＦＥＴ８１０５のオフ抵抗がおおむね等しいとすると、ＮＭＯＳＦＥＴ８１０５のドレイン端子の電圧は１．２５Ｖとなる。ＮＭＯＳＦＥＴ８１０５のドレイン端子電圧１．２５Ｖは、ＮＭＯＳＦＥＴ８１０６のゲート端子電圧となるため、ＮＭＯＳＦＥＴ８１０６のゲート−ソース間電圧は１．２５Ｖとなるため、ＮＭＯＳＦＥＴ８１０６はオンとなる。ＮＭＯＳＦＥＴ８１０６がオンするため、ＮＭＯＳＦＥＴ８１０６のドレイン端子電圧は０Ｖとなるが、ＮＭＯＳＦＥＴ８１０８のゲート−ソース間電圧は０Ｖとなり、ＮＭＯＳＦＥＴ８１０８はオフ状態となる。

ここで、インバータ８１０１１の入力にはＮＭＯＳＦＥＴ８１０５のドレイン端子電圧１．２５Ｖが入力されるため、スタンバイ信号ＳＴ１はＮＶＧ＿ＯＵＴの負電圧出力値が安定的に出力される。一方、インバータ８１０１２の入力にはＮＭＯＳＦＥＴ８１０６のドレイン電圧であるＮＶＧ＿ＯＵＴの負電圧値が入力されるが、ＮＶＧ＿ＯＵＴの負電圧値はｔ＝ｔ０においては０Ｖであるため、スタンバイ信号ＳＴ２の出力は０Ｖとなる。また、タイミング制御信号Ｔｉｍｅの２．５Ｖを入力としたインバータ８１０９の出力は０Ｖであり、この０Ｖを入力とするインバータ８１０１０の出力電圧は２．５Ｖとなる。つまり、タイミング信号ＳＴ３の電圧は２．５Ｖとなる。

ｔ＞ｔ０となり、負電圧発生回路６の発生する負電圧値が−０．６Ｖ程度となると、レベルシフタユニット８１のインバータ８１０１２の入力には負電圧出力値である−０．６Ｖが入力されるため、インバータ８１０１２の出力は安定して、０Ｖを出力するようになる。そして、負電圧発生回路６が発生する負電圧出力値が−２．５Ｖに収束すると、インバータ８１０１１の出力電圧であるスタンバイ信号ＳＴ１は−２．５Ｖ、インバータ８１０１２の出力電圧であるスタンバイ信号ＳＴ２は０Ｖ、インバータ８１０１０の出力電圧であるスタンバイ信号ＳＴ３は２．５Ｖとなる。また、上記の負電圧発生回路６の負電圧出力が収束する過程で、レベルシフタユニット８１では貫通電流が発生するが、第２のレベルシフタ８は１つのレベルシフタユニット８１のみから構成されているため、負電圧発生回路６のチャージポンプ回路から供給される充電電流より上記第２のレベルシフタ８から発生する貫通電流は十分に小さいため、この第２のレベルシフタ８の貫通電流による負電圧の充電への影響はほぼ無視できる。

そして、タイミング信号生成回路５が負電圧発生回路６から生成されるクロック信号ＣＬＫ＿ＯＵＴの立上りエッジを一定数計測したタイミングｔ＝ｔ２において、タイミング信号ＴｉｍｅはＨｉｇｈからＬｏｗとなり、レベルシフタユニット８１の差動入力トランジスタのＰＭＯＳＦＥＴ８１０１はオフ、ＰＭＯＳＦＥＴ８１０４はオンとなることで、ＮＭＯＳＦＥＴ８１０５とＮＭＯＳＦＥＴ８１０６の出力電圧が入れ替わり、それぞれ−２．５Ｖ、０Ｖとなる。それに伴い、インバータ８１０１１の出力電圧であるスタンバイ信号ＳＴ１は−２．５Ｖから０Ｖに遷移し、インバータ８１０１２の出力電圧であるスタンバイ信号ＳＴ２は０Ｖから−２．５Ｖとなる。また、インバータ８１０１０の出力電圧であるスタンバイ信号ＳＴ３は２．５Ｖから０Ｖに遷移する。

《第１のレベルシフタ》
本実施の形態２による第１のレベルシフタ４のブロック構成は、上述した図９に示される実施の形態１と同様であるが、第１のレベルシフタ４を構成するレベルシフタユニット４０１〜４４０の構成が異なる。図１５は、本実施の形態２におけるレベルシフタユニット４０１（４０３、４０５、・・・、４３９と同一構成）の構成を示す図である。また図１６は、本実施の形態２におけるレベルシフタユニット４０２（４０４、４０６、・・・、４４０と同一構成）の構成を示す図である。本実施の形態２では、上記レベルシフタユニットと、その効果について説明する。

図１５は、図３５に示した従来のレベルシフタユニット４０１に対して、活性／不活性用スイッチのＮＭＯＳＦＥＴ４０１０１１、４０１０１２、４０１０１３、４０１０１４およびＣＭＯＳＦＥＴ４０１０１５、４０１０１６と、セレクタ４０１０１８、４０１１１５、４０１１１６が追加されており、第２のレベルシフタ８から生成された３ビットのスタンバイ信号ＳＴ１〜ＳＴ３のうち、ＳＴ２がＮＭＯＳＦＥＴ４０１０１１〜４０１０１４、ＣＭＯＳＦＥＴ４０１０１５、４０１０１６のゲート端子およびセレクタ４０１１１６のセレクト端子に接続され、ＳＴ１がＣＭＯＳＦＥＴ４０１０１５、４０１０１６のもう一つのゲート端子に接続され、ＳＴ３がセレクタ４０１０１８および４０１１１５に接続されている。

一方、図１６は、図３６に示した従来のレベルシフタユニット４０２に対して、活性／不活性用スイッチのＮＭＯＳＦＥＴ４０２０１１、４０２０１２、４０２０１３、４０２０１４およびＣＭＯＳＦＥＴ４０２０１５、４０２０１６と、セレクタ４０２０１８、４０２１１３が追加されており、第２のレベルシフタ８から生成された３ビットのスタンバイ信号ＳＴ１〜ＳＴ３のうち、ＳＴ２がＮＭＯＳＦＥＴ４０２０１１〜４０２０１４、ＣＭＯＳＦＥＴ４０２０１５、４０２０１６のゲート端子およびセレクタ４０１１１３のセレクト端子に接続され、ＳＴ１がＣＭＯＳＦＥＴ４０２０１５、４０２０１６のもう一つのゲート端子に接続され、ＳＴ３がセレクタ４０１０１８および４０１１１５に接続されている。

ここで、上記のレベルシフタユニット４０１と４０２の詳細動作について、図１７〜図２０および、上述した実施の形態１で示した図１２、上述した図１４（ｂ）のタイミングチャートを用いて説明する。図１２、図１４（ｂ）に示すタイミングチャートにおいて、高周波スイッチモジュール１の電源が投入されるタイミングｔ＝ｔ０において、第２のレベルシフタ８はタイミング信号生成回路５から出力されるＨｉｇｈを受け、タイミング信号生成回路５の３ビットのスタンバイ信号ＳＴ１〜ＳＴ３は、ＳＴ１がＮＶＧ＿ＯＵＴの負電圧値、ＳＴ２が０Ｖ、ＳＴ３が２．５Ｖを出力して、第１のレベルシフタ４を不活性状態とする。

ここで、図１７は、不活性状態における第１のレベルシフタ４を構成するレベルシフタユニット４０１の動作を示す図である。不活性状態となる期間では、スタンバイ信号ＳＴ３は２．５Ｖとなるため、セレクタ４０１０１８の出力は端子１側が選択されて０Ｖとなる。セレクタ４０１０１８の０Ｖ出力により、ＰＭＯＳＦＥＴ４０１０１および４０１０３はオフ、ＰＭＯＳＦＥＴ４０１０２はオンとなる。また、セレクタ４０１１１５の出力は端子１側が選択されて２．５Ｖとなり、その結果、ＰＭＯＳＦＥＴ４０１１１はオフとなる。一方、スタンバイ信号ＳＴ１のＮＶＧ＿ＯＵＴ電圧により、ＣＭＯＳＦＥＴ４０１０１５および４０１０１６はオフとなる。さらに、スタンバイ信号ＳＴ２の０Ｖにより、ＮＭＯＳＦＥＴ４０１０１１〜４０１０１４はオンとなり、セレクタ４０１１１６の出力は端子１側が選択されて０Ｖとなり、その結果、ＮＭＯＳＦＥＴ４０１１３はオンとなる。

ここで、ＰＭＯＳＦＥＴ４０１０２はオンとなるため、ＰＭＯＳＦＥＴ４０１０２のドレイン端子の電圧は２．５Ｖとなる。その結果、ＰＭＯＳＦＥＴ４０１０４のゲート−ソース間電圧は−２．５Ｖとなるため、ＰＭＯＳＦＥＴ４０１０４もオンとなる。また、ＮＭＯＳＦＥＴ４０１０５および４０１０６のゲート端子はＮＶＧ＿ＯＵＴとなっているため、ゲート−ソース間電圧は０Ｖとなり、ＮＭＯＳＦＥＴ４０１０５と４０１０６はオフとなる。ＮＭＯＳＦＥＴ４０１０６のドレイン端子はＮＭＯＳＦＥＴ４０１０１２を介してＧＮＤが接続されているために０Ｖとなり、この結果、ＮＭＯＳＦＥＴ４０１０８のゲート−ソース間電圧は０Ｖとなるために、ＮＭＯＳＦＥＴ４０１０８はオフとなる。

また、ＮＭＯＳＦＥＴ４０１０５のドレイン端子はＮＭＯＳＦＥＴ４０１０１１を介してＮＶＧ＿ＯＵＴが接続されているためにＮＶＧ＿ＯＵＴの負電圧値となり、その結果、ＮＭＯＳＦＥＴ４０１０５のゲート−ソース間電圧が０．６ＶとなるタイミングにてＮＭＯＳＦＥＴ４０１０５はオンとなる。このため、ＮＭＯＳＦＥＴ４０１０５のドレイン端子はＮＶＧ＿ＯＵＴの負電圧値となり、また、ＮＭＯＳＦＥＴ４０１０７のゲート−ソース間電圧もしきい電圧０．６Ｖを超えるためにＮＭＯＳＦＥＴ４０１０７もオンとなり、ＮＭＯＳＦＥＴ４０１０７のドレイン端子の出力電圧もＮＶＧ＿ＯＵＴの負電圧値となる。ＰＭＯＳＦＥＴ４０１０１のドレイン端子電圧はオフとなっているＰＭＯＳＦＥＴ４０１０１と４０１０３のオフ抵抗の分圧によって決定するため、ＮＶＧ＿ＯＵＴの負電圧値とＶＤＤの１／２となる電圧が出力される。

また、レベルシフタユニット４０１のゲートドライバ４０１１については、ＮＭＯＳＦＥＴ４０１１３のゲート端子には０Ｖが印加されているため、ＮＭＯＳＦＥＴ４０１１３のゲート−ソース間電圧がトランジスタのしきい電圧である０．６Ｖを超えるタイミングにおいてＮＭＯＳＦＥＴ４０１１３はオンとなる。ＮＭＯＳＦＥＴ４０１１３がオンとなることで、ＮＭＯＳＦＥＴ４０１１３のドレイン端子電圧はＮＶＧ＿ＯＵＴの負電圧値となり、ＮＭＯＳＦＥＴ４０１１４のゲート−ソース間電圧もしきい電圧となる０．６Ｖを超えるためにＮＭＯＳＦＥＴ４０１１４もオンとなる。ＮＭＯＳＦＥＴ４０１１４がオンとなるため、ＮＭＯＳＦＥＴ４０１１４のドレイン端子すなわちレベルシフタユニット４０１の出力は−２．５Ｖとなる。また、ＰＭＯＳＦＥＴ４０１１１のドレイン端子電圧は、オフとなっているＰＭＯＳＦＥＴ４０１１１と４０１１２のオフ抵抗の分圧によって決定するため、ＮＶＧ＿ＯＵＴの負電圧値とＶＤＤの１／２となる電圧となる。

以上、説明したとおり、本実施の形態２では、ＮＭＯＳＦＥＴ４０１０５と４０１０６からなるラッチ接続を遮断して、スイッチ用のＮＭＯＳＦＥＴ４０１０１１〜４０１０１４およびＣＭＯＳＦＥＴ４０１０１５、４０１０１６と、セレクタ４０１０１８、４０１１１５、４０１１１６を用いて個別に定まった電圧を印加することで、不定となる状態を回避し、従来例で問題となっていたレベルシフタの貫通電流をほぼ０としている。

同様に、図１９は、不活性状態におけるレベルシフタユニット４０２の動作を示す図である。図１９により、不活性状態つまり負電圧充電中におけるレベルシフタユニット４０２の動作について説明する。セレクタ４０２０１８の０Ｖ出力により、ＰＭＯＳＦＥＴ４０２０１および４０２０３はオフ、ＰＭＯＳＦＥＴ４０２０２はオンとなる。一方、スタンバイ信号ＳＴ１のＮＶＧ＿ＯＵＴ電圧により、ＣＭＯＳＦＥＴ４０２０１５および４０２０１６はオフとなる。さらに、スタンバイ信号ＳＴ２の０Ｖにより、ＮＭＯＳＦＥＴ４０２０１１〜４０２０１４はオンとなり、セレクタ４０２１１３の出力は端子１側が選択されて０Ｖとなり、その結果、ＮＭＯＳＦＥＴ４０２１２はオンとなる。

ここで、ＰＭＯＳＦＥＴ４０２０２はオンとなるため、ＰＭＯＳＦＥＴ４０２０２のドレイン端子の電圧は２．５Ｖとなる。その結果、ＰＭＯＳＦＥＴ４０２０４のゲート−ソース間電圧は−２．５Ｖとなるため、ＰＭＯＳＦＥＴ４０２０４もオンとなる。また、ＮＭＯＳＦＥＴ４０２０５および４０２０６のゲート端子はＮＶＧ＿ＯＵＴとなっているためにゲート−ソース間電圧は０Ｖとなり、ＮＭＯＳＦＥＴ４０２０５および４０２０６はオフとなる。ＮＭＯＳＦＥＴ４０２０６のドレイン端子はＮＭＯＳＦＥＴ４０２０１２を介してＧＮＤが接続されているために０Ｖとなり、この結果、ＮＭＯＳＦＥＴ４０２０８のゲート−ソース間電圧は０Ｖとなるために、ＮＭＯＳＦＥＴ４０２０８はオフとなる。

また、ＮＭＯＳＦＥＴ４０２０５のドレイン端子はＮＭＯＳＦＥＴ４０２０１１を介してＮＶＧ＿ＯＵＴが接続されているためにＮＶＧ＿ＯＵＴの負電圧値となり、その結果、ＮＭＯＳＦＥＴ４０２０５のゲート−ソース間電圧がしきい電圧０．６ＶとなるタイミングにてＮＭＯＳＦＥＴ４０２０５はオンとなる。このため、ＮＭＯＳＦＥＴ４０２０５のドレイン端子はＮＶＧ＿ＯＵＴの負電圧値となり、また、ＮＭＯＳＦＥＴ４０２０７のゲート−ソース間電圧もしきい電圧０．６Ｖを超えるためにＮＭＯＳＦＥＴ４０２０７もオンとなり、ＮＭＯＳＦＥＴ４０２０７のドレイン端子の出力電圧もＮＶＧ＿ＯＵＴの負電圧値となる。ＰＭＯＳＦＥＴ４０２０１のドレイン端子電圧はオフとなっているＰＭＯＳＦＥＴ４０２０１と４０２０３のオフ抵抗の分圧によって決定するため、ＮＶＧ＿ＯＵＴの負電圧値とＶＤＤの１／２となる電圧が出力される。

また、レベルシフタユニット４０２のボディドライバ４０２１については、ＮＭＯＳＦＥＴ４０２１２のゲート端子には０Ｖが印加されているため、ＮＭＯＳＦＥＴ４０２１２のゲート−ソース間電圧がトランジスタのしきい電圧である０．６Ｖを超えるタイミングにおいてＮＭＯＳＦＥＴ４０２１２はオンとなり、ＮＭＯＳＦＥＴ４０２１２のドレイン端子電圧すなわちレベルシフタユニット４０２の出力信号ＢＣＮＴ＜１＞はＮＶＧ＿ＯＵＴの電圧となる。

以上、説明したとおり、本実施の形態２では、ＮＭＯＳＦＥＴ４０２０５と４０２０６からなるラッチ接続を遮断して、スイッチ用のＮＭＯＳＦＥＴ４０２０１１〜４０２０１４およびＣＭＯＳＦＥＴ４０２０１５、４０２０１６と、セレクタ４０２０１８、４０２１１３を用いて個別に定まった電圧を印加することで、不定となる状態を回避し、従来例で問題となっていたレベルシフタの貫通電流をほぼ０としている。

また、上述した実施の形態１では貫通電流が流れていたレベルシフタユニット４０２内のボディドライバにおいても、貫通電流をほぼ０とすることが可能となるため、本実施の形態２では負電圧発生回路６はより安定して負電圧を充電することが可能となる。

次に、図１２、図１４（ｂ）に示すタイミングチャートにおいて、負電圧発生回路６の負電圧が十分に最終目標である−２．５Ｖまで達した後のタイミングｔ≧ｔ２について説明する。

ここで、図１８は、活性状態における第１のレベルシフタ４を構成するレベルシフタユニット４０１の動作を示す図である。図１８により、活性状態つまり負電圧が十分に最終目標−２．５Ｖまで達した後における第１のレベルシフタ４を構成するレベルシフタユニット４０１の動作について説明する。活性状態となる期間では、スタンバイ信号ＳＴ３は０Ｖとなるため、セレクタ４０１０１８の出力は端子０側が選択され、スイッチ切替信号ＳＷＣＮＴ＜１＞の２．５Ｖとなる。また、セレクタ４０１１１５の出力は端子０側が選択され、スイッチ切替信号ＳＷＣＮＴ＜１＞の反転電圧である０Ｖとなる。一方、スタンバイ信号ＳＴ１は０Ｖとなるため、ＣＭＯＳＦＥＴ４０１０１５、４０１０１６はオンとなる。さらに、スタンバイ信号ＳＴ１は負電圧出力値である−２．５Ｖとなるため、ＮＭＯＳＦＥＴ４０１０１１〜４０１０１４はオフとなり、セレクタ４０１１１６の出力は端子０側が選択され、ＮＭＯＳＦＥＴ４０１０６のドレイン端子電圧が、ＮＭＯＳＦＥＴ４０１１３に接続される。すなわち、図３５に示した従来のレベルシフタユニット４０１もしくは、上述した実施の形態１の活性状態におけるレベルシフタユニット４０１と同様の状態となる。本実施の形態２の活性状態におけるレベルシフタユニット４０１の詳細な回路動作の説明は、従来例および実施の形態１と同様になるために省略する。

ここで、図２０は、活性状態における第１のレベルシフタ４を構成するレベルシフタユニット４０２の動作を示す図である。図２０により、活性状態つまり負電圧が十分に最終目標−２．５Ｖまで達した後における第１のレベルシフタ４を構成するレベルシフタユニット４０２の動作について説明する。活性状態となる期間では、スタンバイ信号ＳＴ３は０Ｖとなるため、セレクタ４０２０１８の出力は端子０側が選択され、スイッチ切替信号ＳＷＣＮＴ＜１＞の２．５Ｖとなる。一方、スタンバイ信号ＳＴ１は０Ｖとなるため、ＣＭＯＳＦＥＴ４０２０１５、４０２０１６はオンとなる。さらに、スタンバイ信号ＳＴ１は負電圧出力値である−２．５Ｖとなるため、ＮＭＯＳＦＥＴ４０２０１１〜４０２０１４はオフとなり、セレクタ４０２１１３の出力は端子０側が選択され、ＮＭＯＳＦＥＴ４０２０６のドレイン端子電圧が、ＮＭＯＳＦＥＴ４０２１２に接続される。すなわち、図３６に示した従来のレベルシフタユニット４０２もしくは、上述した実施の形態１の活性状態におけるレベルシフタユニット４０２と同様の状態となる。本実施の形態２の活性状態におけるレベルシフタユニット４０２の詳細な回路動作の説明は、従来例および実施の形態１と同様になるために省略する。

《実施の形態２の効果》
以上の説明から、本実施の形態２では、デコーダ３と負電圧発生回路６とタイミング信号生成回路５と第２のレベルシフタ８と第１のレベルシフタ４とスイッチ７を具備することにより、上述した実施の形態１と比較して、以下のような効果を得ることができる。すなわち、高周波スイッチモジュール１の電源投入時から、タイミング信号生成回路５で負電圧発生回路６からのクロック出力ＣＬＫ＿ＯＵＴのクロックの立上りエッジ数をカウントし、負電圧発生回路６が発生させる負電圧出力が十分に最終目標値である−２．５Ｖに収束した状態になる時間だけ、第２のレベルシフタ８から生成した３ビットのスタンバイ信号により、第１のレベルシフタ４を不活性状態とすることで、負電圧発生回路６の負電圧充電中に生じる第１のレベルシフタ４の貫通電流に起因する充電容量６２０７への正方向の突入電流を、上述した実施の形態１の高周波スイッチモジュールと比較してさらに減少させることが可能となる。その結果、ＳＰ１０Ｔ等の多ポート切替のスイッチ７を有する高周波スイッチモジュールにおいても、充電容量６２０１、６２０２を増大させることなく、かつ、クロック発生器６１の発振周波数を高めることなく、安定して負電圧を充電することが可能となる。

［実施の形態３］
実施の形態３による高周波スイッチモジュールについて、図２１〜図２５に基づいて説明する。

《高周波スイッチモジュールの構成》
図２１は、本実施の形態３による高周波スイッチモジュール１の構成を示す図である。本実施の形態３における高周波スイッチモジュール１は、上述した実施の形態１における高周波スイッチモジュール１内の変形例である。すなわち、実施の形態１では、図１２のタイミングチャートに示すとおり、レベルシフタ４をｔ＝ｔ２において不活性状態から活性状態に遷移させる際に、その切替タイミングにおいて非常に短い時間となるが各トランジスタ素子に蓄えられていた正電荷の充放電が行われ、その正電荷が突入電流として負電圧発生回路６の充電容量６２０７に注入されるという課題が残されていた。上記の突入電流は、従来例における突入電流と比較して十分小さい量ではあるが、４０個のレベルシフタユニット４０１〜４４０が同時に不活性状態から活性状態に遷移するために、負電圧発生回路６の負電圧出力ＮＶＧ＿ＯＵＴが不安定となる可能性を排除しきれない。

そのため、本実施の形態３では、タイミング信号生成回路５のタイミング信号Ｔｉｍｅを４ビットの信号とし、それぞれ異なるタイミングでレベルシフタ４内のレベルシフタユニット４０１〜４４０を不活性状態から活性状態に遷移させることで、より負電圧発生回路６から発生する負電圧出力を安定化させることを目的としている。

図２１に示す高周波スイッチモジュール１は、デコーダ（ＤＥＣ）３と、負電圧発生回路（ＮＶＧ）６と、負電圧発生回路６に接続されたタイミング信号生成回路（Ｔｉｍｉｎｇ）５と、タイミング信号生成回路５に接続されたバイアス電圧発生回路（Ｂｉａｓ）２と、デコーダ３と負電圧発生回路６とバイアス電圧発生回路２に接続されたレベルシフタ（ＬＳ）４と、レベルシフタ４に接続されたスイッチ（ＳＰ１０Ｔ）７を具備する。

デコーダ３は、高周波スイッチモジュール１の外部からの制御信号ＣＮＴ＜４：１＞を受けて、スイッチ７のスイッチポートを切替えるためのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞を生成する。

負電圧発生回路６は、スイッチ７本体を制御するのに必要となる負電圧ＮＶＧ＿ＯＵＴを生成するとともに、負電圧発生回路６内のクロック発生器６１でクロック信号ＣＬＫ＿ＯＵＴを生成する。

タイミング信号生成回路５は、負電圧発生回路６からのクロック信号ＣＬＫ＿ＯＵＴを受け、負電圧発生回路６の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果をそれぞれ異なるタイミングで信号レベルを切替える４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を生成する。

バイアス電圧発生回路２は、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を受け、レベルシフタ４の活性／不活性を切替える４本のバイアス電圧信号ＳＴ＜４：１＞を生成する。

レベルシフタ４は、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧ＮＶＧ＿ＯＵＴと、バイアス電圧発生回路２からの４本のバイアス電圧信号ＳＴ＜４：１＞を受けて、負電圧発生回路６が電源投入時から負電圧の充電が十分に収束状態となるまでの間は、レベルシフタ４を不活性状態とし、負電圧発生回路６が生成する負電圧出力値が十分に収束する時間を経過した後に、レベルシフタ４を活性化し、スイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞の電圧レベル（２．５／０Ｖ）を、スイッチ７本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞を生成する。

スイッチ７は、レベルシフタ４からのゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧出力ＮＶＧ＿ＯＵＴと、高周波スイッチモジュール１の外部の２つ以上のＲＦポートからの入力信号ＲＦ１〜ＲＦ１０とアンテナＡＮＴからの入出力信号を受け、スイッチ７のトランジスタのオンおよびオフの制御を行い、ＲＦポートとアンテナＡＮＴのスイッチポートの切替えを行う。

次に、高周波スイッチモジュール１の詳細な動作原理を、図２２〜図２４に示す各部ブロックの詳細説明と、図２２、図２３、図２５に示すタイミングチャートを用いて説明していくが、デコーダ３、負電圧発生回路６、スイッチ７の構成および動作原理は、上述した実施の形態１と同様であるため、繰り返しの説明は省略する。

《タイミング信号生成回路》
図２２（ａ），（ｂ）は、図２１に示した高周波スイッチモジュール１で、レベルシフタ４の活性／不活性を切替えるための４ビットのタイミング信号を生成するタイミング信号生成回路５の回路構成および、その動作を説明するためのタイミングチャートを示す図である。

図２２（ａ）のタイミング信号生成回路５は、４つのタイミング信号生成回路ユニット５１〜５４から構成される。それぞれのタイミング信号生成回路ユニット５１〜５４は、上述した実施の形態１のタイミング信号生成回路５と同様に、クロックカウンタ（Ｎ１、Ｎ２、Ｎ３、Ｎ４カウンタ）５１２、５２２、５３２、５４２と、ラッチ（ＬＡＴ）５１１、５２１、５３１、５４１と、ＯＲ回路５１３、５２３、５３３、５４３と、インバータ５１４、５２４、５３４、５４４から構成されている。異なる点は、クロックカウンタ５１２〜５４２のカウント数Ｎ１〜Ｎ４がそれぞれ異なり、そのカウント値はそれぞれＮ４＞Ｎ３＞Ｎ２＞Ｎ１となることを特徴としている。

それぞれのタイミング信号生成回路ユニット５１〜５４の内部構成およびその動作原理の説明は、上述した実施の形態１と同様であるために省略し、タイミング信号生成回路５の全体の動作を図２２（ｂ）のタイミングチャートを用いて説明する。

高周波スイッチモジュール１の電源が投入されたタイミングｔ＝ｔ０において、４つのタイミング信号生成回路ユニット５１〜５４内のクロックカウンタ５１２〜５４２とラッチ５１１〜５４１に微小時間だけリセット信号ｒｓｔを与えて、カウント値をリセットする。リセット後のクロックカウンタ５１２〜５４２はＬｏｗを出力し、ラッチ５１１〜５４１はリセット後の初期状態であるＨｉｇｈを出力し続ける。すなわち、４ビットのタイミング信号生成回路５の出力信号Ｔｉｍｅ＜４：１＞は全てＨｉｇｈを出力する。そして、ｔ＝ｔ１において、負電圧発生回路６内のクロック発生器６１が動作を開始し、クロック信号ＣＬＫ＿ＯＵＴをタイミング信号生成回路５内のクロックカウンタ５１２〜５４２に入力する。

この後、クロックカウンタ５１２〜５４２によりクロック信号ＣＬＫ＿ＯＵＴの立上りエッジ数をカウントし、ｔ＝ｔ２＿１において、６４個のクロック数を計測した後にクロック（Ｎ１）カウンタ５１２は、Ｈｉｇｈを出力する。ラッチ５１１は、Ｎ１カウンタ５１２の出力であるＨｉｇｈに応答してＬｏｗを出力する。すなわち、タイミング信号生成回路５の出力の１つであるＴｉｍｅ＜１＞は、ｔ＝ｔ２＿１においてＬｏｗを出力する。

さらに、時間が経過し、クロック（Ｎ２）カウンタ５２２が７２個のクロック数を計測したタイミングｔ＝ｔ２＿２において、Ｎ２カウンタ５２２は、Ｈｉｇｈを出力する。ラッチ５２１は、Ｎ２カウンタ５２２の出力であるＨｉｇｈに応答してＬｏｗを出力する。すなわち、タイミング信号生成回路５の出力の１つであるＴｉｍｅ＜２＞は、ｔ＝ｔ２＿２においてＬｏｗを出力する。

さらに、時間が経過し、クロック（Ｎ３）カウンタ５３２が８０個のクロック数を計測したタイミングｔ＝ｔ２＿３において、Ｎ３カウンタ５３２は、Ｈｉｇｈを出力する。ラッチ５３１は、Ｎ３カウンタ５３２の出力であるＨｉｇｈに応答してＬｏｗを出力する。すなわち、タイミング信号生成回路５の出力の１つであるＴｉｍｅ＜３＞は、ｔ＝ｔ２＿３においてＬｏｗを出力する。

最後に、クロック（Ｎ４）カウンタ５４２が８８個のクロック数を計測したタイミングｔ＝ｔ２＿４において、Ｎ４カウンタ５４２は、Ｈｉｇｈを出力する。ラッチ５４１は、Ｎ４カウンタ５４２の出力であるＨｉｇｈに応答してＬｏｗを出力する。すなわち、タイミング信号生成回路５の出力の１つであるＴｉｍｅ＜４＞は、ｔ＝ｔ２＿４においてＬｏｗを出力する。

つまり、以上の説明から、タイミング信号生成回路５は、電源投入時から負電圧発生回路６内のクロック発生器６１からのクロック信号ＣＬＫ＿ＯＵＴのクロック数をカウントし、６４カウントするまで、４ビットタイミング信号Ｔｉｍｅ＜４：１＞はＨｉｇｈを出力し、６４カウント後にタイミング信号Ｔｉｍｅ＜１＞はＬｏｗ、７２カウント後にタイミング信号Ｔｉｍｅ＜２＞はＬｏｗ、８０カウント後にタイミング信号Ｔｉｍｅ＜３＞はＬｏｗ、８８カウント後にタイミング信号Ｔｉｍｅ＜４＞はＬｏｗを出力していることが分かる。

《バイアス電圧発生回路》
図２３（ａ），（ｂ）は、図２１に示した高周波スイッチモジュール１で、レベルシフタ４の活性／不活性を切替えるためのバイアス電圧を生成するバイアス電圧発生回路２の回路構成および、その動作を説明するためのタイミングチャートを示す図である。

図２３（ａ）のバイアス電圧発生回路２は、４つのバイアス生成回路ユニット２１〜２４から構成されており、それぞれのバイアス生成回路ユニット２１〜２４は、上述した実施の形態１（図８）と同様に２段のインバータチェーンから構成されている。バイアス電圧発生回路２は、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を入力とし、それぞれのＴｉｍｅ＜４：１＞がＨｉｇｈの場合は２．５Ｖを、Ｔｉｍｅ＜４：１＞がＬｏｗの場合はＧＮＤ電位である０Ｖを出力し、この信号をバイアス電圧ＳＴ＜４：１＞として出力する。

つまり、図２３（ｂ）のタイミングチャートに従って説明すると、高周波スイッチモジュール１の電源が投入されるタイミングｔ＝ｔ０において、タイミング信号生成回路５から出力されるタイミング信号Ｔｉｍｅ＜４：１＞は全てＨｉｇｈとなり、バイアス電圧発生回路２はタイミング信号Ｔｉｍｅ＜４：１＞の全てのＨｉｇｈ信号を受け、全て２．５Ｖとなるバイアス電圧ＳＴ＜４：１＞を出力する。

次に、タイミング信号Ｔｉｍｅ＜１＞がＨｉｇｈからＬｏｗに遷移するタイミングｔ＝ｔ２＿１において、バイアス電圧発生回路２は、タイミング信号Ｔｉｍｅ＜１＞のＬｏｗ出力を受け、０Ｖとなるバイアス電圧ＳＴ＜１＞を出力する。以下同様に、タイミング信号Ｔｉｍｅ＜２＞がＨｉｇｈからＬｏｗに遷移するタイミングｔ＝ｔ２＿２において、バイアス電圧発生回路２は、タイミング信号Ｔｉｍｅ＜２＞のＬｏｗ出力を受け、０Ｖとなるバイアス電圧ＳＴ＜２＞を出力する。タイミング信号Ｔｉｍｅ＜３＞がＨｉｇｈからＬｏｗに遷移するタイミングｔ＝ｔ２＿３において、バイアス電圧発生回路２は、タイミング信号Ｔｉｍｅ＜３＞のＬｏｗ出力を受け、０Ｖとなるバイアス電圧ＳＴ＜３＞を出力する。タイミング信号Ｔｉｍｅ＜４＞がＨｉｇｈからＬｏｗに遷移するタイミングｔ＝ｔ２＿４において、バイアス電圧発生回路２は、タイミング信号Ｔｉｍｅ＜４＞のＬｏｗ出力を受け、０Ｖとなるバイアス電圧ＳＴ＜４＞を出力する。

つまり、以上の説明から、バイアス電圧発生回路２は、それぞれ異なるタイミングとなるｔ＝ｔ２＿１、ｔ２＿２、ｔ２＿３、ｔ２＿４において、レベルシフタ４の不活性状態／活性状態を切替えるためのバイアス電圧ＳＴ＜４：１＞を生成していることが確認できる。

《レベルシフタ》
図２４は、図２１に示した高周波スイッチモジュール１で、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞とＮＳＷＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧ＮＶＧ＿ＯＵＴと、バイアス電圧発生回路２からの出力である４本のバイアス電圧ＳＴ＜４：１＞とを受け、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞とＮＳＷＣＮＴ＜１０：１＞の電圧レベル（２．５／０Ｖ）を、スイッチ７本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞を生成するレベルシフタ４の構成を示す図である。

本実施の形態３におけるレベルシフタ４は、基本的には上述した実施の形態１と同様の構成となっており、実施の形態１では、レベルシフタ４を構成するレベルシフタユニット４０１〜４４０に対して接続される不活性／活性化のバイアス電圧ＳＴが１つのみ接続されていたのに対し、本実施の形態３のレベルシフタ４では、レベルシフタユニット４０１〜４１０には４本のバイアス電圧ＳＴ＜４：１＞のうちのＳＴ＜１＞が接続され、レベルシフタユニット４１１〜４２０には４本のバイアス電圧ＳＴ＜４：１＞のうちのＳＴ＜２＞が接続され、レベルシフタユニット４２１〜４３０には４本のバイアス電圧ＳＴ＜４：１＞のうちのＳＴ＜３＞が接続され、レベルシフタユニット４３１〜４４０には４本のバイアス電圧ＳＴ＜４：１＞のうちのＳＴ＜４＞が接続されていることが差異となる点である。レベルシフタユニット４０１〜４４０の内部動作については、上述した実施の形態１の繰り返しの説明となるために省略する。上記の差異による本実施の形態３の効果を、図２５に示す高周波スイッチモジュール１のタイミングチャートを用いて説明する。

図２５のタイミングチャートにおいて、高周波スイッチモジュール１の電源が投入されたタイミングｔ＝ｔ０において、バイアス電圧発生回路２はタイミング信号生成回路５から４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のＨｉｇｈ信号（１１１１）を受け、２．５Ｖとなる４本のバイアス電圧ＳＴ＜４：１＞を出力する。レベルシフタ４内のレベルシフタユニット４０１〜４４０は、バイアス電圧ＳＴ＜４：１＞の２．５Ｖ出力により不活性状態となる。その結果、レベルシフタ４から発生する貫通電流に起因する負電圧発生回路６内の充電容量６２０７への正方向の突入電流を減少させることができ、負電圧発生回路６は安定して負電圧を最終目標電圧である−２．５Ｖまで充電させることが可能となる。

次に、ｔ＝ｔ２＿１において、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のうち、Ｔｉｍｅ＜１＞がＨｉｇｈからＬｏｗに遷移（１１１０）するため、バイアス電圧ＳＴ＜１＞は２．５Ｖから０Ｖとなる。このタイミングにおいて、レベルシフタ４内のレベルシフタユニット４０１〜４１０は、不活性状態から活性状態に遷移する。ここで、レベルシフタユニット４０１〜４１０の活性状態への遷移に伴い、レベルシフタユニット４０１〜４１０内のトランジスタで充放電が発生するため、その一部の正電荷が負電圧発生回路６内の充電容量６２０７へ流れ込むが、その量は、４０個あるレベルシフタユニット４０１〜４４０のうち、４０１〜４１０の１０個のみのため、上述した実施の形態１のように一度に４０個のレベルシフタユニット４０１〜４４０を不活性状態から活性状態へ遷移させる場合に比べて、突入電流の量をおおよそ１／４に低減させることができる。

図２５のタイミングチャートで、負電圧出力ＮＶＧ＿ＯＵＴはｔ＝ｔ２＿１において、レベルシフタ４からの突入電流により数百ｍＶ程度上昇するが、再びチャージポンプ回路による充電容量６２０７への負電荷供給により、数クロック時間程度の時間で元の−２．５Ｖに再び収束する。

同様に、ｔ＝ｔ２＿２において、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のうち、Ｔｉｍｅ＜２＞がＨｉｇｈからＬｏｗに遷移（１１００）するため、バイアス電圧ＳＴ＜２＞は２．５Ｖから０Ｖとなる。このタイミングにおいて、レベルシフタ４内のレベルシフタユニット４１１〜４２０は、不活性状態から活性状態に遷移する。さらに、ｔ＝ｔ２＿３において、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のうち、Ｔｉｍｅ＜３＞がＨｉｇｈからＬｏｗに遷移（１０００）するため、バイアス電圧ＳＴ＜３＞は２．５Ｖから０Ｖとなる。このタイミングにおいて、レベルシフタ４内のレベルシフタユニット４２１〜４３０は、不活性状態から活性状態に遷移する。最後に、ｔ＝ｔ２＿４において、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のうち、Ｔｉｍｅ＜４＞がＨｉｇｈからＬｏｗに遷移（００００）するため、バイアス電圧ＳＴ＜４＞は２．５Ｖから０Ｖとなる。このタイミングにおいて、レベルシフタ４内のレベルシフタユニット４３１〜４４０は、不活性状態から活性状態に遷移する。

《実施の形態３の効果》
以上の説明から、本実施の形態３では、上述した実施の形態１および２と比較した効果として、タイミング信号生成回路５のタイミング信号Ｔｉｍｅを４ビットの信号とし、それぞれ異なるタイミングでレベルシフタ４内のレベルシフタユニット４０１〜４４０を不活性状態から活性状態に遷移させることで、状態遷移に伴い負電圧発生回路６に流れ込む正方向の突入電流を低減することができ、より負電圧発生回路６から発生する負電圧出力を安定化することが可能となることが確認できる。

［実施の形態４］
実施の形態４による高周波スイッチモジュールについて、図２６〜図２８に基づいて説明する。

《高周波スイッチモジュールの構成》
図２６は、本実施の形態４による高周波スイッチモジュール１の構成を示す図である。本実施の形態４における高周波スイッチモジュール１は、上述した実施の形態２における高周波スイッチモジュール１内の変形例である。すなわち、実施の形態２では、図１２のタイミングチャートに示すとおり、レベルシフタ４をｔ＝ｔ２において不活性状態から活性状態に遷移させる際に、その切替タイミングにおいて非常に短い時間となるが各トランジスタ素子に蓄えられていた正電荷の充放電が行われ、その正電荷が突入電流として負電圧発生回路６の充電容量６２０７に注入されるという課題が残されていた。上記の突入電流は、従来例における突入電流と比較して十分小さい量ではあるが、４０個のレベルシフタユニット４０１〜４４０が同時に不活性状態から活性状態に遷移するために、負電圧発生回路６が不安定となる可能性を排除しきれない。

そのため、本実施の形態４では、タイミング信号生成回路５のタイミング信号Ｔｉｍｅを４ビットの信号とし、それぞれ異なるタイミングでレベルシフタ４内のレベルシフタユニット４０１〜４４０を不活性状態から活性状態に遷移させることで、より負電圧発生回路６から発生する負電圧出力を安定化させることを目的としている。

図２６に示す高周波スイッチモジュール１は、デコーダ（ＤＥＣ）３と、負電圧発生回路（ＮＶＧ）６と、負電圧発生回路６に接続されたタイミング信号生成回路（Ｔｉｍｉｎｇ）５と、タイミング信号生成回路５に接続された第２のレベルシフタ（ＬＳ２）８と、デコーダ３と負電圧発生回路６と第２のレベルシフタ８に接続された第１のレベルシフタ（ＬＳ）４と、第１のレベルシフタ４に接続されたスイッチ（ＳＰ１０Ｔ）７を具備する。

デコーダ３は、高周波スイッチモジュール１の外部からの制御信号ＣＮＴ＜４：１＞を受けて、スイッチ７のスイッチポートを切替えるためのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞を生成する。

負電圧発生回路６は、スイッチ７本体を制御するのに必要となる負電圧ＮＶＧ＿ＯＵＴを生成するとともに、負電圧発生回路６内のクロック発生器６１でクロック信号ＣＬＫ＿ＯＵＴを生成する。

タイミング信号生成回路５は、負電圧発生回路６からのクロック信号ＣＬＫ＿ＯＵＴを受け、負電圧発生回路６の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果をそれぞれ異なるタイミングで信号レベルを切替える４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を生成する。このタイミング信号Ｔｉｍｅ＜４：１＞は、負電圧発生回路６内のクロック発生器６１にも入力される。

第２のレベルシフタ８は、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を受け、第１のレベルシフタ４の活性／不活性を切替える４ビットのスタンバイＳＴ＜４：１＞を生成する。

第１のレベルシフタ４は、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧ＮＶＧ＿ＯＵＴと、第２のレベルシフタ８からの４ビットのスタンバイ信号ＳＴ＜４：１＞を受けて、負電圧発生回路６が電源投入時から負電圧の充電が十分に収束状態となるまでの間は、第１のレベルシフタ４を不活性状態とし、負電圧発生回路６が生成する負電圧出力値が十分に収束する時間を経過した後に、第１のレベルシフタ４を活性化し、スイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞の電圧レベル（２．５／０Ｖ）を、スイッチ７本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞を生成する。

スイッチ７は、第１のレベルシフタ４からのゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧出力ＮＶＧ＿ＯＵＴと、高周波スイッチモジュール１の外部の２つ以上のＲＦポートからの入力信号ＲＦ１〜ＲＦ１０とアンテナＡＮＴからの入出力信号を受け、スイッチ７のトランジスタのオンおよびオフの制御を行い、ＲＦポートとアンテナＡＮＴのスイッチポートの切替えを行う。

次に、高周波スイッチモジュール１の詳細な動作原理を、図２７に示す各部ブロックの詳細説明と、図２８に示すタイミングチャートを用いて説明していくが、デコーダ３、タイミング信号生成回路５、負電圧発生回路６、スイッチ７の構成および動作原理は、上述した実施の形態３と同様であるため、繰り返しの説明は省略する。

《第２のレベルシフタ》
図２７は、本実施の形態４における高周波スイッチモジュール１で、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を受け、レベルシフタ４の活性／不活性を切替えるための４ビットのスタンバイ信号ＳＴ＜４：１＞を生成する第２のレベルシフタ８の構成を示す図である。

４ビットのスタンバイ信号ＳＴ＜４：１＞の中の１つであるＳＴ＜１＞は、またそれぞれ電圧レベルの異なる３ビットのスタンバイ信号ＳＴ１＿１、ＳＴ２＿１、ＳＴ３＿１から構成されており、以下同様に、ＳＴ＜２＞は、またそれぞれ電圧レベルの異なる３ビットのスタンバイ信号ＳＴ１＿２、ＳＴ２＿２、ＳＴ３＿２から構成され、ＳＴ＜３＞は、またそれぞれ電圧レベルの異なる３ビットのスタンバイ信号ＳＴ１＿３、ＳＴ２＿３、ＳＴ３＿３から構成され、ＳＴ＜４＞は、またそれぞれ電圧レベルの異なる３ビットのスタンバイ信号ＳＴ１＿４、ＳＴ２＿４、ＳＴ３＿４から構成されている。

第２のレベルシフタ８は、４つのレベルシフタユニット８１〜８４から構成されている。それぞれのレベルシフタユニット８１〜８４内の回路構成および動作原理は、上述した図１４に示した実施の形態２の第２のレベルシフタ８に含まれるレベルシフタユニット８１と同様である。そのため、レベルシフタユニット８１〜８４の詳細動作については繰り返しの説明は省略し、図２８に示す第２のレベルシフタ８の入出力信号のタイミングのみについて以下で説明する。

図２８は、本実施の形態４における第２のレベルシフタ８の入出力信号のタイミングについて説明するためのタイミングチャートを示す図である。なお、タイミングチャート中のスタンバイ信号は、図の複雑化を避けるために前記のＳＴ３＿１、ＳＴ３＿２、ＳＴ３＿３、ＳＴ３＿４のみを図示している。

高周波スイッチモジュール１の電源が投入されるタイミングｔ＝ｔ０において、タイミング信号生成回路５から出力されるタイミング信号Ｔｉｍｅ＜４：１＞は全てＨｉｇｈとなり、第２のレベルシフタ８はタイミング信号Ｔｉｍｅ＜４：１＞の全てのＨｉｇｈ信号を受け、全て２．５Ｖとなるスタンバイ信号ＳＴ３＿１、ＳＴ３＿２、ＳＴ３＿３、ＳＴ３＿４、全て０Ｖとなるスタンバイ信号ＳＴ２＿１、ＳＴ２＿２、ＳＴ２＿３、ＳＴ２＿４、全て充電中のＮＶＧ＿ＯＵＴの負電圧値となるスタンバイ信号ＳＴ１＿１、ＳＴ１＿２、ＳＴ１＿３、ＳＴ１＿４を出力する。

次に、負電圧発生回路６の出力電圧であるＮＶＧ＿ＯＵＴの負電圧値が十分に最終目標電圧である−２．５Ｖに収束する時間を経過した後に、タイミング信号Ｔｉｍｅ＜１＞がＨｉｇｈからＬｏｗに遷移するタイミングｔ＝ｔ２＿１において、第２のレベルシフタ８内のレベルシフタユニット８１は、タイミング信号Ｔｉｍｅ＜１＞のＬｏｗ出力を受け、０Ｖとなるスタンバイ信号ＳＴ３＿１、−２．５Ｖとなるスタンバイ電圧ＳＴ２＿１、０Ｖとなるスタンバイ信号ＳＴ１＿１を出力する。

また、タイミング信号Ｔｉｍｅ＜２＞がＨｉｇｈからＬｏｗに遷移するタイミングｔ＝ｔ２＿２において、第２のレベルシフタ８内のレベルシフタユニット８２は、タイミング信号Ｔｉｍｅ＜２＞のＬｏｗ出力を受け、０Ｖとなるスタンバイ信号ＳＴ３＿２、−２．５Ｖとなるスタンバイ電圧ＳＴ２＿２、０Ｖとなるスタンバイ信号ＳＴ１＿２を出力する。

次に、タイミング信号Ｔｉｍｅ＜３＞がＨｉｇｈからＬｏｗに遷移するタイミングｔ＝ｔ２＿３において、第２のレベルシフタ８内のレベルシフタユニット８３は、タイミング信号Ｔｉｍｅ＜３＞のＬｏｗ出力を受け、０Ｖとなるスタンバイ信号ＳＴ３＿３、−２．５Ｖとなるスタンバイ電圧ＳＴ２＿３、０Ｖとなるスタンバイ信号ＳＴ１＿３を出力する。

最後、にタイミング信号Ｔｉｍｅ＜４＞がＨｉｇｈからＬｏｗに遷移するタイミングｔ＝ｔ２＿４において、第２のレベルシフタ８内のレベルシフタユニット８４は、タイミング信号Ｔｉｍｅ＜４＞のＬｏｗ出力を受け、０Ｖとなるスタンバイ信号ＳＴ３＿４、−２．５Ｖとなるスタンバイ電圧ＳＴ２＿４、０Ｖとなるスタンバイ信号ＳＴ１＿４を出力する。

つまり、以上の説明から、第２のレベルシフタ８は、それぞれ異なるタイミングとなるｔ＝ｔ２＿１、ｔ２＿２、ｔ２＿３、ｔ２＿４にてレベルシフタ４の不活性状態／活性状態を切替えるためのスタンバイ電圧ＳＴ＜４：１＞を生成していることが確認できる。また、上記の負電圧発生回路６の負電圧出力が収束する過程で、レベルシフタユニット８１〜８４では貫通電流が発生するが、第２のレベルシフタ８は４つのレベルシフタユニット８１〜８４のみから構成されているため、負電圧発生回路６のチャージポンプ回路から供給される充電電流より上記第２のレベルシフタ８から発生する貫通電流は十分に小さいため、この第２のレベルシフタ８の貫通電流による負電圧の充電への影響はほぼ無視できる。

《第１のレベルシフタ》
本実施の形態４による第１のレベルシフタ４のブロック構成は、上述した図２４に示した実施の形態３と同様であるが、第１のレベルシフタ４を構成するレベルシフタユニット４０１〜４４０は、上述した図１５、図１６に示した実施の形態２におけるレベルシフタユニットと同様の構成となる。そのため、本実施の形態４においても、図２４の回路図と、図２５のタイミングチャートを用いて、本実施の形態４における第１のレベルシフタ４の説明をする。

図２４は、図２６に示した高周波スイッチモジュール１で、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞とＮＳＷＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧ＮＶＧ＿ＯＵＴと、第２のレベルシフタ８からの出力である４本のスタンバイ信号ＳＴ＜４：１＞とを受け、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞とＮＳＷＣＮＴ＜１０：１＞の電圧レベル（２．５／０Ｖ）を、スイッチ７本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴおよびボディ制御信号ＢＣＮＴを生成する第１のレベルシフタ４の構成を示している。

本実施の形態４における第１のレベルシフタ４は、基本的には上述した実施の形態２と同様の構成となっており、実施の形態２では、第１のレベルシフタ４を構成するレベルシフタユニット４０１〜４４０に対して接続される不活性／活性化のスタンバイ電圧ＳＴが１つのみ接続されていたのに対し、本実施の形態４の第１のレベルシフタ４では、レベルシフタユニット４０１〜４１０には４本のバイアス電圧ＳＴ＜４：１＞のうちのＳＴ＜１＞が接続され、レベルシフタユニット４１１〜４２０には４本のバイアス電圧ＳＴ＜４：１＞のうちのＳＴ＜２＞が接続され、レベルシフタユニット４２１〜４３０には４本のバイアス電圧ＳＴ＜４：１＞のうちのＳＴ＜３＞が接続され、レベルシフタユニット４３１〜４４０には４本のバイアス電圧ＳＴ＜４：１＞のうちのＳＴ＜４＞が接続されていることが差異となる点である。

レベルシフタユニット４０１〜４４０の内部動作については、上述した実施の形態２の繰り返しの説明となるために省略する。上記の差異による本実施の形態４の効果を、図２５のタイミングチャートを用いて説明する。

図２５のタイミングチャートにおいて、高周波スイッチモジュール１の電源が投入されたタイミングｔ＝ｔ０において、第２のレベルシフタ８はタイミング信号生成回路５から４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のＨｉｇｈ信号を受け、２．５Ｖとなる４ビットのスタンバイＳＴ＜４：１＞を出力する。第１のレベルシフタ４内のレベルシフタユニット４０１〜４４０は、スタンバイ信号ＳＴ＜４：１＞の２．５Ｖ出力により不活性状態となる。その結果、レベルシフタ４から発生する貫通電流に起因する負電圧発生回路６内の充電容量６２０７への正方向の突入電流をほぼ０にすることができ、負電圧発生回路６は安定して負電圧を最終目標電圧である−２．５Ｖまで充電させることが可能となる。

次に、ｔ＝ｔ２＿１において、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のうち、Ｔｉｍｅ＜１＞がＨｉｇｈからＬｏｗに遷移するため、スタンバイ信号ＳＴ＜１＞はＳＴ１＿１が０Ｖ、ＳＴ２＿１が−２．５Ｖ、ＳＴ３＿１が０Ｖとなる。このタイミングにおいて、レベルシフタ４内のレベルシフタユニット４０１〜４１０は、不活性状態から活性状態に遷移する。ここで、レベルシフタユニット４０１〜４１０の活性状態への遷移に伴い、レベルシフタユニット４０１〜４１０内のトランジスタで充放電が発生するため、その一部の正電荷が負電圧発生回路６内の充電容量６２０７へ流れ込むが、その量は、４０個あるレベルシフタユニット４０１〜４４０のうち、４０１〜４１０の１０個のみのため、上述した実施の形態２のように一度に４０個のレベルシフタユニット４０１〜４４０を不活性状態から活性状態へ遷移させる場合に比べて、突入電流の量をおおよそ１／４に低減させることができる。

図２５のタイミングチャートで、負電圧出力ＮＶＧ＿ＯＵＴはｔ＝ｔ２＿１において、レベルシフタ４からの突入電流により数百ｍＶ程度上昇するが、再びチャージポンプ回路による充電容量６２０７への負電荷供給により、数クロック時間程度の時間で元の−２．５Ｖに再び収束する。

同様に、ｔ＝ｔ２＿２において、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のうち、Ｔｉｍｅ＜２＞がＨｉｇｈからＬｏｗに遷移するため、スタンバイ信号ＳＴ＜２＞はＳＴ１＿２が０Ｖ、ＳＴ２＿２が−２．５Ｖ、ＳＴ３＿２が０Ｖとなる。このタイミングにおいて、レベルシフタ４内のレベルシフタユニット４１１〜４２０は、不活性状態から活性状態に遷移する。また、ｔ＝ｔ２＿３において、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のうち、Ｔｉｍｅ＜３＞がＨｉｇｈからＬｏｗに遷移するため、スタンバイ信号ＳＴ＜３＞はＳＴ１＿３が０Ｖ、ＳＴ２＿３が−２．５Ｖ、ＳＴ３＿３が０Ｖとなる。このタイミングにおいて、レベルシフタ４内のレベルシフタユニット４２１〜４３０は、不活性状態から活性状態に遷移する。最後に、ｔ＝ｔ２＿４において、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞のうち、Ｔｉｍｅ＜４＞がＨｉｇｈからＬｏｗに遷移するため、スタンバイ信号ＳＴ＜４＞はＳＴ１＿４が０Ｖ、ＳＴ２＿４が−２．５Ｖ、ＳＴ３＿４が０Ｖとなる。このタイミングにおいて、レベルシフタ４内のレベルシフタユニット４３１〜４４０は、不活性状態から活性状態に遷移する。

《実施の形態４の効果》
以上の説明から、本実施の形態４では、上述した実施の形態１〜３と比較した効果として、タイミング信号生成回路５のタイミング信号Ｔｉｍｅを４ビットの信号とし、それぞれ異なるタイミングでレベルシフタ４内のレベルシフタユニット４０１〜４４０を不活性状態から活性状態に遷移させることで、状態遷移に伴い負電圧発生回路６に流れ込む正方向の突入電流を低減することができ、より負電圧発生回路６から発生する負電圧出力を安定化することが可能となることが確認できる。

［実施の形態５］
実施の形態５による高周波スイッチモジュールについて、図２９に基づいて説明する。

《高周波スイッチモジュールの構成》
図２９は、本実施の形態５による高周波スイッチモジュール１の構成を示す図である。図２９に示す高周波スイッチモジュール１は、シリアルＩ／Ｏインターフェース（Ｓｅｒｉａｌ Ｉ／Ｏ Ｉｎｔｅｒｆａｃｅ）９と、シリアルＩ／Ｏインターフェース９に接続されたデコーダ（ＤＥＣ）３と、負電圧発生回路（ＮＶＧ）６と、負電圧発生回路６に接続されたタイミング信号生成回路（Ｔｉｍｉｎｇ）５と、タイミング信号生成回路５に接続された第２のレベルシフタ（ＬＳ２）８と、デコーダ３と負電圧発生回路６と第２のレベルシフタ８に接続された第１のレベルシフタ（ＬＳ）４と、第１のレベルシフタ４に接続されたスイッチ（ＳＰ１０Ｔ）７を具備する。この高周波スイッチモジュール１の構成において、シリアルＩ／Ｏインターフェース９は外部のＢＢＩＣに接続される。

シリアルＩ／Ｏインターフェース９は、高周波スイッチモジュール１の外部の制御回路からの制御データ信号ＤＡＴＡ、システムクロックＣＬＫを受けて、スイッチ７を制御する制御信号ＣＮＴ＜４：１＞を生成する。

デコーダ３は、シリアルＩ／Ｏインターフェース９からの制御信号ＣＮＴ＜４：１＞を受けて、スイッチ７のスイッチポートを切替えるためのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞を生成する。

負電圧発生回路６は、スイッチ７本体を制御するのに必要となる負電圧ＮＶＧ＿ＯＵＴを生成するとともに、負電圧発生回路６内のクロック発生器６１でクロック信号ＣＬＫ＿ＯＵＴを生成する。

タイミング信号生成回路５は、負電圧発生回路６からのクロック信号ＣＬＫ＿ＯＵＴを受け、負電圧発生回路６の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果をそれぞれ異なるタイミングで信号レベルを切替える４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を生成する。

第２のレベルシフタ８は、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を受け、第１のレベルシフタ４の活性／不活性を切替える４ビットのスタンバイＳＴ＜４：１＞を生成する。

第１のレベルシフタ４は、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧ＮＶＧ＿ＯＵＴと、第２のレベルシフタ８からの４ビットのスタンバイ信号ＳＴ＜４：１＞を受けて、負電圧発生回路６が電源投入時から負電圧の充電が十分に収束状態となるまでの間は、第１のレベルシフタ４を不活性状態とし、負電圧発生回路６が生成する負電圧出力値が十分に収束する時間を経過した後に、第１のレベルシフタ４を活性化し、スイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞の電圧レベル（２．５／０Ｖ）を、スイッチ７本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞を生成する。

スイッチ７は、第１のレベルシフタ４からのゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧出力ＮＶＧ＿ＯＵＴと、高周波スイッチモジュール１の外部の２つ以上のＲＦポートからの入力信号ＲＦ１〜ＲＦ１０とアンテナＡＮＴからの入出力信号を受け、スイッチ７のトランジスタのオンおよびオフの制御を行い、ＲＦポートとアンテナＡＮＴのスイッチポートの切替えを行う。

つまり、本実施の形態５における高周波スイッチモジュール１は、上述した実施の形態４における高周波スイッチモジュール１にシリアルＩ／Ｏインターフェース９がさらに具備されており、高周波スイッチモジュール１の外部からの制御データ信号ＤＡＴＡ、システムクロックＣＬＫが、シリアルＩ／Ｏインターフェース９に入力され、シリアルＩ／Ｏインターフェース９の内部にて制御信号ＣＮＴ＜４：１＞を生成し、その結果をデコーダ３に入力をする。

《実施の形態５の効果》
以上の説明から、本実施の形態５によれば、上述した実施の形態１〜４と比較した効果として、高周波スイッチモジュール１の外部とのやり取りをする制御配線が制御データ信号ＤＡＴＡ、システムクロックＣＬＫのみとなるため、高周波スイッチモジュール１と接続されるＢＢＩＣ等との接続が容易となるとともに、高周波スイッチモジュール１の内部において、制御信号ＣＮＴ＜４：１＞をシステムクロックＣＬＫで同期を取った状態で生成できる。そのため、制御信号ＳＷＣＮＴが多数ビットある場合に、多数ビットのスイッチ信号ＳＷＣＮＴ間に生じるスキューの影響を低減することができる。

なお、本実施の形態５では、上述した実施の形態４にシリアルＩ／Ｏインターフェース９が追加されているが、その他の上述した実施の形態１〜３についてもシリアルＩ／Ｏインターフェース９を追加して同様の効果を得ることができる。

［実施の形態６］
実施の形態６による高周波スイッチモジュールについて、図３０に基づいて説明する。

《高周波スイッチモジュールの構成》
図３０は、本実施の形態６による高周波スイッチモジュール１の構成を示す図である。図３０に示す高周波スイッチモジュール１は、シリアルＩ／Ｏインターフェース（Ｓｅｒｉａｌ Ｉ／Ｏ Ｉｎｔｅｒｆａｃｅ）９と、シリアルＩ／Ｏインターフェース９に接続されたデコーダ（ＤＥＣ）３と、負電圧発生回路（ＮＶＧ）６と、シリアルＩ／Ｏインターフェース９の入力側（ＣＬＫ）に接続されたタイミング信号生成回路（Ｔｉｍｉｎｇ）５と、タイミング信号生成回路５に接続された第２のレベルシフタ（ＬＳ２）８と、デコーダ３と負電圧発生回路６と第２のレベルシフタ８に接続された第１のレベルシフタ（ＬＳ）４と、第１のレベルシフタ４に接続されたスイッチ（ＳＰ１０Ｔ）７を具備する。

シリアルＩ／Ｏインターフェース９は、高周波スイッチモジュール１の外部の制御回路からの制御データ信号ＤＡＴＡ、システムクロックＣＬＫを受けて、スイッチ７を制御する制御信号ＣＮＴ＜４：１＞を生成する。

デコーダ３は、シリアルＩ／Ｏインターフェース９からの制御信号ＣＮＴ＜４：１＞を受けて、スイッチ７のスイッチポートを切替えるためのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞を生成する。

負電圧発生回路６は、スイッチ７本体を制御するのに必要となる負電圧ＮＶＧ＿ＯＵＴを生成する。

タイミング信号生成回路５は、高周波スイッチモジュール１の外部からのシステムクロックＣＬＫを受け、負電圧発生回路６の負電圧出力が十分に収束状態となる時間までのクロック数を計測して、その結果をそれぞれ異なるタイミングで信号レベルを切替える４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を生成する。

第２のレベルシフタ８は、タイミング信号生成回路５からの４ビットのタイミング信号Ｔｉｍｅ＜４：１＞を受け、第１のレベルシフタ４の活性／不活性を切替える４ビットのスタンバイＳＴ＜４：１＞を生成する。

第１のレベルシフタ４は、デコーダ３からのスイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧ＮＶＧ＿ＯＵＴと、第２のレベルシフタ８からの４ビットのスタンバイ信号ＳＴ＜４：１＞を受けて、負電圧発生回路６が電源投入時から負電圧の充電が十分に収束状態となるまでの間は、第１のレベルシフタ４を不活性状態とし、負電圧発生回路６が生成する負電圧出力値が十分に収束する時間を経過した後に、第１のレベルシフタ４を活性化し、スイッチ切替信号ＳＷＣＮＴ＜１０：１＞、ＮＳＷＣＮＴ＜１０：１＞の電圧レベル（２．５／０Ｖ）を、スイッチ７本体を制御するのに適した電圧（２．５／−２．５Ｖ、および０／−２．５Ｖ）に変換し、ゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞を生成する。

スイッチ７は、第１のレベルシフタ４からのゲート制御信号ＧＣＮＴ＜１０：１＞、ＮＧＣＮＴ＜１０：１＞およびボディ制御信号ＢＣＮＴ＜１０：１＞、ＮＢＣＮＴ＜１０：１＞と、負電圧発生回路６からの負電圧出力ＮＶＧ＿ＯＵＴと、高周波スイッチモジュール１の外部の２つ以上のＲＦポートからの入力信号ＲＦ１〜ＲＦ１０とアンテナＡＮＴからの入出力信号を受け、スイッチ７のトランジスタのオンおよびオフの制御を行い、ＲＦポートとアンテナＡＮＴのスイッチポートの切替えを行う。

つまり、本実施の形態６における高周波スイッチモジュール１は、タイミング信号生成回路５に入力されるクロック信号を、上述した実施の形態１〜５のような負電圧発生回路６内のクロック発生器６１から生成されるクロック信号ＣＬＫ＿ＯＵＴではなく、高周波スイッチモジュール１の外部からのシステムクロックＣＬＫを用いていることが特徴である。システムクロックＣＬＫは、水晶発振器等から生成される非常に周波数精度が高いクロック信号のため、タイミング信号Ｔｉｍｅの精度を高めることができるという特徴がある。

《実施の形態６の効果》
以上の説明から、本実施の形態６によれば、上述した実施の形態１〜５と比較した効果として、高周波スイッチモジュール１の外部とのやり取りをする制御配線が制御データ信号ＤＡＴＡ、システムクロックＣＬＫのみとなるため、高周波スイッチモジュール１と接続されるＢＢＩＣ等との接続が容易となるとともに、高周波スイッチモジュール１の内部において、制御信号ＣＮＴ＜４：１＞をシステムクロックＣＬＫで同期を取った状態で生成できる。そのため、制御信号ＳＷＣＮＴが多数ビットある場合に、多数ビットのスイッチ信号ＳＷＣＮＴ間に生じるスキューの影響を低減することができる。さらに、高周波スイッチモジュール１の外部からの非常に周波数精度が高いシステムクロックＣＬＫを用いているため、タイミング信号Ｔｉｍｅの精度を高めることができる。

なお、本実施の形態６のようなシリアルＩ／Ｏインターフェース９が追加されている構成は、上述した実施の形態１〜４についてもシリアルＩ／Ｏインターフェース９を追加して同様の効果を得ることができる。

以上、本発明者によってなされた発明を種々の実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

本発明の高周波スイッチモジュールは、送受信アンテナと２つ以上の送受信回路との間の信号経路を切替える高周波スイッチモジュールに利用可能であり、より詳細には、消費電力および半導体回路面積を増加させずに、高周波スイッチモジュール内部の負電圧発生回路を安定的に動作させるためのものである。

１…高周波スイッチモジュール
２…バイアス電圧発生回路
２１〜２４…バイアス生成回路ユニット
２１１、２１２…インバータ
３…デコーダ
３００〜３２３…インバータ
３２４〜３３３…ＡＮＤ回路
４…レベルシフタ
４０１、４０３、〜、４３９…ゲートドライバを組み込んだレベルシフタユニット
４０２、４０４、〜、４４０…ボディドライバを組み込んだレベルシフタユニット
４０１０、４０２０、〜、４３９０…レベルシフタコア
４０２０、４０４０、〜、４４００…レベルシフタコア
４０１１、４０３１、〜、４３９１…ゲートドライバ
４０２１、４０４１、〜、４４０１…ボディドライバ
４０１０１〜４０１０４、４０１１１、４０１１２…ＰＭＯＳＦＥＴ
４０１０５〜４０１０８、４０１１３、４０１１４…ＮＭＯＳＦＥＴ
４０１０１１〜４０１０１４…ＮＭＯＳＦＥＴ
４０１０１５、４０１０１６…ＣＭＯＳＦＥＴ
４０１０９、４０１０１０…インバータ
４０１０１８、４０１１１５、４０１１１６…セレクタ
４０２０１〜４０２０４、４０２１１…ＰＭＯＳＦＥＴ
４０２０５〜４０２０８、４０２１２…ＮＭＯＳＦＥＴ
４０２０１１〜４０２０１４…ＮＭＯＳＦＥＴ
４０２０１５、４０２０１６…ＣＭＯＳＦＥＴ
４０２０９、４０２０１０…インバータ
４０２０１８、４０２１１３…セレクタ
５…タイミング信号生成回路
５１〜５４…タイミング信号生成回路ユニット
５１２、５２２、５３２、５４２…クロックカウンタ
５１１、５２１、５３１、５４１…ラッチ
５１３、５２３、５３３、５４３…ＯＲ回路
５１４、５２４、５３４、５４４…インバータ
６…負電圧発生回路
６１…クロック発生器
６２…チャージポンプ回路
６１１１〜６１１３…可変バイアス電流源
６１２１〜６１２３…インバータ
６１３１〜６１３３…可変容量
６２０…チャージポンプコア
６２０１、６２０２…伝達容量
６２０３〜６２０４…ＰＭＯＳＦＥＴ
６２０５〜６２０６…ＮＭＯＳＦＥＴ
６２０７…充電容量
６２１…クロックバッファ
７…スイッチ
７１１、７１２、７２１、７２２、〜、７１０１、７１０２…ＮＭＯＳＦＥＴ
８…第２のレベルシフタ
８１〜８４…レベルシフタユニット
８１０１〜８１０４…ＰＭＯＳＦＥＴ
８１０５〜８１０８…ＮＭＯＳＦＥＴ
８１０９〜８１０１２…インバータ
９…シリアルＩ／Ｏインターフェース

Claims (6)

1. デコーダと昇圧回路とタイミング信号生成回路とバイアス電圧発生回路とレベルシフタとスイッチを具備する高周波スイッチモジュールであって、
   前記デコーダは、前記高周波スイッチモジュールの外部から受信した制御信号に基づいて、前記スイッチの高周波信号の経路を切替えるスイッチ切替信号を生成して、
   前記昇圧回路は、前記スイッチを駆動する昇圧電圧を生成し、
   前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記レベルシフタの不活性状態／活性状態を切替えるタイミングを決めるためのタイミング信号を生成し、
   前記バイアス電圧発生回路は、前記タイミング信号生成回路から生成されるタイミング信号に応答し、前記レベルシフタを不活性状態／活性状態に切替えるためのバイアス電圧を生成し、
   前記レベルシフタは、前記スイッチ切替信号と前記バイアス電圧と前記昇圧電圧の信号に応答して、前記スイッチを駆動するためのゲート制御信号とボディ制御信号を生成し、
   前記スイッチは、前記ゲート制御信号と前記ボディ制御信号に応答して、複数の高周波信号ポート間の経路を切替えるものであり、
   前記レベルシフタは、２つ以上のレベルシフタユニットを具備し、
   かつ、前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを２つ以上具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記レベルシフタの不活性状態／活性状態を切替えるためのタイミングを決めるためのタイミング信号を生成し、前記タイミング信号は、２つ以上のタイミングを持ち、
   前記レベルシフタユニットの少なくとも１つは、前記タイミング信号のいずれか１つの信号のタイミングによって不活性状態／活性状態が切替えられ、前記レベルシフタユニットの少なくとももう１つは、前記タイミング信号のいずれかもう１つの信号のタイミングによって不活性状態／活性状態が切替えられることで、複数のタイミングにて前記レベルシフタを活性化することを特徴とする高周波スイッチモジュール。
2. デコーダと昇圧回路とタイミング信号生成回路とバイアス電圧発生回路とレベルシフタとスイッチを具備する高周波スイッチモジュールであって、
   前記デコーダは、前記高周波スイッチモジュールの外部から受信した制御信号に基づいて、前記スイッチの高周波信号の経路を切替えるスイッチ切替信号を生成して、
   前記昇圧回路は、前記スイッチを駆動する昇圧電圧を生成し、
   前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記レベルシフタの不活性状態／活性状態を切替えるタイミングを決めるためのタイミング信号を生成し、
   前記バイアス電圧発生回路は、前記タイミング信号生成回路から生成されるタイミング信号に応答し、前記レベルシフタを不活性状態／活性状態に切替えるためのバイアス電圧を生成し、
   前記レベルシフタは、前記スイッチ切替信号と前記バイアス電圧と前記昇圧電圧の信号に応答して、前記スイッチを駆動するためのゲート制御信号とボディ制御信号を生成し、
   前記スイッチは、前記ゲート制御信号と前記ボディ制御信号に応答して、複数の高周波信号ポート間の経路を切替えるものであり、
   前記高周波スイッチモジュールは、更にシリアルＩ／Ｏインターフェースを具備し、
   前記シリアルＩ／Ｏインターフェースは、前記高周波スイッチモジュールの外部から受信したシステムデータ信号とシステムクロックに基づいて、前記高周波スイッチモジュールの制御を行う制御信号を生成し、
   前記デコーダは、前記シリアルＩ／Ｏインターフェースで生成した制御信号に基づいて、前記スイッチの高周波信号の経路を切替えるスイッチ切替信号を生成して、
   前記昇圧回路は、前記スイッチを駆動する昇圧電圧を生成し、
   前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記レベルシフタの不活性状態／活性状態を切替えるタイミングを決めるためのタイミング信号を生成し、
   前記バイアス電圧発生回路は、前記タイミング信号生成回路から生成されるタイミング信号に応答し、前記レベルシフタを不活性状態／活性状態に切替えるためのバイアス電圧を生成し、
   前記レベルシフタは、前記スイッチ切替信号と前記バイアス電圧と前記昇圧電圧の信号に応答して、前記スイッチを駆動するためのゲート制御信号とボディ制御信号を生成し、
   前記スイッチは、前記ゲート制御信号と前記ボディ制御信号に応答して、複数の高周波信号ポート間の経路を切替えることを特徴とする高周波スイッチモジュール。
3. 請求項２に記載の高周波スイッチモジュールにおいて、
   前記昇圧回路が昇圧電圧を充電中の期間において、前記レベルシフタを不活性状態とし、
   前記昇圧回路が昇圧電圧を充電し終わって十分な時間が経過した後に、前記レベルシフタを活性状態とし、
   前記昇圧回路は、内部にクロック発生器を具備し、
   前記タイミング信号生成回路は、前記クロック発生器から生成されるクロック信号のクロック数をカウントすることでタイミング信号を生成し、
   前記昇圧回路は、負電圧発生回路であることを特徴とする高周波スイッチモジュール。
4. デコーダと昇圧回路とタイミング信号生成回路と第１のレベルシフタと第２のレベルシフタとスイッチを具備する高周波スイッチモジュールであって、
   前記デコーダは、前記高周波スイッチモジュールの外部から受信した制御信号に基づいて、前記スイッチの高周波信号の経路を切替えるスイッチ切替信号を生成して、
   前記昇圧回路は、前記スイッチを駆動する昇圧電圧を生成し、
   前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記第１のレベルシフタの不活性状態／活性状態を切替えるタイミングを決めるためのタイミング信号を生成し、
   前記第２のレベルシフタは、前記タイミング信号生成回路から生成されるタイミング信号に応答し、前記第１のレベルシフタを不活性状態／活性状態に切替えるためのスタンバイ信号を生成し、
   前記第１のレベルシフタは、前記スイッチ切替信号と前記スタンバイ信号と前記昇圧電圧の信号に応答して、前記スイッチを駆動するためのゲート制御信号とボディ制御信号を生成し、
   前記スイッチは、前記ゲート制御信号と前記ボディ制御信号に応答して、複数の高周波信号ポート間の経路を切替えるものであり、
   前記第１のレベルシフタは、２つ以上のレベルシフタユニットを具備し、
   かつ、前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを２つ以上具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記第１のレベルシフタの不活性状態／活性状態を切替えるためのタイミングを決めるためのタイミング信号を生成し、前記タイミング信号は、２つ以上のタイミングを持ち、
   前記レベルシフタユニットの少なくとも１つは、前記タイミング信号のいずれか１つの信号のタイミングによって不活性状態／活性状態が切替えられ、前記レベルシフタユニットの少なくとももう１つは、前記タイミング信号のいずれかもう１つの信号のタイミングによって不活性状態／活性状態が切替えられることで、複数のタイミングにて前記第１のレベルシフタを活性化することを特徴とする高周波スイッチモジュール。
5. デコーダと昇圧回路とタイミング信号生成回路と第１のレベルシフタと第２のレベルシフタとスイッチを具備する高周波スイッチモジュールであって、
   前記デコーダは、前記高周波スイッチモジュールの外部から受信した制御信号に基づいて、前記スイッチの高周波信号の経路を切替えるスイッチ切替信号を生成して、
   前記昇圧回路は、前記スイッチを駆動する昇圧電圧を生成し、
   前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記第１のレベルシフタの不活性状態／活性状態を切替えるタイミングを決めるためのタイミング信号を生成し、
   前記第２のレベルシフタは、前記タイミング信号生成回路から生成されるタイミング信号に応答し、前記第１のレベルシフタを不活性状態／活性状態に切替えるためのスタンバイ信号を生成し、
   前記第１のレベルシフタは、前記スイッチ切替信号と前記スタンバイ信号と前記昇圧電圧の信号に応答して、前記スイッチを駆動するためのゲート制御信号とボディ制御信号を生成し、
   前記スイッチは、前記ゲート制御信号と前記ボディ制御信号に応答して、複数の高周波信号ポート間の経路を切替えるものであり、
   前記高周波スイッチモジュールは、更にシリアルＩ／Ｏインターフェースを具備し、
   前記シリアルＩ／Ｏインターフェースは、前記高周波スイッチモジュールの外部から受信したシステムデータ信号とシステムクロックに基づいて、前記高周波スイッチモジュールの制御を行う制御信号を生成し、
   前記デコーダは、前記シリアルＩ／Ｏインターフェースで生成した制御信号に基づいて、前記スイッチの高周波信号の経路を切替えるスイッチ切替信号を生成して、
   前記昇圧回路は、前記スイッチを駆動する昇圧電圧を生成し、
   前記タイミング信号生成回路は、内部にクロック数をカウントするカウンタを具備し、前記高周波スイッチモジュールの内部もしくは外部から供給されるクロック信号のクロック数をカウントし、前記第１のレベルシフタの不活性状態／活性状態を切替えるタイミングを決めるためのタイミング信号を生成し、
   前記第２のレベルシフタは、前記タイミング信号生成回路から生成されるタイミング信号に応答し、前記第１のレベルシフタを不活性状態／活性状態に切替えるためのスタンバイ信号を生成し、
   前記第１のレベルシフタは、前記スイッチ切替信号と前記スタンバイ信号と前記昇圧電圧の信号に応答して、前記スイッチを駆動するためのゲート制御信号とボディ制御信号を生成し、
   前記スイッチは、前記ゲート制御信号と前記ボディ制御信号に応答して、複数の高周波信号ポート間の経路を切替えることを特徴とする高周波スイッチモジュール。
6. 請求項５に記載の高周波スイッチモジュールにおいて、
   前記昇圧回路が昇圧電圧を充電中の期間において、前記第１のレベルシフタを不活性状態とし、
   前記昇圧回路が昇圧電圧を充電し終わって十分な時間が経過した後に、前記第１のレベルシフタを活性状態とし、
   前記昇圧回路は、内部にクロック発生器を具備し、
   前記タイミング信号生成回路は、前記クロック発生器から生成されるクロック信号のクロック数をカウントすることでタイミング信号を生成し、
   前記昇圧回路は、負電圧発生回路であることを特徴とする高周波スイッチモジュール。
   

Images