JP2010226350A - スイッチング制御回路、送受信器及び携帯電話機 - Google Patents

Abstract

【課題】アンテナスイッチ回路の動作時に発振器の出力である動作クロックを要することなく負バイアスを維持でき、かつスプリアス対策可能な手段を提供する。
【解決手段】アンテナスイッチの切り替えに用いるアンテナスイッチトランジスタのゲート端子に信号を出力するスイッチング制御回路１のレベルシフト回路１５がレベルシフトラッチを有する。このレベルシフトラッチが負電位を維持することで、ゲート端子に負バイアスを供給することができる。またチャージポンプと異なり、レベルシフトラッチは動作クロックを要せず、クロックの高調波を主因とするスプリアスを抑止することが可能となる。
【選択図】図２

Description

本発明は、単一のアンテナを送信及び受信時に切り替えて用いる送受信器、特にＴＤＭＡ方式を採用した携帯電話機用送受信器、に関する。

無線送受信器は広く一般的に用いられている。携帯電話機などでは、多元接続方式として、ＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）を用いたＵＭＴＳ（Ｗ−ＣＤＭＡ）方式が主流となっているものの、いまだにＴＤＭＡ（Ｔｉｍｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）を用いる無線送受信器も広く用いられている。

ＴＤＭＡ方式の無線送受信器では一つのアンテナを送信時と受信時で切り替えて用いるのが一般的である。図１はこのアンテナの送信側と受信側の切替を行うアンテナスイッチ回路１０００の概念図である。

アンテナスイッチ回路１０００は、送信入力端子と受信出力端子の二つの端子を有する。アンテナスイッチ回路は、送信時には送信入力端子とアンテナを、受信時には受信出力端子とアンテナを、それぞれ電気的に接続することを目的とした回路である。

このアンテナスイッチ回路１０００は、アンテナスイッチトランジスタＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４を含む。アンテナスイッチトランジスタＭＮ１とＭＮ４は接地用のスイッチとして、アンテナスイッチトランジスタＭＮ２とＭＮ３はアンテナ接続用のスイッチとしてそれぞれ動作する。従って、送信入力端子がアンテナに接続されているときは、アンテナスイッチトランジスタＭＮ２はＯＮとなり、一方アンテナスイッチトランジスタＭＮ１はＯＦＦとなる。これは送信時でも同じであるため、アンテナスイッチトランジスタＭＮ１とアンテナスイッチトランジスタＭＮ２は常に動作が逆転する。アンテナスイッチトランジスタＭＮ３とアンテナスイッチトランジスタＭＮ４も同様である。

これらのアンテナスイッチトランジスタのソース・ドレイン間は高い抵抗値を持つ抵抗で接続されている。従ってソースとドレインの電位は同じ電位となり、また、アンテナスイッチトランジスタＭＮ１とＭＮ４は接地されているために、これらのトランジスタのソース・ドレイン端子の電位は全てＧＮＤ電位となる。

これらアンテナスイッチトランジスタのベース端子の電位をスイッチング制御回路１００１が制御することで、これらのアンテナスイッチトランジスタのＯＮ、ＯＦＦを制御することができる。負バイアスを用いない場合、スイッチング制御回路１００１の制御出力はＧＮＤ電位、又はＶＤＤ電位のいずれかになる。

送信時には、送信入力端子に正負に振れる振幅Ｖｐｐの信号が通過する。アンテナスイッチトランジスタがＯＦＦとなるためには、ソース・ドレイン電位がゲート端子の電位以上でなければならない。しかし、送信入力端子に入力される信号の振幅量によっては上記の送信入力端子に入力される信号の下限ピーク時に、ゲート電位以下になる場合も考えられる。

送信時、アンテナスイッチトランジスタＭＮ１はＯＦＦである。よって、図中の（Ａ）点の電位はＧＮＤとなり高インピーダンスとなる。しかし、アンテナスイッチトランジスタＭＮ１のドレインには振幅数Ｖｐｐの信号が印加される。この信号は、ＧＮＤ電圧を中点として正負に振れるため（Ａ）点が負電圧となりアンテナスイッチトランジスタＭＮ１がＯＮの状態になる。このため、（Ａ）点はＧＮＤに対し低インピーダンスとなり、信号の波形がクリップされ、歪みとなる。

このＧＮＤでクリップされる問題に対して、米国特許ＵＳ６８０４５０２では、制御回路に負側のバイアスを発生させることで、ＧＮＤでクリップされることを防ぐ技術が開示されている。

米国特許ＵＳ６８０４５０２

負バイアスを発生させるためにはパルス信号が必要であり、パルス信号を作るために発振器が必要である。負バイアス回路を備えることで発振器によるスプリアス（不要周波数成分）が増大する。スプリアスの増大は、アンテナにつながる送信器、受信器に悪影響を及ぼし好ましくない。

本発明の目的は、アンテナスイッチ回路の動作時に発振器の出力である動作クロックを要することなく負バイアスを維持でき、かつスプリアス対策可能な手段を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次の通りである。

本発明の代表的な実施の形態に関わるスイッチング制御回路は、高周波信号の入力又は出力を切り替えるトランジスタのゲート端子を制御するゲート制御信号を出力するものであって、該スイッチング制御回路は、負バイアス電位を発生するダウンコンバータと、ゲート制御信号を出力するレベルシフト回路を含み、このレベルシフト回路は、ダウンコンバータが出力する負バイアス電圧を維持するレベルシフトラッチを有することを特徴とする。

このスイッチング制御回路は、更に発振器を有し、発振器の出力によってダウンコンバータの負バイアス電位を発生させる容量に電荷が蓄積されることを特徴としてもよい。

このスイッチング制御回路において、レベルシフト回路にはゲート制御信号の出力を制御するレベルシフト回路制御信号が入力され、レベルシフト回路制御信号に正論理が入力されている際に、前記発振器の出力が停止することを特徴としてもよい。

このスイッチング制御回路において、レベルシフトラッチはセット入力とリセット入力を有し、セット入力が０かつリセット入力が１の時にはゲート制御信号の負バイアスが保持されることを特徴としてもよい。

本発明の代表的な実施の形態に関わるスイッチング制御回路は、高周波信号の入力又は出力を切り替えるトランジスタのゲート端子を制御するゲート制御信号を出力するものであって、該スイッチング制御回路は、負バイアス電位を発生するダウンコンバータと、動作クロックを出力する発振器を含み、ダウンコンバータは動作クロック及び動作クロックと略１８０度位相の異なるクロックにより、有する負バイアス発生のための容量の充電を行うことを特徴とする。

これらのスイッチング制御回路によって１のアンテナの切り替え動作を行うことを特徴とする送受信器及びこの送受信器を有することを特徴とする携帯電話機も本願発明の射程に含まれる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。

本発明の代表的な実施の形態に関わるスイッチング制御回路によって、動作クロックに頼ることなく容量に充電した電荷によって負バイアスをある程度の時間維持させることができる。これにより、負バイアスラインに放電電流が流れないためリップルを低減できる。

またスイッチング動作期間中、動作クロックを止めることが可能となり、動作クロックのｎ次高調波などを由来とするスプリアスの対策が可能となる。

アンテナの送信側と受信側の切替を行うアンテナスイッチ回路の概念図である。 本発明の第１の実施の形態に関わるスイッチング制御回路の構成を表すブロック図である。 本発明の第１の実施の形態に関する発振器の構成を表す回路図である。 本発明の第１の実施の形態に関するダウンコンバータの回路構成を表す回路図である。 ダウンコンバータの基本動作を説明するための概念図である。 本発明の第１の実施の形態に関するリセット回路の回路構成を表す回路図である。 本発明の第１の実施の形態に関するデコーダ回路の回路構成を表す回路図である。 本発明の第１の実施の形態に関するレベルシフト回路の回路構成を表す回路図である。 電源電圧（ＶＤＤ）投入直後のスイッチング制御回路の動作を表すタイミングチャートである。 本発明の第１の実施の形態で想定する利用方法を表した概念図である。 本発明の第２の実施の形態に関わるスイッチング制御回路の構成を表すブロック図である。

以下、図を用いて本発明の実施の形態を説明する。

（第１の実施の形態）
図２は、本発明の第１の実施の形態に関わるスイッチング制御回路１の構成を表すブロック図である。

このスイッチング制御回路１は発振器１１、ダウンコンバータ１２、リセット回路１３、デコーダ回路１４、レベルシフト回路１５を含んで構成される。

発振器１１は、動作クロックを供給する発振器である。発振器１１としては、高周波数信号の取得が可能な、奇数個のインバータで構成されるリングオシレータ（ＴＣＸＯ）等を使用することを想定する。この発振器１１には上位回路からのＦＣＯＮ信号及びデコーダ回路１４からの発振停止信号が入力される。なお、ＦＣＯＮ信号はリングオシレータの発振を制御する端子である。外部端子に接続されており、連続して発振させる必要がある場合、外部から制御することが可能である。またこの発振器１１の出力はスイッチング制御回路１の動作クロックとなる。

図３は本発明の第１の実施の形態に関する発振器１１の構成を表す回路図である。

この発振器１１はリングオシレータ１１ａと分周器１１ｂによって構成される。

リングオシレータ１１ａは奇数個の直列接続されたインバータで構成されるリングオシレータである。インバータ最終段の出力が最初のインバータに入力されることで負帰還回路を構成する。この帰還区間に、発振停止機能として、デコーダ回路１４からの発振停止信号と上位回路からのＦＣＯＮ信号の論理和（ＯＲ）を取った信号との論理積が取られることで、発振を強制的に停止させることができる。

なお、発振停止信号及びＦＣＯＮ信号ともに「０」でリングオシレータ１１ａの発振の抑制を図る状態、発振停止信号及びＦＣＯＮ信号どちらか一方が「１」でリングオシレータ１１ａを発振させる状態を表す信号である（Ｌｏｗ Ａｃｔｉｖｅ）。

分周器１１ｂは、リングオシレータ１１ａより出力される高周波信号を所望の周波数に分周する分周器である。なお図上では一つの分周器のみ用いている。しかし、出力を分岐し、異なる分周器を切り替え可能にすることで、上位回路による設定に応じた周波数を出力可能にすることも可能である。

以上のような構成を取ることで、本実施の形態に関わる発振器１１は、所望の基準周波数信号（動作クロック）を出力／停止することが容易に行える。

ダウンコンバータ１２は、負バイアスを発生させるための低電圧変換回路である。このダウンコンバータ１２の出力電位―ＶＳＳがレベルシフト回路１５の出力信号の低電位となる。

この出力電位―ＶＳＳ生成のためにはダウンコンバータ１２内の容量に電荷をチャージする必要がある。この容量への電荷のチャージには、一定以上の時間が掛かることは一般的な技術常識である。この容量へのチャージ時間を稼ぎ、負バイアスを確実に発生させることが本発明の目的である。

図４は本発明の第１の実施の形態に関するダウンコンバータ１２の回路構成を表す回路図である。また、図５はこのダウンコンバータ１２の基本動作を説明するための概念図である。図５はあくまでも動作説明用の概念図であるため、説明に不要な部品は省略されている。ただし、同じ部品については図４及び図５で同じ番号を付している。これらの図を用いて、ダウンコンバータ１２の動作を説明する。

この図には、一部に発振器１１の出力段インバータが記載されている。この出力段インバータのトランジスタＳ１とＳ２もダウンコンバータ１２の制御に関連するためである。

トランジスタＳ１、Ｓ２は発振器から直接駆動される。Ｓ３はｂ点で負電圧となるため、ゲート信号として負電圧の信号が必要である。そのため、発振器からの信号を容量Ｃ３により直流カットした後に、パルスのハイ電位はＭＯＳトランジスタの寄生ダイオード３段にてＧＮＤに対して正電位にクリップされ、パルスのロー電位はクリップされた正電位から発振器からのレベル分負電位に落ちる。よって、負電圧の信号を得ることができる。トランジスタＳ４はＭＯＳの寄生ダイオードを使用し、容量Ｃ２の充電電流のみ通過させ、ｃ点の電位を保持する。

まず、スイッチとして動作するトランジスタＳ１及びＳ３がＯＮ、Ｓ２をＯＦＦにする。これにより容量Ｃ１に電圧ＶＤＤが掛かり容量Ｃ１に電荷がチャージされる。このとき図４及び図５のｂ点はトランジスタＳ３を介してＧＮＤにショートしているためａ点はＶＤＤ電位、ｂ点はＧＮＤ電位となる。

容量Ｃ１に電荷がチャージした後、トランジスタＳ１及びＳ３をＯＦＦ、Ｓ２をＯＮにする。これによりａ点がＧＮＤとショートするため、ａ点はＧＮＤ電位、ｂ点は−ＶＤＤ電位となる。ここでは容量Ｃ１は同じ電位差を保持しているものとする。このとき、Ｓ４のダイオードを通して容量Ｃ１の電荷を容量Ｃ２にチャージする。従ってｃ点も−ＶＤＤ＋ＶＦ電位となる。

これにより、容量Ｃ２に−ＶＤＤ＋ＶＦからＧＮＤの電圧が保持されることとなる。結果負出力の生成が可能となる。なお、このときの負出力の電位を、以降―ＶＳＳと記載する。

なお、図４ではトランジスタＳ４を用いたが、これをダイオードに置換しても良い。この際、該ダイオードに流れる電流の方向は、ｃ点からｂ点方向とすることで容量Ｃ２にディスチャージ電流を流さずに電圧の保持が可能となる。

また図４のトランジスタＳ１ないしＳ３のゲート電圧へ入力されるのは発振器１１の出力である。すなわち、ダウンコンバータの各容量への電荷のチャージは動作クロックと同期して行われることとなる。

リセット回路１３は、発振器１１より出力される動作クロックに基づき、レベルシフト回路をリセットするためのリセット信号を生成する回路である。図６は本発明の第１の実施の形態に関するリセット回路１３の回路構成を表す回路図である。

リセット回路１３はフリップフロップ３つが直列に接続されている。各フリップフロップのデータ端子は、初段のフリップフロップが「０」（ＧＮＤ）に接続される。以降のフリップフロップのデータ端子には前段の正出力（Ｑ）が接続される。各フリップフロップのデータセットのタイミングは発振器１１の出力（＝動作クロック）が用いられる。

上記フリップフロップ群の最終段の出力の反転信号がリセット信号としてレベルシフト回路に出力される。このリセット信号は、通常時に「１」であり、「０」でレベルシフト回路１５のレベルシフトラッチ１５ａ（後述）がリセットされる。

すなわち、上記のようにフリップフロップを３つ直列に接続することで、リセット信号の変化が動作クロック３クロック分遅延する。これによりダウンコンバータ１２が含む容量に電荷をチャージするための時間を稼ぐことができる。

デコーダ回路１４は、より上位の回路から制御信号に基づきレベルシフト回路の出力、すなわちアンテナスイッチトランジスタＭＮ１ないしＮＭ４の出力信号を制御するためのデコーダ回路である。

また、デコーダ回路１４に入力される制御信号のうちいずれかがＯＮの時にはリングオシレータの発振を停止する回路構成を取る。図７は本発明の第１の実施の形態に関するデコーダ回路１４の回路構成を表す回路図である。

このデコーダ回路の入力は上位の回路から入力される制御信号である。また、出力はレベルシフト回路に入力される第ｎレベルシフト回路制御信号である。

このデコーダ回路１４は、インバータを２つ挿入した後、そのままレベルシフト回路に信号を出力する系統（ここでは本線系統１４ａとする）と発振停止信号を生成する発振停止信号生成系統１４ｂに二分される。

本線系統１４ａは、発振停止信号生成系統１４ｂで用いる入力（＝制御信号）の反転信号を生成するため回路系統である。一つの入力信号に対しインバータを二つ有する。このインバータのうち、制御信号の入力端子に近いインバータの出力が発振停止信号生成系統１４ｂに入力される。

すなわち、入力される制御信号と対応する第ｎレベルシフト回路制御信号は実質的には同じものである（挿入されるインバータによる遅延は存在する）。

発振停止信号生成系統１４ｂは複数の入力信号と正論理「１」との論理積を取るＡＮＤゲートにより構成される。図中では３端子ＡＮＤゲート３つから構成されているが、どのように組み合わせるかは設計事項である。

この発振停止信号生成系統１４ｂにより制御信号のいずれかが「１」のときに発振停止信号が「０」となり、発振器１１の動作を停止させる。

レベルシフト回路１５は、アンテナスイッチトランジスタＭＮ１ないしＮＭ４への出力信号のうち低電位側の電位をダウンコンバータ１２の出力電位にシフトして出力するための回路である。

なお、デコーダ回路１４及びレベルシフト回路１５は外部からの電源電圧ＶＤＤの供給を受けて動作する。従って、レベルシフト回路１５から出力される出力信号の高電位側はＶＤＤ、低電位側は−ＶＳＳとなる。これが各アンテナスイッチトランジスタ（図１参照）のゲート端子の電位となる。

図８は本発明の第１の実施の形態に関するレベルシフト回路１５の回路構成を表す回路図である。この回路は制御信号１本ごとに一つ含まれるため、実際にはこの回路４つでレベルシフト回路１５を構成することとなる。

このレベルシフト回路１５の入力は、デコーダ回路１４が出力する第ｎレベルシフト回路制御信号である。また、レベルシフト回路１５の出力は第ｎゲート制御信号である。この第ｎゲート制御信号が対応するアンテナスイッチトランジスタのゲート端子に接続される。

このレベルシフト回路１５は、ＶＤＤ、ＧＮＤ（グランド電位）、−ＶＳＳの３つの電位を基準に動作する。すなわち、ＶＤＤを高電位として、ＧＮＤを低電位として動作する高電位動作回路と、ＧＮＤを高電位として、−ＶＳＳを低電位として動作する負電位動作回路に構成は二分される。なお、本発明は負電位の処理に関するものであるので、発明の説明は負電位動作回路に限定する。

本発明の負電位動作回路は、レベルシフト回路を含む。このレベルシフト回路はラッチ（以下レベルシフトラッチ１５ａ）を用いる点に特徴がある。このレベルシフトラッチ１５ａはＲＳ型のフリップフロップで構成される。

デコーダ回路１４からの信号（図８では「デコーダ回路出力信号」）をＤＣ的に負電圧にレベルシフトさせることは可能である。しかし従来では時差をつけた動作クロック（Ｎｏｎ ｏｖｅｒｌａｐｐｉｎｇ ｃｌｏｃｋ ｓｉｇｎａｌｓ）で容量に電荷をチャージするチャージポンプを用いて、チャージポンプに対する充電・放電を交互に繰り返す。特許文献１におけるチャージポンプなどがこの典型である。しかし、このような構成にすると−ＶＳＳに電流を流す必要が生じる。−ＶＳＳに電流が流れると、ダウンコンバータ１２の負電圧保持容量（図４のＣ２）の放電電流となり、−ＶＳＳに発振器１１の周波数のリップルを生じる。また、構成上発振停止による負電圧保持もできない。

本発明の負電位動作回路では、−ＶＳＳに電流を流さないためＡＣ結合により負電圧信号を得ている。一方で、ＡＣ結合ではパルス状の信号しかえられないため、レベルシフトラッチ１５ａによって電位を保持し、ＤＣ信号として出力することで、対応するアンテナスイッチトランジスタの状態を維持することを可能ならしめる。

ただし、本回路構成においても、問題がある。レベルシフトラッチ１５ａは電源電圧が印加された初期状態では不定である。そのため、負電位動作回路の出力も不定となる。状態によってはＶＤＤから−ＶＳＳまでの貫通電流が流れるパスも生じ、負電圧保持容量（図４のＣ２）が充電できずに−ＶＳＳが得られなくなる虞もある。そのためレベルシフトラッチ１５ａを初期にリセットする必要がある。

しかし、−ＶＳＳの電位がある程度下がらないと、レベルシフトラッチ１５ａは動作し始めない（不定状態）。

本発明の実施の形態では、図６のリセット回路で３段に直列構成されたフリップフロップを挿入している。このフリップフロップ群が出力するラッチリセット信号の出力も３クロック分遅延するため、−ＶＳＳがある程度下がった状態でリセット信号が入力され、結果ＶＤＤから−ＶＳＳまでの貫通電流が流れることを防止する。

上記の各回路構成を取ることで、本発明の目的であるアンテナスイッチ回路の動作時に発振器を停止させることで、スプリアス対策可能な手段を提供することが可能になる。

次に、これらを組み合わせた際の動作について説明する。図９は電源電圧（ＶＤＤ）投入直後のスイッチング制御回路１の動作を表すタイミングチャートである。

このタイミングチャートの横軸は電源電圧ＶＤＤ投入からの時間を示す。またタイミングを表す各信号は上から、１）電源電圧ＶＤＤ、２）発振器１１の出力、３）任意のアンテナスイッチトランジスタのゲート端子（図１参照）に入力されるゲート制御信号（ＲＦ＿ＳＷ）、４）ラッチリセット信号（Ａ）（リセット回路１３の出力）、５）レベルシフトラッチのｒｅｓｅｔ入力（Ｂ）、６）レベルシフトラッチのｓｅｔ入力（ｃ）、７）レベルシフトラッチ出力（Ｄ）、８）負バイアス（ダウンコンバータ１２の出力）、である。まずこれらの測定項目について説明する。

１）電源電圧ＶＤＤはスイッチング制御回路１に入力される電源電圧である。基本的に一度電源が投入されると「０」になることはないので、本図でも「１」の状態を維持し続ける。

２）発振器１１の出力は上述の発振器１１の出力、すなわち動作クロックである。

３）任意のアンテナスイッチトランジスタのゲート端子に入力されるゲート制御信号は、レベルシフト回路１５の出力である。上述の通り、アンテナスイッチトランジスタに対応した４本の出力をレベルシフト回路１５が有するが、このうち変化する任意の出力を個々では表す。

４）ラッチリセット信号（Ａ）はリセット回路１３の出力、すなわちレベルシフト回路１５への入力信号である。図８の「ラッチリセット信号（Ａ）」に対応する。

５）レベルシフトラッチのｒｅｓｅｔ入力（Ｂ）は、レベルシフト回路１５内のレベルシフトラッチ１５ａのｒｅｓｅｔ端子への入力である。また、６）レベルシフトラッチのｓｅｔ入力（Ｃ）は、レベルシフト回路１５内のレベルシフトラッチ１５ａのｓｅｔ端子への入力である。合わせて、７）レベルシフトラッチ出力（Ｄ）は、このレベルシフトラッチ１５ａの出力である。これらも図８に記載している。

８）負バイアスは、ダウンコンバータ１２の出力（―ＶＳＳ）を表す。

次に実際の動作について説明する。このグラフのタイミングチャートの開始時においては、デコーダ回路１４に入力される制御信号は全て０であるものとして話を進める。

まず電源電圧ＶＤＤを投入され（図９タイミング（ａ））。これにより、発振器１１が動作を開始する。

図４の説明でも述べた通り、発振器１１の出力する動作クロックに同期して、ダウンコンバータ１２の出力する−ＶＳＳの負電位の絶対値も大きくなる。リセット回路１３の出力するラッチリセット信号が「１」になるタイミング（図９タイミング（ｂ））では、ある程度−ＶＳＳの負電位の絶対値も大きなものとなっている。

なお、ラッチリセット信号が「１」になるタイミングまでは、レベルシフトラッチ１５ａの出力は不定である。

ラッチリセット入力（Ｂ）が「０」となると（図９タイミング（ｂ））、レベルシフトラッチ１５ａが「０」論理となる。これに伴い、レベルシフトラッチ１５ａがリセットされ、レベルシフトラッチ１５ａの出力（Ｄ）が負バイアスの出力―ＶＳＳとなる。入力前段に挿入された容量により微分波形をとして入力される。図上ではこの微分波形は強調されているが、実際は瞬間だけ論理「０」に落ちるような波形になる。

この状態で、発振器１１の動作クロックに従い、ダウンコンバータ１２の容量Ｃ２に電荷がチャージされる。

その後、デコーダ回路１４に入力される制御信号のうちの任意の１本（ここではＲＦ＿ＳＦと表記）が「１」になると（図９タイミング（ｃ））、発振器１１のクロックが停止する。

これに伴い、ダウンコンバータ１２の容量Ｃ２への電荷のチャージが停止される。あわせて、ラッチＳｅｔ入力が「０」になるため、レベルシフトラッチ１５ａの出力は「１」、すなわちＧＮＤレベルになる。トランジスタＳ１ないしＳ３の切り替え動作が停止するためである。従って、負バイアスは徐々にＧＮＤ電位に近づく。

所望のスイッチ切り替え動作及び送受信処理を行った後に、携帯電話機の送受信器をアンテナに接続する必要が無くなったら、ＲＦ＿ＳＷを「０」にする。すべての制御信号が「０」になると（図９タイミング（ｄ））、発振器１１による動作クロックの出力が再開され、また、ダウンコンバータ１２の容量Ｃ２への電荷のチャージも再開される。これにより、負電圧保持期間中に放電した電荷を再びダウンコンバータ１２の容量Ｃ２に蓄える。

以降図９タイミング（ｃ）とタイミング（ｄ）を繰り返しながら、スイッチング制御回路１は動作することとなる。

図１０は本発明の第１の実施の形態で想定する利用方法を表した概念図である。この図で表すタイムスロットは、ＥＤＧＥ ｃｌａｓｓ１２に関するものであり１つのタイムスロットは５７７μｓである。まず、この図の読み方について説明する。

縦軸方向には大きく分けて３つの項目が存在する。

一つは「負電圧保持期間」「負電圧充電期間」である。これは図９の８）負バイアスに対応し、スイッチの動作する期間（＝動作クロック停止中）が負電圧保持期間、スイッチの動作しない期間（＝発振器１１動作クロック出力中）が負電圧充電期間となる。すなわち、この二つの期間が重なることはないため、図１０で重複期間はない。

「ＥＤＧＥタイムスロット」はＥＤＧＥで規定されるタイムスロットに対応する形で動作を表すために記載している。本図では前フレームの第６スロットから当フレームの第７スロットまで記載している（計１０スロット）。

「送受信機動作」は図２のスイッチング制御回路１を含むＴＤＭＡ無線送受信機の動作モードを表す。

送信時（Ｔｘ）は送信動作期間を表す。また受信時（Ｒｘ）は受信動作期間を表す。送信及び受信は図示しない基地局との間で無線通信を行う期間であり、上記ＥＤＧＥタイムスロット単位で動作する。

これに対し、モニタ時（Ｍｏｎ）は電界強度などの送受信機外の外部環境を検査する期間である。この間はアンテナスイッチトランジスタＭＮ１ないしＮＭ４のスイッチング動作は行われるが、外部の基地局との通信は行わないため、タイムスロットに従う必要は無い。

この図では、送信時（Ｔｘ）、受信時（Ｒｘ）、モニタ時（Ｍｏｎ）の３つの期間で、図１でアンテナスイッチトランジスタＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４が動くことを表している。すなわちこれらの動作の期間中は負バイアスを保持する設計になっていればよい。一方、これら以外の期間は負バイアス充電期間として動作する。

通信のプロトコルや送受信機の想定利用態様によって、送信時（Ｔｘ）、受信時（Ｒｘ）、モニタ時（Ｍｏｎ）の時間の長短が自ずと決まる。従って、これらのスイッチング期間中負バイアスが維持できるように設計することが重要である。

このようにアンテナ動作中、発振器１１を止めることにより、動作クロックの高調波成分に由来するスプリアスの発生を抑止することが可能になる。これは従来の技術と異なり、ダウンコンバータ１２の負バイアス維持に動作クロックを要しないためである。

（第２の実施の形態）
次に第２の実施の形態について図を用いて説明する。

本実施の形態では、ダウンコンバータを更にもう一段挿入することで、負バイアスを大きくすることを目的としている。

図１１は本実施の形態に関わるスイッチング制御回路１−２の構成を表すブロック図である。

第１の実施の形態同様、スイッチング制御回路１−２は発振器１１−２、ダウンコンバータ１２−２、リセット回路１３、デコーダ回路１４、レベルシフト回路１５を含んで構成される。このうち、リセット回路１３、デコーダ回路１４、レベルシフト回路１５は第１の実施の形態同様である。また、発振器１１−２は動作クロックの位相を反転させたものも出力するようになっているに過ぎない。従って、ここでは主にダウンコンバータ１２−２について説明する。

このダウンコンバータ１２−２は第１段ダウンコンバータ１２−２ａと第２段ダウンコンバータ１２−２ｂを含んで構成される。

第１段ダウンコンバータ１２−２ａは、第１の実施の形態のダウンコンバータ１２と同じ構成を取る。すなわち、供給する動作クロックも１種類でよい。

第２段ダウンコンバータ１２−２ｂは、第１段ダウンコンバータ１２−２ａの容量Ｃ２より出力される負バイアスを大きくすることを目的とした回路である。第１段ダウンコンバータ１２−２ａの出力を、動作クロック及び動作クロックと位相の反転したクロックで差動させることで、容量Ｃ３にたまる電荷の量を増大する。このため、発振器１１−２は通常の動作クロックに加え、位相を１８０度ずらした動作クロックも出力可能なようにするのが好ましい（第２段ダウンコンバータ１２−２ｂ内で反転することでも対応可能）。

これにより本実施の形態のダウンコンバータ１２−２を用いることで、第１の実施の形態に関わるダウンコンバータ１２より負バイアスを大きくすることが可能になる。また、負バイアスをある程度の時間保持することが可能となり、負バイアス保持期間が長期にわたる使用にも耐えられるようになる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更が可能であることは言うまでもない。

本発明は、送信器及び受信器でアンテナを切り替えて使用するＰＤＣ、ＧＳＭなどのＴＤＭＡ方式を採用する第２世代携帯電話での使用を想定する。しかし、必ずしもこれには限られず、一つのアンテナを送受信で切り替えて使用する通信方式に関するものであれば全て適用可能である。

１、１−２…スイッチング制御回路、
１１、１１−２…発振器、１１ａ…リングオシレータ、１１ｂ…分周器、
１２、１２−２…ダウンコンバータ、
１２−２ａ…第１段ダウンコンバータ、１２−２ｂ…第２段ダウンコンバータ、
１３…リセット回路、１４…デコーダ回路、
１４ａ…本線系統、１４ｂ…発振停止信号生成系統、１５…レベルシフト回路、
１０００…アンテナスイッチ回路、１００１…スイッチング制御回路、
ＭＮ１、ＭＮ２、ＭＮ３、ＭＮ４…アンテナスイッチトランジスタ、
Ｃ１、Ｃ２、Ｃ３…容量。

Claims (7)

1. 高周波信号の入力又は出力を切り替えるトランジスタのゲート端子を制御するゲート制御信号を出力するスイッチング制御回路であって、
   該スイッチング制御回路は、負バイアス電位を発生するダウンコンバータと、前記ゲート制御信号を出力するレベルシフト回路を含み、
   前記レベルシフト回路は、前記ダウンコンバータが出力する負バイアス電圧を維持するレベルシフトラッチを有することを特徴とするスイッチング制御回路。
2. 請求項１に記載のスイッチング制御回路において、該スイッチング制御回路は更に発振器を有し、
   前記発振器の出力によって前記ダウンコンバータの負バイアス電位を発生させる容量に電荷が蓄積されることを特徴とするスイッチング制御回路。
3. 請求項２に記載のスイッチング制御回路において、前記レベルシフト回路には前記ゲート制御信号の出力を制御するレベルシフト回路制御信号が入力され、
   前記レベルシフト回路制御信号に正論理が入力されている際に、前記発振器の出力が停止することを特徴とするスイッチング制御回路。
4. 請求項１に記載のスイッチング制御回路において、前記レベルシフトラッチはセット入力とリセット入力を有し、
   前記セット入力が０かつ前記リセット入力が１の時には前記ゲート制御信号の負バイアスが保持されることを特徴とするスイッチング制御回路。
5. 高周波信号の入力又は出力を切り替えるトランジスタのゲート端子を制御するゲート制御信号を出力するスイッチング制御回路であって、
   該スイッチング制御回路は、負バイアス電位を発生するダウンコンバータと、動作クロックを出力する発振器を含み、
   前記ダウンコンバータは前記動作クロック及び前記動作クロックと略１８０度位相の異なるクロックにより、負バイアス発生のための容量の充電を行うことを特徴とするスイッチング制御回路。
6. 請求項１ないし５のいずれか一のスイッチング制御回路によって１のアンテナの切り替え動作を行うことを特徴とする送受信器。
7. 請求項６記載の送受信器を有することを特徴とする携帯電話機。

Images