JP6316097B2 - チャージポンプを有する回路、通信デバイス、チャージポンプの制御方法 - Google Patents

チャージポンプを有する回路、通信デバイス、チャージポンプの制御方法 Download PDF

Info

Publication number
JP6316097B2
JP6316097B2 JP2014110894A JP2014110894A JP6316097B2 JP 6316097 B2 JP6316097 B2 JP 6316097B2 JP 2014110894 A JP2014110894 A JP 2014110894A JP 2014110894 A JP2014110894 A JP 2014110894A JP 6316097 B2 JP6316097 B2 JP 6316097B2
Authority
JP
Japan
Prior art keywords
oscillator
frequency
charge pump
signals
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014110894A
Other languages
English (en)
Other versions
JP2014236666A5 (ja
JP2014236666A (ja
Inventor
レディ カダム、ダーマ
レディ カダム、ダーマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qorvo US Inc
Original Assignee
Triquint Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Triquint Semiconductor Inc filed Critical Triquint Semiconductor Inc
Publication of JP2014236666A publication Critical patent/JP2014236666A/ja
Publication of JP2014236666A5 publication Critical patent/JP2014236666A5/ja
Application granted granted Critical
Publication of JP6316097B2 publication Critical patent/JP6316097B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/0003Details of control, feedback or regulation circuits
    • H02M1/0012Control circuits using digital or numerical techniques

Description

[0001] 本発明は、回路に関し、特にチャージポンプを備える回路に関する。
[0002] チャージポンプは、ある電圧の入力信号を、より低い、あるいはより高い電圧の出力信号に変換する。この電圧変化により、電源からの単一の電圧を、回路に応じたさまざまな電圧として供給することが可能となる。たとえばあるデバイスの電源電圧が1.5Vであるのに対して、そのデバイス内の回路が動作電圧として−1.5Vを要求する場合がある。この動作電圧を供給するためにチャージポンプは、電源からの1.5Vを受け、回路が要求する−1.5Vに変換する。
[0003] 電圧変換の一般的な方法は、所定のクロック信号周波数にて開閉するスイッチを有するスイッチモードの電源を利用することである。クロック信号周波数は、いくつかの点において、チャージポンプの出力に影響を与える。第1に、チャージポンプにある電圧が与えられるとき、チャージポンプの出力電圧が、それが供給される回路により使用可能となるには、ある時間を要する。この時間は、チャージポンプのセトリング時間(安定化時間)として知られる。第2は、スプリアス放射(不要輻射)である。スプリアス放射は、チャージポンプの入力には含まれておらず、チャージポンプの出力信号に混入する意図しない周波数である。スプリアス放射は、セトリング時間と同様に、クロック信号周波数に依存する。
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、チャージポンプのセトリング時間の短縮にある。
本発明のある態様は回路に関する。回路は、チャージポンプと、チャージポンプと接続され、回路が電源オンすると所定時間にわたり、第1周波数をとり、その後、少なくともひとつの別の周波数をとるクロック信号をチャージポンプに供給する周波数発生器と、を備える。第1周波数は、少なくともひとつの別の周波数に比べて、チャージポンプのセトリング時間を短縮させる周波数である。
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、チャージポンプのセトリング時間を短縮できる。
実施の形態に係るエネルギー管理コア回路を示す図である。 実施の形態に係るカウンタの構成例を示す図である。 実施の形態に係るオシレータの回路図である。 カウンタの状態と、それに対応するオシレータの周波数を示す図である。 エネルギー管理コア回路のシミュレーションを示す図である。 実施の形態に係る無線通信デバイスを示す図である。
[0011] 実施例の種々の面は、他の当業者に本発明の要旨を伝えるために、当業者が一般に用いる用語を用いて記載される。しかしながら、記載されるいくつかの面のみを用いて代替的な実施の形態が実現されうることは、当業者にとって明らかであろう。説明を目的として、特定の装置および構成は、実施の形態の完全な理解を提供するために明らかにされる。しかしながら、代替的な実施の形態が、特定の詳細部分を用いることなく実現されうることは、当業者にとって明らかであろう。他の実施例において周知な特徴は、実施例を不明瞭としないことを目的として、省略または単純化される。
[0012] さらに、種々の工程は、複数の分離した工程として記載され、本開示の理解を最も助けるように順に記載される。しかしながら、記載の順序は、これらの工程が順序依存であることを示唆するものとして解釈されるべきではない。特に、これらの工程は、開示の順序で実行される必要はない。
[0013] 「実施の形態において」の語は、繰り返し用いられる。この語は、一般には、同じ実施の形態を示さない。しかしながら、同じ実施の形態を示すこともありうる。「備える」、「有する」、「含む」の語は、文脈上において別に示さない限り、同義である。
[0014] 「接続される(coupled with)」の語は、ここでは、派生的に用いられる。「接続される(Coupled)」は、二以上の要素が物理的または電気的に直接接触することを意味しうる。しかしながら、「接続される」は、二以上の要素が互いに間接的に接触しつつ互いに協働または相互作用することも意味し、また、一以上の他の要素が、上述の意味で互いに接続された要素間において結合または接続されることを意味しうる。
[0015] 上述したように、セトリング時間とは、チャージポンプにおいて、その出力電圧がターゲット出力電圧の2〜5%以内に到達するのに要する時間をいう。
[0016] コンポーネントの出力信号は、QあるいはQバーとして示される。Qは、出力の名称である。QおよびQバーは、相補的な関係にある。たとえば、Qがハイであるとき、Qバーはローである。さらに別の例では、バーは、"b"と簡略化される。したがって、バーあるいばbが付された出力は特に断らない限り等価である。
[0017] 実施の形態は、スイッチデバイスのエネルギー管理コアに使用される回路に関する。この回路は、対応する端子が接続された周波数発生器およびチャージポンプを備える。スイッチデバイスは、SOI(Silicon-On-Insulator)であってもよい。周波数発生器は、所定期間にわたり第1周波数のクロック信号をチャージポンプに供給するよう構成される。その後、周波数発生器は、少なくともひとつの別の周波数のクロック信号をチャージポンプに供給してもよい。実施の形態において、第1周波数は、少なくともひとつの別の周波数と比べてチャージポンプのセトリング時間を短縮させることが可能な周波数であってもよい。以下、図面を参照しながら、さまざまな実施の形態について詳細に説明する。
[0018] 図1は、本開示の実施の形態に係るエネルギー管理コア回路100を示す図である。エネルギー管理コアは、回路に電力供給するための正の電圧Vdd102を有する。実施の形態において、エネルギー管理コアは、回路が電源オンすると、エネルギー管理コア回路100が適切にリセットされ、前の状態を維持されないことを保証するために遅延を発せさせる遅延・リセット106を備える。遅延・リセット106は、カウンタ110およびオシレータ112として示される周波数発生器と接続されている。ANDゲート108は、カウンタ110にハイレベルのリセットイネーブル信号が与えられるのに先立って、遅延された信号およびcpen信号の両方がハイレベルとなることを保証するように動作する。
[0019] カウンタ110のリセットイネーブルRNは、ANDゲート108と接続され、カウンタ110のクロック(端子)CLKは、オシレータ112の出力Oscoutと接続される。カウンタ110は、オシレータ112への入力信号として、fastclkb信号、Q0b-Q3bなどのさまざまな信号を供給する。実施の形態において、fastclkb信号およびQ0b-Q3bは、オシレータ112に関する状態、たとえばオシレータ112の出力Oscoutの周波数を変化させるように作用する。たとえばfastclkb信号は、オシレータ112に、第1の期間にわたり第1周波数を有し、その後、少なくともひとつの別の周波数を有する出力Oscoutを発生させる。この少なくともひとつの別の周波数は、Q0b-Q3bの値によって定められる。カウンタとオシレータの関係は、以下で詳細に説明する。実施の形態では、第1周波数は、チャージポンプのセトリング時間を短縮させることが可能な周波数でもよく、少なくともひとつの別の周波数は、第1周波数の持続的な適用に比べて消費電力を低減し、および/または、スプリアス輻射を低減するように選択されてもよい。たとえば、チャージポンプ116のセトリング時間は、それに供給される周波数に直接関連することから、第1周波数は、少なくともひとつの別の周波数よりも高くてもよい。チャージポンプ116は、ここで説明するように、正または負のチャージポンプのいずれであってもよく、本開示はいずれにも等しく適用可能である。
[0020] オシレータ112は、非オーバーラップクロック発生器114と接続され、非オーバーラップクロック発生器114は、非オーバーラップのクロック信号phi1、phi2を生成する。チャージポンプ116は、非オーバーラップクロック発生器114と接続され、第1入力、第2入力それぞれに、対応するクロックphi1、phi2を受ける。クロック信号Phi1およびPhi2は、チャージポンプ116に、ひとつの電圧として供給され、チャージポンプ116によって、第2電圧118として出力される。放電ブロック120は、エネルギー管理コア回路100の電源がオフすると、それに現れる電圧を放電するために使用される。
[0021] 図2は、実施の形態に係る図1のカウンタ110の構成例を示す図である。カウンタ110は、電源Vddと、接地GNDを有する。さらにカウンタ110は、その入力として、リセットイネーブル信号RNおよびクロック信号を受ける。理解の容易化のため、カウンタ110は、概念的に、4ビットカウンタ202および出力制御回路204に分けられる。4ビットカウンタ202のロジックは、図4に示されるパターンにしたがうものであり、以下でその詳細を説明する。出力制御回路204のロジックは、第1期間にわたり、4ビットカウンタ202からの出力信号をブロックするよう動作し、その後、それらの信号を通過させる。図1を参照して説明したように、これにより、カウンタが第1期間にわたり、ひとつの信号を供給し、その後、少なくともひとつの別の信号を供給することが可能となる。ここに示されるゲートおよびフリップフロップは、それらの一般的な機能を奏するものであり、したがって回路のロジックについて、過度に立ち入った説明は控える。
[0022] 4ビットカウンタ202は、Dフリップフロップ(以下、単にフリップフロップという)206−212を含む。各フリップフロップは、4ビットカウンタ202の各ビットに対応づけられる。ここに示す4ビットカウンタ202は、図4に示す複数の状態および状態遷移にしたがう。以下、詳細に説明する。各フリップフロップは、その入力として、クロック信号CLK、リセットイネーブル信号RN、入力値Dを受ける。入力値は、入力値のタイミングに対応するフリップフロップのクロック信号の状態に応じて、フリップフロップによりラッチされる。たとえばフリップフロップ206は、カウンタ110に入力されるクロック信号をその入力として受け、ブロック214のロジックに応じた入力値を受ける。ブロック214のロジックにより供給される入力は、フリップフロップ206に、特定の状態パターンをたどらせる。たとえばブロック214の出力信号は、フリップフロップ206を図4の以下の状態式にしたがい遷移させる。
Q0_Next = Q3Bar.Q0 + Q3.Q0Bar
ここで"."は、乗算のブール演算子であり、"+"は加算のブール演算子である。
Q0_Nextの式は、フリップフロップ206の出力Qの次の状態を示す。4ビットカウンタの残りのフリップフロップ、すなわちフリップフロップ208−212はそれぞれ、図4のQ1_Next〜Q3_Nextの状態パターンにしたがって遷移する。
[0023] 出力制御回路204は、第1期間にわたり、第1出力信号を提供し、その後、少なくともひとつの追加の出力信号を提供する。出力制御回路204は概念的に、2つの部分、すなわち出力論理ブロック228および伝送ゲートバンク236に分けることができる。出力論理ブロック228は、ORゲート226を介してラッチ229と接続されるフリップフロップ224を含み、出力信号は、インバータ234により出力論理ブロック228の手前で論理反転される。ラッチ229は、ラッチを形成するように互いに接続されるNANDゲート230、232を含む。出力論理ブロック228は、第1信号を第1期間、たとえば4ビットカウンタ202の1回目の繰り返しの間(1巡する間)にわたりラッチ229に保持し、その後、回路が電源オフされるまでの間、第2信号をラッチ229に保持する。たとえばラッチ229は、4ビットカウンタ202の1回目に1巡する間、ハイ信号を保持し、その後、ロー信号を保持し、その結果、4ビットカウンタ202の1回目の1巡の間、ロー信号が出力され、その後、ハイ信号が出力される。
[0024] ブロック236の伝送ゲートバンクは、その入力として、出力論理ブロック228の出力信号を、フリップフロップ206〜212から出力されるQBAR信号Q0b-Q3bとともに受ける。伝送ゲート238〜244はそれぞれ、Q0b-Q3bをハイ入力すなわち1として受け、接地をロー入力すなわち0として受け、出力論理ブロック228からの信号を伝送ゲート238〜244の制御信号として受ける。その結果、伝送ゲートは、制御信号がローのときには、接地入力を通過させ、Q0b-Q3bを遮断し、制御信号がハイのときには、接地入力を遮断し、Q0b-Q3bを通過させることができる。したがって、4ビットカウンタ202の1回目の1巡の間、制御信号はローであり、したがって伝送ゲートは接地を通過させ、その後、Q0b-Q3bを通過させる。
[0025] 図2のカウンタ110は例示に過ぎず、多様に構成可能であることが理解される。たとえば4ビットカウンタ202は、より少ないビット数、あるいは多いビット数のカウンタに置き換えることができ、いかようなシーケンスやパターンにしたがって遷移するように構成することもできる。ある実施の形態では、4ビットカウンタ202は、オシレータが単一の周波数で動作するように、単一の信号を生成するロジックと置き換えることができ、また、出力制御回路204は、第1期間にわたりオシレータに第1信号を供給し、その後、単一の信号をオシレータに供給するように構成してもよい。これらの実施の形態において、第1信号を、チャージポンプのセトリング時間を短縮するように選択してもよく、単一の信号を、第1信号を供給し続けた場合に比べて、オシレータの消費電力が低減されるように選択してもよい。別の実施の形態において、4ビットカウンタは、8ビットあるいはそれより大きなカウンタで構成してもよく、オシレータにより複雑なパターンを供給するようにしてもよい。オシレータに対して第1期間にわたり第1信号を供給し、その後、単一の信号を供給するカウンタ110については、本明細書の開示からさまざまな構成が導かれる。
[0026] 図3は、実施の形態に係る図1のオシレータ112の回路図である。オシレータ112は、バイアス電流ステアリングスイッチ302〜310を含む。バイアス電流ステアリングスイッチ302〜310はそれぞれ、入力として、fastclkb信号、Q3bar信号、Q2bar、Q1bar信号、およびQ0bar信号を受ける。バイアス電流ステアリングスイッチは、リングオシレータ312のIbias端子に流れ込む電流量を調節することにより、Ibias端子に供給される電流を調節する。ある実施の形態において、各バイアス電流ステアリングスイッチは、異なってバイナリ重み付けされされてもよく、これにより各バイアス電流ステアリングスイッチは、リングオシレータ312に異なる電流量を流通せしめてもよい。かくしてリングオシレータ312の出力により生成される周波数は、入力されたfastclkb信号、Q3bar〜Q0bar信号に応じて調節されてもよい。この図のリングオシレータは例示に過ぎない。周波数変化が可能なオシレータについては、本開示の範囲を超えない範囲においてさまざまな構成が導かれることが理解される。
[0027] 図4は、図1および図2のカウンタ110のようなカウンタの状態と、それに対応する図1および図3のオシレータ112のようなオシレータの周波数を示す図である。第1列は、カウンタから出力されるfastclkb信号の値を示す。続く4列はそれぞれ、図2の状態Q3、Q2、Q1、Q0を表す。続く4列は次のクロックサイクルにおける遷移先の状態を示す。列Freq1は、fastclkb,Q3,Q2,Q1,Q0の組み合わせで示される信号を受けたオシレータにより提供される信号の周波数を表し、列Freq2は、Q3_Next,Q2_Next,Q1_Next,Q0_Nextで示される信号を受けたオシレータの周波数を表す。言い換えれば、Freq2は、Freq1の次の遷移先におけるオシレータの周波数を表す。
[0028] 理解の容易化のため、第1信号がオシレータに供給される第1期間は、単一の行402により示される。この第1行は、たとえば図1の116のようなチャージポンプがセトリングするのに十分な時間にわたり持続してもよい。ある実施の形態において、行402の持続時間は、関連するカウンタの一巡の周期であってもよい。この実施の形態は、図2のカウンタのロジックによって示される。この期間、チャージポンプには高速なセトリングのために選択された周波数が与えられ、その後、少なくともひとつの別の周波数が与えられる。
[0029] 行402に示されるfastclkb信号は0(ゼロ)であってもよく、これはfastclk信号が1であることを意味する。そしてオシレータにより生成される周波数は、7メガヘルツ(Mhz)であってもよい。図4のシミュレーション図に示されるように、7Mhzは、5μsのセトリング時間を実現しうる。なお7Mhzの周波数の選択は例示に過ぎず、アプリケーションに応じて、他の周波数も選択しうる。たとえばより速い周波数は、オシレータにより多くのエネルギ消費をもたらす反面、セトリング時間のさらなる短縮をもたらす。別の例において、より遅い周波数は、セトリング時間の増大をもたらす反面、エネルギー消費の低減をもたらす。このようなすべての例示は本開示の範囲に含まれる。
[0030] 行404において、4ビットカウンタは、2回目の繰り返し周期(1巡)を開始し、404〜408ならびに、それらに挟まれた符号が付されない行を含んでいる複数の行で示されるパターンを繰り返す。これからわかるように、カウンタの異なる各状態は、オシレータにより生成される異なる周波数をもたらす。これらの周波数は、さまざまな目的を考慮して定めることができる。ある実施の形態では、ここで示すような周波数のサイクルは、図1に示されるような回路において、スプリアス放射を減少するように作用し、このようなサイクルは、均一ディザリングサイクルと称される。均一ディザリングサイクルでは、ディザリングパターンの全体の周波数効果が、与えられた周波数の平均となるように、複数の周波数が均一に周回する。このようなディザリングサイクルにより、フィルタリングキャパシタによるスプリアス放射の抑制を行った場合に比べてより小さなダイサイズを実現できる。なぜならフィルタリングキャパシタはダイ上により追加のスペースを要求するところ、そのようなスペースが不要となるからである。
[0031] チャートに示される状態は、状態式410〜416を用いることで実現できる。たとえば行404において、Q3=0, Q2=0, Q1=0, and Q0=0であり、次の状態は、現在の状態から導かれる。たとえばQ3_Next = Q3Bar + Q2.Q1.Q0であるとする。上述の値をこの式に代入すると、Q3の次の値が得られる。この例では、
Q3_Next = 1+0.0.0 = 1
であり、これは行404に示されるQ3_Nextと一致する。残りの式412〜416も同様である。
[0032] 図4のディザリングサイクルはひとつの実施例に過ぎない。別の実施例では、疑似ランダム数ディザリングなどの別のディザリング方式を用いることができる。ディザリングサイクルが望ましくないようなさらに別の実施例では、その代わりに、図4の7Mhzのような第1周波数をチャージポンプをセトリングするために用い、その後、7Mhzを固定的に与え続けた場合の消費電力より小さくなるように、第2周波数を用いてもよい。ディザリングを用いない実施例では、スプリアス放射を低減するために、フィルタリングキャパシタを用いてもよい。
[0033] 図5は、図2のカウンタおよび図3のオシレータを用いうる図1のエネルギー管理コア100のシミュレーションを示す図である。縦軸は信号の電圧を示し、縦軸は時間(単位μs)を示す。第1波形のOscoutは、カウンタがQ3Bar,Q2Bar,Q1Bar,Q0Barの波形で示される状態であるときのオシレータの出力を示す。これからわかるように、期間502の間、オシレータは何も出力しない。これは、回路の電源オンおよび図1の遅延・リセット106の結果である。
回路がパワーオンした後、オシレータは、第1期間504の間、たとえば図4に示す7Mhzの高周波信号を出力し、その後、残りの期間506の間、少なくともひとつの別の周波数に切りかえられる。期間508は、回路が電源オフする期間であり、期間510は、再度回路が電源オンし、高周波が適用される期間である。ここに示すように、少なくともひとつの別の周波数は、図4に示し、また上述したような均一ディザリングパターンと一致してもよい。
[0034] Q3Barの波形は、カウンタの出力Q3Barの状態変化を示す。ここに示すように、波形Oscoutを参照して説明したように、回路が電源オンする初期フェーズ512が存在する。その後、期間514において、図2を参照して説明したように、カウンタの伝送ゲートは出力Q3Barをブロックする。その後、期間516の間、伝送ゲートはQ3Barを通過させる。上述のように期間518では、回路が電源オフし、回路の電源オンを契機として同じサイクルがスタートする。これらの同じ期間は、波形Q2Bar, Q1BarおよびQ0Barにも現れる。
[0035] 波形RNは、エネルギー管理コア100に与えられるリセットイネーブル信号を示す。図4に示すように、RN信号は期間522の間、図1の遅延・リセット106により遅延される。その後、期間524として示される回路に電源が供給される残りの時間、リセットイネーブル信号はハイとなる。期間526は、回路の電源オフを示しており、その後、回路の電源オンを契機として、同様の動作が繰り返される。
[0036] 波形Voutは、図1のチャージポンプ116のようなチャージポンプの電圧出力を示す。ここに示すように、チャージポンプのセトリング時間528は、約5μsでありえる。その後、チャージポンプは比較的安定した電圧出力が維持される。およそ時刻20μsにおいて、回路に電源が供給されなくなると、図1の放電ブロック120を介して、約20〜22μsにかけてチャージポンプが放電される。そしておよそ30μsにおいて、チャージポンプはふたたび上述したセトリング時間に入る。
[0037] 図6には、実施の形態に係る無線通信デバイス600が示される。無線通信デバイス600は、さまざまなフロントエンド機能を提供するRFフロントエンド604を備える。RFフロントエンド604は、無線通信デバイス600の構成要素の内部において、あるいはそれらに向かう、あるいはそれらから出力されるRF信号を選択的に通過させるために、ひとつあるいは複数のRFスイッチ608を備える。RFスイッチ608は、エネルギー管理コア100と同様のエネルギー管理コアを含んでもよい。RFスイッチは、それに限定されるものではないが、SOI(Silicon On Insulator)スイッチおよび/または、PHEMT(Pseudomorphic High-Electron Mobility Transistor)スイッチを含んでもよい。RFスイッチ608は、それに限定されるものではないがたとえばアンテナスイッチモジュール、分配スイッチ、送信機、受信器などのRFフロントエンド604のさまざまな構成要素に用いることができる。RFフロントエンド604は、特に図示、説明しないような別の構成要素、それに限定されないがたとえばアンプやコンバータ、フィルタをも含んでもよい。
[0038] RFフロントエンド604に加えて、無線通信デバイス600は、少なくとも図示された互いに接続されたアンテナ構造体616、トランシーバ620、プロセッサ624、メモリ682を備えてもよい。
[0039] プロセッサ624は、メモリ682に格納される基本オペレーティングシステムプログラムを実行し、無線通信デバイス600全体の動作を制御してもよい。たとえばメインプロセッサ624は、トランシーバ620による信号の受信、それによる信号の送信を制御してもよい。メインプロセッサ624はメモリ682に格納されるその他のプロセスやプログラムを実行可能であってもよく、プロセスの実行に際して要求されるメモリ682への、あるいはメモリ682からのデータの移動を行ってもよい。
[0040] トランシーバ620は、音声データ、ウェブデータ、メール信号データなどの出力データをプロセッサ624から受け、出力データを表すRF信号を発生し、RFin信号をRFフロントエンド604に供給する。反対に、トランシーバ620はRFフロントエンド604から入力データを表すRF信号を受けてもよい。トランシーバ620はRF信号を処理し、さらなる信号処理のために、入力信号をプロセッサ624に送信してもよい。
[0041] さまざまな実施の形態において、無線通信デバイス600は、特に限定されるものではないが、たとえば携帯電話端末、ポケベル、PDA(Personal Digital Assistant)、テキストメッセージ機器(text-messaging device)、携帯型コンピュータ、デスクトップコンピュータ、基地局、加入者ステーション(Subscriber Station)、アクセスポイント、レーダ、衛星通信デバイス、その他のRF信号を無線で送受信可能なデバイスでありえる。
[0042] 当業者によれば、無線通信デバイス600は一例として示されたものであり、さらには、説明の簡素化、明確化のために、実施の形態を理解するために最低限必要な無線通信デバイス600の構成および動作のみが示され、説明されていることが理解されよう。さまざまな実施の形態において、特定の要求にもとづいて、無線通信デバイス600に関連する適切なタスクを実行するための適切な構成要素やそれらの組み合わせが存在しうる。さらに、無線通信デバイス600が、実施の形態を適用しうるデバイスの種類を限定するものと解釈してはならない。
[0043] 実施の形態にもとづいて本開示について説明したが、当業者によれば、同様の効果を奏しうる別の、あるいは等価の幅広いさまざまな具体的構成が、本開示を逸脱しない範囲において、ここで説明した具体的な実施の形態の代替として利用しうることが理解される。当業者によれば、本開示の示すところにより、さまざまな変形例を実現可能である。また本明細書は、限定ではなく例示として認定されるべきものである。
112…オシレータ、116…チャージポンプ、100…エネルギー管理コア回路、102…電圧Vdd、106…遅延・リセット、108…ANDゲート、110…カウンタ、112…オシレータ、114…非オーバーラップクロック発生器、116…チャージポンプ、118…第2電圧、120…放電ブロック、202…4ビットカウンタ、204…出力制御回路、206,208…フリップフロップ、214…ブロック、224…フリップフロップ、226…ORゲート、228…出力論理ブロック、229…ラッチ、230…NANDゲート、234…インバータ、236…伝送ゲートバンク、238…伝送ゲート、302…バイアス電流ステアリングスイッチ、312…リングオシレータ、600…無線通信デバイス、604…RFフロントエンド、608…RFスイッチ、616…アンテナ構造体、620…トランシーバ、624…プロセッサ、682…メモリ。

Claims (19)

  1. エネルギー管理コアを含む無線周波数(RF)スイッチを備え、
    前記エネルギー管理コアは、
    チャージポンプと、
    前記チャージポンプと接続され、前記チャージポンプにクロック信号を供給するオシレータであって、当該オシレータが受信した入力信号に応じた所定の周波数の前記クロック信号を生成するオシレータと、
    前記オシレータと接続され、前記オシレータへ前記入力信号を供給するカウンタであって、当該カウンタは、前記オシレータへの前記入力信号として、前記オシレータに第1周波数の前記クロック信号を発生せしめる第1信号を、所定時間にわたり前記オシレータに供給し、その後、前記オシレータへの前記入力信号として、前記オシレータがあるパターンで複数の別の周波数の前記クロック信号を発生するように、複数の別の信号を前記オシレータに供給するカウンタと、
    を含み、
    前記第1周波数は、前記複数の別の周波数それぞれに比べて、前記チャージポンプのセトリング時間を短縮させる周波数であり、
    前記あるパターンの前記複数の別の周波数のディザリングが、スプリアス輻射を低減することを特徴とする回路。
  2. 前記複数の別の信号は、複数の信号であり、
    前記カウンタはさらに、前記所定時間の経過後、前記複数の信号を巡回的に発生し、前記オシレータに、それらに対応する複数の周波数の前記クロック信号を巡回的に発生させるよう構成されることを特徴とする請求項に記載の回路。
  3. 前記複数の信号および前記複数の周波数は、スプリアス輻射を低減するような所定の順序で巡回することを特徴とする請求項に記載の回路。
  4. 前記複数の別の周波数の適用により、前記第1周波数の持続的な適用に比べて前記回路の消費電力が低減されることを特徴とする請求項1からのいずれかに記載の回路。
  5. 前記第1周波数の前記クロック信号が供給されている前記チャージポンプのセトリング時間は、5μsまたはそれより短いことを特徴とする請求項に記載の回路。
  6. 前記チャージポンプは、負電圧チャージポンプであることを特徴とする請求項1からのいずれかに記載の回路。
  7. 前記チャージポンプは、正電圧チャージポンプであることを特徴とする請求項1からのいずれかに記載の回路。
  8. トランシーバと、
    前記トランシーバと接続され、エネルギー管理コアを含む無線周波数(RF)スイッチと、
    を備え、
    前記エネルギー管理コアは、
    チャージポンプと、
    前記チャージポンプと接続され、前記チャージポンプにクロック信号を供給するオシレータであって、当該オシレータが受信した入力信号に応じた所定の周波数の前記クロック信号を生成するオシレータと、
    前記オシレータと接続され、前記オシレータへ前記入力信号を供給するカウンタであって、当該カウンタは、前記エネルギー管理コアが電源オンすると、前記オシレータへの前記入力信号として、前記オシレータに第1周波数の前記クロック信号を発生せしめる第1信号を、所定時間にわたり前記オシレータに供給し、その後、前記オシレータへの前記入力信号として、前記オシレータがディザリングパターンに従う複数の別の周波数の前記クロック信号を発生するように、複数の別の信号を前記オシレータに供給するカウンタと、
    を含み、
    前記第1周波数は、前記複数の別の周波数それぞれに比べて、前記チャージポンプのセトリング時間を短縮させる周波数であり、
    前記ディザリングパターンに従う前記複数の別の周波数が、スプリアス輻射を低減することを特徴とする通信デバイス。
  9. 前記複数の別の信号は、複数の信号であり、
    前記カウンタはさらに、前記所定時間の経過後、前記複数の信号を巡回的に発生し、前記オシレータに、それらに対応する複数の周波数の前記クロック信号を巡回的に発生させるように構成されることを特徴とする請求項に記載の通信デバイス。
  10. 前記複数の信号および前記複数の周波数は、スプリアス輻射を低減するような所定の順序で巡回することを特徴とする請求項に記載の通信デバイス。
  11. 前記複数の別の周波数の適用により、前記第1周波数の持続的な適用に比べて前記エネルギー管理コアの消費電力が低減されることを特徴とする請求項8から10のいずれかに記載の通信デバイス。
  12. 前記第1周波数の前記クロック信号が供給されている前記チャージポンプのセトリング時間は、5μsまたはそれより短いことを特徴とする請求項11に記載の通信デバイス。
  13. 前記RFスイッチは、SOI(Silicon on Insulator)スイッチであることを特徴とする請求項8から12のいずれかに記載の通信デバイス。
  14. 前記RFスイッチは、PHEMT(Pseudomorphic High-Electron Mobility Transistor)スイッチであることを特徴とする請求項8から12のいずれかに記載の通信デバイス。
  15. トランシーバと、前記トランシーバと接続され、エネルギー管理コアを含む無線周波数(RF)スイッチと、を設けるステップと、
    前記エネルギー管理コアのカウンタにより、前記エネルギー管理コアが電源オンすると、第1期間にわたり、前記エネルギー管理コアのオシレータの入力信号として第1信号を供給するステップであって、前記第1信号は、前記オシレータに第1周波数のクロック信号を発生させるものであり、前記クロック信号は前記エネルギー管理コアのチャージポンプに供給されるものであるステップと、
    前記カウンタにより、前記第1期間の後、前記オシレータの入力信号としてディザリングパターンに従う複数の別の信号を供給し、前記オシレータに複数の別の周波数の前記クロック信号を発生させるステップと、
    を備え、
    前記第1周波数は、前記複数の別の周波数それぞれに比べて、前記チャージポンプのセトリング時間を短縮させる周波数であり、
    前記ディザリングパターンに従う前記複数の別の周波数が、スプリアス輻射を低減することを特徴とする方法。
  16. 前記第1期間の経過後、前記複数の別の信号を巡回的に発生し、前記オシレータに、それらに対応する前記ディザリングパターンに従う複数の周波数の前記クロック信号を巡回的に発生させるステップをさらに備えることを特徴とする請求項15に記載の方法。
  17. 前記複数の信号および前記複数の周波数は、スプリアス輻射を低減するような所定の順序で巡回することを特徴とする請求項16に記載の方法。
  18. 前記複数の別の周波数の適用により、前記第1周波数の持続的な適用に比べて前記エネルギー管理コアの消費電力が低減されることを特徴とする請求項15から17のいずれかに記載の方法。
  19. 前記第1周波数の前記クロック信号が供給されている前記チャージポンプのセトリング時間は、5μsまたはそれより短いことを特徴とする請求項18に記載の方法。
JP2014110894A 2013-06-03 2014-05-29 チャージポンプを有する回路、通信デバイス、チャージポンプの制御方法 Active JP6316097B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/908,781 2013-06-03
US13/908,781 US9553567B2 (en) 2013-06-03 2013-06-03 Fast settling charge pump with frequency hopping

Publications (3)

Publication Number Publication Date
JP2014236666A JP2014236666A (ja) 2014-12-15
JP2014236666A5 JP2014236666A5 (ja) 2017-07-06
JP6316097B2 true JP6316097B2 (ja) 2018-04-25

Family

ID=51418245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014110894A Active JP6316097B2 (ja) 2013-06-03 2014-05-29 チャージポンプを有する回路、通信デバイス、チャージポンプの制御方法

Country Status (7)

Country Link
US (1) US9553567B2 (ja)
JP (1) JP6316097B2 (ja)
KR (1) KR102165025B1 (ja)
CN (1) CN104218947B (ja)
FR (1) FR3006522A1 (ja)
IL (1) IL232629B (ja)
TW (1) TWI638525B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553567B2 (en) * 2013-06-03 2017-01-24 Qorvo Us, Inc. Fast settling charge pump with frequency hopping
US9590500B2 (en) 2014-12-10 2017-03-07 Richwave Technology Corp. Voltage generator
US10680524B2 (en) 2014-12-10 2020-06-09 Richwave Technology Corp. Fast-charging voltage generator
CN104796171B (zh) * 2015-03-25 2018-09-11 广东拓思软件科学园有限公司 一种应用于soi cmos射频开关的控制电路
CN108631548B (zh) * 2017-03-22 2020-01-17 圣邦微电子(北京)股份有限公司 一种电源跳频电路
CN109994135B (zh) * 2017-12-29 2023-03-24 紫光同芯微电子有限公司 一种正负压电荷泵稳压电路
US10615687B1 (en) * 2019-03-19 2020-04-07 Qorvo Us, Inc. DC-DC converter with fast voltage charging circuitry for Wi-Fi cellular applications
US11387789B2 (en) 2019-06-05 2022-07-12 Qorvo Us, Inc. Charge pump tracker circuitry
US11139802B1 (en) * 2020-07-15 2021-10-05 Qualcomm Incorporated Sequential based ring oscillator
CN113050507B (zh) * 2021-03-26 2022-02-01 广州穗源微电子科技有限公司 一种应用于低电源电压射频开关的控制电路

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847614A (en) * 1996-11-15 1998-12-08 Analog Devices, Inc. Low power charge pump
US6442213B1 (en) * 1997-04-22 2002-08-27 Silicon Laboratories Inc. Digital isolation system with hybrid circuit in ADC calibration loop
JP2000236657A (ja) * 1999-02-15 2000-08-29 Nec Kyushu Ltd 昇圧回路
US6650721B1 (en) * 1999-08-05 2003-11-18 Agere Systems Inc. Phase locked loop with numerically controlled oscillator divider in feedback loop
GB2357381B (en) * 1999-12-13 2003-12-24 Sony Uk Ltd Changing the output frequency of a phased-locked loop
TWI227633B (en) * 2003-12-11 2005-02-01 Vxis Technology Corp Video clamping system using charge pump
KR20060060158A (ko) * 2004-11-30 2006-06-05 삼성전자주식회사 주파수 검출기를 이용하여 커패시턴스를 가변시키는 전압제어 발진기 및 위상 고정 루프
DE602005008475D1 (de) * 2004-12-30 2008-09-04 Koninkl Philips Electronics Nv Überwachen der temperaturabhängigkeit der externen kondensatoren einer ladungspumpe und darauf beruhende verbesserte ladungspumpen
JP2006325292A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd チャージポンプ方式昇圧回路及びアンテナスイッチ
US7233130B1 (en) * 2005-08-05 2007-06-19 Rf Micro Devices, Inc. Active ripple reduction switched mode power supplies
US7911247B2 (en) * 2008-02-26 2011-03-22 Qualcomm Incorporated Delta-sigma modulator clock dithering in a fractional-N phase-locked loop
US7986250B2 (en) * 2008-10-15 2011-07-26 The Regents Of The University Of California Nonlinearity robust successive requantizer
US7795952B2 (en) * 2008-12-17 2010-09-14 Sandisk Corporation Regulation of recovery rates in charge pumps
CN101562442B (zh) * 2009-03-30 2012-09-19 Bcd半导体制造有限公司 抖频电路及低频三角波发生器
US8008964B1 (en) * 2010-03-12 2011-08-30 Freescale Semiconductor, Inc. Variable input voltage charge pump
US8310300B2 (en) * 2010-08-27 2012-11-13 Freescale Semiconductor, Inc. Charge pump having ramp rate control
US20120049903A1 (en) * 2010-08-30 2012-03-01 Rf Micro Devices, Inc. Low noise charge pump
JP2012134697A (ja) * 2010-12-21 2012-07-12 Samsung Electro-Mechanics Co Ltd 高周波スイッチ回路および高周波スイッチ回路の制御方法
US8736351B2 (en) * 2011-01-13 2014-05-27 Taiwan Semiconductor Manufacturing Co., Ltd. Negative charge pump
JP5741479B2 (ja) 2011-03-29 2015-07-01 日立金属株式会社 高周波スイッチモジュール
US20130154696A1 (en) * 2011-12-16 2013-06-20 Issc Technologies Corp. Charge pump circuit and phase lock loop circuit
US8664985B2 (en) * 2012-02-02 2014-03-04 Mediatek Inc. Phase frequency detector and charge pump for phase lock loop fast-locking
US9059702B2 (en) * 2012-07-07 2015-06-16 Skyworks Solutions, Inc. Switch linearization by non-linear compensation of a field-effect transistor
US8971874B2 (en) * 2013-04-08 2015-03-03 Apple Inc. Methods and apparatus for testing electronic devices under specified radio-frequency voltage and current stress
US9553567B2 (en) * 2013-06-03 2017-01-24 Qorvo Us, Inc. Fast settling charge pump with frequency hopping

Also Published As

Publication number Publication date
FR3006522A1 (fr) 2014-12-05
US9553567B2 (en) 2017-01-24
US20140354340A1 (en) 2014-12-04
KR102165025B1 (ko) 2020-10-13
TW201513577A (zh) 2015-04-01
IL232629A0 (en) 2014-08-31
IL232629B (en) 2019-01-31
CN104218947B (zh) 2018-09-21
TWI638525B (zh) 2018-10-11
KR20140142168A (ko) 2014-12-11
JP2014236666A (ja) 2014-12-15
CN104218947A (zh) 2014-12-17

Similar Documents

Publication Publication Date Title
JP6316097B2 (ja) チャージポンプを有する回路、通信デバイス、チャージポンプの制御方法
US9401703B1 (en) Variable frequency relaxation oscillator
US8570076B2 (en) Parallel path frequency divider circuit
US9509212B2 (en) Charge pump circuit, integrated circuit, electronic device and method therefor
US20140062596A1 (en) Chopped oscillator
CN103580606A (zh) 半导体器件及其控制方法
US9502971B2 (en) Charge pump circuit, integrated circuit, electronic device and method therefor
CN110299830B (zh) 电压产生器
TW201644187A (zh) 縮減晶體振盪器電路之啟動週期之持續時間
WO2015065734A1 (en) An ultra low-power high frequency crystal oscillator for real time clock applications
US9559578B2 (en) Apparatus and system for generating a signal with phase angle configuration
CN111033274B (zh) 低功率低占空比开关电容器分压器
US20140300400A1 (en) Comparator and clock signal generation circuit
US8803619B1 (en) Relaxation oscillator with self-biased comparator
US20100289537A1 (en) Systems and methods for producing a predetermined output in a sequential circuit during power on
CN115276615A (zh) 一种输出无毛刺的低占空比误差的时钟信号倍频电路
KR101375922B1 (ko) 저전력 이완 발진기
US10541679B1 (en) Pulse amplifier
JP5617742B2 (ja) 高周波スイッチモジュール
KR102133810B1 (ko) Cmos 카오스 신호 발생기 회로
KR101504987B1 (ko) 삼각파를 이용한 저전력 발진기
KR101593784B1 (ko) 이장 발진기를 이용한 확산 스펙트럼 클럭 생성 장치 및 방법
CN106664012B (zh) 一种电荷泵和包括其的电子设备
Byun 0.97 mW/Gb/s, 4 Gb/s CMOS clock and data recovery IC with dynamic voltage scaling
KR100680477B1 (ko) 전하공유를 이용한 발진회로

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180327

R150 Certificate of patent or registration of utility model

Ref document number: 6316097

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250