JP2004180382A

JP2004180382A - 降圧回路、電源回路及び半導体集積回路

Info

Publication number: JP2004180382A
Application number: JP2002341618A
Authority: JP
Inventors: Takashi Fujise; 隆史藤瀬
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-11-26
Filing date: 2002-11-26
Publication date: 2004-06-24
Anticipated expiration: 2022-11-26
Also published as: JP3741100B2; US7099167B2; CN1294692C; US20040136213A1; CN1503440A

Abstract

【課題】チャージポンプ式の降圧回路において、負荷に関わらず安定した電位を供給できるようにする。
【解決手段】この降圧回路は、制御信号に基づいて決定される周波数を有する複数のクロック信号を出力するクロック制御回路２と、クロック制御回路から出力される複数のクロック信号に同期して複数のコンデンサの接続を切り換えることにより、第１の端子に印加される第１の電位を降圧して第２の端子から第２の電位として出力するチャージポンプ回路３と、第２の電位を参照電位と比較することによりクロック制御回路に供給される制御信号を生成する比較回路１とを具備する。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、印加される電位を降圧して出力するチャージポンプ式の降圧回路、及び、チャージポンプ式の降圧回路を用いて複数の電源電位を生成する電源回路に関する。さらに、本発明は、そのような降圧回路又は電源回路を含み、ＬＣＤ（液晶表示装置）等を駆動するために用いられる半導体集積回路（ＬＣＤドライバ）に関する。
【０００２】
【従来の技術】
図４は、従来のチャージポンプ式の１／２降圧回路を示す回路図である。この降圧回路は、第１の電位Ｖ１を１／２降圧して第２の電位Ｖ２を出力するものであり、図４に示すように、第１の電位Ｖ１と低電位側の電源電位Ｖ_ＳＳ（ここでは接地電位とする）との間に直列に接続されたＰチャネルＭＯＳトランジスタＱ１及びＱ２、ＮチャネルＭＯＳトランジスタＱ３及びＱ４と、トランジスタＱ１及びＱ２の接続点とトランジスタＱ３及びＱ４の接続点との間に接続されたコンデンサＣ１と、第１の電位Ｖ１と第２の電位Ｖ２との間に接続されたコンデンサＣ２と、第２の電位Ｖ２と接地電位Ｖ_ＳＳとの間に接続されたコンデンサＣ３とを含んでいる。ここで、コンデンサＣ２の容量とコンデンサＣ３の容量とは等しくなっている。
【０００３】
これらのトランジスタＱ１〜Ｑ４のゲートには、図５に示すような波形を有するクロック信号ＣＫＡ〜ＣＫＤがそれぞれ印加される。図５に示す期間Ｔ１における降圧回路の等価回路を図６の（ａ）に示し、図５に示す期間Ｔ２における降圧回路の等価回路を図６の（ｂ）に示す。
【０００４】
期間Ｔ１においては、図６の（ａ）に示すように、第１の電位Ｖ１と接地電位Ｖ_ＳＳとの間にコンデンサＣ２とコンデンサ（Ｃ１＋Ｃ３）とが直列接続され、両コンデンサには電荷が充電されて第１の電位Ｖ１が（Ｃ１＋Ｃ３）：Ｃ２に分圧される。次に、期間Ｔ２においては、図６の（ｂ）に示すように、第１の電位Ｖ１と接地電位Ｖ_ＳＳとの間にコンデンサ（Ｃ１＋Ｃ２）とコンデンサＣ３とが直列接続され、両コンデンサには電荷が充電されて第１の電位Ｖ１がＣ３：（Ｃ１＋Ｃ２）に分圧される。このようなスイッチング動作を繰り返すことにより、コンデンサＣ２の両端には、第１の電位Ｖ１のほぼ半分の電圧が維持される。このように、チャージポンプ式の降圧回路においては、直流的なロス電流を流す必要がないので、効率が極めて高いという特徴がある。
【０００５】
しかしながら、チャージポンプ式の降圧回路においては、コンデンサに充電される電荷を転送しているだけであるので、少しでも大きい電流を取り出そうとすると、出力電圧がかなり低下してしまうという問題があった。
【０００６】
一方、ＬＣＤドライバにおいては、入力された画像データに応じた電位を生成してＬＣＤの電極に出力するために、安定化電源電位に基づいて何種類かの電源電位を生成する電源回路が用いられている。このような従来の電源回路を図７に示す。この電源回路においては、抵抗による分圧回路とオペアンプによるボルテージバッファとが用いられるので、特にオペアンプにおいて直流的なロス電流が発生し、消費電力が大きくなるという問題があった。
【０００７】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明の第１の目的は、チャージポンプ式の降圧回路において、負荷に関わらず安定した電位を供給できるようにすることである。また、本発明の第２の目的は、供給される電位に基づいて何種類かの電源電位を生成する電源回路において、直流的なロス電流を低減して消費電力を小さくすることである。さらに、本発明の第３の目的は、そのような降圧回路又は電源回路を実現する半導体集積回路を提供することである。
【０００８】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る降圧回路は、制御信号に基づいて決定される周波数を有する複数のクロック信号を出力するクロック制御回路と、クロック制御回路から出力される複数のクロック信号に同期して複数のコンデンサの接続を切り換えることにより、第１の端子に印加される第１の電位を降圧して第２の端子から第２の電位として出力するチャージポンプ回路と、第２の電位を参照電位と比較することによりクロック制御回路に供給される制御信号を生成する比較回路とを具備する。
【０００９】
この降圧回路は、チャージポンプ回路の第１の端子に印加される第１の電位に基づいて参照電位を生成する参照電位生成回路をさらに具備するようにしても良い。また、クロック制御回路が、入力されるクロック信号を分周する分周回路と、比較回路から供給される制御信号に基づいて、入力されるクロック信号と分周回路によって分周されたクロック信号との内の一方を選択する選択回路と、選択回路によって選択されたクロック信号に基づいて、チャージポンプ回路に供給される複数のクロック信号を出力する出力回路とを含むようにしても良い。
【００１０】
本発明に係る降圧回路によれば、出力電位を参照電位と比較することにより、チャージポンプ回路に供給されるクロック信号の周波数を変化させるので、負荷に関わらず安定した電位を供給できる。
【００１１】
本発明に係る電源回路は、第１の電位に基づいて複数の端子から複数の電位を出力する電源回路であって、第１の電位を分圧する分圧回路と、分圧回路によって分圧された電位に基づいて第２の電位を出力するボルテージフォロワと、クロック信号に同期して複数のコンデンサの接続を切り換えることにより、第１の電位又は第２の電位を降圧して第３の電位として出力する降圧回路とを具備する。
【００１２】
この電源回路は、第１の電位を昇圧して第４の電位を出力する昇圧回路と、第４の電位を分圧する第２の分圧回路と、第２の分圧回路によって分圧された電位に基づいて第５の電位を出力する第２のボルテージフォロワと、クロック信号に同期して複数のコンデンサの接続を切り換えることにより、第４の電位又は第５の電位を降圧して第６の電位として出力する第２の降圧回路とをさらに具備するようにしても良い。また、この電源回路は、安定化電源電位を発生する安定化電源回路と、安定化電源回路によって発生された安定化電源電位を所定の増幅率で増幅することにより第１の電位を生成するオペアンプとをさらに具備するようにしても良い。
【００１３】
本発明に係る電源回路によれば、一部の電源電位をチャージポンプ式の降圧回路によって出力するので、全ての電源電位をボルテージフォロワによって出力する電源回路と比較して、直流的なロス電流を低減して消費電力を小さくすることができる。
【００１４】
また、本発明に係る半導体集積回路は、上記いずれかの降圧回路又は電源回路を具備するものである。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の第１の実施形態に係る半導体集積回路に含まれている降圧回路の構成を示す。図１に示す降圧回路は、制御信号に基づいて決定される周波数を有する複数のクロック信号ＣＫＡ〜ＣＫＤを出力するクロック制御回路２と、クロック制御回路２から出力される複数のクロック信号ＣＫＡ〜ＣＫＤに同期して複数のコンデンサの接続を切り換えることにより、入力端子に印加される第１の電位Ｖ１を降圧して出力端子から第２の電位Ｖ２として出力するチャージポンプ回路３と、第２の電位Ｖ２を参照電位Ｖ_ＲＥＦと比較することによりクロック制御回路２に供給される制御信号を生成するコンパレータ１とを含んでいる。
【００１６】
ここで、参照電位Ｖ_ＲＥＦは、第１の電位Ｖ１と低電位側の電源電位（本実施形態においては接地電位とする）Ｖ_ＳＳとの間の電圧を、抵抗Ｒ１及びＲ２を用いて分圧することによって生成される。１／２降圧回路の場合には、抵抗Ｒ１及びＲ２の抵抗値が等しくなるように設定される。
【００１７】
図２に、図１に示すクロック制御回路の構成を示す。図２に示すように、クロック制御回路２は、入力されるクロック信号ＣＫを分周する分周回路２１と、コンパレータから供給される制御信号に基づいて、入力クロック信号ＣＫと分周回路２１によって分周された分周クロック信号との内の一方を選択する選択回路２２と、選択回路２２によって選択されたクロック信号に基づいて、チャージポンプ回路に供給される複数のクロック信号ＣＫＡ〜ＣＫＤを出力する出力回路２３とを含んでいる。選択回路２２は、例えば、複数のＡＮＤ回路とＯＲ回路とによって構成され、出力回路２３は、例えば、複数のインバータによって構成される。
【００１８】
チャージポンプ回路３としては、図４に示す回路を用いることができる。また、コンパレータ１としては、オペアンプを用いることができ、ヒステリシス特性を与えるようにしても良い。チャージポンプ回路３から出力される第２の電位Ｖ２が参照電位Ｖ_ＲＥＦよりも高い場合には、コンパレータ１から出力される制御信号がローレベルとなって、クロック制御回路２内の選択回路２２は、分周クロック信号を選択する。
【００１９】
ここで、チャージポンプ回路３に負荷を接続して大きな電流を取り出そうとすると、チャージポンプ回路３のコンデンサからの電荷の転送が間に合わなくなり、チャージポンプ回路３の出力端子における第２の電位Ｖ２が低下する。第２の電位Ｖ２が参照電位Ｖ_ＲＥＦよりも低下すると、コンパレータ１から出力される制御信号がハイレベルとなって、クロック制御回路２内の選択回路２２は、分周クロック信号よりも周波数の高い入力クロック信号ＣＫを選択する。これにより、チャージポンプ回路３におけるスイッチング周波数が高くなってコンデンサへの充電が頻繁に行われるようになるため、出力電位Ｖ２の低下が抑えられ、設定値であるＶ１／２に近付けることができる。
【００２０】
次に、本発明の第２の実施形態について説明する。
図３に、本発明の第２の実施形態に係る半導体集積回路に含まれている電源回路の構成を示す。図３に示す電源回路は、オペアンプ５から出力される第１の電位Ｖ１に基づいて複数の端子から複数の電位Ｖ１〜Ｖ６を出力する。
【００２１】
この電源回路は、安定化電源電位Ｖ_ＲＥＧを発生する安定化電源回路４と、所定の増幅率で安定化電源電位Ｖ_ＲＥＧを増幅することにより第１の電位Ｖ１を生成するオペアンプ５と、第１の電位Ｖ１を分圧する抵抗Ｒ２１及びＲ２２と、抵抗Ｒ２１及びＲ２２によって分圧された電位に基づいて第２の電位Ｖ２を出力するオペアンプ６と、第１の電位Ｖ１を第２の電位Ｖ２との間で１／２降圧して第３の電位Ｖ３を出力する降圧回路７とを含んでいる。なお、降圧回路７は、第２の電位Ｖ２を低電位側の電源電位（本実施形態においては接地電位とする）Ｖ_ＳＳとの間で降圧するようにしても良い。
【００２２】
さらに、この電源回路は、第１の電位Ｖ１を２倍昇圧して第４の電位Ｖ４を出力する昇圧回路８と、第４の電位Ｖ４を分圧する抵抗Ｒ３１及びＲ３２と、抵抗Ｒ３１及びＲ３２によって分圧された電位に基づいて第５の電位Ｖ５を出力するオペアンプ９と、第５の電位Ｖ５を第１の電位Ｖ１との間で１／２降圧して第６の電位Ｖ６を出力する降圧回路１０とを含んでいる。なお、降圧回路１０は、第４の電位Ｖ４を第５の電位Ｖ５との間で１／２降圧するようにしても良い。
【００２３】
オペアンプ５は、抵抗Ｒ１１及びＲ１２の値によって決定される増幅率で安定化電源電位Ｖ_ＲＥＧを増幅することにより第１の電位Ｖ１を生成する。オペアンプ６は、１００％の帰還がかけられてボルテージフォロワを構成しており、抵抗Ｒ２１及びＲ２２によって分圧された電位を低インピーダンスで出力する。降圧回路７としては、図４に示すような降圧回路を用いても良いが、図１に示すような降圧回路を用いることが望ましい。降圧回路７は、クロック信号に同期して複数のコンデンサの接続を切り換えることにより１／２降圧動作を行う。
【００２４】
昇圧回路８としては、チャージポンプ式の正方向昇圧回路を用いることができる。オペアンプ９は、１００％の帰還がかけられてボルテージフォロワを構成しており、抵抗Ｒ３１及びＲ３２によって分圧された電位を低インピーダンスで出力する。降圧回路１０としては、図４に示すような降圧回路を用いても良いが、図１に示すような降圧回路を用いることが望ましい。降圧回路１０は、クロック信号に同期して複数のコンデンサの接続を切り換えることにより１／２降圧動作を行う。
【００２５】
このようにして、２つのボルテージフォロワと２つの１／２降圧回路とを組合せることにより、供給される第１の電位Ｖ１、及び、第４の電位Ｖ４＝２・Ｖ１に基づいて、第２の電位Ｖ２、第３の電位Ｖ３、第５の電位Ｖ５、第６の電位Ｖ６を発生する。ここで、例えば、Ｖ２＝（１／３）・Ｖ１、Ｖ３＝（２／３）・Ｖ１、Ｖ５＝Ｖ１＋（２／３）・（Ｖ４−Ｖ１）＝（５／３）・Ｖ１、Ｖ６＝Ｖ１＋（１／３）・（Ｖ４−Ｖ１）＝（４／３）・Ｖ１とすることができる。
【００２６】
【発明の効果】
以上述べたように、本発明に係る降圧回路によれば、出力電位を参照電位と比較することにより、チャージポンプ回路に供給されるクロック信号の周波数を変化させるので、負荷に関わらず安定した電位を供給できる。また、本発明に係る電源回路によれば、一部の電源電位をチャージポンプ式の降圧回路によって出力するので、全ての電源電位をボルテージフォロワによって出力する電源回路と比較して、直流的なロス電流を低減して消費電力を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体集積回路に含まれている降圧回路の構成を示す図である。
【図２】図１に示すクロック制御回路の構成を示す回路図である。
【図３】本発明の第２の実施形態に係る半導体集積回路に含まれている電源回路の構成を示す図である。
【図４】従来のチャージポンプ式の降圧回路を示す回路図である。
【図５】図４に示す降圧回路において用いられるクロック信号の波形を示す図である。
【図６】図４に示す降圧回路の等価回路を示す図である。
【図７】従来の電源回路を示す図である。
【符号の説明】
１コンパレータ
２クロック制御回路
３チャージポンプ回路
４安定化電源回路
５、６、９オペアンプ
８昇圧回路
７、１０降圧回路
２１分周回路
２２選択回路
２３出力回路
Ｒ１〜Ｒ３２抵抗
Ｃ１〜Ｃ３コンデンサ
Ｑ１〜Ｑ４トランジスタ

Claims

制御信号に基づいて決定される周波数を有する複数のクロック信号を出力するクロック制御回路と、
前記クロック制御回路から出力される複数のクロック信号に同期して複数のコンデンサの接続を切り換えることにより、第１の端子に印加される第１の電位を降圧して第２の端子から第２の電位として出力するチャージポンプ回路と、
第２の電位を参照電位と比較することにより前記クロック制御回路に供給される制御信号を生成する比較回路と、
を具備する降圧回路。
前記チャージポンプ回路の第１の端子に印加される第１の電位に基づいて参照電位を生成する参照電位生成回路をさらに具備する請求項１記載の降圧回路。
前記クロック制御回路が、
入力されるクロック信号を分周する分周回路と、
前記比較回路から供給される制御信号に基づいて、入力されるクロック信号と前記分周回路によって分周されたクロック信号との内の一方を選択する選択回路と、
前記選択回路によって選択されたクロック信号に基づいて、前記チャージポンプ回路に供給される複数のクロック信号を出力する出力回路と、
を含む、請求項１又は２記載の降圧回路。
第１の電位に基づいて複数の端子から複数の電位を出力する電源回路であって、
第１の電位を分圧する分圧回路と、
前記分圧回路によって分圧された電位に基づいて第２の電位を出力するボルテージフォロワと、
クロック信号に同期して複数のコンデンサの接続を切り換えることにより、第１の電位又は第２の電位を降圧して第３の電位として出力する降圧回路と、
を具備する電源回路。
第１の電位を昇圧して第４の電位を出力する昇圧回路と、
第４の電位を分圧する第２の分圧回路と、
前記第２の分圧回路によって分圧された電位に基づいて第５の電位を出力する第２のボルテージフォロワと、
クロック信号に同期して複数のコンデンサの接続を切り換えることにより、第４の電位又は第５の電位を降圧して第６の電位として出力する第２の降圧回路と、
をさらに具備する請求項４記載の電源回路。
安定化電源電位を発生する安定化電源回路と、
前記安定化電源回路によって発生された安定化電源電位を所定の増幅率で増幅することにより第１の電位を生成するオペアンプと、
をさらに具備する請求項４又は５記載の電源回路。
請求項１〜３のいずれか１項記載の降圧回路を具備する半導体集積回路。
請求項４〜６のいずれか１項記載の電源回路を具備する半導体集積回路。