JP2001339939A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

(57)【要約】 【課題】 変換効率の向上が図れる上に、負荷電流駆動
能力を大きくして負荷電流を多く供給できるＤＣ−ＤＣ
コンバータの提供。 【解決手段】 プリレギュレータ１１は、直流電源１の
直流電圧を入力するとともに、出力電圧が一定値となる
ように制御することにより、昇圧回路１２の入力電圧が
一定になるようにする。昇圧回路１２は、第１の期間に
は、コンデンサＣ１、Ｃ２を並列接続して入力電圧で充
電すると同時に、コンデンサＣ３、４を直列接続してそ
の直前の充電電圧を外部に取り出し、第２の期間には、
コンデンサＣ３、Ｃ４を並列接続して入力電圧で充電す
ると同時に、コンデンサＣ１、Ｃ２を直列接続して直前
の充電電圧を外部に取り出し、その第１と第２の期間の
各動作を交互に行う。シリーズレギュレータ１３は、昇
圧回路１２から出力される昇圧電圧の安定化を図る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、入力直流電圧から
任意の出力直流電圧を作るＤＣ−ＤＣコンバータに関
し、特に、電圧の変換効率の良いＤＣ−ＤＣコンバータ
に関する。

【０００２】

【従来の技術】従来、この種のＤＣ−ＤＣコンバータの
一例としては、図２０に示すようなものが知られてい
る。

【０００３】これは、昇圧型のＤＣ−ＤＣコンバータで
あり、図２０に示すように、チャージポンプ方式の昇圧
回路２と、シリーズレギュレータ（安定化回路）３とを
少なくとも備えている。

【０００４】また、昇圧回路２は、その入力側が直流電
源１に接続され、その出力端子とグランド間にはコンデ
ンサＣ１０が接続されている。また、昇圧回路２は、図
２１に示すように、コンデンサＣＦとトランジスタから
なる４つスイッチＳ１〜Ｓ４から構成されている。シリ
ーズレギュレータ３は、その出力端子とグランド間にコ
ンデンサＣ２０が接続されている。

【０００５】このような構成からなるＤＣ−ＤＣコンバ
ータでは、直流電源１からの直流電圧（例えば３Ｖ）を
昇圧回路２で昇圧させ、例えば６Ｖ程度の昇圧電圧を得
る。この昇圧動作は、図２１（Ａ）の充電動作と同図
（Ｂ）の転送動作を交互に繰り返すことにより行われ
る。

【０００６】すなわち、充電動作のときには、一方のク
ロックの半周期でスイッチＳ２、Ｓ３のみが閉状態にな
り、コンデンサＣＦが３Ｖに充電される。一方、転送動
作のときには、他方のクロックの半周期でスイッチＳ
１、Ｓ４のみが閉状態になり、コンデンサＣＦの充電電
圧３Ｖと電源電圧ＶＤＤの３Ｖとが直列に印加されて６
Ｖとなり、この電圧が出力電圧ＶＯＵＴになる。この昇
圧電圧は、シリーズレギュレータ３で降圧されて、所望
の直流電圧（例えば３．３Ｖ）を得るようにしていた。

【０００７】一方、従来のＤＣ−ＤＣコンバータの他の
例として、図示しないが、降圧型のＤＣ−ＤＣコンバー
タが知られている。

【０００８】この降圧型のＤＣ−ＤＣコンバータは、入
力電圧をチャージポンプ方式で降圧してシリーズレギュ
レータを介して所望の出力電圧を得るか、または入力電
圧を適度な電圧値に降圧してからチャージポンプ方式で
降圧して所望の出力電圧を得るようにしたものである。

【０００９】

【発明が解決しようとする課題】ところが、従来の昇圧
型のＤＣ−ＤＣコンバータでは、昇圧回路２において、
入力の最低電圧を考慮して昇圧させるために、シリーズ
レギュレータ３の出力に対して必要以上に昇圧させてい
た。このため、シリーズレギュレータ３での電圧降下分
が大きくなり、この電圧降下は抵抗によって行われるた
めに、その電力消費が大きくなり、その結果、電圧の変
換効率を低下させていた。

【００１０】また、昇圧回路２は、図２１に示すように
構成され、上記のように一方のクロックの半周期にコン
デンサＣＦを充電し、他方のクロックの半周期にその充
電電荷を出力するようになっている。このため、シリー
ズレギュレータに接続される負荷の負荷電流が多い場合
には、その負荷を使用できないという不都合も生じてい
た。

【００１１】一方、従来の降圧型のＤＣ−ＤＣコンバー
タでは、負荷容量が大きく負荷電流を多く流す場合に
は、シリーズレギュレータでの電圧（変換）損失が発生
して、変換効率が低下するという不都合が発生してい
た。

【００１２】そこで、本発明の目的は、ＤＣ−ＤＣコン
バータが昇圧型または降圧型にかかわらず、変換効率の
向上が図れる上に、負荷電流駆動能力を大きくして負荷
電流を多く供給できるＤＣ−ＤＣコンバータを提供する
ことにある。

【００１３】

【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１〜請求項１１に記
載の各発明は以下のように構成した。

【００１４】すなわち、請求項１に記載の発明は、入力
直流電圧から任意の出力直流電圧を作るＤＣ−ＤＣコン
バータにおいて、前記入力直流電圧を入力して直流電圧
を出力するとともに、その出力直流電圧が後段で必要と
する所定値になるように制御する電圧制御手段と、前記
出力直流電圧をＮ倍に昇圧させる昇圧手段と、を少なく
とも備えたことを特徴とするものである。

【００１５】請求項２に記載の発明は、請求項１に記載
のＤＣ−ＤＣコンバータにおいて、前記電圧制御手段
は、スイッチング・レギュレータからなることを特徴と
するものである。

【００１６】請求項３に記載の発明は、請求項１または
請求項２に記載のＤＣ−ＤＣコンバータにおいて、前記
昇圧手段は、２つのコンデンサを有し、第１の期間には
前記コンデンサを並列接続して前記電圧制御手段の出力
電圧で充電し、第２の期間には前記コンデンサを直列接
続してその充電電圧を外部に取り出し、前記第１と前記
第２の期間の各動作を交互に行うようになっていること
を特徴とするものである。

【００１７】請求項４に記載の発明は、請求項１または
請求項２に記載のＤＣ−ＤＣコンバータにおいて、前記
昇圧手段は、一方の一対のコンデンサと、他方の一対の
コンデンサとを有し、第１の期間には、前記一方の一対
のコンデンサを並列接続して前記電圧制御手段の出力電
圧で充電すると同時に、前記他方の一対のコンデンサを
直列接続してその直前の充電電圧を外部に取り出し、第
２の期間には、前記他方の一対のコンデンサを並列接続
して前記出力電圧で充電すると同時に、前記一方の一対
のコンデンサを直列接続して直前の充電電圧を外部に取
り出し、前記第１と第２の期間の各動作を交互に行うよ
うになっていることを特徴とするものである。

【００１８】請求項５に記載の発明は、請求項１または
請求項２に記載のＤＣ−ＤＣコンバータにおいて、前記
昇圧手段は、２つのコンデンサを有し、第１の期間に
は、前記一方のコンデンサを前記電圧制御手段の出力電
圧で充電すると同時に、前記他方のコンデンサの直前の
充電電圧と電源電圧とを直列接続して取り出し、第２の
期間には、前記他方のコンデンサを前記電圧制御手段の
出力電圧で充電すると同時に、前記一方のコンデンサの
直前の充電電圧と電源電圧とを直列接続して取り出し、
前記第１と第２の期間の各動作を交互に行うようになっ
ていることを特徴とするものである。

【００１９】請求項６に記載の発明は、請求項１から請
求項５のうちのいずれか１の請求項に記載のＤＣ−ＤＣ
コンバータにおいて、前記昇圧手段の後段に、その昇圧
手段の出力電圧を安定化する安定化手段を、さらに備え
たことを特徴とするものである。

【００２０】このように、請求項１から請求項６に記載
の各発明では、後段で必要とする電圧を生成する電圧制
御手段を備えるようにした。このため、昇圧型のＤＣ−
ＤＣコンバータにおいて、昇圧手段の入力電圧を不必要
に昇圧させることがなくなり、後段で必要以上にその昇
圧電圧を降圧する必要がなくなるので、電圧の変換効率
を格段に向上できる。

【００２１】また、請求項２に記載の発明では、電圧制
御手段をスイッチング・レギュレータにより構成するよ
うにしたので、消費電力が低減でき、電圧の変換効率を
さらに向上できる。

【００２２】さらに、請求項４に記載の発明では、昇圧
手段が、第１の期間には、一方の一対のコンデンサを並
列接続して電圧制御手段の出力電圧で充電すると同時
に、他方の一対のコンデンサを直列接続してその直前の
充電電圧を外部に取り出し、第２の期間には、他方の一
対のコンデンサを並列接続してその出力電圧で充電する
と同時に、一方の一対のコンデンサを直列接続して直前
の充電電圧を外部に取り出し、その第１と第２の期間の
各動作を交互に行うようにした。このため、負荷電流駆
動能力を大きくして負荷電流を多く供給できる上に、出
力電圧のリップルを減少することができる。

【００２３】また、請求項５に記載の発明では、前記昇
圧手段が、第１の期間には、一方のコンデンサを電圧制
御手段の出力電圧で充電すると同時に、他方のコンデン
サの直前の充電電圧と電源電圧とを直列接続して取り出
し、第２の期間には、他方のコンデンサを電圧制御手段
の出力電圧で充電すると同時に、一方のコンデンサの直
前の充電電圧と電源電圧とを直列接続して取り出し、そ
の第１と第２の期間の各動作を交互に行うようにした。
このため、電源の電圧が、電池のように時間とともに減
少しない固定電圧の場合には、使用するコンデンサなど
の部品を減少して小型化が図れる。

【００２４】さらに、請求項６に記載の発明では、昇圧
手段の後段に、その昇圧手段の出力電圧を安定化する安
定化手段を設けるようにしたので、昇圧スイッチング動
作で発生するリプル電圧（ノイズ）を低減でき、出力電
圧の低ノイズ化、安定化が図れる。一方、請求項７に記
載の発明は、入力直流電圧から任意の出力直流電圧を作
るＤＣ−ＤＣコンバータにおいて、前記入力直流電圧を
入力して直流電圧を出力するとともに、その出力直流電
圧が後段で必要とする所定値になるように制御する電圧
制御手段と、前記出力直流電圧を１／Ｎ倍に降圧させる
降圧手段と、を備えたことを特徴とするものである。

【００２５】請求項８に記載の発明は、請求項７に記載
のＤＣ−ＤＣコンバータにおいて、前記電圧制御手段
は、スイッチング・レギュレータからなることを特徴と
するものである。

【００２６】請求項９に記載の発明は、請求項７または
請求項８に記載のＤＣ−ＤＣコンバータにおいて、前記
降圧手段は、２つのコンデンサを有し、第１の期間には
前記コンデンサを直列接続して前記電圧制御手段の出力
電圧で充電し、第２の期間には前記コンデンサを並列接
続してその充電電圧を外部に取り出し、前記第１と前記
第２の期間の各動作を交互に行うようになっていること
を特徴とするものである。

【００２７】請求項１０に記載の発明は、請求項７また
は請求項８に記載のＤＣ−ＤＣコンバータにおいて、前
記降圧手段は、一方の一対のコンデンサと、他方の一対
のコンデンサとを有し、第１の期間には、前記一方の一
対のコンデンサを直列接続して前記電圧制御手段の出力
電圧で充電すると同時に、前記他方の一対のコンデンサ
を並列接続してその直前の充電電圧を外部に取り出し、
第２の期間には、前記他方の一対のコンデンサを直列接
続して前記出力電圧で充電すると同時に、前記一方の一
対のコンデンサを並列接続して直前の充電電圧を外部に
取り出し、前記第１と第２の期間の各動作を交互に行う
ようになっていることを特徴とするものである。

【００２８】請求項１１に記載の発明は、請求項７から
請求項１０のうちのいずれか１の請求項に記載のＤＣ−
ＤＣコンバータにおいて、前記降圧手段の後段に、その
降圧手段の出力電圧を安定化する安定化手段を、さらに
備えたことを特徴とするものである。

【００２９】このように、請求項７から請求項１１に記
載の各発明では、後段で必要とする電圧を生成する電圧
制御手段を備えるようにした。このため、降圧型のＤＣ
−ＤＣコンバータにおいて、降圧手段の入力電圧を不必
要に降圧させることがなくなり、後段で必要以上にその
降圧電圧を降圧する必要がなくなるので、電圧の変換効
率を格段に向上できる。

【００３０】また、請求項８に記載の発明では、電圧制
御手段をスイッチング・レギュレータにより構成するよ
うにしたので、消費電力が低減でき、電圧の変換効率を
さらに向上できる。

【００３１】さらに、請求項１０に記載の発明では、降
圧手段が、第１の期間には、一方の一対のコンデンサを
直列接続して入力電圧で充電すると同時に、他方の一対
のコンデンサを並列接続してその直前の充電電圧を外部
に取り出し、第２の期間には、他方の一対のコンデンサ
を直列接続して入力電圧で充電すると同時に、一方の一
対のコンデンサを並列接続して直前の充電電圧を外部に
取り出し、その第１と第２の期間の各動作を交互に行う
ようにした。このため、負荷電流駆動能力を大きくして
負荷電流を多く供給できる上に、出力電圧のリップルを
減少することができる。

【００３２】また、請求項１１に記載の発明では、降圧
手段の後段に、その降圧手段の出力電圧を安定化する安
定化手段を設けるようにしたので、降圧スイッチング動
作で発生するリプル電圧（ノイズ）を低減できて、出力
電圧の低ノイズ化、安定化が図れる。

【００３３】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。

【００３４】図１は、本発明のＤＣ−ＤＣコンバータの
第１実施形態の構成を示すブロック図である。

【００３５】この第１実施形態にかかるＤＣ−ＤＣコン
バータは、昇圧型のＤＣ−ＤＣコンバータであり、図１
に示すように、電圧制御手段としてのプリレギュレータ
１１と、昇圧手段としての昇圧回路１２と、安定化手段
としてのシリーズレギュレータ１３と、制御信号生成部
１４と、を少なくとも備えたものである。

【００３６】プリレギュレータ１１は、直流電源１の直
流電圧を入力するとともに、出力直流電圧が後段で必要
とする所定値となるように制御することにより、昇圧回
路１２の入力電圧を制御し、もって、昇圧回路１２の昇
圧電圧を所定値に維持するようになっている。なお、こ
のプリレギュレータ１１は、電力消費を軽減して効率化
が図れる点で、後述のようなスイッチング・プリレギュ
レータが好ましい。昇圧回路１２は、後述のように複数
のコンデンサのコンデンサを有し、そのコンデンサを入
力電圧で充電させ、その充電電圧を利用してその入力電
圧のＮ倍の電圧を生成し、この昇圧した電圧を出力する
ようになっている。ここで、Ｎは２、３…というように
２以上の整数である。

【００３７】シリーズレギュレータ１３は、昇圧回路１
２の昇圧電圧をそのまま出力すると昇圧動作により発生
するスイッチングノイズが出力電圧に影響し、接続され
ている回路においてノイズによる誤動作や信号ノイズが
重畳して不具合を発生させるおそれがあるので、これを
防止するためにその出力電圧の低ノイズ化、安定化を図
るようになっている。なお、負荷によっては、このシリ
ーズレギュレータ１３は必ずしも必要ではないので、省
略することが可能である。

【００３８】制御信号生成部１４は、プリレギュレータ
１１の後述のオア回路と昇圧回路１２の後述の各トラン
ジスタに供給する各種の制御信号を生成するものであ
り、例えば図１に示すように、ＣＲ発振回路などからな
る発振回路１４１と、その発振回路１４１の出力を分周
する分周回路１４２と、その分周回路１４２からの出力
信号に位相差を持たせ上記の各種の制御信号を発生する
位相差発生回路１４３とから構成される。

【００３９】次に、この第１実施形態のプリレギュレー
タ１１、昇圧回路１２、およびシリーズレギュレータ１
３の具体的な回路の構成について、図２を参照しながら
説明する。

【００４０】プリレギュレータ１１は、図２に示すよう
に、基準電圧発生回路１１１と、出力電圧を検出する出
力電圧検出回路１１２と、コンパレータとして機能する
オペアンプ１１３と、ナンドゲート１１４と、オアゲー
ト１１５と、スイッチ素子としてのＰＭＯＳトランジス
タＱ１とからなり、これらによりスイッチング・プリレ
ギュレータを構成している。

【００４１】基準電圧発生回路１１１は、オペアンプ１
１３が出力電圧検出回路１１２の検出出力電圧と比較す
る際の基準電圧を発生し、この基準電圧がオペアンプ１
１３の＋入力端子に供給されるようになっている。出力
電圧検出回路１１２は、昇圧回路１２の入力共通線２９
とグランドとの間に抵抗Ｒ１、Ｒ２を直列に接続させ、
その抵抗Ｒ１と抵抗Ｒ２の共通接続点をオペアンプ１１
３の−入力端子に接続させている。

【００４２】オペアンプ１１３は、その出力端子がナン
ドゲート１１４の一方の入力端子に接続されている。オ
アゲート１１５は、その一方の入力端子に制御信号生成
部１４からの制御信号（／ＣＬ１）が入力され、その他
方の入力端子に制御信号（／ＸＣＬ１）が入力されるよ
うになっている。ここで、上記の「／」は反転を示す記
号であり、以下同様とする。

【００４３】オアゲート１１５の出力端子は、ナンドゲ
ート１１４の他方の入力端子に接続されている。ナンド
ゲート１１４の出力端子は、ＰＭＯＳトランジスタＱ１
のゲートに接続されている。また、ＰＭＯＳトランジス
タＱ１は、そのソースが直流電源１と接続する入力端子
２１に接続され、そのドレインが昇圧回路１２の入力側
に接続されている。

【００４４】次に、昇圧回路１２について説明すると、
この昇圧回路１２は、図２に示すように、スイッチ素子
として機能するＭＯＳトランジスタＱ２〜Ｑ１１を例え
ば集積回路化してパッケージに収納するとともに、外付
け端子２２〜２８にコンデンサＣ１〜Ｃ５が接続される
ようになっている。

【００４５】ここで、コンデンサＣ１〜Ｃ４の各静電容
量値は、好ましくは同一とする。また、コンデンサＣ
１、Ｃ２は後述のように一対として機能し、コンデンサ
Ｃ３、Ｃ４は同様に一対として機能するようになってい
る。さらに、コンデンサＣ１〜Ｃ４の各静電容量値は、
コンデンサＣ５の静電容量値よりも小さくする。

【００４６】昇圧回路１２は、図２に示すように入力共
通線２９を有し、その入力共通線２９と端子２３との間
に、ＰＭＯＳトランジスタＱ２とＰＭＯＳトランジスタ
Ｑ３とが直列に接続されている。ＰＭＯＳトランジスタ
Ｑ２、Ｑ３の共通接続部は端子２２に接続され、端子２
２とグランドとの間にコンデンサＣ１が接続されてい
る。端子２３とグランド間には、ＮＭＯＳトランジスタ
Ｑ４が接続されている。端子２３と端子２６との間に
は、コンデンサＣ２が接続されている。ＰＭＯＳトラン
ジスタＱ２のゲートには、制御信号生成部１４から制御
信号ＣＬ１が供給され、ＰＭＯＳトランジスタＱ３のゲ
ートには制御信号ＸＣＬ１が供給され、ＮＭＯＳトラン
ジスタＱ４のゲートには制御信号（／ＣＬ１）が供給さ
れるようになっている。

【００４７】さらに、入力共通線２９と端子２４との間
に、ＰＭＯＳトランジスタＱ５とＰＭＯＳトランジスタ
Ｑ６とが直列に接続されている。ＰＭＯＳトランジスタ
Ｑ５、Ｑ６の共通接続部は端子２８に接続され、端子２
８とグランドとの間にコンデンサＣ３が接続されてい
る。端子２４とグランド間には、ＮＭＯＳトランジスタ
Ｑ７が接続されている。端子２４と端子２５との間に
は、コンデンサＣ４が接続されている。ＰＭＯＳトラン
ジスタＱ５のゲートには、制御信号生成部１４から制御
信号ＸＣＬ１が供給され、ＰＭＯＳトランジスタＱ６の
ゲートには制御信号ＣＬ１が供給され、ＮＭＯＳトラン
ジスタＱ７のゲートには制御信号（／ＸＣＬ１）が供給
されるようになっている。

【００４８】また、入力共通線２９と出力線３０との間
に、ＰＭＯＳトランジスタＱ８とＰＭＯＳトランジスタ
Ｑ９とが直列に接続されている。ＰＭＯＳトランジスタ
Ｑ８、Ｑ９の共通接続部は端子２５に接続されている。
ＰＭＯＳトランジスタＱ８のゲートには制御信号ＸＣＬ
２が供給され、ＰＭＯＳトランジスタＱ９のゲートには
制御信号ＣＬ２が供給されるようになっている。

【００４９】さらに、入力共通線２９と端子２７との間
に、ＰＭＯＳトランジスタＱ１０とＰＭＯＳトランジス
タＱ１１とが直列に接続されている。ＰＭＯＳトランジ
スタＱ１０、Ｑ１１の共通接続部は端子２６に接続され
ている。端子２７は出力線３０と接続されるとともに、
その端子２７とグランドとの間には、コンデンサＣ５が
接続されている。ＰＭＯＳトランジスタＱ１０のゲート
には制御信号ＣＬ２が供給され、ＰＭＯＳトランジスタ
Ｑ１１のゲートには制御信号ＸＣＬ２が供給されるよう
になっている。

【００５０】次に、シリーズレギュレータ１３について
説明すると、このシリーズレギュレータ１３は、図２に
示すように、基準電圧発生回路１３１と、出力電圧を検
出する出力電圧検出回路１３２と、オペアンプ１３３
と、ＰＭＯＳトランジスタＱ１２とから構成される。

【００５１】基準電圧発生回路１３１は、オペアンプ１
３３が出力電圧検出回路１３２の検出出力電圧と比較す
る際の基準電圧を発生し、この基準電圧がオペアンプ１
３３の−入力端子に供給されるようになっている。

【００５２】出力電圧検出回路１３２は、出力端子３１
とグランドとの間に抵抗Ｒ３、Ｒ４を直列に接続させ、
その抵抗Ｒ３と抵抗Ｒ４の共通接続点がオペアンプ１３
３の＋入力端子に接続されている。出力端子３１とグラ
ンドとの間にコンデンサＣ６が接続されている。

【００５３】オペアンプ１３３は、その出力端子がＰＭ
ＯＳトランジスタＱ１２のゲートに接続されている。Ｐ
ＭＯＳトランジスタＱ１２は、昇圧回路１２の出力線３
０と、シリーズレギュレータ１３の出力端子３１との間
に接続されている。

【００５４】次に、以上のように構成される第１実施形
態の各部の動作について、図面を参照して説明する。

【００５５】まず、図２に示す昇圧回路１２の動作につ
いて、図２〜図４を参照して説明する。

【００５６】いま、図３に示すように例えば時刻ｔ１で
は、制御信号生成部１４から出力される制御信号（／Ｃ
Ｌ１）が立ち下がり、制御信号ＣＬ１、ＣＬ２は立ち上
がる。このため、制御信号（／ＣＬ１）によりＭＯＳト
ランジスタＱ４がオフとなり、制御信号ＣＬ１によりＭ
ＯＳトランジスタＱ２、Ｑ６がオフとなり、制御信号Ｃ
Ｌ２によりＭＯＳトランジスタＱ９、Ｑ１０がオフとな
る。

【００５７】また、時刻ｔ１では、制御信号ＸＣＬ１、
（／ＸＣＬ１）、ＸＣＬ２は変化がないので、制御信号
ＸＣＬ１により制御されるＭＯＳトランジスタＱ３、Ｑ
５はオフのままであり、制御信号（／ＸＣＬ１）により
制御されるＭＯＳトランジスタＱ７はオフのままであ
り、制御信号ＸＣＬ２により制御されるＭＯＳトランジ
スタＱ８、Ｑ１１はオフのままである。

【００５８】次に、時刻ｔ２になると、制御信号ＸＣＬ
１、ＸＣＬ２が立ち下がり、制御信号（／ＸＣＬ１）が
立ち上がる。このため、制御信号ＸＣＬ１によりＭＯＳ
トランジスタＱ３、Ｑ５とがオンとなり、制御信号ＸＣ
Ｌ２によりＭＯＳトランジスタＱ８、Ｑ１１がオンとな
り、制御信号（／ＸＣＬ１）によりＭＯＳトランジスタ
Ｑ７がオンになる。

【００５９】また、時刻ｔ２では、制御信号（／ＣＬ
１）、ＣＬ１、ＣＬ２は変化がないので、ＭＯＳトラン
ジスタＱ４がオフ、ＭＯＳトランジスタＱ２、Ｑ６がオ
フ、ＭＯＳトランジスタＱ９、Ｑ１０がオフの状態を維
持する。

【００６０】その後、時刻ｔ２から時刻ｔ３の期間Ｔ１
では、制御信号（／ＣＬ１）、ＣＬ１、ＸＣＬ１、（／
ＸＣＬ１）、ＣＬ２、ＸＣＬ２は、図３に示すようにい
ずれも変化しないので、ＭＯＳトランジスタＱ２〜Ｑ１
１の各状態は図４に示すようになる。従って、期間Ｔ１
では、図６（Ａ）に示すように、コンデンサＣ３とコン
デンサＣ４が並列に接続されて入力電圧により充電され
る一方、コンデンサＣ１とコンデンサＣ２とが直列に接
続されてその充電電圧が出力電圧となる。

【００６１】時刻ｔ３になると、制御信号ＸＣＬ１、Ｘ
ＣＬ２が立ち上がるとともに制御信号（／ＸＣＬ１）が
立ち下がり、制御信号（／ＣＬ１）、ＣＬ１、ＣＬ２は
変化がない。このため、ＭＯＳトランジスタＱ３、Ｑ
５、Ｑ７、Ｑ８、Ｑ１１がオフとなり、ＭＯＳトランジ
スタＱ２、Ｑ４、Ｑ６、Ｑ９、Ｑ１０はオフの状態を維
持する。

【００６２】次に、時刻ｔ４になると、制御信号（／Ｃ
Ｌ１）が立ち上がるとともに制御信号ＣＬ１、ＣＬ２が
立ち下がる一方、制御信号ＸＣＬ１、（／ＸＣＬ１）、
ＸＣＬ２に変化はない。このため、ＭＯＳトランジスタ
Ｑ２、Ｑ４、Ｑ６、Ｑ９、Ｑ１０はオンになり、ＭＯＳ
トランジスタＱ３、Ｑ５、Ｑ７、Ｑ８、Ｑ１１はオフの
状態を維持する。

【００６３】その後、時刻ｔ４から時刻ｔ５の期間Ｔ２
では、制御信号（／ＣＬ１）、ＣＬ１、ＸＣＬ１、（／
ＸＣＬ１）、ＣＬ２、ＸＣＬ２は、図３に示すようにい
ずれも変化しないので、ＭＯＳトランジスタＱ２〜Ｑ１
１の各状態は図５に示すようになる。従って、期間Ｔ２
では、図６（Ｂ）に示すように、コンデンサＣ１とコン
デンサＣ２が並列に接続されて入力電圧により充電され
る一方、コンデンサＣ３とコンデンサＣ４とが直列に接
続されてその充電電圧が出力電圧となる。

【００６４】以後、このような動作を繰り返し、その出
力電圧がシリーズレギュレータ１３に供給される。

【００６５】次に、図２に示すプリレギュレータ１１の
各部の動作について、図面を参照して説明する。

【００６６】上述のように、昇圧回路１２では、一対の
コンデンサＣ１、Ｃ２と、一対のコンデンサＣ３、Ｃ４
とが交互に充電されるが、この第１実施形態では、その
昇圧回路１２の昇圧電圧、すなわちコンデンサＣ１〜Ｃ
４の充電電圧を所定値に維持し、出力電圧を所定値にす
る必要があり、プリレギュレータ１１がその役目を果た
している。

【００６７】すなわち、プリレギュレータ１１では、出
力電圧検出回路１１２が出力電圧（昇圧回路１２の入力
電圧）を検出する。オペアンプ１１３は、その検出出力
電圧を基準電圧発生回路１１の発生する基準電圧と比較
し、検出出力電圧が基準電圧を上回る場合には、「Ｌ」
レベルの信号を出力し、逆に、検出出力電圧が基準電圧
を下回る場合には、「Ｈ」レベルの信号を出力する。

【００６８】一方、オアゲート１１５には、図３に示す
制御信号（／ＣＬ１）、（／ＸＣＬ１）が入力されてい
る。このため、オアゲート１１５の出力は、時刻ｔ１〜
ｔ２では「Ｌ」レベル、時刻ｔ２〜ｔ３では「Ｈ」レベ
ル、時刻ｔ３〜ｔ４では「Ｌ」レベル、時刻ｔ４〜ｔ５
では「Ｈ」レベルというように、「Ｌ」レベルと「Ｈ」
レベルとを交互に繰り返す。

【００６９】このため、オペアンプ１１３の出力は、検
出出力電圧の基準電圧に応じて「Ｈ」または「Ｌ」レベ
ルとなり、これがナンドゲート１１４に入力されるが、
この入力はオアゲート１１５の出力により断続的に制御
される。この結果、ＭＯＳトランジスタＱ１は、プリレ
ギュレータ１１の出力電圧が一定の電圧（例えば１．８
Ｖ）となるようにスイッチング制御される。

【００７０】次に、図２に示すシリーズレギュレータ１
３の各部の動作について、図面を参照して説明する。

【００７１】シリーズレギュレータ１３では、出力電圧
検出回路１３２が出力電圧を検出する。オペアンプ１３
３は、その検出出力電圧を基準電圧発生回路１３１の発
生する基準電圧と比較し、検出出力電圧に応じてその出
力電圧を制御する。これによりＭＯＳトランジスタＱ１
２の出力抵抗が制御されてシリーズレギュレータ１３の
入力電圧が制御され、その結果、その出力電圧（例えば
３．３Ｖ）が所定になる。

【００７２】次に、図１に示す第１実施形態と図２０に
示す従来のＤＣ−ＤＣコンバータについて、電圧変換効
率を試算した一例を図７に示す。

【００７３】第１実施形態において、図１に示すよう
に、プリレギュレータ１１の入力電圧を３Ｖ、シリーズ
レギュレータ１３の出力電圧を３．３Ｖ、プリレギュレ
ータ１１の出力を１．８Ｖ、昇圧回路１２の出力電圧を
１．８Ｖ×２＝３．６Ｖとし、プリレギュレータ１１の
変換効率を１００％とすると、その変換効率は、（３．
３Ｖ／３．６Ｖ）×１００≒９２％となる。

【００７４】一方、従来のＤＣ−ＤＣコンバータにおい
て、図２０に示すように、昇圧回路２の入力電圧を３
Ｖ、シリーズレギュレータ３の入力電圧を６Ｖ、シリー
ズレギュレータ３の出力電圧を３．３Ｖとし、昇圧回路
２の変換効率を１００％とすると、その変換効率は、
（３．３Ｖ／６Ｖ）×１００≒５５％となる。

【００７５】実際には、プリレギュレータ１１や昇圧回
路２のスイッチングトランジスタでのオン抵抗によるロ
スが発生するので、その各変換効率は上記よりも低下
し、それを考慮した試算結果は、図７に示すようにな
る。

【００７６】次に、第１実施形態のリプル特性と電流駆
動能力について、図８を参照して説明する。

【００７７】第１実施形態において、昇圧回路１２の構
成が図２に示すような場合には（２相駆動の場合）、昇
圧回路１２の出力電圧は、図８（Ｂ）に示すようにな
る。一方、第１実施形態において、昇圧回路１２をコン
デンサＣ１、Ｃ２と、これを充放電する回路とから構成
する場合には（１相駆動の場合）、その出力電圧は図８
（Ａ）に示すようになる。なお、この１相駆動の場合
は、図２１の従来のＤＣ−ＤＣコンバータの昇圧回路に
相当する。

【００７８】ここで、図８（Ｂ）に示す２相駆動の場合
の出力電圧のリプル電圧をΔＶ２、図８（Ａ）に示す１
相駆動の場合の出力電圧のリプル電圧をΔＶ１とする
と、両者の関係は、ΔＶ２≒（ΔＶ１／２）となり、リ
プルが従来の１／２に改善される。

【００７９】従って、第１実施形態において昇圧回路１
２が図２に示すような２相駆動を採用する場合には、１
相駆動の昇圧回路（従来の昇圧回路）に比べて電流駆動
能力が２倍となり、出力インピーダンスは１／２とな
る。例えば、出力インピーダンスが２００Ωとすれば、
１００Ωに低減される。

【００８０】次に、図２に示すプリレギュレータ１１の
変形例について、図９を参照して説明する。

【００８１】このプリレギュレータ１１Ａは、図２に示
すプリレギュレータ１１に対して、基準電圧を発生する
基準電圧発生回路１１６と、抵抗Ｒ５、Ｒ６からなり昇
圧回路１２の出力電圧またはシリーズレギュレータ１３
の出力電圧を検出する電圧検出回路１１７と、コンパレ
ータとして機能するオペアンプ１１８と、オアゲート１
１９とを追加したものであり、オアゲート１１９にオペ
アンプ１１３、１１８の各出力を入力するとともに、オ
アゲート１１９の出力をナンドゲート１１４に出力する
ようにしたものである。なお、他の部分の構成は、図２
のプリレギュレータ１１の構成と同様であるので、同一
符号を付してその説明は省略する。

【００８２】このような構成からなるプリレギュレータ
１１Ａでは、電圧検出回路１１７が昇圧回路１２の出力
電圧を検出する場合には、その出力電圧に応じて昇圧回
路１２の入力電圧を制御できるので、負荷に応じて出力
電圧を所定値にできるという利点がある。

【００８３】以上説明したように、この第１実施形態で
は、後段の必要とする電圧を発生するプリレギュレータ
１１を備えるようにしたので、昇圧型のＤＣ−ＤＣコン
バータにおいて、昇圧回路１２の入力電圧を不必要に昇
圧させることがなくなり、後段で必要以上にその昇圧電
圧を降圧する必要がなくなるので、電圧の変換効率を格
段に向上できる。

【００８４】また、この第１実施形態では、プリレギュ
レータ１１を図２に示すようなスイッチング・レギュレ
ータにより構成するようにしたので、消費電力が低減で
き、電圧の変換効率をさらに向上できる。

【００８５】さらに、この第１実施形態では、昇圧回路
１２が、第１の期間には、コンデンサＣ１、Ｃ２を並列
接続して充電すると同時に、コンデンサＣ３、４を直列
接続してその直前の充電電圧を外部に取り出し、第２の
期間には、コンデンサＣ３、Ｃ４を並列接続して充電す
ると同時に、コンデンサＣ１、Ｃ２を直列接続して直前
の充電電圧を外部に取り出し、その第１と第２の期間の
各動作を交互に行うようにした。このため、負荷電流駆
動能力を大きくして負荷電流を多く供給することができ
る上に、出力電圧のリップルを減少することができる。

【００８６】また、この第１実施形態では、昇圧回路１
２の後段に、その昇圧回路１２の出力電圧を安定化する
シリーズレギュレータ１３を設けるようにしたので、昇
圧動作により発生するスイッチング雑音などがある場合
にもその影響を取り除くことができ出力電圧の安定化が
図れる。

【００８７】次に、本発明のＤＣ−ＤＣコンバータの第
２実施形態の構成例について、図１０を参照して説明す
る。

【００８８】この第２実施形態にかかるＤＣ−ＤＣコン
バータは、図２の第１実施形態におけるコンデンサＣ
１、Ｃ３に代えて直流電源１の電圧を使用するようにし
たものであり、このために、図２に示す第１実施形態の
昇圧回路１２を図１０に示す昇圧回路１２Ａに代えるよ
うにしたものである。

【００８９】この第２実施形態は、昇圧回路１２を昇圧
回路１２Ａに代えた点を除けば、図２に示す第１実施形
態の構成と同様であるので、他の部分の構成要素には同
一符号を付してその説明は省略する。

【００９０】図１０に示す昇圧回路１２Ａは、図２に示
す昇圧回路１２からコンデンサＣ１、Ｃ３、およびＭＯ
ＳトランジスタＱ２、Ｑ５を省略するとともに、ＭＯＳ
トランジスタＱ３、Ｑ６の各ソースを端子２２に接続
し、さらに端子２２を端子２１に接続するようにしたも
のである。

【００９１】なお、昇圧回路１２Ａの他の部分の構成は
昇圧回路１２の構成と同様であるので、他の部分の構成
要素には同一符号を付してその説明は省略する。

【００９２】また、この第２実施形態では、図２の第１
実施形態におけるコンデンサＣ１、Ｃ３に代えて直流電
源１の電圧を使用するようにしたので、直流電源１は電
池のように時間とともに電圧が低下するものではなく、
交流電圧を整流して固定的な直流電圧をものが好まし
い。

【００９３】次に、以上のように構成される第２実施形
態の昇圧回路１２Ａの動作について、図３、図１０〜図
１３を参照して説明する。

【００９４】いま、図３に示すように例えば時刻ｔ１で
は、制御信号生成部１４から出力される制御信号（／Ｃ
Ｌ１）が立ち下がり、制御信号ＣＬ１、ＣＬ２は立ち上
がる。このため、制御信号（／ＣＬ１）によりＭＯＳト
ランジスタＱ４がオフとなり、制御信号ＣＬ１によりＭ
ＯＳトランジスタＱ６がオフとなり、制御信号ＣＬ２に
よりＭＯＳトランジスタＱ９、Ｑ１０がオフとなる。

【００９５】また、時刻ｔ１では、制御信号ＸＣＬ１、
（／ＸＣＬ１）、ＸＣＬ２は変化がないので、制御信号
ＸＣＬ１により制御されるＭＯＳトランジスタＱ３はオ
フのままであり、制御信号（／ＸＣＬ１）により制御さ
れるＭＯＳトランジスタＱ７はオフのままであり、制御
信号ＸＣＬ２により制御されるＭＯＳトランジスタＱ
８、Ｑ１１はオフのままである。

【００９６】次に、時刻ｔ２になると、制御信号ＸＣＬ
１、ＸＣＬ２が立ち下がり、制御信号（／ＸＣＬ１）が
立ち上がる。このため、制御信号ＸＣＬ１によりＭＯＳ
トランジスタＱ３がオンとなり、制御信号ＸＣＬ２によ
りＭＯＳトランジスタＱ８、Ｑ１１がオンとなり、制御
信号（／ＸＣＬ１）によりＭＯＳトランジスタＱ７がオ
ンになる。また、時刻ｔ２では、制御信号（／ＣＬ
１）、ＣＬ１、ＣＬ２は変化がないので、ＭＯＳトラン
ジスタＱ４、Ｑ６、Ｑ９、Ｑ１０がオフの状態を維持す
る。

【００９７】その後、時刻ｔ２から時刻ｔ３の期間Ｔ１
では、制御信号（／ＣＬ１）、ＣＬ１、ＸＣＬ１、（／
ＸＣＬ１）、ＣＬ２、ＸＣＬ２は、図３に示すようにい
ずれも変化しないので、ＭＯＳトランジスタＱ３、Ｑ
４、Ｑ６〜Ｑ１１の各状態は図１１に示すようになる。
従って、期間Ｔ１では、図１３（Ａ）に示すように、コ
ンデンサＣ４が入力電圧により充電される一方、直流電
源１とコンデンサＣ２とが直列に接続されてその直列電
圧が出力電圧となる。

【００９８】時刻ｔ３になると、制御信号ＸＣＬ１、Ｘ
ＣＬ２が立ち上がるとともに制御信号（／ＸＣＬ１）が
立ち下がり、制御信号（／ＣＬ１）、ＣＬ１、ＣＬ２は
変化がない。このため、ＭＯＳトランジスタＱ３、Ｑ
７、Ｑ８、Ｑ１１がオフとなり、ＭＯＳトランジスタＱ
４、Ｑ６、Ｑ９、Ｑ１０はオフの状態を維持する。

【００９９】次に、時刻ｔ４になると、制御信号（／Ｃ
Ｌ１）が立ち上がるとともに制御信号ＣＬ１、ＣＬ２が
立ち下がる一方、制御信号ＸＣＬ１、（／ＸＣＬ１）、
ＸＣＬ２に変化はない。このため、ＭＯＳトランジスタ
Ｑ４、Ｑ６、Ｑ９、Ｑ１０はオンになり、ＭＯＳトラン
ジスタＱ３、Ｑ７、Ｑ８、Ｑ１１はオフの状態を維持す
る。

【０１００】その後、時刻ｔ４から時刻ｔ５の期間Ｔ２
では、制御信号（／ＣＬ１）、ＣＬ１、ＸＣＬ１、（／
ＸＣＬ１）、ＣＬ２、ＸＣＬ２は、図３に示すようにい
ずれも変化しないので、ＭＯＳトランジスタＱ３、Ｑ
４、Ｑ６〜Ｑ１１の各状態は図１２に示すようになる。
従って、期間Ｔ２では、図１３（Ｂ）に示すように、コ
ンデンサＣ２が入力電圧により充電される一方、直流電
源１とコンデンサＣ４とが直列に接続されてその直列電
圧が出力電圧となる。

【０１０１】以後、このような動作を繰り返し、その出
力電圧がシリーズレギュレータ１３に供給される。

【０１０２】以上説明したように、この第２実施形態に
よれば、昇圧回路１２Ａが、第１の期間には、Ｃ４を充
電すると同時に、直流電源１とコンデンサＣ２を直列接
続してその直前電圧を外部に取り出し、第２の期間に
は、Ｃ２を充電すると同時に、直流電源１とコンデンサ
Ｃ４を直列接続してその直前電圧を外部に取り出し、そ
の第１と第２の期間の各動作を交互に行うようにした。

【０１０３】このため、電源の電圧が、電池のように時
間とともに減少しない固定電圧の場合には、使用するコ
ンデンサなどの部品を減少して小型化が図れる。さら
に、第１実施形態と同様に、負荷電流駆動能力を大きく
して負荷電流を多く供給することができる上に、出力電
圧のリップルを減少することもできる。

【０１０４】次に、本発明のＤＣ−ＤＣコンバータの第
３実施形態の構成例について、図１４を参照して説明す
る。

【０１０５】この第３実施形態にかかるＤＣ−ＤＣコン
バータは、降圧型のＤＣ−ＤＣコンバータであり、図１
４に示すように、電圧制御手段としてのプリレギュレー
タ４１と、降圧手段としての降圧回路４２と、安定化手
段としてのシリーズレギュレータ４３と、制御信号生成
部４４と、を少なくとも備えたものである。

【０１０６】プリレギュレータ４１は、直流電源１の直
流電圧を入力するとともに、出力電圧が後段で必要とす
る所定値となるように制御することにより、降圧回路４
２の入力電圧を制御し、もって、降圧回路４２の降圧電
圧を所定値に維持するようになっている。なお、このプ
リレギュレータ４１は、電力消費を軽減して効率化が図
れる点で、図１５に示すスイッチング・プリレギュレー
タが好ましい。

【０１０７】降圧回路４２は、後述のように複数のコン
デンサのコンデンサを有し、そのコンデンサを入力電圧
で充電させ、その充電電圧を利用してその入力電圧の１
／Ｎ倍の電圧を生成し、この降圧した電圧を出力するよ
うになっている。ここで、Ｎは２、３…というように２
以上の整数である。

【０１０８】シリーズレギュレータ４３は、降圧回路４
２の降圧電圧をそのまま出力すると、降圧動作により発
生するスイッチングノイズが出力電圧に影響して接続さ
れている回路においてノイズによる誤動作や信号にノイ
ズが重畳して不具合を発生するおそれがあるので、これ
を防止するためにその出力電圧の安定化を図るようにな
っている。なお、負荷によっては、このシリーズレギュ
レータ４３は必ずしも必要ではないので、省略すること
が可能である。

【０１０９】制御信号生成部４４は、プリレギュレータ
４１の後述のオア回路と降圧回路４２の後述の各トラン
ジスタに供給する各種の制御信号を生成するものであ
り、例えば図１４に示すように、ＣＲ発振回路などから
なる発振回路４４１と、その発振回路４４１の出力を分
周する分周回路４４２と、その分周回路４４２からの出
力信号に位相差を持たせ上記の各種の制御信号を発生す
る位相差発生回路４４３とから構成される。

【０１１０】次に、この第３実施形態のプリレギュレー
タ４１、降圧回路４２、およびシリーズレギュレータ４
３の具体的な回路の一例について、図１５を参照しなが
ら説明する。

【０１１１】まず、プリレギュレータ４１は、図２に示
すプリレギュレータ１５と同様に構成されるので、同一
の構成要素には同一符号を付してその説明は省略する。
なお、プリレギュレータ４１は、図９に示すプリレギュ
レータ１１Ａに置換することが可能である。次に、降圧
回路４２について説明すると、この降圧回路４２は、図
１５に示すように、スイッチ素子として機能するＭＯＳ
トランジスタＱ２１〜Ｑ３０を例えば集積回路化してパ
ッケージに収納するとともに、外付け端子５１〜５７に
コンデンサＣ１１〜Ｃ１４、コンデンサＣ５が接続され
るようになっている。

【０１１２】ここで、コンデンサＣ１１〜Ｃ１４の各静
電容量値は、好ましくは同一とする。また、コンデンサ
Ｃ１１、Ｃ１２は後述のように一対として機能し、コン
デンサＣ１３、Ｃ１４は同様に一対として機能するよう
になっている。さらに、コンデンサＣ１１〜Ｃ１４の各
静電容量値は、コンデンサＣ１５の静電容量値よりも小
さくする。

【０１１３】降圧回路４２は、図１５に示すように入力
共通線５８を有し、その入力共通線５８と出力共通線５
９との間に、ＰＭＯＳトランジスタＱ２７とＰＭＯＳト
ランジスタＱ２８とが直列に接続されている。ＰＭＯＳ
トランジスタＱ２７、Ｑ２８の共通接続部は端子５５に
接続され、端子５５と端子５４との間にコンデンサＣ１
４が接続されている。ＰＭＯＳトランジスタＱ２７のゲ
ートには、制御信号生成部４４から制御信号ＣＬ１が供
給され、ＰＭＯＳトランジスタＱ２８のゲートには、制
御信号ＸＣＬ１が供給されるようになっている。

【０１１４】また、入力共通線５８と出力共通線５９と
の間に、ＰＭＯＳトランジスタＱ２９とＰＭＯＳトラン
ジスタＱ３０とが直列に接続されている。ＰＭＯＳトラ
ンジスタＱ２９、Ｑ３０の共通接続部は端子５６に接続
され、端子５６と端子５２との間にコンデンサＣ１２が
接続されている。共通接続線５９は出力端子５７に接続
され、その出力端子５７とグランドとの間にはコンデン
サＣ５が接続されている。ＰＭＯＳトランジスタＱ２９
のゲートには、制御信号生成部４４から制御信号ＸＣＬ
１が供給され、ＰＭＯＳトランジスタＱ３０のゲートに
は、制御信号ＣＬ１が供給されるようになっている。

【０１１５】さらに、端子５１と出力共通線５９との間
には、ＰＭＯＳトランジスタＱ２１が接続されている。
端子５１とグランドとの間には、コンデンサＣ１１が接
続されている。端子５１と端子５２との間には、ＰＭＯ
ＳトランジスタＱ２２が接続され、端子５２とグランド
との間には、ＮＭＯＳトランジスタＱ２３が接続されて
いる。ＰＭＯＳトランジスタＱ２１のゲートには、制御
信号生成部４４から制御信号ＣＬ１が供給され、ＰＭＯ
ＳトランジスタＱ２２のゲートには、制御信号ＸＣＬ１
が供給され、ＮＭＯＳトランジスタＱ２３のゲートに
は、制御信号（／ＣＬ１）が供給されるようになってい
る。

【０１１６】さらにまた、端子５３と出力共通線５９と
の間には、ＰＭＯＳトランジスタＱ２４が接続されてい
る。端子５３とグランドとの間には、コンデンサＣ１３
が接続されている。端子５３と端子５４との間には、Ｐ
ＭＯＳトランジスタＱ２５が接続され、端子５４とグラ
ンドとの間には、ＮＭＯＳトランジスタＱ２６が接続さ
れている。ＰＭＯＳトランジスタＱ２４のゲートには、
制御信号生成部４４から制御信号ＸＣＬ１が供給され、
ＰＭＯＳトランジスタＱ２５のゲートには、制御信号Ｃ
Ｌ１が供給され、ＮＭＯＳトランジスタＱ２６のゲート
には、制御信号（／ＸＣＬ１）が供給されるようになっ
ている。

【０１１７】また、図１５のシリーズレギュレータ４３
は、図２に示すシリーズレギュレータ１３と同様に構成
されるので、同一の構成要素には同一符号を付してその
説明は省略する。

【０１１８】次に、以上のように構成される第３実施形
態の各部の動作について、図面を参照して説明する。

【０１１９】まず、図１５に示す降圧回路４２の動作に
ついて、図１５〜図１９を参照して説明する。

【０１２０】いま、図１６に示すように例えば時刻ｔ１
では、制御信号生成部１４から出力される制御信号（／
ＣＬ１）が立ち下がり、制御信号ＣＬ１は立ち上がる。
このため、制御信号（／ＣＬ１）によりＭＯＳトランジ
スタＱ２３がオフとなり、制御信号ＣＬ１によりＭＯＳ
トランジスタＱ２１、Ｑ２５、Ｑ２７、Ｑ３０がオフと
なる。

【０１２１】また、時刻ｔ１では、制御信号ＸＣＬ１、
（／ＸＣＬ１）は変化がないので、制御信号ＸＣＬ１に
より制御されるＭＯＳトランジスタＱ２２、Ｑ２４、Ｑ
２８、Ｑ２９はオフのままであり、制御信号（／ＸＣＬ
１）により制御されるＭＯＳトランジスタＱ２６はオフ
のままである。

【０１２２】次に、時刻ｔ２になると、制御信号ＸＣＬ
１が立ち下がり、制御信号（／ＸＣＬ１）が立ち上が
る。このため、制御信号ＸＣＬ１によりＭＯＳトランジ
スタＱ２２、Ｑ２４、Ｑ２８、Ｑ２９がオンとなり、制
御信号（／ＸＣＬ１）によりＭＯＳトランジスタＱ２６
がオンになる。

【０１２３】また、時刻ｔ２では、制御信号（／ＣＬ
１）、ＣＬ１は変化がないので、ＭＯＳトランジスタＱ
２３がオフ、ＭＯＳトランジスタＱ２１、Ｑ２５、Ｑ２
７、Ｑ３０がオフの状態を維持する。

【０１２４】その後、時刻ｔ２から時刻ｔ３の期間Ｔ１
では、制御信号（／ＣＬ１）、ＣＬ１、ＸＣＬ１、（／
ＸＣＬ１）は、図１６に示すようにいずれも変化しない
ので、ＭＯＳトランジスタＱ２１〜Ｑ３０の各状態は図
１７に示すようになる。従って、期間Ｔ１では、図１９
（Ａ）に示すように、コンデンサＣ１１とコンデンサＣ
１２が直列に接続されて入力電圧により充電される一
方、コンデンサＣ１３とコンデンサＣ１４とが並列に接
続されてその充電電圧が出力電圧となる。

【０１２５】時刻ｔ３になると、制御信号ＸＣＬ１が立
ち上がるとともに制御信号（／ＸＣＬ１）が立ち下が
り、制御信号（／ＣＬ１）、ＣＬ１は変化がない。この
ため、ＭＯＳトランジスタＱ２２、Ｑ２４、Ｑ２６、Ｑ
２８、Ｑ２９がオフとなり、ＭＯＳトランジスタＱ２
１、Ｑ２３、Ｑ２５、Ｑ２７、Ｑ３０がオフの状態を維
持する。

【０１２６】次に、時刻ｔ４になると、制御信号（／Ｃ
Ｌ１）が立ち上がるとともに制御信号ＣＬ１が立ち下が
る一方、制御信号ＸＣＬ１、（／ＸＣＬ１）に変化はな
い。このため、ＭＯＳトランジスタＱ２１、Ｑ２３、Ｑ
２５、Ｑ２７、Ｑ３０がオンとなり、ＭＯＳトランジス
タＱ２２、Ｑ２４、Ｑ２６、Ｑ２８、Ｑ２９がオフの状
態を維持する。

【０１２７】その後、時刻ｔ４から時刻ｔ５の期間Ｔ２
では、制御信号（／ＣＬ１）、ＣＬ１、ＸＣＬ１、（／
ＸＣＬ１）は、図１６に示すようにいずれも変化しない
ので、ＭＯＳトランジスタＱ２１〜Ｑ３０の各状態は図
１８に示すようになる。従って、期間Ｔ２では、図１９
（Ｂ）に示すように、コンデンサＣ１３とコンデンサＣ
１４が直列に接続されて入力電圧により充電される一
方、コンデンサＣ１１とコンデンサＣ１２とが並列に接
続されてその充電電圧が出力電圧となる。

【０１２８】以後、このような動作を繰り返し、その出
力電圧がシリーズレギュレータ１３に供給される。

【０１２９】なお、図１５に示すプリレギュレータ４１
とシリーズレギュレータ４３の各部の動作は、図２に示
すプリレギュレータ１１とシリーズレギュレータ１３の
各動作と基本的に同様であるので、その説明は省略す
る。

【０１３０】以上説明したように、この第３実施形態で
は、後段で必要とする電圧を生成するプリレギュレータ
４１を備えるようにしたので、降圧型のＤＣ−ＤＣコン
バータにおいて、降圧回路４２の入力電圧を不必要に降
圧させることがなくなり、後段で必要以上にその降圧電
圧を降圧する必要がなくなるので、電圧の変換効率を格
段に向上できる。

【０１３１】また、この第３実施形態では、プリレギュ
レータ４１を図１５に示すようにスイッチング・レギュ
レータにより構成するようにしたので、消費電力が低減
でき、電圧の変換効率をさらに向上できる。

【０１３２】さらに、この第３実施形態では、降圧回路
４２が、第１の期間には、コンデンサＣ１１、Ｃ１２を
直列接続して充電すると同時に、コンデンサＣ１３、１
４を並列接続してその直前の充電電圧を外部に取り出
し、第２の期間には、コンデンサＣ１３、Ｃ１４を直列
接続して充電すると同時に、コンデンサＣ１１、Ｃ１２
を並列接続して直前の充電電圧を外部に取り出し、その
第１と第２の期間の各動作を交互に行うようにした。こ
のため、負荷電流駆動能力を大きくして負荷電流を多く
供給することができる上に、出力電圧のリップルを減少
することができる。

【０１３３】また、この第３実施形態では、降圧回路４
２の後段に、その降圧回路４２の出力電圧を安定化する
シリーズレギュレータ４３を設けるようにしたので、降
圧動作により発生するスイッチング雑音などがある場合
にもその影響を取り除くことができ出力電圧の安定化が
図れる。

【０１３４】なお、上記の第１実施形態では、昇圧回路
１２を図２に示すように２相駆動のものとして説明した
が、本発明では、昇圧回路１２を上記のように１相駆動
とすることも可能である。

【０１３５】また、上記の第３実施形態では、降圧回路
４２を図１５に示すように２相駆動のものとして説明し
たが、本発明では、降圧回路４２のコンデンサＣ１３、
Ｃ１４などを省略し、いわゆる１相駆動とすることも可
能である。

【０１３６】

【発明の効果】以上説明したように、請求項１から請求
項６にかかる各発明では、後段で必要とする電圧を生成
する電圧制御手段を備えるようにした。このため、昇圧
手段の入力電圧を不必要に昇圧させることがなくなり、
後段で必要以上にその昇圧電圧を降圧する必要がなくな
るので、電圧の変換効率を格段に向上できる。

【０１３７】また、請求項２にかかる発明では、電圧制
御手段をスイッチング・レギュレータにより構成するよ
うにしたので、消費電力が低減でき、電圧の変換効率を
さらに向上できる。

【０１３８】さらに、請求項４にかかる発明では、昇圧
手段が、第１の期間には、一方の一対のコンデンサを並
列接続して電圧制御手段の出力電圧で充電すると同時
に、他方の一対のコンデンサを直列接続してその直前の
充電電圧を外部に取り出し、第２の期間には、他方の一
対のコンデンサを並列接続してその出力電圧で充電する
と同時に、一方の一対のコンデンサを直列接続して直前
の充電電圧を外部に取り出し、その第１と第２の期間の
各動作を交互に行うようにした。このため、負荷電流を
大きくして負荷容量が大きくできる上に、出力電圧のリ
ップルを減少することができる。

【０１３９】また、請求項５にかかる発明では、昇圧手
段が、第１の期間には、一方のコンデンサを電圧制御手
段の出力電圧で充電すると同時に、他方のコンデンサの
直前の充電電圧と電源電圧とを直列接続して取り出し、
第２の期間には、他方のコンデンサを電圧制御手段の出
力電圧で充電すると同時に、一方のコンデンサの直前の
充電電圧と電源電圧とを直列接続して取り出し、その第
１と第２の期間の各動作を交互に行うようにした。この
ため、電源の電圧が、電池のように時間とともに減少し
ない固定電圧の場合には、使用するコンデンサなどの部
品を減少して小型化が図れる。

【０１４０】また、請求項６にかかる発明では、昇圧手
段の後段に、その昇圧手段の出力電圧を安定化する安定
化手段を設けるようにしたので、雑音などがある場合に
も出力電圧の安定化が図れる。一方、請求項７から請求
項１１にかかる各発明では、後段で必要とする電圧を生
成する電圧制御手段を備えるようにした。このため、降
圧型のＤＣ−ＤＣコンバータにおいて、降圧手段の入力
電圧を不必要に降圧させることがなくなり、後段で必要
以上にその降圧電圧を降圧する必要がなくなるので、電
圧の変換効率を格段に向上できる。

【０１４１】また、請求項８にかかる発明では、電圧制
御手段をスイッチング・レギュレータにより構成するよ
うにしたので、消費電力が低減でき、電圧の変換効率を
さらに向上できる。

【０１４２】さらに、請求項１０にかかる発明では、降
圧手段が、第１の期間には、一方の一対のコンデンサを
直列接続して入力電圧で充電すると同時に、他方の一対
のコンデンサを並列接続してその直前の充電電圧を外部
に取り出し、第２の期間には、他方の一対のコンデンサ
を直列接続して入力電圧で充電すると同時に、一方の一
対のコンデンサを並列接続して直前の充電電圧を外部に
取り出し、その第１と第２の期間の各動作を交互に行う
ようにした。このため、負荷電流を大きくして負荷容量
が大きくできる上に、出力電圧のリップルを減少するこ
とができる。また、請求項１１にかかる発明では、降圧
手段の後段に、その降圧手段の出力電圧を安定化する安
定化手段を設けるようにしたので、雑音などがある場合
にも出力電圧の安定化が図れる。

【図面の簡単な説明】

【図１】本発明のＤＣ−ＤＣコンバータの第１実施形態
の構成例を示すブロック図である。

【図２】第１実施形態の各部の具体的な構成を示す回路
図である。

【図３】図２の各部の波形を示す波形図である。

【図４】第１実施形態の昇圧回路の期間Ｔ１における動
作を説明する説明図である。

【図５】同昇圧回路の期間Ｔ２における動作を説明する
説明図である。

【図６】同昇圧回路の動作時の等価回路である。

【図７】第１実施形態の変化効率の試算例を示す図であ
る。

【図８】第１実施形態の昇圧回路の出力電圧の一例を示
す図である。

【図９】プレレギュレータの変形例を示す回路図であ
る。

【図１０】本発明のＤＣ−ＤＣコンバータの第２実施形
態の各部の具体的な構成を示す回路図である。

【図１１】第２実施形態の昇圧回路の期間Ｔ１における
動作を説明する説明図である。

【図１２】同昇圧回路の期間Ｔ２における動作を説明す
る説明図である。

【図１３】同昇圧回路の動作時の等価回路である。

【図１４】本発明のＤＣ−ＤＣコンバータの第３実施形
態の構成例を示すブロック図である。

【図１５】第３実施形態の各部の具体的な構成を示す回
路図である。

【図１６】図１５の各部の波形を示す波形図である。

【図１７】第３実施形態の降圧回路の期間Ｔ１における
動作を説明する説明図である。

【図１８】同降圧回路の期間Ｔ２における動作を説明す
る説明図である。

【図１９】同降圧回路の動作時の等価回路である。

【図２０】従来のＤＣ−ＤＣコンバータのブロック図で
ある。

【図２１】図２０の昇圧回路の構成例を示す回路図であ
る。

【符号の説明】

Ｃ１〜Ｃ４ コンデンサ Ｃ１１〜Ｃ１４ コンデンサ Ｑ１〜Ｑ１２ ＭＯＳトランジスタ Ｑ２１〜Ｑ３０ ＭＯＳトランジスタ １ 直流電源 １１、４１ プリレギュレータ １２ 昇圧回路 １３、４３ シリーズレギュレータ １４、４４制御信号生成部 ４２ 降圧回路 １１１ 基準電圧発生回路 １１２ 出力電圧検出回路 １１３ オペアンプ １１４ ナンドゲート １１５ オアゲート １３１ 基準電圧発生回路 １３２ 出力電圧検出回路 １３３ オペアンプ

Claims (11)

【特許請求の範囲】
1. 【請求項１】 入力直流電圧から任意の出力直流電圧を
   作るＤＣ−ＤＣコンバータにおいて、 前記入力直流電圧を入力して直流電圧を出力するととも
   に、その出力直流電圧が後段で必要とする所定値になる
   ように制御する電圧制御手段と、 前記出力直流電圧をＮ倍に昇圧させる昇圧手段と、 を少なくとも備えたことを特徴とするＤＣ−ＤＣコンバ
   ータ。
2. 【請求項２】 前記電圧制御手段は、スイッチング・レ
   ギュレータからなることを特徴とする請求項１に記載の
   ＤＣ−ＤＣコンバータ。
3. 【請求項３】 前記昇圧手段は、２つのコンデンサを有
   し、第１の期間には前記コンデンサを並列接続して前記
   電圧制御手段の出力電圧で充電し、第２の期間には前記
   コンデンサを直列接続してその充電電圧を外部に取り出
   し、前記第１と前記第２の期間の各動作を交互に行うよ
   うになっていることを特徴とする請求項１または請求項
   ２に記載のＤＣ−ＤＣコンバータ。
4. 【請求項４】 前記昇圧手段は、一方の一対のコンデン
   サと、他方の一対のコンデンサとを有し、 第１の期間には、前記一方の一対のコンデンサを並列接
   続して前記電圧制御手段の出力電圧で充電すると同時
   に、前記他方の一対のコンデンサを直列接続してその直
   前の充電電圧を外部に取り出し、 第２の期間には、前記他方の一対のコンデンサを並列接
   続して前記出力電圧で充電すると同時に、前記一方の一
   対のコンデンサを直列接続して直前の充電電圧を外部に
   取り出し、 前記第１と第２の期間の各動作を交互に行うようになっ
   ていることを特徴とする請求項１または請求項２に記載
   のＤＣ−ＤＣコンバータ。
5. 【請求項５】 前記昇圧手段は、２つのコンデンサを有
   し、 第１の期間には、前記一方のコンデンサを前記電圧制御
   手段の出力電圧で充電すると同時に、前記他方のコンデ
   ンサの直前の充電電圧と電源電圧とを直列接続して取り
   出し、 第２の期間には、前記他方のコンデンサを前記電圧制御
   手段の出力電圧で充電すると同時に、前記一方のコンデ
   ンサの直前の充電電圧と電源電圧とを直列接続して取り
   出し、 前記第１と第２の期間の各動作を交互に行うようになっ
   ていることを特徴とする請求項１または請求項２に記載
   のＤＣ−ＤＣコンバータ。
6. 【請求項６】 前記昇圧手段の後段に、その昇圧手段の
   出力電圧を安定化する安定化手段を、さらに備えたこと
   を特徴とする請求項１から請求項５のうちのいずれか１
   の請求項に記載のＤＣ−ＤＣコンバータ。
7. 【請求項７】 入力直流電圧から任意の出力直流電圧を
   作るＤＣ−ＤＣコンバータにおいて、 前記入力直流電圧を入力して直流電圧を出力するととも
   に、その出力直流電圧が後段で必要とする所定値になる
   ように制御する電圧制御手段と、 前記出力直流電圧を１／Ｎ倍に降圧させる降圧手段と、 を備えたことを特徴とするＤＣ−ＤＣコンバータ。
8. 【請求項８】 前記電圧制御手段は、スイッチング・レ
   ギュレータからなることを特徴とする請求項７に記載の
   ＤＣ−ＤＣコンバータ。
9. 【請求項９】 前記降圧手段は、２つのコンデンサを有
   し、第１の期間には前記コンデンサを直列接続して前記
   電圧制御手段の出力電圧で充電し、第２の期間には前記
   コンデンサを並列接続してその充電電圧を外部に取り出
   し、前記第１と前記第２の期間の各動作を交互に行うよ
   うになっていることを特徴とする請求項７または請求項
   ８に記載のＤＣ−ＤＣコンバータ。
10. 【請求項１０】 前記降圧手段は、一方の一対のコンデ
    ンサと、他方の一対のコンデンサとを有し、 第１の期間には、前記一方の一対のコンデンサを直列接
    続して前記電圧制御手段の出力電圧で充電すると同時
    に、前記他方の一対のコンデンサを並列接続してその直
    前の充電電圧を外部に取り出し、 第２の期間には、前記他方の一対のコンデンサを直列接
    続して前記出力電圧で充電すると同時に、前記一方の一
    対のコンデンサを並列接続して直前の充電電圧を外部に
    取り出し、 前記第１と第２の期間の各動作を交互に行うようになっ
    ていることを特徴とする請求項７または請求項８に記載
    のＤＣ−ＤＣコンバータ。
11. 【請求項１１】 前記降圧手段の後段に、その降圧手段
    の出力電圧を安定化する安定化手段を、さらに備えたこ
    とを特徴とする請求項７から請求項１０のうちのいずれ
    か１の請求項に記載のＤＣ−ＤＣコンバータ。