JP2008099370A - 電源回路およびバッテリ装置 - Google Patents

Abstract

【課題】低ノイズで消費電力の小さい電源回路と、このような電源回路を用いたバッテリ装置を提供する。
【解決手段】電圧ＶＤＤが所定の電圧より高い場合、チャージポンプ回路１４０は「１／２モード」（降圧比「２」）で動作し、電圧ＶＤＤを降圧して中間電圧ＶＣＰＯを出力する。電圧ＶＤＤを降圧するため、第１ＬＤＯ１３５に入力される中間電圧ＶＣＰＯは降圧を行わない場合の約半分になり、第１ＬＤＯ１３５のＭＯＳトランジスタＱ１１（図３）で消費される電力が大幅に減少する。これにより、電圧ＶＤＤの高電圧化による第１ＬＤＯ１３５の消費電力の増大を抑制できる。また、消費電力の抑制によって第１ＬＤＯ１３５の放熱手段を小型化したり省略することができるため、装置のサイズや重量を小さくすることができる。
【選択図】図４

Description

本発明は、入力電圧を降圧して出力する電源回路、並びに、バッテリの電圧を降圧して内部回路の電源電圧を発生する電源回路を備えたバッテリ装置に係り、例えば、低ドロップアウトのリニア・レギュレータを備えた電源回路に関するものである。

近年、リチウムイオン二次電池やニッケル−水素二次電池などのバッテリにおいてエネルギー密度の向上が著しく進んでおり、小型・軽量でありながら機器を長時間駆動することが可能になってきている。バッテリの性能向上は、携帯電話機に代表される携帯型電子機器の普及に大きく貢献している。

また、バッテリ本体の高性能化に伴って、その周辺回路も高機能化が進んでいる。例えばノート型コンピュータやビデオカメラなどのようにバッテリの交換が可能な電子機器には、残量管理機能などの各種機能を実現するための電子回路をバッテリ本体に組み込んだバッテリ装置（バッテリ・パックとも呼ばれる）が搭載されている。最近では、マイクロコンピュータ（以降「μＣ」と略記することがある）を使ってこれらの機能を実現するバッテリ装置が一般的になっている。

他方、例えばリチウムイオン二次電池などの高性能なバッテリは、過充電によってセル電圧が異常に高くなったり、過放電によってセル電圧が極端に低下したり、あるいはセルに過大な充放電電流が流れたりした場合、特性の劣化や故障を構造的に起こし易いという問題がある。そのため、一般的なバッテリ装置には、異常な充放電が行われた場合にバッテリと電子機器との間の給電経路を遮断してバッテリを保護する回路が搭載されている。下記の特許文献には、バッテリ装置に搭載されるバッテリ保護回路に関する技術が記載されている。
特開２００５−１６０１６９号公報

ところで、このようなバッテリ装置には、内蔵するマイクロコンピュータやバッテリ保護回路を動作させるため、バッテリの電圧を昇降圧して一定レベルの電源電圧を発生する電源回路が設けられている。

例えば携帯電話機など、バッテリの電圧が比較的低くて電力容量も小さい機器においては、電源回路としてスイッチング・レギュレータを使用する場合もある。しかし、高容量・高電圧のバッテリを用いる機器においては、スイッチング・レギュレータの発生するノイズが機器の動作に影響を与える懸念があるため、ノイズの小さい低ドロップアウト型のリニア・レギュレータ（以下、ＬＤＯと略記する場合がある）を使用するのが一般的である。

他方、直列接続するセルの個数が増えると、それだけバッテリを高容量化することができるが、上述のＬＤＯにおいて生じる損失が大きくなるため、低消費電力化の観点で不利である。また、発光ダイオードやフラッシュメモリなどの比較的大きな消費電流を必要とするデバイスが存在する場合にはＬＤＯの放熱が必要になる場合があり、そのために放熱板やヒートシンクなどの放熱手段を設けると、機器の小型化や高密度化の観点で不利である。

本発明はかかる事情に鑑みてなされたものであり、その目的は、低ノイズで消費電力の小さい電源回路と、このような電源回路を用いたバッテリ装置を提供することにある。

本発明の第１の観点に係る電源回路は、入力電圧を降圧した中間電圧を出力するチャージポンプ回路と、前記チャージポンプ回路の前記中間電圧の出力端子と前記電源電圧の出力端子との間に接続される能動素子回路と、前記電源電圧が所定の電圧に近づくように前記能動素子回路を帰還制御する帰還制御回路とを含む電圧レギュレータ回路と、前記入力電圧又は前記能動素子回路に印加される電圧を検出する電圧検出回路と、前記電圧検出回路において検出される電圧が所定の電圧しきい値を超えると、降圧比が増大するように前記チャージポンプ回路の動作モードを切り替える制御回路とを有する。

上記電源回路によれば、前記電圧検出回路において前記入力電圧又は前記能動素子回路に印加される電圧が検出され、当該検出電圧と所定の電圧しきい値とが比較される。当該検出電圧が所定の電圧しきい値を超えると、前記制御回路の制御によって、前記チャージポンプ回路の降圧比が増大するように、その動作モードが切り替えられる。前記チャージポンプの降圧比が増大すると、前記中間電圧が低下するため、前記能動素子回路に印加される電圧が低下し、前記能動素子回路の消費電力が低減する。

好適に、前記電源回路は、前記能動素子回路に流れる電流を検出する電流検出回路を有してよい。
この場合、前記制御回路は、前記電圧検出回路において検出される電圧が所定の電圧しきい値より高く、かつ、前記電流検出回路において検出される電流が所定の電流しきい値より大きい場合、前記入力電圧を降圧するように前記チャージポンプ回路の動作モードを設定し、前記電圧検出回路において検出される電圧が前記所定の電圧しきい値より低い場合、又は、前記電流検出回路において検出される電流が所定の電流しきい値より小さい場合は、前記入力電圧を降圧せずに前記中間電圧として出力するように前記チャージポンプ回路の動作モードを設定してよい。

上記の構成によれば、前記電圧検出回路において検出される電圧が所定の電圧しきい値より高く、かつ、前記電流検出回路において検出される電流が所定の電流しきい値より大きい場合に、前記入力電圧を降圧した前記中間電圧が前記チャージポンプ回路より出力されるため、降圧を行わない場合に比べて前記能動素子回路の消費電力が低減する。一方、前記電圧検出回路において検出される電圧が前記所定の電圧しきい値より低い場合、又は、前記電流検出回路において検出される電流が所定の電流しきい値より小さい場合は、前記チャージポンプ回路の降圧動作が停止するため、前記チャージポンプ回路の降圧動作に伴う消費電力が削減される。

好適に、前記チャージポンプ回路は、降圧比の異なる複数の動作モードを有してよい。
この場合、前記制御回路は、前記電圧検出回路において検出される電圧が所定の複数の電圧範囲の何れに含まれるかを判定し、当該判定結果の電圧範囲が高電位であるほど、前記チャージポンプ回路が大きな降圧比で動作するように、当該判定結果に応じて前記チャージポンプ回路の動作モードを切り替えてよい。

上記の構成によれば、前記判定結果の電圧範囲が高電位になるほど、前記チャージポンプ回路は大きな降圧比の動作モードで降圧動作を行う。これにより、前記入力電圧が高くなっても、前記チャージポンプ回路の降圧比が大きくなることによって前記中間電圧の上昇が抑制されるため、前記能動素子回路の消費電力の増大が抑制される。

好適に、前記電源回路は、前記能動素子回路において消費される電力を検出する電力検出回路を有してよく、前記チャージポンプ回路は、降圧比の異なる複数の動作モードを有してよい。この場合、前記制御回路は、前記電圧検出回路において検出される前記入力電圧が所定の複数の電圧範囲の何れに含まれるかを判定し、前記電力検出回路において検出される消費電力が所定の電力しきい値より大きい場合は、当該判定結果の電圧範囲について許容される上限を超えない降圧比であって、前記検出される消費電力が所定の電力しきい値より小さくなる降圧比で動作するように、前記チャージポンプ回路の動作モードを切り替えてよい。

上記の構成によれば、前記電圧検出回路において検出される前記入力電圧が、所定の複数の電圧範囲の何れに含まれるかが判定される。そして、前記電力検出回路において検出される消費電力が所定の電力しきい値より大きい場合、前記チャージポンプ回路の降圧比が当該判定結果の電圧範囲について許容される上限を超えないように、かつ、前記消費電力が所定の電力しきい値より小さくなるように、前記チャージポンプ回路の動作モードが切り替えられる。これにより、前記入力電圧がどのように変化しても、前記チャージポンプ回路の動作モードの切り替えによって、前記消費電力が前記所定の電力しきい値より小さくなるため、消費電力の増大が抑制される。
なお上記構成において、前記制御回路は、前記電圧検出回路において検出される前記入力電圧が所定の電圧しきい値より低い場合、又は、前記電力検出回路において検出される消費電力が所定の電力しきい値より小さい場合、前記入力電圧を降圧せずに出力するよう前記チャージポンプ回路の動作モードを設定してよい。このように前記チャージポンプ回路の降圧動作を停止させれば、降圧動作に伴う消費電力が削減される。

本発明の第２の観点に係るバッテリ装置は、バッテリと、前記バッテリの給電経路に設けられたスイッチ回路と、入力される制御信号に応じて前記スイッチ回路のオンオフを制御するバッテリ保護回路と、前記バッテリの電圧を降圧し、前記バッテリ保護回路に電源電圧として供給する電源回路を有する。
前記電源回路は、前記バッテリの電圧を降圧した中間電圧を出力するチャージポンプ回路と、前記チャージポンプ回路の前記中間電圧の出力端子と前記電源電圧の出力端子との間に接続される能動素子回路と、前記電源電圧が所定の電圧に近づくように前記能動素子回路を帰還制御する帰還制御回路とを含む電圧レギュレータ回路と、前記バッテリの電圧又は前記能動素子回路に印加される電圧を検出する電圧検出回路と、前記電圧検出回路において検出される電圧が所定の電圧しきい値より高い場合、前記チャージポンプ回路を制御してその降圧比を増大させる制御回路とを有する。

本発明によれば、スイッチング・レギュレータを用いる場合に比べてノイズを低減できるとともに、入力電圧の上昇に伴う消費電力の増大を抑制できる。

以下、本発明の実施形態について、図面を参照して説明する。

図１は、本発明の実施形態に係るバッテリ装置の構成例を示す図である。
図１に示すバッテリ装置１００は、Ｐ型のＭＯＳトランジスタＱ１，Ｑ２と、バッテリＢ１と、電流検出用の抵抗Ｒｓ１と、アナログフロントエンド部（ＡＦＥ部）１１０と、マイクロコンピュータ１６０とを有する。
ＡＦＥ部１１０は、ダイオードＤ１，Ｄ２と、ＭＯＳトランジスタＱ１，Ｑ２の駆動回路１１１，１１２と、セットアップ回路１１３と、基準電圧発生回路１１４と、低電圧動作ロック回路１１５と、電源回路１１６と、選択回路１１７と、電圧アンプ回路１１８と、電流アンプ回路１１９と、過電流／短絡検出回路１２０と、電流バイパス回路１２１と、制御回路１２２とを含む。

電源回路１１６は、本発明の電源回路の一例である。
バッテリ装置１００は、本発明のバッテリ装置の一例である。
バッテリＢ１は、本発明のバッテリの一例である。
ＭＯＳトランジスタＱ１及びＱ２は、本発明のスイッチ回路の一例である。
ＡＦＥ部１１０は、本発明のバッテリ保護回路の一例である。

バッテリＢ１は、例えばリチウムイオン二次電池などの蓄電素子を複数直列に接続して構成される。図１の例において、バッテリＢ１の正極ＢＡＴ＋と負極ＢＡＴ−との間には１０個の蓄電素子ＣＬ１〜ＣＬ１０が直列接続されている。なお、この蓄電素子は、例えば１つのバッテリ・セルでもよいし、直列や並列に接続された複数のバッテリ・セルでもよい。

ＭＯＳトランジスタＱ１及びＱ２は、互いのドレインが共通に接続されており、ＭＯＳトランジスタＱ１のソースはバッテリ装置１００の正極ＰＡＣ＋に接続され、ＭＯＳトランジスタＱ２のソースはバッテリＢ１の正極ＢＡＴ＋に接続される。
ＭＯＳトランジスタＱ１，Ｑ２のゲートは、それぞれＡＦＥ部１１０の駆動回路１１１，１１２によって駆動される。

バッテリＢ１の負極ＢＡＴ−とバッテリ装置１００の負極ＰＡＣ−との間には、電流検出用の抵抗Ｒｓ１が接続される。

ＡＦＥ部１１０は、バッテリＢ１から供給される電圧、若しくはホストの電子機器２００から正極ＰＡＣ＋及びＰＡＣ−を通じて供給される電圧に基づいて電源電圧ＶＲＥＧを発生し、マイクロコンピュータ１６０に供給する。

マイクロコンピュータ１６０が起動すると、ＡＦＥ部１１０は所定のインターフェースを介してマイクロコンピュータ１６０と通信を行い、マイクロコンピュータ１６０から送られてくる設定値を内部のレジスタに格納する。そして、レジスタに格納した設定値に従って、ＭＯＳトランジスタＱ１，Ｑ２のオンオフ制御や、各バッテリ・セル（ＣＥＬ１〜ＣＥＬ１０）の電圧の検出を行う。

例えばＡＦＥ部１１０は、マイクロコンピュータ１６０からの設定値に従って、各バッテリ・セル（ＣＥＬ１〜ＣＥＬ１０）の電圧を検出し、マイクロコンピュータ１６０に出力する。そして、この電圧を監視するマイクロコンピュータ１６０からの設定値に従って、各バッテリ・セル（ＣＥＬ１〜ＣＥＬ１０）の電圧が均一となるように各々の充放電電流を制御する。

またＡＦＥ部１１０は、抵抗Ｒｓ１に生じる電圧を増幅し、バッテリＢ１の電流検出信号としてマイクロコンピュータ１６０に出力する。ＡＦＥ部１１０からマイクロコンピュータ１６０へ出力される各バッテリ・セルの電圧やバッテリＢ１の電流の検出信号は、充電時にバッテリＢ１の満充電状態を検出する処理や、放電時にバッテリＢ１の残量の検出する処理に用いられる。

またＡＦＥ部１１０は、抵抗Ｒｓ１に生じる電圧に基づいてバッテリＢ１の充放電電流を監視し、過電流や短絡を検出した場合にＭＯＳトランジスタＱ１，Ｑ２を遮断してバッテリＢ１を保護する。

マイクロコンピュータ１６０は、バッテリＢ１の充放電電流や各セルの電圧を監視し、各バッテリ・セルの電圧を均一化する処理や、バッテリＢ１の満充電状態、電池残量等を予測する処理、ＡＦＥ部１１０における過電流／短絡電流の検出しきい値を設定する処理などを行う。
すなわち、マイクロコンピュータ１６０は、アナログ−デジタル変換回路を有しており、電圧アンプ回路１１８や電流アンプ回路１１９より出力されるアナログの検出信号をデジタルの検出信号に変換して処理する。また、制御回路１２２と所定のインターフェースを介して通信を行い、選択回路１１７の切り替えやＭＯＳトランジスタＱ１，Ｑ２のオンオフを制御する。

またマイクロコンピュータ１６０は、ＳＭＢＵＳ等のチップ間インターフェースによって電子機器２００と通信を行い、バッテリ装置１００の電池残量等の情報を電子機器２００に提供する。

バッテリ装置１００は、パーソナルコンピュータ等の電子機器２００に接続されて使用される。電子機器２００は、例えば図１に示すように、マイクロコンピュータ２１０と、負荷２２０と、充電回路２３０とを有する。

マイクロコンピュータ２１０は、バッテリ装置１００のマイクロコンピュータ１６０とＳＭＢＵＳ等のインターフェースを通じて通信を行い、電池残量等の情報を取得する。また、バッテリ装置１００から取得した情報に基づいて充電回路２３０を制御し、バッテリＢ１の充電電流を適切な値に設定する。
負荷２２０は、バッテリ装置１００からの電源供給によって動作する電子機器２００の内部負荷を表す。
充電回路２２０は、バッテリ装置１００を充電するための充電電流を発生する。

次に、ＡＦＥ部１１０の詳細構成について説明する。

ダイオードＤ１及びＤ２は、互いのカソードが共通に接続されており、ダイオードＤ１のアノードはバッテリ装置１００の正極ＰＡＣ＋に接続され、ダイオードＤ２のアノードはバッテリＢ１の正極ＢＡＴ＋に接続される。
ダイオードＤ１及びＤ２の共通接続されたカソードに生じる電圧ＶＤＤは、後述する電源回路１１６に供給される。

駆動回路１１１は、制御回路１２２から出力される制御信号に応じて、ＭＯＳトランジスタＱ１のゲートを駆動する。すなわち、ＭＯＳトランジスタＱ１をオンする場合は、そのゲート電位をソース電位（正極ＢＡＴ＋の電位）より低下させて、ＭＯＳトランジスタＱ１のゲートとソースの間にしきい値以上の電圧を加える。ＭＯＳトランジスタＱ１をオフする場合は、ゲート電位をソース電位まで引き上げて、ＭＯＳトランジスタＱ１のゲートとソースの間の電圧をしきい値より低くする。

駆動回路１１２は、制御回路１２２から出力される制御信号に応じて、ＭＯＳトランジスタＱ２のゲートを駆動する。すなわち、ＭＯＳトランジスタＱ２をオンする場合は、そのゲート電位をソース電位（正極ＰＡＣ＋の電位）より低下させて、ＭＯＳトランジスタＱ２のゲートとソースの間にしきい値以上の電圧を加える。ＭＯＳトランジスタＱ２をオフする場合は、ゲート電位をソース電位まで引き上げて、ＭＯＳトランジスタＱ２のゲートとソースの間の電圧をしきい値より低くする。

セットアップ回路１１３は、正極ＢＡＴ＋に発生するバッテリＢ１の電圧、又は、正極ＰＡＣ＋に供給される電子機器２００からの電圧に基づいて、ＡＦＥ部１１０の起動に必要なスタートアップ電圧ＶＳＴＵＰを発生する。

基準電圧発生回路１１４は、例えばバンドギャップ回路などによって一定の基準電圧ＶＢＧを発生する回路であり、セットアップ回路１１３より供給されるスタートアップ電圧ＶＳＴＵＰを受けて動作する。基準電圧ＶＢＧが一定レベルまで立ち上がると、信号ＢＧ＿ＯＫを出力して基準電圧発生回路１１４の起動完了を通知する。

低電圧動作ロック回路１１５は、信号ＢＧ＿ＯＫによって基準電圧発生回路１１４の起動完了を通知されると、正極ＰＡＣ＋の電圧が所定の電圧に達しているか否かを示す制御信号ｘＵＶＬＯを生成する。例えば、スタートアップ電圧ＶＳＴＵＰをモニタして、この電圧レベルから間接的に正極ＰＡＣ＋の電圧が所定の電圧に達しているかを判定する。電源回路１１６は、この制御信号ｘＵＶＬＯに応じて、正極ＰＡＣ＋の電圧が所定の電圧より低い場合には電源電圧ＶＲＥＧの供給を停止し、正極ＰＡＣ＋の電圧がこの所定電圧を超えると起動する。一例として、正極ＰＡＣ＋の電圧が所定の電圧より低い場合にローレベルの制御信号ｘＵＶＬＯを生成し、所定の電圧より高い場合にハイレベルの制御信号ｘＵＶＬＯを生成するものとする。
低電圧動作ロック回路１１５は、セットアップ回路１１３より供給される上述のスタートアップ電圧ＶＳＴＵＰを受けて動作する。

電源回路１１６は、ＡＦＥ部１１０内部の各回路やマイクロコンピュータ１６０に供給する電源電圧ＶＲＥＧを発生する。
電源回路１１６は、例えば低ドロップアウト（low-dropout）のリニア・レギュレータを含んでおり、バッテリ装置１００の正極ＰＡＣ＋からダイオードＤ１を介して供給される電圧、若しくは、バッテリＢ１の正極ＢＡＴ＋からダイオードＤ２を介して供給される電圧を入力し、この入力電圧を降圧して一定値の電源電圧ＶＲＥＧを発生する。電源回路１１６に含まれる回路の一部は、セットアップ回路１１３より供給されるスタートアップ電圧ＶＳＴＵＰを受けて起動する。
電源回路１１６の詳細な構成については、後に図２〜図８を参照して説明する。

選択回路１１７は、直列接続された蓄電素子ＣＬ１〜ＣＬ１０から１つの蓄電素子を選択し、その電圧を出力する。

電圧アンプ回路１１８は、選択回路１１７において選択された蓄電素子の電圧を所定のグランドレベルを基準とする電圧に変換し、マイクロコンピュータ１６０に出力する。

電流アンプ回路１１９は、抵抗Ｒｓ１に発生する電圧を増幅し、バッテリＢ１に流れる充放電電流の検出信号としてマイクロコンピュータ１６０に出力する。

過電流／短絡検出回路１２０は、抵抗Ｒｓ１に発生する電圧が所定のしきい値を所定時間以上超えたか否かに応じて、バッテリＢ１における過電流又は短絡の発生を検出し、この検出結果を制御回路１２２に出力する。

電流バイパス回路１２１は、制御回路１２２より入力される制御信号に応じて、蓄電素子ＣＬ１〜ＣＬ１０のそれぞれに流れる電流をバイパスする。電流バイパス回路１２１は、例えば図１に示すように、蓄電素子ＣＬ１〜ＣＬ１０と並列に接続された１０個のスイッチを有する。各スイッチには内部抵抗が含まれており、制御回路１２２の制御信号に応じてオンすると、並列接続された蓄電素子を短絡することなく蓄電素子の充放電電流をバイパスする。

制御回路１２２は、電源電圧ＶＲＥＧの供給を受けて動作する回路であり、ＡＦＥ部１１０内部の各回路を制御するための制御信号を出力する。すなわち、制御回路１２２は、所定のインターフェースを介してマイクロコンピュータ１６０と通信を行い、マイクロコンピュータ１６０から送られてくる設定値を内部のレジスタに格納する。そして、レジスタの設定値に応じてＡＦＥ部１１０内部の各回路を制御する。
例えば、レジスタに格納される設定値に応じて、選択回路１１７における検出対象の蓄電素子の選択や、電流バイパス回路１２１における各蓄電素子の電流バイパスの有無、過電流／短絡検出回路１１９の検出結果に応じたＭＯＳトランジスタＱ１，Ｑ２のオンオフ制御、過電流／短絡検出回路１１９における過電流検出しきい値の設定などを行う。

次に、本発明の実施形態に係る電源回路１１６を詳細に説明する。

図２は、本発明の実施形態に係る電源回路１１６の構成の一例を示す図である。
図２に示す電源回路１１６は、サブ電源回路１３０と、サブ電源起動検出回路１３１と、発振回路１３２と、ウォッチドッグタイマ（ＷＤＴ）回路１３３と、チャージポンプ部１３４と、第１ＬＤＯ１３５と、電流検出信号生成回路１３６と、第１ＬＤＯ起動検出回路１３７と、第２ＬＤＯ１３８とを有する。
第１ＬＤＯ回路１３５は、本発明の電圧レギュレータ回路の一例である。

サブ電源回路１３０は、低電圧動作ロック回路１１５より出力される制御信号ｘＵＶＬＯがローレベルからハイレベルに変化すると（すなわち正極ＰＡＣ＋が所定の電圧より高くなると）、セットアップ回路１１３から供給されるスタートアップ電圧ＶＳＴＵＰを受けて起動し、電圧ＶＤＤを降圧したサブ電源電圧ＶＳＵＢを発生する。サブ電源回路１３０は、基準電圧ＶＢＧに基づいて、サブ電源電圧ＶＳＵＢが一定の電圧（例えば３．３Ｖ）になるように制御する。

サブ電源起動検出回路１３１は、基準電圧ＶＢＧに基づいて、電源電圧ＶＳＵＢが所定の電圧より高いか（すなわちサブ電源起動検出回路１３１が起動状態にあるか）を判定し、その判定結果を示す制御信号ＳＵＢ＿ＯＫを生成する。ここでは一例として、電源電圧ＶＳＵＢが所定の電圧より高い場合にハイレベル、所定の電圧より低い場合にローレベルの制御信号ＳＵＢ＿ＯＫを生成するものとする。
サブ電源起動検出回路１３１は、セットアップ回路１１３から供給されるスタートアップ電圧ＶＳＴＵＰを受けて動作する。

発振回路１３１は、制御信号ＳＵＢ＿ＯＫがローレベルからハイレベルに変化すると（すなわちサブ電源起動検出回路１３１の起動が検出されると）、クロック信号ＣＬＫを生成する。
発振回路１３１は、サブ電源回路１３０から供給される電源電圧ＶＳＵＢを受けて動作する。

ＷＤＴ回路１３３は、発振回路１３１において生成されるクロック信号ＣＬＫを監視し、一定期間以上クロックパルスが生成されない異常状態が発生したかどうかを示す信号ＷＤＦを生成する。
ＷＤＴ回路１３３は、サブ電源回路１３０から供給される電源電圧ＶＳＵＢを受けて動作する回路であり、制御信号ＳＵＢ＿ＯＫがローレベルからハイレベルに変化すると（サブ電源起動検出回路１３１の起動が検出されると）クロック信号ＣＬＫの監視を開始する。

チャージポンプ部１３４は、ダイオードＤ１及びＤ２の共通接続されたカソードに生じる電圧ＶＤＤを降圧し、中間電圧ＶＣＰＯとして出力する。
チャージポンプ部１３４は、制御信号ＳＵＢ＿ＯＫがローレベルからハイレベルに変化すると（サブ電源起動検出回路１３１の起動が検出されると）、クロック信号ＣＬＫに同期してチャージポンプ動作を開始する。また、ＷＤＴ回路１３３の信号ＷＤＦによって異常状態の発生を通知されると、チャージポンプ動作を停止する。

チャージポンプ部１３４は、降圧比（入力電圧÷出力電圧）の異なる動作モードを有しており、電圧ＶＤＤに応じて動作モードを切り替える。すなわち、電圧ＶＤＤが所定の電圧より高くなると、降圧比が大きくなるように動作モードを切り替える。このチャージポンプ部１３４の詳細な構成と動作については、後に図４〜図９を参照して説明する。

第１ＬＤＯ１３５は、チャージポンプ部１３４から出力される中間電圧ＶＣＰＯを降圧して一定のレベル（例えば５Ｖ）に制御した電源電圧ＶＲＥＧ１を出力する。

図３は、第１ＬＤＯ１３５の構成の一例を示す図である。
図３に示す第１ＬＤＯ１３５は、ｐ型のＭＯＳトランジスタＱ１１と、抵抗Ｒ５〜Ｒ７と、キャパシタＣ５と、誤差増幅回路１５１とを有する。
ＭＯＳトランジスタＱ１１は、本発明の能動素子回路の一例である。
抵抗Ｒ５〜Ｒ７及び誤差増幅回路１５１を含む回路ブロックは、本発明の帰還制御回路の一例である。

ＭＯＳトランジスタＱ１１のソースは中間電圧ＶＣＰＯを入力し、そのドレインは電源電圧ＶＲＥＧ１を出力し、ソースとゲートの間に抵抗Ｒ７が接続される。
抵抗Ｒ５及びＲ６は、電源電圧ＶＲＥＧ１の出力端子とグランドレベルＧＮＤとの間に接続されており、その接続中点に電源電圧ＶＲＥＧ１を分圧した電圧が発生する。
キャパシタＣ５は、電源電圧ＶＲＥＧ１の出力端子とグランドレベルＧＮＤとの間に接続される。

誤差増幅回路１６０は、正入力端子に抵抗Ｒ５及びＲ６で分圧された電源電圧ＶＲＥＧ１を入力し、負入力端子に基準電圧ＶＢＧを入力し、正入力端子の電圧から負入力端子の電圧を引いた差電圧に応じてＭＯＳトランジスタＱ１１のゲートを駆動する。すなわち、正入力端子の電圧が負入力端子の電圧より高い場合は、ＭＯＳトランジスタＱ１１のゲート電圧を上昇させ、正入力端子の電圧が負入力端子の電圧より低い場合は、ＭＯＳトランジスタＱ１１のゲート電圧を低下させる。
誤差増幅回路１６０は、セットアップ回路１１３から供給されるスタートアップ電圧ＶＳＴＵＰを受けて動作するが、低電圧動作ロック回路１１５の制御信号ｘＵＶＬＯがローレベルの場合（すなわち正極ＰＡＣ＋の電圧が所定の電圧より低い場合）には出力を高インピーダンス状態としてＭＯＳトランジスタＱ１１をオフさせる。

図３に示す第１ＬＤＯ１３５によれば、セットアップ回路１１３より供給されるスタートアップ電圧ＶＳＴＵＰを受けて誤差増幅回路は１６０動作可能な状態となり、制御信号ｘＵＶＬＯがローレベルからハイレベルへ変化することにより増幅動作を開始する。
抵抗Ｒ５及びＲ６で分圧された電源電圧ＶＲＥＧ１が基準電圧ＶＢＧより小さい場合、誤差増幅回路１６０の駆動によってＭＯＳトランジスタＱ１１のゲート電圧が低下するため、ＭＯＳトランジスタＱ１１の電流が増加し、電源電圧ＶＲＥＧ１が上昇する。他方、抵抗Ｒ５及びＲ６で分圧された電源電圧ＶＲＥＧ１が基準電圧ＶＢＧより大きい場合は、誤差増幅回路１６０の駆動によってＭＯＳトランジスタＱ１１のゲート電圧が上昇するため、ＭＯＳトランジスタＱ１１の電流が減少し、電源電圧ＶＲＥＧ１が低下する。この負帰還制御によって、電源電圧ＶＲＥＧ１は一定の電圧に制御される。

図２の説明に戻る。
電流検出信号生成回路１３６は、第１ＬＤＯ１３５のＭＯＳトランジスタＱ１１に流れる電流に応じた電流検出信号ＩＯ＿ＳＥＮＳを生成する。例えば、ＭＯＳトランジスタＱ１１と同様に誤差増幅回路１６０の出力信号をゲートに入力し、中間電圧ＶＣＰＯからグランドレベルＧＮＤへ流れる電流を発生する電流モニタ用のｐ型ＭＯＳトランジスタを用いて、ＭＯＳトランジスタＱ１１に流れる電流と比例関係にあるモニタ用の電流を発生してもよい。あるいは、ＭＯＳトランジスタＱ１１のソースと抵抗Ｒ５及びＲ６の分圧回路との間に微小抵抗を挿入し、その微小抵抗に発生する電圧を増幅して電流検出信号ＩＯ＿ＳＥＮＳを生成してもよい。

第１ＬＤＯ起動検出回路１３７は、基準電圧ＶＢＧに基づいて、電源電圧ＶＲＥＧ１が所定の電圧より高いか（すなわち第１ＬＤＯ１３５が起動状態にあるか）を判定し、その判定結果を示す制御信号ＲＥＧ１＿ＤＥＴを生成する。ここでは一例として、電源電圧ＶＲＥＧ１が所定の電圧より高い場合にハイレベル、所定の電圧より低い場合にローレベルの制御信号ＲＥＧ１＿ＤＥＴを生成するものとする。
第１ＬＤＯ起動検出回路１３７は、セットアップ回路１１３から供給されるスタートアップ電圧ＶＳＴＵＰを受けて動作する。

第２ＬＤＯ１３８は、チャージポンプ部１３４から出力される電源電圧ＶＲＥＧ１を更に降圧して、一定のレベル（例えば３．３Ｖ）に制御した電源電圧ＶＲＥＧ２を出力する。
第２ＬＤＯ１３８は、制御信号ＲＥＧ１＿ＤＥＴがローレベルからハイレベルに変化すると（すなわち第１ＬＤＯ１３５の起動が検出されると）、電源電圧ＶＲＥＧ２の出力を開始する。

次に、チャージポンプ部１３４の詳細な構成について、図４を参照して説明する。

図４は、チャージポンプ部１３４の構成の一例を示す図である。
図４に示すチャージポンプ部１３４は、チャージポンプ回路１４０と、チャージポンプ制御回路１４１と、比較回路１４１，１４２と、抵抗Ｒ１，Ｒ２とを有する。
チャージポンプ回路１４０は、スイッチ回路ＳＷ１〜ＳＷ５と、キャパシタＣ１〜Ｃ３とを有する。

チャージポンプ回路１４０は、本発明のチャージポンプ回路の一例である。
チャージポンプ制御回路１４１は、本発明の制御回路の一例である。
抵抗Ｒ１，Ｒ２及び比較回路１４１を含む回路ブロックは、本発明の電圧検出回路の一例である。
電流検出信号生成回路１３６（図３）及び比較回路１４２を含む回路ブロックは、本発明の電流検出回路の一例である。

チャージポンプ回路１４０は、チャージポンプ制御回路１４１の制御に従ってチャージポンプ動作を行い、ダイオードＤ１，Ｄ２（図１）のカソードの電圧ＶＤＤを約１／２に降圧し、これを中間電圧ＶＣＰＯとして出力する。以下、この動作モードを「１／２モード」と呼ぶ。
他方、チャージポンプ回路１４０は、チャージポンプ制御回路１４１の制御に従って降圧動作を停止することも可能であり、その場合、電圧ＶＤＤを降圧せずに（すなわち降圧比「１」で）そのまま中間電圧ＶＣＰＯとして出力する。以下、この動作モードを「スルーモード」と呼ぶ。

スイッチ回路ＳＷ１は、ダイオードＤ１，Ｄ２のカソードとノードＮ１との間に接続される。
スイッチ回路ＳＷ２は、バッテリＢ１の負極ＢＡＴ−とノードＮ２との間に接続される。
スイッチ回路ＳＷ３は、ノードＮ１とノードＮ３との間に接続される。
スイッチ回路ＳＷ４は、ノードＮ２とノードＮ３との間に接続される。
スイッチ回路ＳＷ５は、ノードＮ３と中間電圧ＶＣＰＯの出力端子との間に接続される。
キャパシタＣ１は、ノードＮ１とノードＮ２との間に接続される。
キャパシタＣ２は、ノードＮ３とグランドレベルＧＮＤとの間に接続される。
キャパシタＣ３は、中間電圧ＶＣＰＯの出力端子とグランドレベルＧＮＤとの間に接続される。
ただし図４の例において、グランドレベルＧＮＤはバッテリＢ１の負極ＢＡＴ−と同一の電位である。

図５は、スイッチ回路ＳＷ１〜ＳＷ５（各スイッチ回路を「ＳＷｎ」と記す場合がある。）の構成の一例を示す図である。
図５に示すスイッチ回路ＳＷｎは、ｐ型のＭＯＳトランジスタＱ３〜Ｑ７と、ｎ型のＭＯＳトランジスタＱ８〜Ｑ１０と、抵抗Ｒ３，Ｒ４とを有する。

ＭＯＳトランジスタＱ４，Ｑ５のソースは、スイッチ回路ＳＷｎの一方の端子Ｐ１に接続される。ＭＯＳトランジスタＱ４のドレインは、ＭＯＳトランジスタＱ６及びＱ９を介してグランドレベルＧＮＤ（負極ＢＡＴ−）に接続される。ＭＯＳトランジスタＱ５のドレインは、ＭＯＳトランジスタＱ７及びＱ１０を介してグランドレベルＧＮＤ（負極ＢＡＴ−）に接続される。ＭＯＳトランジスタＱ４のゲートは、ＭＯＳトランジスタＱ５のドレインに接続される。ＭＯＳトランジスタＱ５のゲートは、ＭＯＳトランジスタＱ４のドレインに接続される。

ＭＯＳトランジスタＱ３は、スイッチ回路ＳＷｎの両方の端子（Ｐ１，Ｐ２）の間に接続される。

抵抗Ｒ３は、ＭＯＳトランジスタＱ４のソースとドレインの間に接続される。
抵抗Ｒ４は、ＭＯＳトランジスタＱ５のソースとドレインの間に接続される。

ＭＯＳトランジスタＱ９，Ｑ１０のソースは、グランドレベルＧＮＤ（負極ＢＡＴ−）に接続される。ＭＯＳトランジスタＱ９のドレインは、ＭＯＳトランジスタＱ６を介してＭＯＳトランジスタＱ４のドレインに接続される。ＭＯＳトランジスタＱ１０のドレインは、ＭＯＳトランジスタＱ７を介してＭＯＳトランジスタＱ５のドレインに接続される。ＭＯＳトランジスタＱ９のゲートには、チャージポンプ制御回路１４１より供給される制御信号ＳＷＯＦＦが入力される。ＭＯＳトランジスタＱ１０のゲートには、チャージポンプ制御回路１４１より制御信号ＳＷＯＮが入力される。

ＭＯＳトランジスタＱ８は、ＭＯＳトランジスタＱ９と並列に接続され、そのゲートには制御信号ＩＮＴＯＦＦが入力される。

図５に示すスイッチ回路ＳＷｎによれば、制御信号ＳＷＯＮがローレベル、制御信号ＳＷＯＦＦがハイレベルの場合、ＭＯＳトランジスタＱ９がオンするとともにＭＯＳトランジスタＱ１０がオフする。ＭＯＳトランジスタＱ９がオンすると、抵抗Ｒ３からＭＯＳトランジスタＱ６，Ｑ９を介してグランドレベルＧＮＤ（負極ＢＡＴ−）に電流が流れるため、抵抗Ｒ３に電圧降下が発生し、ＭＯＳトランジスタＱ５がオンする。ＭＯＳトランジスタＱ５がオンすると、ＭＯＳトランジスタＱ１０はオフになっているため、ＭＯＳトランジスタＱ３，Ｑ４のゲートとソースが短絡され、ＭＯＳトランジスタＱ３，Ｑ４はオフする。ＭＯＳトランジスタＱ３がオフすることにより、スイッチ回路ＳＷｎはオフの状態になる。
他方、制御信号ＳＷＯＮがローレベル、制御信号ＳＷＯＦＦがハイレベルの場合は、上述と反対の動作によってＭＯＳトランジスタＱ５がオフ、ＭＯＳトランジスタＱ３，Ｑ４がオンするため、スイッチ回路ＳＷｎはオンの状態になる。

なお、図５に示すスイッチ回路ＳＷｎでは、ＭＯＳトランジスタＱ６，Ｑ７のゲートに一定の電圧ＶＣＬＭＰが供給されるため、上記のようにスイッチ回路ＳＷｎがオンオフしても、ＭＯＳトランジスタＱ６，Ｑ７のソースの電位はグランドレベルＧＮＤまで低下せずにクランプされる。すなわち、ＭＯＳトランジスタＱ６，Ｑ７のしきい値を「Ｖｔｈ」とすると、ＭＯＳトランジスタＱ６，Ｑ７のソースの電圧が「ＶＣＬＭＰ＋Ｖｔｈ」に達したときにＭＯＳトランジスタＱ６，Ｑ７はオフするため、ＭＯＳトランジスタＱ６，Ｑ７のソースはその電圧より低くならない。

また、制御信号ＩＮＩＴＯＦＦは、サブ電源回路１３０が起動を完了するまでの間ハイレベルに設定される信号であり、例えばサブ電源起動検出回路１３１の制御信号ＳＵＢ＿ＯＫやその論理反転信号が用いられる。制御信号ＩＮＩＴＯＦＦがハイレベルに設定されると、ＭＯＳトランジスタＱ８がオン、ＭＯＳトランジスタＱ３がオフする。そのため、サブ電源回路１３０が起動を完了する前の初期状態において、スイッチ回路ＳＷｎのオフ状態が保証される。

図４の説明に戻る。
抵抗Ｒ１及びＲ２は、ダイオードＤ，Ｄ２のカソードとグランドレベルＧＮＤとの間に直列に接続される。抵抗Ｒ１及びＲ２の接続中点には、電圧ＶＤＤを所定の分圧比により分圧した電圧Ｖ１が発生する。

比較回路１４１は、電圧Ｖ１と基準電圧ＶＢＧとを比較し、その比較結果に応じた信号ＶＢＴ＿ＤＥＴを出力する。すなわち、電圧Ｖ１が基準電圧ＶＢＧより高い場合にハイレベルの信号ＶＢＴ＿ＤＥＴを出力し、電圧Ｖ１が基準電圧ＶＢＧより低い場合にローレベルの信号ＶＢＴ＿ＤＥＴを出力する。

ここで、分圧後の電圧Ｖ１が電圧ＶＤＤの「Ｋｖ」倍になっているものとすると、電圧Ｖ１が基準電圧ＶＢＧと等しいときの電圧ＶＤＤを「Ｖｂ１」とすれば、「Ｖｂ１＝ＶＢＧ×Ｋｖ」が成立する。
したがって比較回路１４１は、電圧ＶＤＤが「Ｖｂ１」より高い場合にハイレベルの信号ＶＢＴ＿ＤＥＴを出力し、電圧ＶＤＤが「Ｖｂ１」より低い場合にローレベルの信号ＶＢＴ＿ＤＥＴを出力する。

比較回路１４２は、電流検出信号ＩＯ＿ＳＥＮＳと基準電圧ＶＢＧとを比較し、その比較結果に応じた信号ＩＯ＿ＤＥＴを出力する。すなわち、電流検出信号ＩＯ＿ＳＥＮＳが基準電圧ＶＢＧより高い場合にハイレベルの信号ＩＯ＿ＤＥＴを出力し、電流検出信号ＩＯ＿ＳＥＮＳが基準電圧ＶＢＧより低い場合にローレベルの信号ＩＯ＿ＤＥＴを出力する。

ここで、電流検出信号ＩＯ＿ＳＥＮＳの電圧値がＭＯＳトランジスタＱ１１に流れる電流Ｉｏの「Ｋｉ」倍の電圧になっているものとすると、電流検出信号ＩＯ＿ＳＥＮＳが基準電圧ＶＢＧと等しいときの電流Ｉｏを「Ｉｏ１」とすれば、「Ｉｏ１＝ＶＢＧ＊Ｋｉ」が成立する。
したがって比較回路１４２は、電流Ｉｏが「Ｉｏ１」より大きい場合にハイレベルの信号ＩＯ＿ＤＥＴを出力し、電流Ｉｏが「Ｉｏ１」より小さい場合にローレベルの信号ＩＯ＿ＤＥＴを出力する。

なお、比較回路１４１及び１４２は、セットアップ回路１１３のスタートアップ電圧ＶＳＴＵＰを受けて動作する。

チャージポンプ制御回路１４１は、チャージポンプ回路１４０のチャージポンプ動作を制御する回路であり、各スイッチ回路（ＳＷ１〜ＳＷ５）をオンオフさせる制御信号を生成する。

チャージポンプ回路１４０をスルーモードで動作させる場合、チャージポンプ制御回路１４１は、スイッチ回路ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ５をオンに設定し、スイッチ回路ＳＷ４をオフに設定する。これにより、ダイオードＤ１，Ｄ２のカソードと負極ＢＡＴ−はキャパシタＣ３の両端に接続されるため、中間電圧ＶＣＰＯは電圧ＶＤＤとほぼ等しくなる。

他方、チャージポンプ回路１４０を１／２モードで動作させる場合、チャージポンプ制御回路１４１は、スイッチ回路ＳＷ１，ＳＷ４を同一の制御信号Φ１でオンオフさせるとともに、スイッチ回路ＳＷ２，ＳＷ３，ＳＷ５を制御信号Φ１と逆相の制御信号Φ２でオンオフさせる。
スイッチ回路ＳＷ１，ＳＷ４がオン、スイッチ回路ＳＷ２，ＳＷ３，ＳＷ５がオフの場合、ダイオードＤ１，Ｄ２のカソードと負極ＢＡＴ−との間にキャパシタＣ１、Ｃ２が直列接続され、キャパシタＣ３はダイオードＤ１，Ｄ２のカソードから切り離される。キャパシタＣ１、Ｃ２の静電容量がほぼ等しいとすると、キャパシタＣ１、Ｃ２の電圧はそれぞれ電圧ＶＤＤの約１／２となる。
他方、スイッチ回路ＳＷ２，ＳＷ３，ＳＷ５がオン、スイッチ回路ＳＷ１，ＳＷ４がオフの場合、キャパシタＣ３にキャパシタＣ１，Ｃ２が並列に接続され、この並列回路がダイオードＤ１，Ｄ２のカソードから切り離される。キャパシタＣ１、Ｃ２の電圧はそれぞれ電圧ＶＤＤの約１／２になっているため、キャパシタＣ３の電圧も電圧ＶＤＤの約１／２になる。
この動作を繰り返すことにより、キャパシタＣ３に発生する中間電圧ＶＣＰＯは電圧ＶＤＤの約１／２になる。

チャージポンプ制御回路１４１は、上述したスルーモードと１／２モードとの切り替えを、信号ＶＢＴ＿ＤＥＴ及びＩＯ＿ＤＥＴに応じて行う。
すなわち、チャージポンプ制御回路１４１は、信号ＶＢＴ＿ＤＥＴ及びＩＯ＿ＤＥＴが共にハイレベルの場合（電圧ＶＤＤが「Ｖｂ１」より高く、かつ、ＭＯＳトランジスタＱ１１の電流Ｉｏが「Ｉｏ１」より大きい場合）、チャージポンプ回路１４０を１／２モードで動作させる。他方、信号ＶＢＴ＿ＤＥＴ及びＩＯ＿ＤＥＴの何れか一方又は両方がローレベルの場合（電圧ＶＤＤが「Ｖｂ１」より低い場合、又は、ＭＯＳトランジスタＱ１１の電流Ｉｏが「Ｉｏ１」より小さい場合）、チャージポンプ回路１４０をスルーモードで動作させる。

次に、上述した電源回路１１６の起動シーケンスについて、図６を参照して説明する。
図６は、起動時における電源回路１１６の各信号のタイミング例を示す図である。

（ステップ１）
バッテリ・セルＢ１又は電子機器２００からセットアップ回路１１３に電圧が供給されると、セットアップ回路１１３においてスタートアップ電圧ＶＳＴＵＰ（図６（Ａ））が生成される。基準電圧発生回路１１４は、このスタートアップ電圧ＶＳＴＵＰを受けて動作を開始し、基準電圧ＶＢＧ（図６（Ｂ））が立ち上がる（時刻ｔ１）。

（ステップ２）
基準電圧ＶＢＧが一定レベルまで立ち上がると、基準電圧発生回路１１４は信号ＢＧ＿ＯＫ（図６（Ｃ））を出力して起動完了を通知する（時刻ｔ２）。

（ステップ３）
信号ＢＧ＿ＯＫによって基準電圧発生回路１１４の起動完了を通知されると、低電圧動作ロック回路１１５は、スタートアップ電圧ＶＳＥＴＵＰの電圧が所定の電圧に達していることを示す制御信号ｘＵＶＬＯ（図６（Ｄ））を生成する（時刻ｔ３）。

（ステップ４）
制御信号ｘＵＶＬＯによって正極ＰＡＣ＋の電圧が所定の電圧に達していることを通知されると、サブ電源回路１３０及び第１ＬＤＯが動作を開始し、その出力電圧ＶＳＵＢ，ＶＲＥＧ１（図６（Ｅ），（Ｈ））が上昇を開始する（時刻ｔ４）。

（ステップ５）
電源電圧ＶＳＵＢ（図６（Ｅ））が一定レベルまで立ち上がると、サブ電源起動検出回路１３１が信号ＳＵＢ＿ＯＫ（図６（Ｆ））によってサブ電源回路１３０の起動完了を通知する（時刻ｔ５）。

（ステップ６）
信号ＳＵＢ＿ＯＫによってサブ電源回路１３０の起動完了を通知されると、発振回路１３２が起動してクロック信号（図６（Ｇ））を発生し、チャージポンプ部１３４が動作を開始する（時刻ｔ６）。

（ステップ７）
チャージポンプ部１３４より出力される中間電圧ＶＣＰＯが上昇すると、これに応じて第１ＬＤＯ１３５の出力する電源電圧ＶＲＥＧ１（図６（Ｈ））も上昇する。そして、電源電圧ＶＲＥＧ１が一定レベルまで立ち上がると、第１ＬＤＯ起動検出回路１３７が信号ＲＥＧ１＿ＤＥＴ（図６（Ｉ））によって第１ＬＤＯ１３５の起動完了を通知する（時刻ｔ７）。

（ステップ８）
信号ＲＥＧ１＿ＤＥＴによって第１ＬＤＯ１３５の起動完了を通知されると、第２ＬＤＯ１３８が起動して、その出力電圧ＶＲＥＧ２（図６（Ｊ））が上昇を開始する（時刻ｔ８）。

以上説明したように、本実施形態によれば、比較回路１４１において電圧Ｖ１が基準電圧ＶＢＧより高いと判定される場合（すなわち電圧ＶＤＤが所定の電圧「Ｖｂ１」より高い場合）、チャージポンプ回路１４０は「１／２モード」（降圧比「２」）で動作し、電圧ＶＤＤの降圧して中間電圧ＶＣＰＯを出力する。
これにより、第１ＬＤＯ１３５に入力される中間電圧ＶＣＰＯは降圧を行わない場合の約半分になり、第１ＬＤＯ１３５のＭＯＳトランジスタＱ１１（図３）で消費される電力が大幅に減少する。したがって、電圧ＶＤＤの高電圧化による第１ＬＤＯ１３５の消費電力の増大を抑制できる。また、消費電力の抑制によって第１ＬＤＯ１３５の放熱手段を小型化したり省略することができるため、装置のサイズや重量を小さくすることができる。

更に、本実施形態によれば、比較回路１４２において電流検出信号ＩＯ＿ＳＥＮＳが基準電圧ＶＢＧより低いと判定される場合（すなわちＭＯＳトランジスタＱ１１の電流Ｉｏが所定の電流「Ｉｏ１」より小さい場合）、チャージポンプ回路１４０は「スルーモード」（降圧比「１」）で動作し、電圧ＶＤＤを降圧せずにそのまま中間電圧ＶＣＰＯとして出力する。
電流Ｉｏが所定の電流「Ｉｏ１」より小さいとき、ＭＯＳトランジスタＱ１１の消費電力は比較的小さいことから、チャージポンプ回路１４０の降圧動作を停止してその消費電力を減らせば、装置の全体的な低消費電力化を図ることができる。
また、チャージポンプ回路１４０が「１／２モード」において動作すると、スイッチング・レギュレータほどではないが若干のノイズが発生するため、チャージポンプ回路１４０を「スルーモード」に切り替えることによって、ノイズの低減を図ることができる。

次に、チャージポンプ部１３４の変形例について、図７及び図８を参照して説明する。

［第１の変形例］
図７は、チャージポンプ部１３４の第１の変形例を示す図である。
図７に示すチャージポンプ部１３４は、チャージポンプ回路１４０Ａと、チャージポンプ制御回路１４３と、比較回路１４２，１４４，１４５と、抵抗Ｒ１１〜Ｒ１３とを有する。なお、図５と図７の同一符号は同一の構成要素を示す。
チャージポンプ回路１４０は、スイッチ回路ＳＷ１１〜ＳＷ１８と、キャパシタＣ１１〜Ｃ１４とを有する。

チャージポンプ回路１４０Ａは、本発明のチャージポンプ回路の一例である。
チャージポンプ制御回路１４３は、本発明の制御回路の一例である。
抵抗Ｒ１，Ｒ２，Ｒ３及び比較回路１４４，１４５を含む回路ブロックは、本発明の電圧検出回路の一例である。

チャージポンプ回路１４０Ａは、チャージポンプ制御回路１４３の制御に従ってチャージポンプ動作を行い、ダイオードＤ１，Ｄ２のカソードの電圧ＶＤＤを約１／２又は約１／３に降圧し、これを中間電圧ＶＣＰＯとして出力する。以下、この動作モードをそれぞれ「１／２モード」、「１／３モード」と呼ぶ。
また、チャージポンプ回路１４０Ａは、先述したチャージポンプ回路１４０と同様に、電圧ＶＤＤを降圧せずに中間電圧ＶＣＰＯとして出力する「スルーモード」も備える。

スイッチ回路ＳＷ１１は、ダイオードＤ１，Ｄ２のカソードとノードＮ１１との間に接続される。
スイッチ回路ＳＷ１２は、バッテリＢ１の負極ＢＡＴ−とノードＮ１２との間に接続される。
スイッチ回路ＳＷ１３は、ノードＮ１１とノードＮ１３との間に接続される。
スイッチ回路ＳＷ１４は、ノードＮ１２とノードＮ１３との間に接続される。
スイッチ回路ＳＷ１５は、ノードＮ１５とグランドレベルＧＮＤとノードＮ１５との間に接続される。
スイッチ回路ＳＷ１６は、ノードＮ１３とノードＮ１６との間に接続される。
スイッチ回路ＳＷ１７は、ノードＮ１５とノードＮ１６との間に接続される。
スイッチ回路ＳＷ１８は、ノードＮ１６と中間電圧ＶＣＰＯの出力端子との間に接続される。
キャパシタＣ１１は、ノードＮ１１とノードＮ１２との間に接続される。
キャパシタＣ１２は、ノードＮ１３とノードＮ１５との間に接続される。
キャパシタＣ１３は、ノードＮ１６とグランドレベルＧＮＤとの間に接続される。
キャパシタＣ１４は、中間電圧ＶＣＰＯの出力端子とグランドレベルＧＮＤとの間に接続される。
ただし図７の例において、グランドレベルＧＮＤはバッテリＢ１の負極ＢＡＴ−と同一電位である。

抵抗Ｒ１１，Ｒ１２，Ｒ１３は、ダイオードＤ１，Ｄ２のカソードとグランドレベルＧＮＤとの間に直列に接続される。すなわち、ダイオードＤ１，Ｄ２のカソード側から抵抗Ｒ１１，Ｒ１２，Ｒ１３の順番でこれら３つの抵抗が直列接続されている。抵抗Ｒ１１とＲ１２の接続中点には電圧Ｖ１１が発生し、抵抗Ｒ１２とＲ１３の接続中点には電圧Ｖ１２が発生する。

比較回路１４４は、電圧Ｖ１１と基準電圧ＶＢＧとを比較し、その比較結果に応じた信号ＶＢＴ＿ＤＥＴ１を出力する。すなわち、電圧Ｖ１１が基準電圧ＶＢＧより高い場合にハイレベルの信号ＶＢＴ＿ＤＥＴ１を出力し、電圧Ｖ１１が基準電圧ＶＢＧより低い場合にローレベルの信号ＶＢＴ＿ＤＥＴ１を出力する。
比較回路１４５は、電圧Ｖ１２と基準電圧ＶＢＧとを比較し、その比較結果に応じた信号ＶＢＴ＿ＤＥＴ２を出力する。すなわち、電圧Ｖ１２が基準電圧ＶＢＧより高い場合にハイレベルの信号ＶＢＴ＿ＤＥＴ２を出力し、電圧Ｖ１２が基準電圧ＶＢＧより低い場合にローレベルの信号ＶＢＴ＿ＤＥＴ２を出力する。

ここで、電圧Ｖ１１が電圧ＶＤＤの「Ｋｖ１」倍、電圧Ｖ１２が電圧ＶＤＤの「Ｋｖ２」倍になっているものとする（Ｋｖ１＞Ｋｖ２）。この場合、電圧Ｖ１１が基準電圧ＶＢＧと等しいときの電圧ＶＤＤを「Ｖｂ１１」とすれば、「Ｖｂ１１＝ＶＢＧ×Ｋｖ１」が成立する。また、電圧Ｖ１２が基準電圧ＶＢＧと等しいときの電圧ＶＤＤを「Ｖｂ１２」とすれば、「Ｖｂ１２＝ＶＢＧ×Ｋｖ２」が成立する。「Ｖｂ１１」は「Ｖｂ１２」より高電圧になる。
したがって、電圧ＶＤＤが「Ｖｂ１１」より高い場合、信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２は共にハイレベルとなり、電圧ＶＤＤが「Ｖｂ１１」と「Ｖｂ１２」の間のレベルである場合、信号ＶＢＴ＿ＤＥＴ１がローレベルで信号ＶＢＴ＿ＤＥＴ２がハイレベルとなり、電圧ＶＤＤが「Ｖｂ１２」より低い場合、信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２は共にローレベルとなる。

なお、比較回路１４２は、図４における同一符号の回路と同様に、電流Ｉｏが「Ｉｏ１」より大きい場合にハイレベルの信号ＩＯ＿ＤＥＴを出力し、電流Ｉｏが「Ｉｏ１」より小さい場合にローレベルの信号ＩＯ＿ＤＥＴを出力する。
また、比較回路１４４，１４５及び１４２は、セットアップ回路１１３のスタートアップ電圧ＶＳＴＵＰを受けて動作する。

チャージポンプ制御回路１４３は、チャージポンプ回路１４０Ａのチャージポンプ動作を制御する回路であり、各スイッチ回路（ＳＷ１１〜ＳＷ１８）をオンオフさせる制御信号を生成する。

チャージポンプ回路１４０Ａをスルーモードで動作させる場合、チャージポンプ制御回路１４３は、スイッチ回路ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１５，ＳＷ１６，ＳＷ１８をオンに設定し、スイッチ回路ＳＷ１４，ＳＷ１７をオフに設定する。これにより、ダイオードＤ１，Ｄ２のカソードと負極ＢＡＴ−はキャパシタＣ１４の両端に接続されるため、中間電圧ＶＣＰＯは電圧ＶＤＤとほぼ等しくなる。

チャージポンプ回路１４０Ａを１／２モードで動作させる場合、チャージポンプ制御回路１４３は、スイッチ回路ＳＷ１１，ＳＷ１４を同一の制御信号Φ１でオンオフさせるとともに、スイッチ回路ＳＷ１２，ＳＷ１３，ＳＷ１８を制御信号Φ１と逆相の制御信号Φ２でオンオフさせる。また、スイッチ回路ＳＷ１６を常時オンとし、スイッチ回路ＳＷ１５，ＳＷ１７を常時オフとする。
ここで、スイッチ回路ＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４，ＳＷ１８をそれぞれスイッチ回路ＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４，ＳＷ５とみなし、キャパシタＣ１１，Ｃ１３，Ｃ１４をそれぞれキャパシタＣ１，Ｃ２，Ｃ３とみなすと、図７のチャージポンプ回路１４０Ａの回路構成は図４のチャージポンプ回路１４０と等価になり、各スイッチの制御信号も等しくなる。
したがって、チャージポンプ回路１４０Ａを１／２モードで動作させた場合、キャパシタＣ３に発生する中間電圧ＶＣＰＯは電圧ＶＤＤの約１／２になる。

チャージポンプ回路１４０Ａを１／３モードで動作させる場合、チャージポンプ制御回路１４３は、スイッチ回路ＳＷ１１，ＳＷ１４，ＳＷ１７を同一の制御信号Φ１でオンオフさせるとともに、スイッチ回路ＳＷ１２，ＳＷ１３，ＳＷ１５，ＳＷ１６，ＳＷ１８を制御信号Φ１と逆相の制御信号Φ２でオンオフさせる。
スイッチ回路ＳＷ１１，ＳＷ１４，ＳＷ１７がオン、スイッチ回路ＳＷ１２，ＳＷ１３，ＳＷ１５，ＳＷ１６，ＳＷ１８がオフの場合、ダイオードＤ１，Ｄ２のカソードと負極ＢＡＴ−との間にキャパシタＣ１１、Ｃ１２、Ｃ１３が直列接続され、キャパシタＣ１４はダイオードＤ１，Ｄ２のカソードから切り離される。キャパシタＣ１１，Ｃ１２，Ｃ１３の静電容量がほぼ等しいとすると、キャパシタＣ１１，Ｃ１２，Ｃ１３の電圧はそれぞれ電圧ＶＤＤの約１／３となる。
他方、スイッチ回路ＳＷ１２，ＳＷ１３，ＳＷ１５，ＳＷ１６，ＳＷ１８がオン、スイッチ回路ＳＷ１１，ＳＷ１４，ＳＷ１７がオフの場合、キャパシタＣ１４にキャパシタＣ１１，Ｃ１２，Ｃ１３が並列に接続され、この並列回路がダイオードＤ１，Ｄ２のカソードから切り離される。キャパシタＣ１１，Ｃ１２，Ｃ１３の電圧はそれぞれ電圧ＶＤＤの約１／３になっているため、キャパシタＣ１４の電圧も電圧ＶＤＤの約１／３になる。
この動作を繰り返すことにより、キャパシタＣ３に発生する中間電圧ＶＣＰＯは電圧ＶＤＤの約１／３になる。

チャージポンプ制御回路１４３は、上述したスルーモード，１／２モード，１／３モードの切り替えを、信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２及びＩＯ＿ＤＥＴに応じて行う。
すなわち、チャージポンプ制御回路１４１は、信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２が共にハイレベルの場合（電圧ＶＤＤが「Ｖｂ１１」より高い場合）、チャージポンプ回路１４０Ａを１／３モード（降圧比「３」）で動作させる。信号ＶＢＴ＿ＤＥＴ１がローレベル、信号ＶＢＴ＿ＤＥＴ２がハイレベルの場合（電圧ＶＤＤが「Ｖｂ１１」と「Ｖｂ１２」の間にある場合）、チャージポンプ回路１４０Ａを１／２モード（降圧比「２」）で動作させる。信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２が共にローレベルの場合（電圧ＶＤＤが「Ｖｂ１２」より低い場合）、チャージポンプ回路１４０Ａをスルーモード（降圧比「１」）で動作させる。
ただし、信号ＩＯ＿ＤＥＴがローレベルの場合（ＭＯＳトランジスタＱ１１の電流Ｉｏが「Ｉｏ１」より小さい場合）には、上述の条件に関わらず、チャージポンプ回路１４０Ａをスルーモードで動作させる。

上述したように、図７に示す第１の変形例によれば、比較回路１４４，１４５において出力される信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２に応じて、電圧ＶＤＤが３つの電圧範囲（「ＶＤＤ＞Ｖｂ１１」，「Ｖｂ１１＞ＶＤＤ＞Ｖｂ１２」，「Ｖｂ１２＞ＶＤＤ」）の何れに含まれるかが判定され、その判定結果の電圧範囲が高電位になるほど、チャージポンプ回路１４０Ａは大きな降圧比の動作モード（１／３モード，１／２モード，スルーモード）で降圧動作を行う。
これにより、電圧ＶＤＤが高くなっても、チャージポンプ回路１４０Ａの降圧比が大きくなることによって中間電圧ＶＣＰＯの上昇が抑制されるため、第１ＬＤＯ１３５の消費電力の増大を抑制できる。また、消費電力の抑制によって第１ＬＤＯ１３５の放熱手段を小型化したり省略することができるため、装置のサイズや重量を小さくすることができる。

更に、本実施形態によれば、比較回路１４２において電流検出信号ＩＯ＿ＳＥＮＳが基準電圧ＶＢＧより低いと判定される場合（すなわちＭＯＳトランジスタＱ１１の電流Ｉｏが所定の電流「Ｉｏ１」より小さい場合）、チャージポンプ回路１４０を「スルーモード」（降圧比「１」）で動作させるため、チャージポンプ回路１４０の降圧動作に要する消費電力を減らせるとともに、ノイズの低減を図ることができる。
以上が、チャージポンプ部１３４の第１の変形例についての説明である。

［第２の変形例］
図８は、チャージポンプ部１３４の第２の変形例を示す図である。
図８に示すチャージポンプ部１３４は、図７に示す第１の変形例と同一の構成要素として、チャージポンプ回路１４０Ａと、比較回路１４４，１４５と、抵抗Ｒ１１〜Ｒ１３とを有し、第１の変形例と異なる構成要素として、チャージポンプ制御回路１４３Ａと、比較回路１４８と、差動増幅回路１４９と、乗算回路１５０とを有する。

電流検出信号生成回路１３６（図２）と、比較回路１４８と、差動増幅回路１４９と、乗算回路１５０とを含む回路ブロックは、本発明の電力検出回路の一例である。

差動増幅回路１４９は、第１ＬＤＯ１３５の入力電圧と出力電圧との差、すなわち中間電圧ＶＣＰＯと電源電圧ＶＲＥＧ１との差を増幅する。
乗算回路１５０は、電流検出信号ＩＯ＿ＳＥＮＳと差動増幅回路１４９の出力信号とを乗算し、その乗算結果を電力検出信号Ｗ＿ＳＥＮＳとして出力する。

比較回路１４８は、電力検出信号Ｗ＿ＳＥＮＳと基準電圧ＶＢＧとを比較し、その比較結果を信号Ｗ＿ＤＥＴとして出力する。すなわち、電力検出信号Ｗ＿ＳＥＮＳが基準電圧ＶＢＧより高い場合にハイレベル、電力検出信号Ｗ＿ＳＥＮＳが基準電圧ＶＢＧより低い場合にローレベルとなる信号Ｗ＿ＤＥＴを出力する。

ここで、第１ＬＤＯ１３５のＭＯＳトランジスタＱ１１（図３）の消費電力Ｗｏに対して電力検出信号Ｗ＿ＳＥＮＳの電圧値が「Ｋｗ」倍になっているものとする。この場合、電力検出信号Ｗ＿ＳＥＮＳと基準電圧ＶＢＧとが等しいときの消費電力Ｗｏを「Ｗｏ１」とすれば、「Ｗｏ１＝ＶＢＧ×Ｋｗ」が成立する。
したがって、比較回路１４８は、電力Ｗｏが「Ｗｏ１」より大きい場合にハイレベルの信号Ｗ＿ＤＥＴを出力し、電力Ｗｏが「Ｗｏ１」より小さい場合にローレベルの信号Ｗ＿ＤＥＴを出力する。

チャージポンプ制御回路１４３Ａは、チャージポンプ回路１４０Ａの上述したスルーモード，１／２モード，１／３モードの切り替えを、信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２及びＷ＿ＤＥＴに応じて行う。
すなわち、チャージポンプ制御回路１４３Ａは、信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２が共にハイレベルの場合（電圧ＶＤＤが「Ｖｂ１１」より高い場合）、降圧比が「３」以下の動作モード（すなわち全ての動作モード）の中から、信号Ｗ＿ＤＥＴがローレベルになる（電力Ｗｏが「Ｗｏ１」より小さくなる）ように、チャージポンプ回路１４０Ａの動作モードを決定する。
またチャージポンプ制御回路１４３Ａは、信号ＶＢＴ＿ＤＥＴ１がハイレベルで信号ＶＢＴ＿ＤＥＴ２がローレベルの場合（電圧ＶＤＤが「Ｖｂ１１」より低く「Ｖｂ１２」より高い場合）、降圧比が「２」以下の動作モード（１／２モード又はスルーモード）の中から、信号Ｗ＿ＤＥＴがローレベルになる（電力Ｗｏが「Ｗｏ１」より小さくなる）ように、チャージポンプ回路１４０Ａの動作モードを決定する。
更にチャージポンプ制御回路１４３Ａは、信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２が共にローレベルの場合（電圧ＶＤＤが「Ｖｂ１２」より低い場合）、降圧比が「１」以下の動作モード（スルーモードのみ）でチャージポンプ回路１４０Ａを動作させる。
ただし、信号ＩＯ＿ＤＥＴがローレベルの場合（ＭＯＳトランジスタＱ１１の電流Ｉｏが「Ｉｏ１」より小さい場合）には、上述の条件に関わらず、チャージポンプ回路１４０Ａをスルーモードで動作させる。

上述したように、図８に示す第２の変形例によれば、比較回路１４４，１４５において出力される信号ＶＢＴ＿ＤＥＴ１，ＶＢＴ＿ＤＥＴ２に応じて、電圧ＶＤＤが３つの電圧範囲（「ＶＤＤ＞Ｖｂ１１」，「Ｖｂ１１＞ＶＤＤ＞Ｖｂ１２」，「Ｖｂ１２＞ＶＤＤ」）の何れに含まれるかが判定される。そして、ＭＯＳトランジスタＱ１１（図３）の消費電力Ｗｏが「Ｗｏ１」より大きくなると、チャージポンプ回路１４０Ａの降圧比が当該判定結果の電圧範囲について許容される上限を超えないように、かつ、消費電力Ｗｏが「Ｗｏ１」より小さくなるように、チャージポンプ回路１４０Ａの動作モードが切り替えられる。これにより、電圧ＶＤＤがどのように変化しても、チャージポンプ回路１４０Ａの動作モードの切り替えによってＭＯＳトランジスタＱ１１の消費電力Ｗｏが「Ｗｏ１」より小さくなるため、電圧ＶＤＤの高電圧化による消費電力の増大を効果的に抑制することができる。

また、第１ＬＤＯ１３５の負荷電流が大きく変動し、これに応じてＭＯＳトランジスタＱ１１（図３）の電圧降下が大きく変動すると、第１ＬＤＯ１３５に入力される中間電圧ＶＣＰＯも大きく変動する。この中間電圧ＶＣＰＯは、第１ＬＤＯ１３５において正常に電源電圧ＶＲＥＧ１を発生させるため、ある一定の下限値より高くする必要がある。第１の変形例では、電圧ＶＤＤが一定の電圧範囲に含まれる場合において降圧比を一定に保つことから、負荷の変動によって中間電圧ＶＣＰＯが下限値を割ることがないように、中間電圧ＶＣＰＯと下限値との間にある程度大きなマージンを見込んでおく必要がある。
これに対し、図８に示す第２の変形例では、電圧ＶＤＤが一定の電圧範囲に含まれる場合においても、ＭＯＳトランジスタＱ１１の消費電力Ｗｏが「Ｗｏ１」より小さくなるように適宜降圧比が変更されるため、上述したマージンを小さくすることができる。これにより、ＭＯＳトランジスタＱ１１の消費電力Ｗｏに応じて細やかにチャージポンプ回路１４０Ａの降圧比を変更できるため、消費電力を一層低減することができる。

以上、本発明の実施形態について説明したが、本発明は上述した実施形態にのみ限定されるものではなく、更に種々のバリエーションを含んでいる。

上述の実施形態では、電圧ＶＤＤに応じてチャージポンプ回路１４０（１４０Ａ）の動作モードを切り替えているが、これに限らず、例えば第１ＬＤＯの入出力電圧（ＭＯＳトランジスタＱ１１の電圧）に応じて動作モードを切り替えるようにしてもよい。

上述の実施形態では、電流検出信号生成回路１３６において第１ＬＤＯ１３５のＭＯＳトランジスタＱ１１に流れる電流に応じた電流検出信号ＩＯ＿ＳＥＮＳを生成しているが、本発明はこれに限定されない。電流検出信号ＩＯ＿ＳＥＮＳは、ＭＯＳトランジスタＱ１１に流れる電流に応じた信号であれば良いので、例えばチャージポンプ回路（１４０，１４０Ａ）の入力電流や出力電流に基づいて、ＭＯＳトランジスタＱ１１に流れる電流に応じた電流検出信号ＩＯ＿ＳＥＮＳを生成することも可能である。チャージポンプ回路の入力電流を検出する場合には、例えばチャージポンプ回路内のキャパシタに電荷を充電するタイミングにおいてその入力電流を検出し、積分等の処理を行って平均化すれば、ＭＯＳトランジスタＱ１１に流れる電流に応じた電流検出信号ＩＯ＿ＳＥＮＳを生成することが可能である。

上述の実施形態では、チャージポンプ回路の後段にＬＤＯを設ける構成の例を挙げているが、本発明はこれに限定されない。例えば、チャージポンプ回路とＬＤＯとを統合したレギュレーテッド（regulated）・チャージポンプ回路において、入力電圧に応じた動作モード（降圧比）の切り替えを行ってもよい。

上述の実施形態では、「１」から「３」までの降圧比を選択できるチャージポンプ回路を用いた例が挙げられているが、これに限らず、４以上の降圧比を選択できるチャージポンプ回路を用いてもよい。

本発明の実施形態に係るバッテリ装置の構成例を示す図である。 本発明の実施形態に係る電源回路の構成の一例を示す図である。 チャージポンプ回路の後段に設けられるＬＤＯの構成の一例を示す図である。 チャージポンプ部の構成の一例を示す図である。 チャージポンプ回路に用いられるスイッチ回路の構成の一例を示す図である。 起動時における電源回路の各信号のタイミング例を示す図である。 チャージポンプ部の第１の変形例を示す図である。 チャージポンプ部の第２の変形例を示す図である。

符号の説明

１００…１００、Ｑ１，Ｑ２，Ｑ１１…Ｐ型ＭＯＳトランジスタ、Ｂ１…バッテリ、Ｄ１，Ｄ２…ダイオードと、１１０…アナログフロントエンド部（ＡＦＥ部）、１６０…マイクロコンピュータ、１１１，１１２…駆動回路、１１３…セットアップ回路、１１４…基準電圧発生回路、１１５…低電圧動作ロック回路と、１１６…電源回路、１１７…選択回路、１１８…電圧アンプ回路、１１９…電流アンプ回路、１２０…過電流／短絡検出回路、１２１…電流バイパス回路、１２２…制御回路、１３０…サブ電源回路、１３１…サブ電源起動検出回路、１３２…発振回路、１３３…ウォッチドクタイマ（ＷＤＴ）回路、１３４…チャージポンプ部、１３５…第１ＬＤＯ１３５、１３６…電流検出信号生成回路、１３７…第１ＬＤＯ起動検出回路、１３８…第２ＬＤＯ、１４０，１４０Ａ…チャージポンプ回路、１４１，１４３，１４３Ａ…チャージポンプ制御回路、１４１，１４２，１４４，１４５，１４８…比較回路、１４９…差動増幅回路、１５０…乗算回路、１５１…誤差増幅回路、Ｒ１〜Ｒ７，Ｒ１１〜Ｒ１３…抵抗、ＳＷ１〜ＳＷ５，ＳＷ１１〜ＳＷ１８…スイッチ回路と、Ｃ１〜Ｃ３，Ｃ１１〜Ｃ１４…キャパシタ

Claims (6)

1. 入力電圧を降圧して出力する電源回路であって、
   前記入力電圧を降圧した中間電圧を出力するチャージポンプ回路と、
   前記チャージポンプ回路の前記中間電圧の出力端子と前記電源電圧の出力端子との間に接続される能動素子回路と、前記電源電圧が所定の電圧に近づくように前記能動素子回路を帰還制御する帰還制御回路とを含む電圧レギュレータ回路と、
   前記入力電圧又は前記能動素子回路に印加される電圧を検出する電圧検出回路と、
   前記電圧検出回路において検出される電圧が所定の電圧しきい値を超えると、降圧比が増大するように前記チャージポンプ回路の動作モードを切り替える制御回路と、
   を有する電源回路。
2. 前記能動素子回路に流れる電流を検出する電流検出回路を有し、
   前記制御回路は、前記電圧検出回路において検出される電圧が所定の電圧しきい値より高く、かつ、前記電流検出回路において検出される電流が所定の電流しきい値より大きい場合、前記入力電圧を降圧するように前記チャージポンプ回路の動作モードを設定し、前記電圧検出回路において検出される電圧が前記所定の電圧しきい値より低い場合、又は、前記電流検出回路において検出される電流が所定の電流しきい値より小さい場合は、前記入力電圧を降圧せずに前記中間電圧として出力するように前記チャージポンプ回路の動作モードを設定する、
   請求項１に記載の電源回路。
3. 前記チャージポンプ回路は、降圧比の異なる複数の動作モードを有し
   前記制御回路は、前記電圧検出回路において検出される電圧が所定の複数の電圧範囲の何れに含まれるかを判定し、当該判定結果の電圧範囲が高電位であるほど、前記チャージポンプ回路が大きな降圧比で動作するように、当該判定結果に応じて前記チャージポンプ回路の動作モードを切り替える、
   請求項１又は２に記載の電源回路。
4. 前記能動素子回路において消費される電力を検出する電力検出回路を有し、
   前記チャージポンプ回路は、降圧比の異なる複数の動作モードを有し、
   前記制御回路は、前記電圧検出回路において検出される前記入力電圧が所定の複数の電圧範囲の何れに含まれるかを判定し、前記電力検出回路において検出される消費電力が所定の電力しきい値より大きい場合は、当該判定結果の電圧範囲について許容される上限を超えない降圧比であって、前記検出される消費電力が所定の電力しきい値より小さくなる降圧比で動作するように、前記チャージポンプ回路の動作モードを切り替える、
   請求項１に記載の電源回路。
5. 前記制御回路は、前記電圧検出回路において検出される前記入力電圧が所定の電圧しきい値より低い場合、又は、前記電力検出回路において検出される消費電力が所定の電力しきい値より小さい場合、前記入力電圧を降圧せずに出力するよう前記チャージポンプ回路の動作モードを設定する、
   請求項４に記載の電源回路。
6. バッテリと、
   前記バッテリの給電経路に設けられたスイッチ回路と、
   入力される制御信号に応じて前記スイッチ回路のオンオフを制御するバッテリ保護回路と、
   前記バッテリの電圧を降圧し、前記バッテリ保護回路に電源電圧として供給する電源回路と、
   を有し、
   前記電源回路は、
   前記バッテリの電圧を降圧した中間電圧を出力するチャージポンプ回路と、
   前記チャージポンプ回路の前記中間電圧の出力端子と前記電源電圧の出力端子との間に接続される能動素子回路と、前記電源電圧が所定の電圧に近づくように前記能動素子回路を帰還制御する帰還制御回路とを含む電圧レギュレータ回路と、
   前記バッテリの電圧又は前記能動素子回路に印加される電圧を検出する電圧検出回路と、
   前記電圧検出回路において検出される電圧が所定の電圧しきい値を超えると、降圧比が増大するように前記チャージポンプ回路の動作モードを切り替える制御回路と
   を有する、
   バッテリ装置。