JP2018500872A - モード選択可能電圧レギュレータトポロジー - Google Patents

Abstract

一実施形態は、装置を提供する。その装置は、複数のＶＲモードのうちの１つ以上を実装するモード選択可能電圧レギュレータ（ＶＲ）を含む。モード選択可能ＶＲは、複数のスイッチと、インダクタ（Ｌ）と、フライングキャパシタ（Ｃｆ）と、出力キャパシタ（Ｃｏｕｔ）と、を含む。

Description

本開示は、電圧レギュレータトポロジーに関連し、特に、モード選択可能電圧レギュレータトポロジーに関連する。

本発明は、米国国防総省によって授与された契約番号ＦＡ８６５０−１３−７３３８の下、政府援助によりなされたものである。政府は、本発明において一定の権利を有する。

電圧レギュレータトポロジーの選択は、望ましいパフォーマンス特性（例えば、変換効率）に少なくとも部分的に基づいていることが多い。所与の電圧レギュレータトポロジー（例えば、降圧、スイッチトキャパシタ、低ドロップアウト（すなわち、線形）等）について、パフォーマンス特性は、例えば、出力電圧範囲及び／又は出力（すなわち、負荷）電流範囲である電圧レギュレータ動作特性で変化する。このため、特定の出力電圧及び／又は負荷電流で望ましいパフォーマンス特性を呈する特定の電圧レギュレータトポロジーは、他の出力電圧及び／又は負荷電流では望ましくないパフォーマンス特性を呈することがある。設計的考慮としては、サイズ（例えば、電圧レギュレータトポロジーによって占められる領域及び／又は体積）及びコストをさらに含むことがある。

特許請求の範囲に記載された主題の特徴及び利点は、それと整合する以下の発明を実施するための形態明らかになるものである。その説明は、添付の図面を参照して考慮されるべきである。
図１は、本開示の様々な実施形態に整合するモード選択可能電圧レギュレータ（ＶＲ）トポロジーの機能ブロック図である。 図２は、従来型（クラシックな）降圧ＶＲとして構成された、図１のモード選択可能ＶＲに対応する、ノード電圧（ＶＳＷ）と出力電圧（Ｖｏｕｔ）のスイッチングのシミュレーション結果のプロットである。 図３は、３レベル降圧ＶＲとして構成されている、図１のモード選択可能ＶＲについてのＶＳＷ波形を示す。 図４は、スイッチトキャパシタＶＲとして構成されている、図１のモード選択可能ＶＲについてのＶｏｕｔ波形を示す。 図５は、本開示の様々な実施形態による、モード選択可能電圧レギュレーション動作のフローチャートである。

以下の発明を実施するための形態は、例示的な実施形態を参照して進めるが、それの多くの代替形態、修正形態及び変形形態は、当業者に明らかなものである。

概して、本開示はモード選択可能電圧レギュレータ（ＶＲ）トポロジーに関する。モード選択可能ＶＲは、例えば、線形（例えば、低ドロップアウト）、従来型（つまり、クラシックな）降圧、３レベル降圧及び／又はスイッチトキャパシタである、複数のＶＲモードの１つ以上を実装するように構成されている。モード選択可能ＶＲトポロジーシステム及び方法は、そのモード選択可能ＶＲの動作前及び／又は動作中に特定のＶＲを選択することができるように構成されている。ＶＲモードは、（これらには限定されないが）予測負荷、現在負荷、負荷を含む負荷デバイスからの信号、検知電流及び／又は検知電圧を含む１つ以上の負荷特性に少なくとも部分的に基づいて選択される。特定のＶＲモードは、現在及び／又は予測動作状態に対してＶＲトポロジーの１つ以上のパフォーマンス特性を最適化するように選択されることができる。パフォーマンス特性は、（これらには限定されないが）変換効率、出力電圧リップル、出力電流リップル、過渡パフォーマンス等を含むことができる。動作状態は、（これらには限定されないが）負荷（すなわち、出力）電圧及び／又は負荷（すなわち、出力）電流を含むことができる。動作状態が変化する場合、他のＶＲが選択されることができ、モード選択可能ＶＲはそれに従って再構成されることができる。

本開示と整合するモード選択可能ＶＲ（つまり、モード選択可能ＶＲトポロジー）は、複数の個別の単一モードＶＲトポロジーを必要とすることなくＶＲモードを実装するように構成される。このように、モード選択可能ＶＲは、比較的低コストであることができ、複数の個別の単一モードＶＲトポロジーよりも小さい領域を占有するだけにすることができる。さらに、ＶＲモードは、現在及び／又は予測動作状態に少なくとも部分的に基づいて選択されることができる。このように、ＶＲモードの選択は、複数の動作状態の各々に対して最適であることができる。言い換えれば、第１ＶＲモードが最初に選択され、次いで、第２ＶＲモードが、例えば、現在動作状態における変化及び／又は動作状態における予測変化の通知に応答して、選択されることができる。選択は、モード選択可能ＶＲに含まれている１つ以上のスイッチの制御を介して実装されることができる。

図１は、本開示の様々な実施形態と整合するモード選択可能ＶＲトポロジーシステム１００の機能ブロック図を示す。システム１００は、モード選択可能ＶＲ１０２及びコントローラロジック１１０を含む。モード選択可能ＶＲ１０２は、本明細書で説明されるように、コントローラロジック１１０によって制御され得る複数のスイッチＳ１、Ｓ２、Ｓ３、Ｓ４及びＳ５を含む。

システム１００は、負荷デバイス１４０に結合されることができる。負荷デバイス１４０は、（これらに限定されないが）計算デバイス（例えば、サーバ、ワークステーションコンピュータ、デスクトップコンピュータ、ラップトップコンピュータ、タブレットコンピュータ（例えば、ｉＰａｄ（登録商標）、ＧａｌａｘｙＴａｂ（登録商標）等）、ウルトラポータブルコンピュータ、ウルトラモバイルコンピュータ、ネットブックコンピュータ及び／又はサブノートブックコンピュータ）、（これらに限定されないが）スマートフォン（例えば、ｉＰｈｏｎｅ（登録商標）、Ａｎｄｒｏｉｄ（登録商標）ベースの電話、Ｂｌａｃｋｂｅｒｒｙ（登録商標）、Ｓｙｍｂｉａｎ（登録商標）ベースの電話、Ｐａｌｍ（登録商標）ベースの電話等）及び／又はフューチャーフォンを含む携帯電話、ウェアラブルデバイス及び／又はシステム、センサ及び／又はセンサネットワーク（有線及び／又は無線）等を含むことができる。

負荷デバイス１４０は、モード選択可能ＶＲ１０２からエネルギーを受ける（すなわち、負荷デバイス１４０の動作電圧で負荷電流を引き出す）ように構成されることができる。負荷デバイス１４０は、負荷デバイス１４０の現在の及び／又は予測される電力要件に関連する指示をコントローラロジック１１０に提供するようにさらに構成されることができる。例えば、負荷デバイス１４０は、負荷デバイス１４０のパフォーマンスを監視するように構成されたパフォーマンス監視ユニット（ＰＭＵ）１４２を含むことができる。負荷デバイス１４０は、１つ以上の動作状態及び／又はアイドル状態に少なくとも部分的に基づいて、負荷デバイス１４０の電力消費を管理するための動的電圧及び／又は周波数スケーリング（ＤＶＦＳ）を実装するように構成されることができる。このような電力管理は、本明細書で説明するように、アドバンストコンフィグレーションアンドパワーインタフェース（ＡＣＰＩ）仕様に準拠する、及び／又はこれと互換性をとることができる。そして、負荷デバイス１４０は、負荷デバイス１４０の現在の電力消費及び／又は電力消費における予測変化に関連する、例えばアラートである通知をコントローラロジック１１０に提供することができる。例えば、負荷デバイス１４０は、負荷デバイス１４０の要素、例えば、プロセッサ及び／又はオペレーティングシステムがアイドル状態から動作状態に移行するときに、コントローラロジック１１０に負荷変化アラートを提供する。このような移行は、負荷デバイス１４０による電力消費における増加に関連し得る。別の例では、負荷デバイス１４０は、負荷デバイス１４０の要素が動作状態からアイドル状態に移行するときに、コントローラロジック１１０に負荷変化アラートを提供するように構成されることができる。そのような移行は、負荷デバイス１４０による電力消費における減少に関連し得る。

コントローラロジック１１０は、モード選択可能ＶＲ１０２の動作を管理するように構成されることができる。コントローラロジック１１０は、負荷デバイス１４０の電力消費に関連するアラートを負荷デバイス１４０から受信するように構成されることができる。コントローラロジック１１０は、例えば、モード選択可能ＶＲ１０２の出力電圧Ｖｏｕｔ及び／又は出力（すなわち、負荷）電流Ｉｏｕｔである１つ以上の負荷特性を監視するように構成されることができる。コントローラロジック１１０は、本明細書で説明するように、アラートに応答して、並びに／又は複なくとも部分的に、検出Ｖｏｕｔ及び／若しくは検出Ｉｏｕｔに基づいて、モード選択可能ＶＲ１０２のモードを選択するように構成されることができる。

コントローラロジック１１０は、ＶＲ制御ロジック１１２と、デバイスインタフェースロジック１１４と、モード選択ロジック１１６と、制御入力信号（ＣＩＳ）ロジック１１８と、パラメータ及びポリシーストア１２０と、を含む。デバイスインタフェースロジック１１４は、負荷デバイス１４０からアラートを受信するように構成されている。そして、デバイスインタフェースロジック１１４は、パラメータ及びポリシーストア１２０に、関連するアラートインジケータを記憶することができる。デバイスインタフェースロジック１１４は、アラートをモード選択ロジック１１６に提供することができる。いくつかの実施形態では、コントローラロジック１１０は、例えば、パラメータ及びポリシーストア１２０を記憶するように構成されたメモリ１２２を含むことができる。

ＶＲ制御ロジック１１２は、モード選択可能ＶＲ１０２の動作を制御するように構成されている。ＶＲ制御ロジック１１２は、Ｖｏｕｔ及び／又はＩｏｕｔを監視し、Ｖｏｕｔ及び／又はＩｏｕｔに少なくとも部分的に基づいてモード選択可能ＶＲ１０２の動作を調整するように構成されている。モード選択可能ＶＲ１０２の動作は、例えば、以下でより詳細に説明するように、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５の１つ以上のそれぞれの状態を制御することによって、制御及び／又は調整されることができる。

モード選択ロジック１１６は、モード選択可能ＶＲ１０２のＶＲモードを選択するように構成されている。ＶＲモードは、（これらに限定されないが）、線形（例えば、低ドロップアウト）、従来型（すなわち、クラシックな）降圧、３レベル降圧、スイッチトキャパシタ及び／又は、例えばスイッチトキャパシタに続いて線形（低ドロップアウト）となる組み合わせを含むことができる。モード選択ロジック１１６は、（これらに限定されないが）検知Ｖｏｕｔ、検知Ｉｏｕｔ、負荷デバイス１４０からのアラートを含む１つ以上の負荷特性に少なくとも部分的に基づいて、ＶＲモードを選択するように構成されることができる。モード選択ロジック１１６は、パラメータ及びポリシーストア１２０に記憶されているポリシーインジケータに少なくとも部分的に基づいて、ＶＲモードを選択するように構成されることができる。モード選択ロジック１１６は、モード選択可能ＶＲ１０２の動作中に動的にＶＲモードを選択するようにさらに構成されることができる。例えば、モード選択ロジック１１６は、例えば、ＶＲ制御ロジック１１２によって検出されたＶｏｕｔ及び／又はＩｏｕｔの変化に応答して、ＶＲモードを選択することができる。他の例では、モード選択ロジック１１６は、負荷デバイス１４０からの負荷変化アラートに応答して、ＶＲモードを選択することができる。負荷変化アラートに応答してＶＲモードを選択することは、実際の負荷変化に先立って実行されることができ、負荷変化が負荷デバイス１４０による電力消費における増加に対応する場合に、Ｖｏｕｔのドロップを回避することができる。実施形態では、モード選択ロジック１１６は、選択されたＶＲモードの変化をＶＲ制御ロジック１１２に通知するように構成されることができる。他の実施形態では、モード選択ロジック１１６は、現在のＶＲモード選択に関連するＶＲモードインジケータをパラメータ及びポリシーストア１２０に記憶及び／又は更新するように構成されることができる。そして、ＶＲ制御ロジック１１２は、モード選択ロジック１１６からの通知及び／又はＶＲモードインジケータに少なくとも部分的に基づいて、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５を制御するように構成されることができる。

制御入力信号ＣＩＳロジック１１８は、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５の１つ以上を駆動（すなわち、制御）するために利用され得る制御入力信号を生成するように構成される。実施形態では、制御入力信号は、可変パルス幅及び一般には、固定周波数を含むパルス幅変調（ＰＷＭ：pulse width modulated）信号に対応することができる。他の実施形態では、制御入力信号は、例えばヒステリシスモード、パルススキッピング等で周波数を変化させることができる。他の実施形態では、制御入力信号は、パルス幅（すなわち、状態区間持続時間）及び／又は周波数Ｆｓを変化させることができる。このように、制御入力信号は、固定及び／又は可変周波数Ｆｓと、対応する周期Ｔｓ＝１／Ｆｓを有することができる。制御入力信号は、固定及び／又は可変デューティサイクルＤを有することができる。ＰＷＭ信号の各サイクル（すなわち、周期Ｔｓ）は、パルス幅τのパルスを含むことができる。パルス幅τは、本明細書で説明するように、状態区間に対応し得る。そして、τに対するＴｓの比は、ＰＷＭ信号のデューティサイクルＤに対応する。デューティサイクルＤの範囲は、０から１(を含む)であることができる。周波数Ｆｓ、周期Ｔｓ及び／又はデューティサイクルＤに対する公称値及び／又は値の範囲は、パラメータ及びポリシーストア１２０に記憶されることができる。これらの値は、本明細書で説明するように、例えば、モード選択可能ＶＲ１０２が、オンダイ及び／又はオフダイで実装されているかという、モード選択可能ＶＲ１０２のＶＲモード及び／又は物理的特性に関連することができる。これらの値は、公称Ｖｏｕｔ、公称Ｉｏｕｔ並びに／又はＶｏｕｔ及び／若しくはＩｏｕｔの動作範囲に関連することができる。

許容可能なスイッチング周波数（すなわち、Ｆｓ）は、モード選択可能ＶＲ１０２及び／又はモード選択可能ＶＲ１０２の要素がオンダイ、オフダイ又はこれらの組み合わせで実装されているかどうかに関連し得る。本明細書で使用するように、オンダイとは、例えば、シリコンウェハ内又はその上に製造された集積回路に含まれることを意味し、オフダイとは、プリント周辺ボード（ＰＣＢ）上に含まれることを意味する。オフダイは、オンプラットフォームに対応する。オフダイはオンプラットフォームに対応する。モード選択可能ＶＲ１０２は、オンダイ、オフダイ又はオンダイ及びオフダイの組み合わせで（すなわち、オンダイ及び／又はオフダイ）実装されることができる。例えば、モード選択可能ＶＲ１０２がオンダイで実装される場合、Ｆｓは数百メガヘルツ（ＭＨｚ）のオーダーであり得る。他の例では、モード選択可能ＶＲ１０２がオフダイで実装される場合、Ｆｓは数百キロヘルツ（ｋＨｚ）又は数ＭＨｚのオーダーであり得る。

スイッチング周波数Ｆｓの選択は、効率最適化、電源電圧（Ｖｃｃ）範囲、出力電圧範囲、負荷電流及び／又は出力電圧Ｖｏｕｔと電源電圧Ｖｃｃの相対値にさらに関連し得る。第１例では、オンダイのモード選択可能ＶＲ１０２構成に対しては、電源電圧は１．５ボルト又はその近くの値から１．８ボルトまでであり、関連する出力電圧Ｖｏｕｔは１．０ボルト以下であることができる。この第１例でのＦｓは、１００ＭＨｚから５００ＭＨｚ又はそれ以上の値の範囲内であることができる。第２例では、オフダイのモード選択可能ＶＲ１０２構成に対しては、供給電源は比較的高く、例えば、１２ボルト又は１９ボルトであることができ、出力電圧Ｖｏｕｔは１．０ボルトであることができる。この第２例でのＦｓは、２００ｋＨｚ又はその近くの値である。第１例でのスイッチ制御入力信号のデューティサイクルは、約１／２（すなわち、０．５）であり、第２例でのデューティサイクルは約１／１２（すなわち、０．０８）である。動作効率は、スイッチング周波数Ｆｓ及び出力電圧の入力電圧に対する比に関連するスイッチングロスに関連する。このように、効率に少なくとも部分的に基づくと、比較的低いスイッチング周波数は比較的高い電圧比で使用されることができ、及び／又は比較的高いスイッチング周波数は比較的低い電圧比で使用されることができる。

このように、コントローラロジック１１０は、モード選択可能ＶＲ１０２の動作を管理するように構成されている。コントローラロジック１１０は、負荷デバイス１４０からアラートを受信し、Ｖｏｕｔ及び／又はＩｏｕｔを監視し、アラートに応答、及び／又は検出Ｖｏｕｔ及び／又は検出Ｉｏｕｔに少なくとも部分的に基づいて、モード選択可能ＶＲ１０２のモードを選択するように構成されることができる。コントローラロジック１１０は、本明細書で説明するように、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５を制御するようにさらに構成されることができる。

モード選択可能ＶＲ１０２は、複数のスイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５と、フライング（すなわち、フローティング）キャパシタＣｆと、出力キャパシタＣｏｕｔと、インダクタＬと、を含む。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５は、（これらに限定されないが）トランジスタ（例えば、電界効果トランジスタ（ＦＥＴ：field effect transistor）、バイポーラ接合トランジスタ（ＢＪＴ：bipolar junction transistor）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：insulated gate bipolar transistor）等）、リレー等を含む。各スイッチＳＩ、Ｓ２、Ｓ３、Ｓ４、Ｓ５は、制御入力信号を受信するように構成された制御端子を含む。このように、各スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５の制御端子は、コントローラロジック１１０に結合されることができる。

スイッチＳ１、Ｓ２、及びＳ５は、コントローラロジック１１０からの制御入力（すなわち、制御信号）に少なくとも部分的に基づいて、２状態デバイス（例えば、オン若しくはオフ）及び／又は線形デバイス（すなわち、線形状態）として動作されることができる。スイッチＳ３及びＳ４は、２状態デバイスとして動作されることができる。線形状態にあるスイッチは、制御入力に関連する抵抗で可変抵抗として動作するように構成されている。例えば、金属酸化物半導体ＦＥＴ（ＭＯＳＦＥＴ）に対しては、オン状態は飽和に対応し、オフ状態はカットオフに対応する。オン状態にあるスイッチは電流を流すように構成され、関連する比較的小さな非ゼロオン抵抗を有することができる。オフ状態にあるスイッチは、電流の流れに関連する少なくとも一方向において開回路に少なくとも接近する（approach）ように構成されている。オフ状態にあるスイッチは、少なくとも一方向に比較的小さな漏れ電流を流すことができる。

実施形態では、スイッチＳ５は、互いに結合された２つのスイッチを含むことができる。２つのスイッチは、スイッチＳ５がオフ状態にあるときに漏れ電流より大きな電流がいずれの方向にも流れるのを防止するように構成されることができる。場合によっては、オフ状態にある、例えば、ＭＯＳＦＥＴであるスイッチは、一方向における電流を「停止」する、すなわち、漏れ電流のみが流れるように構成されることができる。ＭＯＳＦＥＴは、例えば、ボディダイオードを介して反対方向における電流の流れ（漏れ電流よりも大きい）を許容することができる。状況によっては、例えば、制御されるべき電流が１つの極性を有する場合、すなわち電流が一方向のみに流れる場合、あるスイッチは、電流の流れを制御するのに十分であることがある。他の状況では、例えば、制御されるべき電流がいずれかの方向にも流れる場合、１つのスイッチでは十分ではない可能性がある。このように、２つのスイッチが互いに結合されて、両方向における電流を制御することができる。例えば、スイッチＳ５は、それぞれのソース端子（又はドレイン端子）が互いに結合された２つのＭＯＳＦＥＴを含むことができ、スイッチＳ５がオフ状態にあるときに、ボディダイオードを通じた電流の流れを防止する。

モード選択可能ＶＲ１０２及び／又はモード選択可能ＶＲ１０２の１つ以上の要素（すなわち、Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｃｆ、Ｌ及び／又はＣｏｕｔ）は、オンダイ又はオフダイとすることができる。モード選択可能ＶＲ１０２の要素の値の範囲は、モード選択可能ＶＲ１０２及び／又はモード選択可能ＶＲ１０２の要素が、オンダイ、オフダイ又はその組み合わせであるかどうかに関連している。例えば、モード選択可能ＶＲ１０２がオンダイで実装される場合、フライングキャパシタＣｆのキャパシタンスはナノファラッド（ｎＦ）のオーダーであり、インダクタＬのインダクタンスはナノヘンリー（ｎＨ）のオーダーであり得る。他の例では、モード選択可能ＶＲ１０２がオフダイで実装される場合、フライングキャパシタＣｆのキャパシタンスはマイクロファラド（μＰ）又はミリファラッド（ｍＦ）のオーダーであり、Ｌのインダクタンスは数百ｎＨ又は数十マイクロヘンリー（μＨ）であり得る。要素の値及び／又はタイプは、モード選択可能ＶＲ１０２の容量（すなわち、出力電力）にさらに関連することができる。モード選択可能ＶＲ１０２の要素の値は、スイッチング周波数Ｆｓの範囲にさらに関連することができる。例えば、利用可能な要素のタイプ（すなわち、値）は、動作周波数範囲によって変化し得る。

モード選択可能ＶＲ１０２トポロジーに戻ると、スイッチＳ１の第１端子は供給電圧源Ｖｃｃ（supply voltage source）に結合されており、スイッチＳ１の第２端子はスイッチＳ２の第１端子及びフライングキャパシタＣｆの第１端子に結合されている。スイッチＳ２の第２端子は、ＶＳＷノード１０４、インダクタＬの第１端子、スイッチＳ５の第１端子及びスイッチＳ３の第１端子に結合されている。スイッチＳ３の第２端子は、フライングキャパシタＣｆの第２端子及びスイッチＳ４の第１端子に結合されている。スイッチＳ４の第２端子はグラウンドに結合されている。スイッチＳ５の第２端子は、インダクタＬの第２端子、出力キャパシタＣｏｕｔの第１端子及びモード選択可能ＶＲ出力Ｖｏｕｔに結合されている。キャパシタＣｏｕｔの第２端子はグラウンドに結合されている。

モード選択可能ＶＲ１０２は、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５のうちの１つ以上の制御及びその結果として生じるＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５の状態に少なくとも部分的に基づいて、１つ以上のＶＲモード（すなわち、ＶＲトポロジー）として構成されることができる。選択されたスイッチ状態に少なくとも部分的に基づいて、フライングキャパシタＣｆ及び／又はインダクタＬは、本明細書で説明するように、選択されたＶＲモードとして構成されたモード選択可能ＶＲ１０２の動作に影響を及ぼす（又は影響しない）。ＶＲモードは、線形（低ドロップアウト（ＬＤＯ：low drop out）を含む）ＶＲモード（linear VR mode）、従来型（すなわち、クラシックな）降圧ＶＲモード（traditional buck VR mode）、３レベル降圧ＶＲモード（three-level buck VR mode）及び／又はスイッチトキャパシタＶＲモード（switched capacitor VR mode）を含む。実施形態では、複数のモードは、本明細書で説明するように、モード選択可能ＶＲ１０２トポロジーを使用して組み合わせられることができる。

実施形態では、モード選択可能ＶＲ１０２は、１つ以上の線形ＶＲモードとして構成することができる。すなわち、１つ以上の線形ＶＲモードが選択され、実装されることができる。特定の線形モードＶＲの選択基準は、モード選択可能ＶＲ１０２の１つ以上の物理的特性（例えば、モード選択可能ＶＲ１０２の要素がオンダイ又はオフダイに位置するかどうか）を考慮することを含むことができる。モードＶＲ１０２が線形ＶＲとして構成されるとき、スイッチＳ３及びＳ４はオフ状態にあり、オフ状態を維持することができ、キャパシタＣｆを効果的にデカップリングする。これにより、選択されたモードが線形ＶＲモードに対応する場合、スイッチＳ３及びＳ４並びにフライングキャパシタＣｆは、モード選択可能ＶＲ１０２の動作に関与することができない。Ｓ５は、本明細書で説明するように、漏れ電流より大きな電流がスイッチＳ５を通じていずれかの方向に流れることを防止するように構成された２つのスイッチを含む。

第１線形ＶＲモードでは、Ｓ５はオフ状態にあり、オフ状態を維持するように構成される。スイッチＳ１及び／又はＳ２の一方又は両方は、それぞれ線形状態に制御されることができる。線形状態ではないスイッチＳ１又はＳ２は、オン状態にあることができる。そして、出力電圧Ｖｏｕｔは、それぞれの線形状態で動作しているスイッチＳ１及び／又はＳ２に関連する可変抵抗を調整することによって、変化する負荷電流についての目標値に維持されることができる。抵抗は、スイッチＳ１及び／又はＳ２への制御入力信号に少なくとも部分的に基づいて調整されることができる。制御入力信号は、コントローラロジック１１０によって提供されることができる。コントローラロジック１１０は、検知負荷電流及び／又は出力電圧Ｖｏｕｔに少なくとも部分的に基づいて、スイッチＳ１及び／又はＳ２の抵抗を調整するように構成されることができる。そして、インダクタＬ及び出力キャパシタＣｏｕｔは、ローパスフィルタとして動作することができる。

第２線形ＶＲモードでは、Ｓ５はオン状態にある。第１線形ＶＲモードと同様に、スイッチＳ１及び／又はＳ２の一方又は両方は、それぞれ線形状態に制御され、線形状態にないスイッチＳ１又はＳ２は、オン状態にされることができる。出力電圧Ｖｏｕｔは、スイッチＳ１及び／又はＳ２への制御入力信号に少なくとも部分的に基づいて変化する負荷電流に対して目標値に維持されることができる。この第２線形ＶＲモードでは、オン状態にあるスイッチの抵抗が比較的小さいため、オン状態のＳ５は、一般に、インダクタＬの影響を低減又は排除することができる。Ｓ５のオン抵抗とキャパシタＣｏｕｔは、ローパスフィルタとして動作することができる。

第３線形ＶＲモードでは、スイッチＳ１及びＳ２はオン状態にあり、Ｓ５は線形状態で動作されることができる。このように、Ｓ５は、インダクタＬと並列に可変抵抗を提供することができる。このように、ＶｏｕｔをスイッチＳ５の抵抗を調整することによって、変化する負荷電流に対して目標電圧に維持されることができる。コントローラロジック１１０は、検知負荷電流に少なくとも部分的に基づいてスイッチＳ５の抵抗を調整するように構成されることができる。いくつかの例では、第３線形ＶＲモードの動作は、インダクタＬの理想的でない特性によって影響され得る。例えば、Ｓ５の可変抵抗と並列のインダクタＬの非ゼロ抵抗は、第３線形ＶＲモードの動作に影響を及ぼす可能性がある。このような非理想的な特性は、モード選択可能ＶＲ１０２の線形ＶＲモードを選択するときに考慮されることができる。

いくつかの実施形態では、第３線形ＶＲモードは、本明細書で説明するように、スイッチＳ１、Ｓ２、Ｓ３及びＳ４の状態（オン及び／又はオフ）を制御することによって、スイッチトキャパシタＶＲモードと組み合わせられることができる。そして、この組み合わせは、スイッチトキャパシタＶＲモード（スイッチＳ１、Ｓ２、Ｓ３及びＳ４を含む）に続いて、線形モードで動作するスイッチＳ５を含む線形ＶＲモードとなるものに対応することができる。この組み合わせにより、入力電圧と出力電圧との間の差が比較的小さいとき、線形ＶＲは一般により効率的であり得るため、ＶＳＷノード１０４における電圧を減少させることによって、効率を向上させることができる。さらに、線形モードで動作するスイッチＳ５は、インダクタＬに関連する発振を低減することができる。

特定の線形ＶＲモードは、モード選択可能ＶＲ１０２の１つ以上の物理的特性に少なくとも部分的に基づいて選択されることができる。オンダイとオフダイとの間にある物理的特性（例えば、電気的なもの（例えば、寄生容量、抵抗及び／又はインダクタンス）、熱的なもの等）の差異が、例えば特定の線形ＶＲモードを選択するときに考慮されることができる。例えば、第１線形ＶＲモードは、オンダイで実装されたモード選択可能ＶＲ１０２のために選択されることができる。他の例では、第２線形ＶＲモードは、インダクタＬがオフダイであるときに選択されることができる。この第２例では、オン状態にあるＳ５は、インダクタＬをＶＳＷノード１０４及び出力キャパシタＣｏｕｔに結合する導電経路（例えば、トレース）に関連するルーティング寄生の影響を低減することができる。

このように、モード選択可能のＶＲ１０２は、線形モードのＶＲとして構成されることができる。特定の線形ＶＲモードは、特定のアプリケーションに関連する動作特性及び／又は物理的特性に少なくとも部分的に基づいて選択されることができる。本開示と整合するモード選択可能ＶＲは、そのようなアプリケーション特有の選択を容易にすることができる。ＶＲモード選択は、例えば、動作特性の変化に応答して、又は動作特性における変化を予期して、動作特性（例えば、Ｖｏｕｔ及び／又はＩｏｕｔ）に少なくとも部分的に基づいて変更されることができる。ＶＲモード選択の変更は、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５のうちの１つ以上への制御入力を調整することによって実装されることができ、効率が維持及び／又は改善されることができる。

一般に、従来型降圧、３レベル降圧及びスイッチトキャパシタＶＲモードに対しては、各スイッチＳ１、Ｓ２、Ｓ３、Ｓ４及び／又はＳ５は、オン又はオフに制御される。言い換えると、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５は、一般に、これらのＶＲモードに対しては線形モードでは動作されない。スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５のうちの１つ以上は、制御入力信号周期Ｔｓの少なくとも一部について、例えばコントローラロジック１１０によって、オン又はオフに制御される。このように、制御入力信号周期Ｔｓは、１つ以上の状態区間Ｔ１、Ｔ２、．．．、Ｔｎを含むことができる。各状態区間Ｔ１、Ｔ２、．．．、Ｔｎは、制御入力信号周期Ｔｓの各部分に対応する。スイッチ状態は、状態区間中、固定され、状態区間境界で変化し得る。状態区間の持続時間は、スイッチ状態が固定されている制御入力信号周期の部分に対応する。このように、選択されたＶＲモードが、従来型降圧、３レベル降圧及び／又はスイッチトキャパシタＶＲモードに対応するとき、状態区間Ｔ１、Ｔ２、．．．、Ｔｎは、モード選択可能ＶＲ１０２への制御入力を記述するために利用されることができる。

一実施形態では、モード選択可能ＶＲ１０２は、従来型降圧ＶＲとして構成されることができる。すなわち、従来型降圧ＶＲモードが選択されることができる。降圧ＶＲは、電源電圧（Ｖｃｃ）より小さい出力電圧Ｖｏｕｔと入力電流よりも大きい出力電流を供給するように構成されている。この実施形態では、スイッチＳ５はオフ状態であり、オフ状態を維持する。そして、スイッチＳ１、Ｓ２、Ｓ３及びＳ４は、例えば、コントローラ１１０によって２状態デバイスとして制御されることができる。従来型降圧ＶＲモードに対する制御入力信号は、２つの状態区間Ｔ１及びＴ２を含むことができる。第１状態区間Ｔ１では、スイッチＳ１及びＳ２はオンであり、スイッチＳ３及びＳ４はオフである。第２状態区間Ｔ２では、スイッチＳ１及びＳ２はオフであり、スイッチＳ３及びＳ４はオンである。そして、ＶＳＷノード１０４は、Ｔ１中、スイッチＳ１及びＳ２によってＶｃｃに結合され、Ｔ２中、スイッチＳ３及びＳ４によってグラウンドに結合されることができる。キャパシタＣｆは、従来型降圧ＶＲとして構成されたモード選択可能ＶＲ１０２の動作に影響を与えないことができる。例えば、Ｃｆは、スイッチＳ２、インダクタＬ、キャパシタＣｏｕｔ、及びスイッチＳ４のボディダイオードを含む放電経路を経て時間の経過とともに放電することができ、そして、その放電された状態を維持することができる。

モード選択可能ＶＲ１０２のＶＲモードが従来型降圧であるときは、制御モードは、ＰＷＭモード及び／又は可変周波数モードに対応することができる。制御モードは、検知Ｖｏｕｔと目標Ｖｏｕｔとの間の差及び／又は検知Ｉｏｕｔと目標Ｉｏｕｔとの間の差に対するコントローラの応答に関連する。目標Ｖｏｕｔ及び目標Ｉｏｕｔは、設定（すなわち、設計）値に対応する。

一般に、ＰＷＭモードでは、スイッチＳ１、Ｓ２、Ｓ３及びＳ４への制御入力信号はＰＷＭ信号に対応する。ＰＷＭ信号のデューティサイクルは、検知Ｖｏｕｔ及び／又はＩｏｕｔと対応する目標値との差に応答して調整される。言い換えると、状態区間の相対的持続時間が、検知Ｖｏｕｔ及び／又はＩｏｕｔと対応する目標値との間の差に応答して調整されることができる。

一般に、可変周波数モードでは、制御入力信号の周波数Ｆｓは、検知Ｖｏｕｔ及び／又はＩｏｕｔと対応する目標値との差に応答して調整される。可変周波数モードは、（これらに限定されないが）パルススキッピングモード、ヒステリシスモード等を含むことができる。ヒステリシスモードでは、例えば、電圧ウィンドウであるウィンドウが、目標値に関連して定義される（例えば、±ΔＶが目標Ｖｏｕｔに対して定義される）。そして、ターゲットＶｏｕｔコントローラは、検知Ｖｏｕｔが目標Ｖｏｕｔ＋ΔＶよりも大きくなる、又は検知Ｖｏｕｔが目標Ｖｏｕｔ−ΔＶよりも小さくなると応答する（すなわち、スイッチＳ１、Ｓ２、Ｓ３及びＳ４を制御して状態を変化させる）ように構成されている。状態区間のそれぞれの持続時間は、モード選択可能ＶＲ１０２から引き出されるエネルギーの量に少なくとも部分的に基づいて変化することができる。

このように、ＰＷＭモードでは、スイッチング周波数Ｆｓは固定され、デューティサイクルは変化することができる（すなわち、状態区間の相対的な持続時間は、Ｔｓを維持しながら変化することができる）。可変周波数モードでは、スイッチング周波数は変化することができる（すなわち、各状態区間のそれぞれの持続時間は変化することができる）。従来型降圧ＶＲとして構成されたモード選択可能ＶＲ１０２の動作のためのＰＷＭモード又は可変周波数モードの選択は、負荷デバイス１４０によって引き出される負荷電流の範囲に少なくとも部分的に基づくことができる。例えば、比較的大きな負荷電流に対しては、ＰＷＭモードが選択され、比較的小さな負荷電流に対しては、可変周波数モードが選択されることができる。

例えば、モード選択可能ＶＲ１０２が降圧ＶＲとして構成され、ヒステリシスモードにおいて、電圧ウィンドウ（例えば、±ΔＶ）が目標出力電圧Ｖｔａｒｇｅｔについて定義されることができる。動作においては、最初にスイッチＳ１及びＳ２がオン状態にあり、スイッチＳ３及びＳ４がオフ状態（すなわち、状態区間Ｔ１）にあり、ＶＳＷノード１０４をＶｃｃに結合することができる。ＶｏｕｔはＶｔａｒｇｅｔ＋ΔＶより小さくすることができ、増加することができる。ＶｏｕｔがＶｔａｒｇｅｔ＋ΔＶに達すると、スイッチＳ１及びＳ２がオフになり、スイッチＳ３及びＳ４がオンになる（すなわち状態区間Ｔ２）ことができ、ＶＳＷノード１０４をＶｃｃからデカップリングし、ＶＳＷノード１０４をグラウンドに結合する。そして、Ｖｏｕｔは減少し始める。ＶｏｕｔがＶｔａｒｇｅｔ−Δに達すると、スイッチＳ１及びＳ２は再びオンになり、スイッチＳ３及びＳ４は再びオフになり、Ｖｏｕｔは再び増加することができる。このように、ヒステリシスモードでは、それぞれの状態区間Ｔ１、Ｔ２の持続時間は、従来型降圧ＶＲから引き出されるエネルギーの量に関連することができる。例えば、比較的大きい電流が引き出される場合、スイッチＳ１、Ｓ２、Ｓ３及びＳ４は比較的高いレート（すなわち、周波数）で状態を変化させるように構成されることができ、状態区間Ｔ１、Ｔ２の持続時間は比較的短い。比較的小さな電流が引き出される場合、スイッチＳ１、Ｓ２、Ｓ３及びＳ４のスイッチング周波数は比較的低く、状態区間Ｔ１、Ｔ２の持続時間は比較的長くすることができる。このように、スイッチング周波数は、ヒステリシスモードでの負荷によって変化する可能性があります。

図２は、従来型（クラシックな）降圧ＶＲとして構成されたモード選択可能ＶＲ１０２に対応するＶＳＷノード電圧２０２及び出力電圧Ｖｏｕｔ２０４のシミュレーション結果のプロット２００である。ＶＳＷノード電圧２０２は、図１のＶＳＷノード１０４での電圧に対応する。出力電圧Ｖｏｕｔ２０４は、図１のＶｏｕｔに対応する。プロット２００は、デューティサイクルＤが０．５未満、例えば約０．３３のＰＷＭ制御入力によって駆動される従来型降圧ＶＲに対応する。この例では、スイッチＳ５は常にオフであり、状態区間Ｔ１中、スイッチＳ１及びＳ２はオンであり、スイッチＳ３及びＳ４はオフである。状態区間Ｔ２中、スイッチＳ１及びＳ２はオフであり、スイッチＳ３及びＳ４はオンである。このように、ＶＳＷノード電圧２０２は、状態区間Ｔ１中、Ｖｃｃ（例えば、１２ボルト）又はその近くの値にすることができ、状態区間Ｔ２中、０又はそれに近い値（すなわち、グラウンドに結合）にすることができる。このシミュレーション例では、出力電圧Ｖｏｕｔ２０４は、約３ボルトとして一定に維持され、関係Ｄ＝Ｖｏｕｔ／Ｖｃｃを示している。

このように、従来型降圧ＶＲモードが選択されることができ、モード選択可能ＶＲ１０２が従来型降圧ＶＲとして構成されることができる。従来型降圧ＶＲ構成は、本明細書で説明するように、ＰＷＭモード及び／又は可変周波数モードで制御されることができる。

一実施形態では、３レベル降圧ＶＲモードが選択されることができ、モード選択可能ＶＲ１０２は３レベル降圧ＶＲとして構成されることができる。３レベル降圧ＶＲモードでは、スイッチＳ５はオフ状態にあり、オフ状態で維持される。コントローラロジック１１０は、本明細書で説明する従来型降圧ＶＲモードと同様に、スイッチＳ１、Ｓ２、Ｓ３及びＳ４を２状態デバイスとして制御するように構成されることができる。キャパシタＣｆは、本明細書で説明する従来型降圧ＶＲモードとは異なり、３レベル降圧ＶＲとして構成されたモード選択可能ＶＲ１０２の動作に影響する可能性がある。

図３は、３レベル降圧ＶＲとして構成されたモード選択可能ＶＲに対して、図１のＶＳＷノード１０４に関連するＶＳＷ波形３００を示す。図３は、表１と組み合わせて見ると最もよく理解することができる。波形３００及び表１は、時間周期Ｔｓに対する４つの可能な状態区間Ｔ１、Ｔ２、Ｔ３及びＴ４並びにノードＶＳＷ１０４及びフライングキャパシタＣｆの電圧を示す。表１はそれぞれの状態区間Ｔ１、Ｔ２、Ｔ３及びＴ４に関連するスイッチＳ１、Ｓ２、Ｓ３及びＳ４状態をさらに含む。Ｔｓは、例えばコントローラロジック１１０からの制御入力信号の１周期（すなわち、Ｔｓ＝１／Ｆｓ）に対応し、ＶＳＷノード１０４での電圧波形３００の周期である。

表１は、３レベル降圧ＶＲとして構成されたモード選択可能ＶＲトポロジー１０２の可能なスイッチ状態を示している。３レベル降圧ＶＲモードを実装するために、スイッチ状態のすべてよりも少ないものが利用されることができる。状態区間Ｔ１、Ｔ２、Ｔ３及び／又はＴ４の順序は、３レベル降圧ＶＲモードを実装するときに、表１に示す順序に対応しても、しなくてもよい。状態区間Ｔ２及びＴ３に関連するスイッチＳ１、Ｓ２、Ｓ３、Ｓ４状態は、Ｖｃｃ／２又はそれに近い値のＶＳＷノード１０４での電圧に対応する。このように、電圧波形３００は、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４の４つの可能な状態を含む１周期Ｔｓの一例である。

スイッチング周期Ｔｓが状態区間Ｔ３の数と同じ数の状態区間Ｔ２を含むとき、フライングキャパシタＣｆは平衡にされ、その状態が維持されることができる。本明細書で使用される、平衡とは、フライングキャパシタＣｆをわたる電圧がＶｃｃ／２±δＶ又はそれに近い値に維持されることを意味する。ここで、δＶは、公称Ｖｃｃ／２からの比較的小さな電圧偏差、一般に±５％以内のものである。Ｔ２中にフライングキャパシタＣｆに供給される電荷が、所与のスイッチング周期Ｔｓにわたって区間Ｔ３中にキャパシタから引き出される電荷にほぼ等しいように、Ｔ２及びＴ３の区間の持続時間を調整することによって、平衡は達成されることができる。一般に、Ｃｆの平衡動作は、インダクタＬをわたる電流リップルを低減し、Ｖｏｕｔでの電圧リップルを低減するという利点を提供することができる。図３に示すように順序付けられた状態区間（すなわち、Ｔ２、Ｔ１、Ｔ３、Ｔ４）は、平衡した、Ｖｃｃ／２又はそれに近い値にフライングキャパシタ電圧ＶＣｆを維持するのを助けるようにさらに構成されることができる。

動作においては、状態区間Ｔ１、Ｔ２、Ｔ３及びＴ４の全て又は全てよりも少ない状態区間が、３レベル降圧ＶＲとして構成されたモード選択可能ＶＲ１０２のために実装されることができる。制御入力信号周期Ｔｓにおける状態区間Ｔ１、Ｔ２、Ｔ３、Ｔ４の順序は、変化することができ、１つの状態区間が制御入力信号周期において複数回含まれることができる。第１例では、０とＶｃｃ／２との間の出力電圧に対して、１周期Ｔｓ内の状態区間は、Ｔ２、Ｔ４、Ｔ３及びＴ４を含むことができる。この第１例では、Ｔｌは使用されなくてよい。この第１例におけるデューティサイクルは、降圧ＶＲモードと同様に、出力電圧Ｖｏｕｔの電源電圧Ｖｃｃに対する比に少なくとも部分的に基づいて決定されることができる。第２例では、Ｖｃｃ／２とＶｃｃとの間の出力電圧に対して、１周期内の状態区間は、Ｔ１、Ｔ２、Ｔ１、Ｔ３を含むことができる。この第２例では、Ｔ４は使用されなくてよい。

３レベル降圧ＶＲモードがモード選択可能ＶＲ１０２に対して選択されると、フライングキャパシタＣｆはＶｃｃ／２に向けて充電され、状態区間Ｔ２及びＴ３の中の追加の電圧源として作用することができる。状態区間Ｔ１及びＴ４中、フライングキャパシタＣｆは、一方の端子が、それぞれ、オフ状態にあるスイッチＳ３及びＳ４によって、又はオフ状態にあるスイッチＳ１及びＳ２によってデカップリングされため、３レベル降圧ＶＲの動作に関与することができない。本明細書で説明する従来型降圧ＶＲモードと同様に、３レベル降圧ＶＲとして構成されたモード選択可能ＶＲ１０２は、ＰＷＭ及び／又は可変周波数、例えば、ヒステリシスである制御入力信号によって制御されることができる。制御モード（すなわち、ＰＷＭモード又は可変周波数モード）は、負荷状態に少なくとも部分的に基づいて調整されて、変換効率を高めることができる。例えば、可変周波数制御モードは、比較的低い負荷電流に対して選択されることができる。他の例では、ＰＷＭ制御モードは、比較的高い負荷電流に対して選択されることができる。出力電圧Ｖｏｕｔは、従来型降圧ＶＲと同様に、ＰＷＭモードでデューティサイクルを設定及び／又は調整することによって、目標値又はその近くに維持されることができる。３レベル降圧ＶＲとして構成されたモード選択可能ＶＲ１０２は、従来型降圧ＶＲとして構成されたモード選択可能ＶＲ１０２と比較して、同じインダクタＬインダクタンスに対して低減されたスイッチング周波数（Ｆｓ）損失を提供することができ、及び／又は同じスイッチング周波数に対して比較的小さなインダクタンスを備えたインダクタＬを含むことができる。

このように、３レベル降圧ＶＲモードが選択されることができ、モード選択可能ＶＲ１０２が３レベル降圧ＶＲとして構成されることができる。３レベル降圧ＶＲ構成は、本明細書で説明するように、ＰＷＭモード及び／又は可変周波数、例えば、ヒステリシスモードで制御されることができる。ＰＷＭモードで制御されるとき、出力電圧Ｖｏｕｔは、本明細書で説明するように、従来型降圧ＶＲと同様に、少なくとも部分的にデューティサイクルに基づいて目標値に制御されることができる。

一実施形態では、スイッチトキャパシタＶＲモードが選択され、モード選択可能ＶＲ１０２がスイッチトキャパシタＶＲとして構成されることができる。スイッチトキャパシタＶＲモードでは、スイッチＳ５はオン状態であり、オン状態に維持される。これにより、出力キャパシタＣｏｕｔは、ＶＳＷノード１０４に連続的に結合される。そして、インダクタＬは、スイッチＳ５に関連するオン抵抗に並列に結合される。そして、インダクタＬは、ＶＳＷノード１０４で検出された電圧に存在し得るリップルの比較的少量のフィルタリングを提供することができる。

図４は、スイッチトキャパシタＶＲとして構成されたモード選択可能ＶＲ１０２に対するＶｏｕｔ波形４００を示す。コントローラロジック１１０は、スイッチＳ１、Ｓ２、Ｓ３及びＳ４を２状態デバイスとして制御するように構成されることができる。制御入力信号周期Ｔｓは、スイッチトキャパシタＶＲモードにおいて２つの状態区間Ｔ１及びＴ２（すなわち、Ｔｓ＝Ｔ１＋Ｔ２）を含むことができる。第１状態区間Ｔ１において、スイッチＳ１及びＳ３はオンであり、スイッチＳ２及びＳ４はオフであり、ＶＳＷノード１０４の電圧及びフライングキャパシタＣｆ電圧は、両方ともＶｃｃ／２又はそれに近い値である。第２状態区間Ｔ２では、スイッチＳ１及びＳ３はオフであり、スイッチＳ２及びＳ４はオンであり、ＶＳＷノード１０４の電圧及びフライングキャパシタＣｆ電圧は、両方ともＶｃｃ／２又はそれに近い値である。第１状態区間Ｔ１では、ＶＳＷノード１０４は、スイッチＳ１及びＳ３によってフライングキャパシタＣｆを通して電源電圧Ｖｃｃに結合される。第２状態区間Ｔ２では、ＶＳＷノード１０４は、スイッチＳ２及びＳ４によってフライングキャパシタＣｆを通してグラウンドに結合される。このように、第１状態区間Ｔ１中は、ＶＳＷノード１０４で検出された電圧は増加することができ、第２状態区間Ｔ２中は、ＶＳＷノード１０４で検出された電圧が減少することができる。フライングキャパシタＣｆは、両方の状態区間Ｔ１、Ｔ２において、Ｖｃｃ／２又はそれに近い値まで充電することができる（本明細書で説明するように、３レベル降圧ＶＲモードと同様）。Ｖｏｕｔ波形４００は、制御入力信号周期ＴｓにわたってリップルδＶを呈する。このように、Ｖｏｕｔは、Ｖｃｃ／２＋δＶとＶｃｃ／２−δＶとの間で変化することができる。

スイッチトキャパシタＶＲとして構成されたモード選択可能ＶＲ１０２に対して、出力電圧ＶｏｕｔはＦｓ（すなわち、制御入力信号の周波数）を変化させることによって制御されることができる。言い換えると、モード選択可能ＶＲ１０２がスイッチトキャパシタＶＲとして構成されるときは、制御モードは可変周波数モードに対応することができる。いくつかの実施形態では、スイッチトキャパシタモードＶＲへの制御入力信号のデューティサイクルは固定されることができる。例えば、デューティサイクルは０．５であることができる。いくつかの実施形態では、デューティサイクルは、例えば、コントローラロジック１１０によって変更されることができる。

スイッチトキャパシタＶＲとして構成されたモード選択可能ＶＲ１０２は、直列抵抗に結合された理想的な２：１変圧器としてモデル化されることができる。このように、スイッチトキャパシタＶＲとして構成され、理想変換比、例えば２：１の近くで動作されるモード選択可能ＶＲ１０２に対して、理想的変圧器に結合される直列抵抗成分は比較的非常に小さく、比較的非常に高い効率をもたらす。この特性は、従来型スイッチトキャパシタＶＲと同様である。

このように、モード選択可能ＶＲ１０２は、スイッチトキャパシタＶＲとして構成することができる。出力電圧は、制御入力信号周波数Ｆｓを変化させることによって制御されることができる。

このように、モード選択可能ＶＲは、例えば、線形（例えば、低ドロップアウト）、従来型（すなわち、クラシックな）降圧、３レベル降圧及び／又はスイッチトキャパシタである複数のＶＲモードの１つ以上を実装するように構成されることができる。モード選択可能ＶＲトポロジーシステム及び方法は、モード選択可能ＶＲの動作前及び／又は動作中に特定モードを選択することを可能にするように構成されている。モードは、予測負荷、現在負荷、負荷を含む負荷デバイスからの信号、検知電流及び／又は検知電圧のうちの１つ以上に少なくとも部分的に基づいて選択されることができる。ＶＲトポロジー並びに／又は既存及び／若しくは予測される動作状態に対する１つ以上の複数のパフォーマンス特性を最適化するように、特定のモードが選択されることができる。

図５は、本開示の様々な実施形態によるモード選択可能電圧レギュレーション動作のフローチャート５００である。特に、フローチャート５００は、モード選択可能ＶＲの動作を示す。動作は、例えば、図１のモード選択可能ＶＲ１０２によって実行されることができる。

この実施形態の動作は、開始５０２で開始することができる。動作５０４は、モード選択可能電圧レギュレータ（ＶＲ）によって、複数のＶＲモードのうちの１つ以上を実装することを含む。動作５０６は、コントローラロジックから制御入力信号を受信することを含むことができる。例えば、制御入力信号は、モード選択可能ＶＲに含まれる１つ以上のスイッチによって受信されることができる。動作５０８は、負荷デバイスからアラートを受信することを含むことができる。アラートは、負荷デバイスの予測される電力消費量に関連することができる。動作５１０は、ＶＲモードを選択することを含むことができる。例えば、ＶＲモードは、モード選択ロジックによって選択されることができる。モード選択は、負荷デバイスからのアラートに少なくとも部分的に基づくことができる。このように、複数のＶＲモードのうちの１つ以上は、本開示と整合するモード選択可能ＶＲによって実装されることができる。

図５は、様々な実施形態による動作を示しているが、図５に示す動作の全てが必ずしも他の実施形態には必要ではないことが理解されるべきである。さらに、本開示の他の実施形態では、図５に示す動作及び／又は本明細書で説明する他の動作は、いずれの図面にも詳細には示されていない方法で組み合わされることができ、このような実施形態は、図５に示されるよりも少ない又は多い動作を含むことができることが十分に期待される。このように、１つの図面に正確には示されていない特徴及び／又は動作を対象とする請求項でも、本開示の範囲及び内容内にあるとみなされる。

メモリ１２２は、以下のタイプのメモリの１つ以上を含むことができる。半導体ファームウェアメモリ、プログラマブルメモリ、不揮発性メモリ、読み取り専用メモリ、電気的プログラマブルメモリ、ランダムアクセスメモリ、フラッシュメモリ、磁気ディスクメモ、及び／又は光ディスクメモリである。追加的又は代替的に、システムメモリは、他のタイプ及び／又は後々開発されるタイプのコンピュータ読み取り可能メモリを含むことができる。

本明細書で説明した動作の実施形態は、１つ以上のプロセッサによって実行されると、その方法を実行する命令を記憶しているコンピュータ読み取り可能記憶デバイスに実装されることができる。プロセッサは、例えば、処理ユニット及び／又はプログラマブル回路を含むことができる。記憶デバイスは、例えば、フロッピー（登録商標）ディスク、光ディスク、コンパクトディスク読み取り専用メモリ（ＣＤ−ＲＯＭ）、コンパクトディスクリライタブル（ＣＤ−ＲＷ）、光磁気ディスクを含む任意のタイプのディスク、読み取り専用メモリ（ＲＯＭ）、ダイナミック、スタティックＲＡＭ等のランダムアクセスメモリ（ＲＡＭ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ）、電気的消去可能プログラマブル読み取り専用メモリ（ＥＥＰＲＯＭ）、フラッシュメモリ等の半導体デバイス、磁気又は光カードである、任意のタイプの有形の非一時的記憶デバイス、又は電子命令を記憶するのに適した任意のタイプの記憶デバイスを含む機械読み取り可能記憶デバイスを含む。

本明細書の任意の実施形態で使用されているように、用語「ロジック」は、前述の動作のいずれかを実行するように構成されているアプリケーション、ソフトウェア、ファームウェア及び／又は回路を示すことができる。ソフトウェアは、非一時的コンピュータ読み取り可能記憶媒体に記録されたソフトウェアパッケージ、コード、命令、命令セット及び／又はデータとして具現化されることができる。ファームウェアは、メモリデバイス内にハードコードされた（例えば、不揮発性）コード、命令、命令セット及び／又はデータとして具体化されることができる。

本明細書の任意の実施形態で使用されているように、「回路」は、例えば、単一又は組み合わせて、ハードワイヤード回路、１つ以上の個別の命令処理コアを含むコンピュータプロセッサなどのプログラマブル回路、ステートマシン回路及び／又はプログラマブル回路によって実行される命令を格納するファームウェアを含むことができる。ロジックは、例えば、集積回路（ＩＣ）、特定用途向け集積回路（ＡＳＩＣ）、システムオンチップ（ＳｏＣ）、デスクトップコンピュータ、ラップトップコンピュータ、タブレットコンピュータ、サーバ、スマートフォン等のより大きなシステムの一部を形成する回路として、集合的又は個別に具現化されることができる。

負荷デバイス１４０は、１つ以上の装置構成及び／又は電力管理動作を実装するように構成されることができる。このような装置構成及び／又は電力管理動作は、２０１４年７月のオレゴン州ビーバートンでのユニファイドエクステンシブルファームウェアインタフェース（ＵＥＦＩ）フォーラムによって公開されたアドバンストコンフィグレーションアンドパワーインタフェース仕様リビジョン５．１並びに／又は、この仕様の以前のバージョン及び／若しくは後々のバージョン及び／若しくは関連のバージョンに準拠する、及び／又はこれらと互換性をとることができる。

いくつかの実施形態では、本明細書に記載された様々なロジック及び／又は回路に対する回路及び／又はロジックの実装を特定するために、ハードウェア記述言語（ＨＤＬ）が使用されることができる。例えば、一実施形態では、ハードウェア記述言語は、本明細書に記載された１つ以上の回路及び／又はロジックの半導体製造を可能にする超高速集積回路（ＶＨＳＩＣ）ハードウェア記述言語（ＶＨＤＬ）に準拠する、又はこれと互換性をとることができる。ＶＨＤＬは、ＩＥＥＥ標準１０７６−１９８７、ＩＥＥＥ標準１０７６．２、ＩＥＥＥ１０７６．１、ＶＨＤＬ−２００６のＩＥＥＥドラフト３．０、ＶＨＤＬ−２００８のＩＥＥＥドラフト４．０及び／若しくはＩＥＥＥ ＶＨＤＬ標準の他のバージョン並びに／又は他のハードウェア記述基準に準拠する、又はこれらと互換性をとることができる。

このように、本開示の教示と整合して、モード選択可能ＶＲは、例えば、線形（例えば、低ドロップアウト）、従来型（すなわち、クラシックな）降圧、３レベル降圧及び／又はスイッチトキャパシタである複数のＶＲモードのうちの１つ以上を実装するように構成されることができる。モード選択可能ＶＲトポロジーシステム及び方法は、そのモード選択可能ＶＲの動作前及び／又は動作中に特定のＶＲを選択することができるように構成されている。モードは、１つ以上の負荷特性に少なくとも部分的に基づいて選択されることができる。負荷特性は、予測負荷、現在負荷、負荷を含む負荷デバイスからの信号、検知電流及び／又は電圧を含む。特定のＶＲモードは、現在及び／又は予測動作状態に対してＶＲトポロジーの１つ以上のパフォーマンス特性を最適化するように選択されることができる。

本開示の例は、以下に説明するように、選択可能電圧レギュレータトポロジーに関連した、方法、その方法の活動を実行するための手段、デバイス、装置、システム等の主題の材料を含む。

例１ この例によれば、装置が提供される。当該装置は、複数の電圧レギュレータ（ＶＲ）モードのうちの１つ以上を実装するモード選択可能電圧レギュレータ（ＶＲ）を含み、前記モード選択可能ＶＲは、複数のスイッチと、インダクタ（Ｌ）と、フライングキャパシタ（Ｃｆ）と、出力キャパシタ（Ｃｏｕｔ）と、を含む。

例２ この例は、例１の要素を含み、前記複数のスイッチは、第１スイッチ（Ｓ１）と、第２スイッチ（Ｓ２）と、第３スイッチ（Ｓ３）と、第４スイッチ（Ｓ４）と、第５スイッチ（Ｓ５）と、を含み、前記Ｓ１の第１端子は供給電圧源Ｖｃｃに結合されるものであり、前記Ｓ１の第２端子は前記Ｓ２の第１端子と前記Ｃｆの第１端子に結合されており、前記Ｓ２の第２端子は前記Ｌの第１端子、前記Ｓ５の第１端子及び前記Ｓ３の第１端子に結合されており、前記Ｓ３の第２端子は前記Ｃｆの第２端子及び前記Ｓ４の第１端子に結合されており、前記Ｓ４の第２端子はグラウンドに結合されているものであり、前記Ｓ５の第２端子は前記Ｌの第２端子、前記Ｃｏｕｔの第１端子及びモード選択可能ＶＲ出力Ｖｏｕｔに結合されており、前記Ｃｏｕｔの第２端子はグラウンドに結合されているものである。

例３ この例は、例１の要素を含み、前記複数のＶＲモードは、線形ＶＲモードと、低ドロップアウトＶＲモードと、従来型降圧ＶＲモードと、３レベル降圧ＶＲモードと、スイッチトキャパシタＶＲモードと、線形ＶＲモードによってフォローされるスイッチトキャパシタＶＲモードの組み合わせと、を含む。

例４ この例は、例１から３のいずれか一つの要素を含み、前記複数のスイッチのうちの少なくとも１つは、コントローラロジックから制御入力信号を受けるものである。

例５ この例は、例４の要素を含み、前記制御入力信号は、パルス幅変調（ＰＷＭ）制御モードに対応する。

例６ この例は、例４の要素を含み、前記制御入力信号は、可変周波数制御モードに対応する。

例７ この例は、例２の要素を含み、前記Ｓ５は、互いに結合されている２つのスイッチを含む。

例８ この例は、例１から３のいずれか一つの要素を含み、前記複数のスイッチのうちの少なくとも１つは、電界効果トランジスタ（ＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及びリレーを含む群から選択される。

例９ この例は、例１から３のいずれか一つの要素を含み、前記１つ以上のＶＲモードは、コントローラロジックによる選択に応答して実装される。

例１０ この例は、例１から３のいずれか一つの要素を含み、前記複数のスイッチの各々は、制御入力信号を受ける制御端子を含む。

例１１ この例は、例２の要素を含み、スイッチＳ１、Ｓ２及びＳ５は、２状態状態デバイス及び線形デバイスの１つ以上として動作され、スイッチＳ３及びＳ４は、２状態デバイスとして動作される。

例１２ この例は、例７の要素を含み、前記２つのスイッチはトランジスタである。

例１３ この例は、例２の要素を含み、前記モード選択可能ＶＲは線形ＶＲモードとして構成され、前記Ｓ３及び前記Ｓ４はオフ状態にあり、前記Ｓ５は互いに結合されている２つのスイッチを含む。

例１４ この例は、例１３の要素を含み、前記Ｓ５はオフ状態にあり、前記Ｓ１及び前記Ｓ２の少なくとも１つは、線形状態にある。

例１５ この例は、例１４の要素を含み、前記Ｓ１又は前記Ｓ２はオン状態にある。

例１６ この例は、例１３の要素を含み、前記Ｓ１及び前記Ｓ２はオン状態にあり、前記Ｓ５は線形状態にある。

例１７ この例は、例２の要素を含み、前記モード選択ＶＲは、線形ＶＲモードによりフォローされるスイッチトキャパシタＶＲモードの組み合わせとして構成される。

例１８ この例は、例１７の要素を含み、スイッチＳ１、Ｓ２、Ｓ３及びＳ４は、２状態デバイスとして動作され、Ｓ５は線形状態で動作される。

例１９ この例は、例２の要素を含み、前記モード選択可能ＶＲは、従来型降圧ＶＲモード、３レベル降圧ＶＲモード又はスイッチトキャパシタＶＲモードとして構成され、前記Ｓ１、前記Ｓ２、前記Ｓ３、前記Ｓ４及び前記Ｓ５は、２状態デバイスとして動作され、各状態は制御信号に応答して入る。

例２０ この例は、例１９の要素を含み、制御モードは可変周波数モードに対応する。

例２１ この例は、例１９の要素を含み、制御モードはパルス幅変調（ＰＷＭ）制御モードに対応する。

例２２ この例は、例１９の要素を含み、前記モード選択可能ＶＲは、従来型降圧ＶＲモードとして構成され、前記Ｓ５はオフ状態にあり、第１状態区間中、前記Ｓ１及び前記Ｓ２はオンであり、前記Ｓ３及び前記Ｓ４はオフであり、第２状態区間中、前記Ｓ１及び前記Ｓ２はオフであり、前記Ｓ３及び前記Ｓ４はオンである。

例２３ この例は、例１９の要素を含み、前記モード選択可能ＶＲは、前記３レベル降圧ＶＲモードとして構成され、前記Ｓ５はオフ状態にあり、第１状態区間中、前記Ｓ１及び前記Ｓ２はオンであり、前記Ｓ３及び前記Ｓ４はオフであり、第２状態区間中、前記Ｓ１及び前記Ｓ３はオンであり、前記Ｓ２及び前記Ｓ４はオフであり、第３状態区間中、前記Ｓ２及び前記Ｓ４はオンであり、前記Ｓ１及び前記Ｓ３はオフであり、第４状態区間中、前記Ｓ３及び前記Ｓ４はオンであり、前記Ｓ１及び前記Ｓ２はオフであり、前記複数の状態区間の少なくともいくつかは、前記制御信号に応答して選択される。

例２４ この例は、例１９の要素を含み、前記モード選択可能ＶＲは、スイッチトキャパシタＶＲとして構成され、前記Ｓ５はオン状態にあり、第１状態区間中、前記Ｓ１及び前記Ｓ３はオンであり、前記Ｓ２及び前記Ｓ４はオフであり、第２状態区間中、前記Ｓ１及び前記Ｓ３はオフであり、前記Ｓ２及び前記Ｓ４はオンである。

例２５ この例によれば、方法が提供される。当該方法は、選択可能電圧レギュレータ（ＶＲ）によって、複数の電圧レギュレータ（ＶＲ）モードのうちの１つ以上を実装するステップを含み、該モード選択可能ＶＲは、複数のスイッチと、インダクタ（Ｌ）と、フライングキャパシタ（Ｃｆ）と、出力キャパシタ（Ｃｏｕｔ）と、を含む。

例２６ この例は、例２５の要素を含み、前記複数のスイッチは、第１スイッチ（Ｓ１）と、第２スイッチ（Ｓ２）と、第３スイッチ（Ｓ３）と、第４スイッチ（Ｓ４）と、第５スイッチ（Ｓ５）と、を含み、前記Ｓ１の第１端子は供給電圧源Ｖｃｃに結合されるものであり、前記Ｓ１の第２端子は前記Ｓ２の第１端子と前記Ｃｆの第１端子に結合されており、前記Ｓ２の第２端子は前記Ｌの第１端子、前記Ｓ５の第１端子及び前記Ｓ３の第１端子に結合されており、前記Ｓ３の第２端子は前記Ｃｆの第２端子及び前記Ｓ４の第１端子に結合されており、前記Ｓ４の第２端子はグラウンドに結合されているものであり、前記Ｓ５の第２端子は前記Ｌの第２端子、前記Ｃｏｕｔの第１端子及びモード選択可能ＶＲ出力Ｖｏｕｔに結合されており、前記Ｃｏｕｔの第２端子はグラウンドに結合されているものである。

例２７ この例は、例２５の要素を含み、前記複数のＶＲモードは、線形ＶＲモードと、低ドロップアウトＶＲモードと、従来型降圧ＶＲモードと、３レベル降圧ＶＲモードと、スイッチトキャパシタＶＲモードと、線形ＶＲモードによってフォローされるスイッチトキャパシタＶＲモードの組み合わせと、を含む。

例２８ この例は、例２５の要素を含み、前記複数のスイッチのうちの少なくとも１つによって、コントローラロジックから制御入力信号を受けるステップをさらに含む。

例２９ この例は、例２８の要素を含み、前記制御入力信号は、パルス幅変調（ＰＷＭ）制御モード及び／又は可変周波数モードの少なくとも１つに対応する。

例３０ この例は、例２５の要素を含み、モード選択ロジックによって、ＶＲモードを選択するステップをさらに含む。

例３１ この例は、例３１の要素を含み、前記ＶＲモードは、負荷特性に少なくとも部分的に基づいて選択される。

例３２ この例は、例２５の要素を含み、デバイスインタフェースロジックによって、負荷デバイスからアラートを受信するステップをさらに含む。

例３３ この例は、例３０の要素を含み、前記ＶＲモードは、前記モード選択可能ＶＲの動作前及び／又は動作中のうちの少なくとも１つで選択される。

例３４ この例は、例３１の要素を含み、前記負荷特性は、予測負荷、現在負荷、負荷を含む負荷デバイスからの信号、検知電流及び／又は検知電圧の１つ以上を含む。

例３５ この例は、例３０の要素を含み、選択された前記ＶＲモードは、パフォーマンス特性を最適化するものである。

例３６ この例は、例３０の要素を含み、前記ＶＲモードは、パフォーマンス特性を最適化することに少なくとも部分的に基づいて選択される。

例３７ この例は、例３５の要素を含み、前記パフォーマンス特性は、変換効率、出力電圧リップル、出力電流リップル及び／又は過渡パフォーマンスの１つ以上を含む。

例３８ この例は、例３０の要素を含み、前記ＶＲモードは、動作状態における変化に応答して選択される。

例３９ この例は、例３０の要素を含み、前記ＶＲモードは、動作状態における予測変化に少なくとも部分的に基づいて選択される。

例４０ この例は、例３０の要素を含み、前記ＶＲモードは、動作状態における予測変化の通知に少なくとも部分的に基づいて選択される。

例４１ この例は、例３８の要素を含み、前記動作状態は、負荷電圧及び／又は負荷電流の１つ以上を含む。

例４２ この例は、例３２の要素を含み、前記アラートは、現在電力消費及び／又は前記負荷デバイスの電力消費における予測変化のうちの少なくとも１つに関連付けられている。

例４３ この例は、例２５の要素を含み、コントローラロジックによって、１つ以上の負荷特性をモニタリングするステップをさらに含む。

例４４ この例は、例４３の要素を含み、前記負荷特性は、出力電圧及び／又は出力電流の１つ以上を含む。

例４５ この例は、例４３の要素を含み、前記コントローラロジックによって、前記１つ以上の負荷特性に少なくとも部分的に基づいて、前記モード選択可能ＶＲのＶＲモードを選択するステップをさらに含む。

例４６ この例は、例３２の要素を含み、前記デバイスインタフェースロジックによって、パラメータ及びポリシーストアにおいて、前記アラートに関連づけられたアラートインジケータを記憶する。

例４７ この例は、例３０の要素を含み、前記ＶＲモードは、ポリシーインジケータに少なくとも部分的に基づいて選択される。

例４８ この例は、例２５の要素を含み、ＶＲ制御ロジックによって、前記モード選択可能ＶＲの動作を制御するステップをさらに含む。

例４９ この例は、例３０の要素を含み、前記ＶＲモードは、前記モード選択可能ｖＲの動作中、動的に選択される。

例５０ この例は、例２５の要素を含み、制御入力信号（ＣＩＳ）ロジックによって、前記複数のスイッチの１つ以上を駆動するための制御入力信号を生成するステップをさらに含む。

例５１ この例は、例５０の要素を含み、前記制御入力信号は、パルス幅変調信号及び可変周波数信号のうちの少なくとも１つを含む。

例５２ この例は、例５１の要素を含み、前記可変周波数信号はヒステリシス制御モードに対応する。

例５３ この例は、例２６の要素を含み、コントローラロジックによって、前記Ｓ１、前記Ｓ２及び前記Ｓ５を２状態デバイス及び線形デバイスの１つ以上として動作させるステップと、該コントローラロジックによって、前記Ｓ３及び前記Ｓ４を２状態デバイスとして動作させるステップと、をさらに含む。

例５４ この例は、例２６の要素を含み、前記Ｓ５は、互いに結合されている２つのスイッチを含む。

例５５ この例は、例５４の要素を含み、前記２つのスイッチはトランジスタである。

例５６ この例は、例２６の要素を含み、コントローラロジックによって、前記モード選択可能ＶＲを線形ＶＲモードとして構成するステップと、該コントローラロジックによって、前記Ｓ３及び前記Ｓ４をオフ状態に制御するステップと、をさらに含み、前記Ｓ５は互いに結合されている２つのスイッチを含む。

例５７ この例は、例５６の要素を含み、コントローラロジックによって、前記Ｓ５をオフ状態に制御するステップと、該コントローラロジックによって、前記Ｓ１及び前記Ｓ２の少なくとも１つを線形状態に制御するステップと、をさらに含む。

例５８ この例は、例５７の要素を含み、前記コントローラロジックによって、前記Ｓ１又は前記Ｓ２をオン状態に制御するステップをさらに含む。

例５９ この例は、例５６の要素を含み、コントローラロジックによって、前記Ｓ１及び前記Ｓ２をオン状態に制御するステップと、該コントローラロジックによって、前記Ｓ５を線形状態に制御するステップと、をさらに含む。

例６０ この例は、例２６の要素を含み、コントローラロジックによって、前記モード選択ＶＲを、線形ＶＲモードによりフォローされるスイッチトキャパシタＶＲモードの組み合わせとして構成するステップをさらに含む。

例６１ この例は、例６０の要素を含み、前記コントローラロジックによって、前記Ｓ１、前記Ｓ２、前記Ｓ３及び前記Ｓ４は、２状態デバイスとして動作させるステップと、前記コントローラロジックによって、前記Ｓ５を線形状態で動作させるステップと、をさらに含む。

例６２ この例は、例２６の要素を含み、コントローラロジックによって、前記モード選択可能ＶＲを従来型降圧ＶＲモード、３レベル降圧ＶＲモード又はスイッチトキャパシタＶＲモードとして構成するステップと、該コントローラロジックによって、前記Ｓ１、前記Ｓ２、前記Ｓ３、前記Ｓ４及び前記Ｓ５を、２状態デバイスとして動作させるステップと、をさらに含み、各状態は制御信号に応答して入る。

例６３ この例は、例６２の要素を含み、制御モードは可変周波数モードに対応する。

例６４ この例は、例６２の要素を含み、制御モードはパルス幅変調（ＰＷＭ）制御モードに対応する。

例６５ この例は、例６２の要素を含み、前記コントローラロジックによって、前記モード選択可能ＶＲを、従来型降圧ＶＲモードとして構成するステップと、前記コントローラロジックによって、前記Ｓ５はオフ状態に制御するステップと、前記コントローラロジックによって、第１状態区間中、前記Ｓ１及び前記Ｓ２をオンに、前記Ｓ３及び前記Ｓ４をオフに制御するステップと、前記コントローラロジックによって、第２状態区間中、前記Ｓ１及び前記Ｓ２をオフに、前記Ｓ３及び前記Ｓ４をオンに制御するステップと、をさらに含む。

例６６ この例は、例６２の要素を含み、前記コントローラロジックによって、前記モード選択可能ＶＲを、前記３レベル降圧ＶＲモードとして構成し、前記コントローラロジックによって、前記Ｓ５をオフ状態に制御するステップと、前記コントローラロジックによって、第１状態区間中、前記Ｓ１及び前記Ｓ２をオンに、前記Ｓ３及び前記Ｓ４をオフに制御するステップと、前記コントローラロジックによって、第２状態区間中、前記Ｓ１及び前記Ｓ３をオンに、前記Ｓ２及び前記Ｓ４をオフに制御するステップと、前記コントローラロジックによって、第３状態区間中、前記Ｓ２及び前記Ｓ４をオンに、前記Ｓ１及び前記Ｓ３をオフに制御するステップと、前記コントローラロジックによって、第４状態区間中、前記Ｓ３及び前記Ｓ４をオンに、前記Ｓ１及び前記Ｓ２をオフに制御するステップと、をさらに含み、前記複数の状態区間の少なくともいくつかは、前記制御信号に応答して選択される。

例６７ この例は、例６２の要素を含み、前記コントローラロジックによって、前記モード選択可能ＶＲを、スイッチトキャパシタＶＲとして構成するステップと、前記コントローラロジックによって、前記Ｓ５はオン状態に制御するステップと、前記コントローラロジックによって、第１状態区間中、前記Ｓ１及び前記Ｓ３をオンに、前記Ｓ２及び前記Ｓ４をオフに制御するステップと、前記コントローラロジックによって、第２状態区間中、前記Ｓ１及び前記Ｓ３をオフに、前記Ｓ２及び前記Ｓ４をオンに制御するステップと、をさらに含む。

例６８ この例によれば、システムが含まれる。当該システムは、複数の電圧レギュレータ（ＶＲ）モードのうちの１つ以上を実装するモード選択可能電圧レギュレータ（ＶＲ）と、前記モード選択可能ＶＲの動作を管理するコントローラロジックと、を含む。モード選択可能ＶＲは、複数のスイッチと、インダクタ（Ｌ）と、フライングキャパシタ（Ｃｆ）と、出力キャパシタ（Ｃｏｕｔ）と、を含む。

例６９ この例は、例６８の要素を含み、前記複数のスイッチは、第１スイッチ（Ｓ１）と、第２スイッチ（Ｓ２）と、第３スイッチ（Ｓ３）と、第４スイッチ（Ｓ４）と、第５スイッチ（Ｓ５）と、を含み、前記Ｓ１の第１端子は供給電圧源Ｖｃｃに結合されるものであり、前記Ｓ１の第２端子は前記Ｓ２の第１端子と前記Ｃｆの第１端子に結合されており、前記Ｓ２の第２端子は前記Ｌの第１端子、前記Ｓ５の第１端子及び前記Ｓ３の第１端子に結合されており、前記Ｓ３の第２端子は前記Ｃｆの第２端子及び前記Ｓ４の第１端子に結合されており、前記Ｓ４の第２端子はグラウンドに結合されているものであり、前記Ｓ５の第２端子は前記Ｌの第２端子、前記Ｃｏｕｔの第１端子及びモード選択可能ＶＲ出力Ｖｏｕｔに結合されており、前記Ｃｏｕｔの第２端子はグラウンドに結合されているものである。

例７０ この例は、例６８の要素を含み、前記コントローラロジックは、ＶＲモードを選択するモード選択ロジックを含む。

例７１ この例は、例６８の要素を含み、前記複数のＶＲモードは、線形ＶＲモードと、低ドロップアウトＶＲモードと、従来型降圧ＶＲモードと、３レベル降圧ＶＲモードと、スイッチトキャパシタＶＲモードと、線形ＶＲモードによってフォローされるスイッチトキャパシタＶＲモードの組み合わせと、を含む。

例７２ この例は、例６８の要素を含み、前記コントローラロジックは、前記モード選択可能ＶＲに制御入力信号を供給するＶＲ制御ロジックを含む。

例７３ この例は、例７２の要素を含み、前記制御入力信号は、パルス幅変調（ＰＷＭ）制御モード及び／又は可変周波数モードの少なくとも１つに対応する。

例７４ この例は、例６８から７２のいずれか一つの要素を含み、前記コントローラロジックは、負荷デバイスからアラートを受信するデバイスインタフェースロジックを含む。

例７５ この例は、例７０の要素を含み、前記ＶＲモードは、前記モード選択可能ＶＲの動作前及び／又は動作中のうちの少なくとも１つで選択される。

例７６ この例は、例７０の要素を含み、前記ＶＲモードは、負荷特性に少なくとも部分的に基づいて選択される。

例７７ この例は、例７６の要素を含み、前記負荷特性は、予測負荷、現在負荷、負荷を含む負荷デバイスからの信号、検知電流及び／又は検知電圧の１つ以上を含む。

例７８ この例は、例７０の要素を含み、選択された前記ＶＲモードは、パフォーマンス特性を最適化するものである。

例７９ この例は、例７０の要素を含み、前記ＶＲモードは、パフォーマンス特性を最適化することに少なくとも部分的に基づいて選択される。

例８０ この例は、例７８又は７９の要素を含み、前記パフォーマンス特性は、変換効率、出力電圧リップル、出力電流リップル及び／又は過渡パフォーマンスの１つ以上を含む。

例８１ この例は、例７０の要素を含み、前記ＶＲモードは、動作状態における変化に応答して選択される。

例８２ この例は、例７０の要素を含み、前記ＶＲモードは、動作状態における予測変化に少なくとも部分的に基づいて選択される。

例８３ この例は、例７０の要素を含み、前記ＶＲモードは、動作状態における予測変化の通知に少なくとも部分的に基づいて選択される。

例８４ この例は、例８１から８３のいずれか一つの要素を含み、前記動作状態は、負荷電圧及び／又は負荷電流の１つ以上を含む。

例８５ この例は、例７４の要素を含み、前記アラートは、現在電力消費及び／又は前記負荷デバイスの電力消費における予測変化のうちの少なくとも１つに関連付けられている。

例８６ この例は、例６８から７２のいずれか一つの要素を含み、前記コントローラロジックは、１つ以上の負荷特性をモニタリングするものである。

例８７ この例は、例８６の要素を含み、前記負荷特性は、出力電圧及び／又は出力電流の１つ以上を含む。

例８８ この例は、例８６又は８７の要素を含み、前記コントローラロジックは、前記１つ以上の負荷特性に少なくとも部分的に基づいて、前記モード選択可能ＶＲのＶＲモードを選択するステップをさらに含む。

例８９ この例は、例７４の要素を含み、前記コントローラロジックは、パラメータ及びポリシーストアを含み、前記デバイスインタフェースロジックは、前記パラメータ及びポリシーストアにおいて、前記アラートに関連づけられたアラートインジケータを記憶するものである。

例９０ この例は、例６８から７２のいずれか一つの要素を含み、前記モード選択可能ＶＲの動作を制御するＶＲ制御ロジックをさらに含む。

例９１ この例は、例７０の要素を含み、前記モード選択ロジックは、前記ＶＲモードを、ポリシーインジケータに少なくとも部分的に基づいて選択するものである。

例９２ この例は、例６８から７２のいずれか一つの要素を含み、前記コントローラロジックは、前記複数のスイッチの１つ以上を駆動するための制御入力信号を生成する制御入力信号（ＣＩＳ）ロジックをさらに含む。

例９３ この例は、例９２の要素を含み、前記制御入力信号は、パルス幅変調信号及び可変周波数信号のうちの少なくとも１つを含む。

例９４ この例は、例９３の要素を含み、前記可変周波数信号はヒステリシス制御モードに対応する。

例９５ この例は、例６８から７２のいずれか一つの要素を含み、前記モード選択可能ＶＲの少なくとも一部は、オンダイである。

例９６ この例は、例６８から７２のいずれか一つの要素を含み、前記モード選択可能ＶＲの少なくとも一部は、オフダイである。

例９７ この例は、例６８から７２のいずれか一つの要素を含み、前記複数のスイッチは、電界効果トランジスタ（ＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）及びリレーの１つ以上を含む。

例９８ この例は、例６８から７２のいずれか一つの要素を含み、前記複数のスイッチの各々は、それぞれ制御入力信号を受信する制御端子を有する。

例９９ この例は、例６８から７２のいずれか一つの要素を含み、前記複数のスイッチの各々は、複数の制御入力信号を受信する制御端子を有する。

例１００ この例は、例６９の要素を含み、スイッチＳ１、Ｓ２及びＳ５は、２状態デバイス及び線形デバイスの１つ以上として動作され、スイッチＳ３及びＳ４は、２状態デバイスとして動作される。

例１０１ この例は、例６９の要素を含み、前記Ｓ５は、互いに結合されている２つのスイッチを含む。

例１０２ この例は、例１０１の要素を含み、前記２つのスイッチはトランジスタである。

例１０３ この例は、例６９の要素を含み、前記モード選択可能ＶＲは線形ＶＲモードとして構成され、前記Ｓ３及び前記Ｓ４はオフ状態にあり、前記Ｓ５は互いに結合されている２つのスイッチを含む。

例１０４ この例は、例１０３の要素を含み、前記Ｓ５はオフ状態にあり、前記Ｓ１及び前記Ｓ２の少なくとも１つは、線形状態にある。

例１０５ この例は、例１０４の要素を含み、前記Ｓ１又は前記Ｓ２はオン状態にある。

例１０６ この例は、例１０３の要素を含み、記Ｓ１及び前記Ｓ２はオン状態にあり、前記Ｓ５は線形状態にある。

例１０７ この例は、例６９の要素を含み、前記モード選択ＶＲは、線形ＶＲモードによりフォローされるスイッチトキャパシタＶＲモードの組み合わせとして構成される。

例１０８ この例は、例１０７の要素を含み、スイッチＳ１、Ｓ２、Ｓ３及びＳ４は、２状態デバイスとして動作され、Ｓ５は線形状態で動作される。

例１０９ この例は、例６９の要素を含み、前記モード選択可能ＶＲは、従来型降圧ＶＲモード、３レベル降圧ＶＲモード又はスイッチトキャパシタＶＲモードとして構成され、前記Ｓ１、前記Ｓ２、前記Ｓ３、前記Ｓ４及び前記Ｓ５は、２状態デバイスとして動作され、各状態は制御信号に応答して入る。

例１１０ この例は、例１０９の要素を含み、制御モードは可変周波数モードに対応する。

例１１１ この例は、例１０９の要素を含み、制御モードはパルス幅変調（ＰＷＭ）制御モードに対応する。

例１１２ この例は、例１０９の要素を含み、前記モード選択可能ＶＲは、従来型降圧ＶＲモードとして構成され、前記Ｓ５はオフ状態にあり、第１状態区間中、前記Ｓ１及び前記Ｓ２はオンであり、前記Ｓ３及び前記Ｓ４はオフであり、第２状態区間中、前記Ｓ１及び前記Ｓ２はオフであり、前記Ｓ３及び前記Ｓ４はオンである。

例１１３ この例は、例１０９の要素を含み、前記モード選択可能ＶＲは、前記３レベル降圧ＶＲモードとして構成され、前記Ｓ５はオフ状態にあり、第１状態区間中、前記Ｓ１及び前記Ｓ２はオンであり、前記Ｓ３及び前記Ｓ４はオフであり、第２状態区間中、前記Ｓ１及び前記Ｓ３はオンであり、前記Ｓ２及び前記Ｓ４はオフであり、第３状態区間中、前記Ｓ２及び前記Ｓ４はオンであり、前記Ｓ１及び前記Ｓ３はオフであり、第４状態区間中、前記Ｓ３及び前記Ｓ４はオンであり、前記Ｓ１及び前記Ｓ２はオフであり、前記複数の状態区間の少なくともいくつかは、前記制御信号に応答して選択される。

例１１４ この例は、例１０９の要素を含み、前記モード選択可能ＶＲは、スイッチトキャパシタＶＲとして構成され、前記Ｓ５はオン状態にあり、第１状態区間中、前記Ｓ１及び前記Ｓ３はオンであり、前記Ｓ２及び前記Ｓ４はオフであり、第２状態区間中、前記Ｓ１及び前記Ｓ３はオフであり、前記Ｓ２及び前記Ｓ４はオンである。

例１１５ 本開示の他の例は、１つ以上のプロセッサにより実行されると、例２５から６７のいずれか１つによる方法を含む動作をもたらす命令を記憶しているコンピュータ読み取り可能記憶デバイスである。

例１１６ 本開示の他の例は、例２５から６７のいずれか１つによる方法を実行するようにアレンジされた少なくとも１つのデバイスを含むシステムである。

例１１７ 本開示の他の例は、例２５から６７のいずれか１つによる方法を実行する手段を含むデバイスである。

本明細書で採用されている用語及び表現は、限定ではなく説明の用語として使用され、そのような用語及び表現の使用において、図示及び説明された特徴（又はその一部）の等価物を排除する意図はなく、特許請求の範囲内において種々の変更が可能であると認識している。したがって、特許請求の範囲は、そのような均等物のすべてをカバーすることを意図している。

様々な特徴、態様及び実施形態を本明細書で説明してきた。特徴、態様及び実施形態は、当業者に理解されるように、互いに組み合わせたり、変形させたり、修正させたりする余地がある。それゆえ、本開示は、そのような組み合わせ、変形及び修正を包含するものとみなされるべきである。

Claims (24)

1. 複数の電圧レギュレータ（ＶＲ）モードのうちの１つ以上を実装するモード選択可能電圧レギュレータ（ＶＲ）を含み、
   前記モード選択可能ＶＲは、
   複数のスイッチと、
   インダクタ（Ｌ）と、
   フライングキャパシタ（Ｃｆ）と、
   出力キャパシタ（Ｃｏｕｔ）と、を含む、装置。
2. 前記複数のスイッチは、第１スイッチ（Ｓ１）と、第２スイッチ（Ｓ２）と、第３スイッチ（Ｓ３）と、第４スイッチ（Ｓ４）と、第５スイッチ（Ｓ５）と、を含み、
   前記Ｓ１の第１端子は供給電圧源Ｖｃｃに結合されるものであり、
   前記Ｓ１の第２端子は前記Ｓ２の第１端子と前記Ｃｆの第１端子に結合されており、
   前記Ｓ２の第２端子は前記Ｌの第１端子、前記Ｓ５の第１端子及び前記Ｓ３の第１端子に結合されており、
   前記Ｓ３の第２端子は前記Ｃｆの第２端子及び前記Ｓ４の第１端子に結合されており、
   前記Ｓ４の第２端子はグラウンドに結合されているものであり、
   前記Ｓ５の第２端子は前記Ｌの第２端子、前記Ｃｏｕｔの第１端子及びモード選択可能ＶＲ出力Ｖｏｕｔに結合されており、
   前記Ｃｏｕｔの第２端子はグラウンドに結合されているものである、請求項１に記載の装置。
3. 前記複数のＶＲモードは、線形ＶＲモードと、低ドロップアウトＶＲモードと、従来型降圧ＶＲモードと、３レベル降圧ＶＲモードと、スイッチトキャパシタＶＲモードと、線形ＶＲモードによってフォローされるスイッチトキャパシタＶＲモードの組み合わせと、を含む、請求項１に記載の装置。
4. 前記複数のスイッチのうちの少なくとも１つは、コントローラロジックから制御入力信号を受けるものである、請求項１から３のいずれか一項に記載の装置。
5. 前記制御入力信号は、パルス幅変調（ＰＷＭ）制御モードに対応する、及び／又は
   前記制御入力信号は、可変周波数制御モードに対応する、請求項４に記載の装置。
6. 前記Ｓ５は、互いに結合されている２つのスイッチを含む、請求項２に記載の装置。
7. 前記複数のスイッチのうちの少なくとも１つは、電界効果トランジスタ（ＦＥＴ）、バイポーラ接合トランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、及びリレーを含む群から選択される、請求項１から３のいずれか一項に記載の装置。
8. モード選択可能電圧レギュレータ（ＶＲ）によって、複数の電圧レギュレータ（ＶＲ）モードのうちの１つ以上を実装するステップを含み、該モード選択可能ＶＲは、複数のスイッチと、インダクタ（Ｌ）と、フライングキャパシタ（Ｃｆ）と、出力キャパシタ（Ｃｏｕｔ）と、を含む、方法。
9. 前記複数のスイッチは、第１スイッチ（Ｓ１）と、第２スイッチ（Ｓ２）と、第３スイッチ（Ｓ３）と、第４スイッチ（Ｓ４）と、第５スイッチ（Ｓ５）と、を含み、
   前記Ｓ１の第１端子は供給電圧源Ｖｃｃに結合されるものであり、
   前記Ｓ１の第２端子は前記Ｓ２の第１端子と前記Ｃｆの第１端子に結合されており、
   前記Ｓ２の第２端子は前記Ｌの第１端子、前記Ｓ５の第１端子及び前記Ｓ３の第１端子に結合されており、
   前記Ｓ３の第２端子は前記Ｃｆの第２端子及び前記Ｓ４の第１端子に結合されており、
   前記Ｓ４の第２端子はグラウンドに結合されているものであり、
   前記Ｓ５の第２端子は前記Ｌの第２端子、前記Ｃｏｕｔの第１端子及びモード選択可能ＶＲ出力Ｖｏｕｔに結合されており、
   前記Ｃｏｕｔの第２端子はグラウンドに結合されているものである、請求項８に記載の方法。
10. 前記複数のＶＲモードは、線形ＶＲモードと、低ドロップアウトＶＲモードと、従来型降圧ＶＲモードと、３レベル降圧ＶＲモードと、スイッチトキャパシタＶＲモードと、線形ＶＲモードによってフォローされるスイッチトキャパシタＶＲモードの組み合わせと、を含む、請求項８に記載の方法。
11. 前記複数のスイッチのうちの少なくとも１つによって、コントローラロジックから制御入力信号を受けるステップをさらに含み、
    前記制御入力信号は、パルス幅変調（ＰＷＭ）制御モード及び／又は可変周波数モードの少なくとも１つに対応する、請求項８に記載の方法。
12. モード選択ロジックによって、ＶＲモードを選択するステップをさらに含む、請求項８に記載の方法。
13. 前記ＶＲモードは、負荷特性に少なくとも部分的に基づいて選択される、請求項１２に記載の方法。
14. デバイスインタフェースロジックによって、負荷デバイスからアラートを受信するステップをさらに含む、請求項８に記載の方法。
15. 複数の電圧レギュレータ（ＶＲ）モードのうちの１つ以上を実装するモード選択可能電圧レギュレータ（ＶＲ）であって、
    複数のスイッチと、
    インダクタ（Ｌ）と、
    フライングキャパシタ（Ｃｆ）と、
    出力キャパシタ（Ｃｏｕｔ）と、を含むモード選択可能ＶＲと、
    前記モード選択可能ＶＲの動作を管理するコントローラロジックと、を含むシステム。
16. 前記複数のスイッチは、第１スイッチ（Ｓ１）と、第２スイッチ（Ｓ２）と、第３スイッチ（Ｓ３）と、第４スイッチ（Ｓ４）と、第５スイッチ（Ｓ５）と、を含み、
    前記Ｓ１の第１端子は供給電圧源Ｖｃｃに結合されるものであり、
    前記Ｓ１の第２端子は前記Ｓ２の第１端子と前記Ｃｆの第１端子に結合されており、
    前記Ｓ２の第２端子は前記Ｌの第１端子、前記Ｓ５の第１端子及び前記Ｓ３の第１端子に結合されており、
    前記Ｓ３の第２端子は前記Ｃｆの第２端子及び前記Ｓ４の第１端子に結合されており、
    前記Ｓ４の第２端子はグラウンドに結合されているものであり、
    前記Ｓ５の第２端子は前記Ｌの第２端子、前記Ｃｏｕｔの第１端子及びモード選択可能ＶＲ出力Ｖｏｕｔに結合されており、
    前記Ｃｏｕｔの第２端子はグラウンドに結合されているものである、請求項１５に記載のシステム。
17. 前記コントローラロジックは、ＶＲモードを選択するモード選択ロジックを含む、請求項１５に記載のシステム。
18. 前記複数のＶＲモードは、線形ＶＲモードと、低ドロップアウトＶＲモードと、従来型降圧ＶＲモードと、３レベル降圧ＶＲモードと、スイッチトキャパシタＶＲモードと、線形ＶＲモードによってフォローされるスイッチトキャパシタＶＲモードの組み合わせと、を含む、請求項１５に記載のシステム。
19. 前記コントローラロジックは、前記モード選択可能ＶＲに制御入力信号を供給するＶＲ制御ロジックを含む、請求項１５から１８のいずれか一項に記載のシステム。
20. 前記制御入力信号は、パルス幅変調（ＰＷＭ）制御モード及び／又は可変周波数モードの少なくとも１つに対応する、請求項１９に記載のシステム。
21. 前記コントローラロジックは、負荷デバイスからアラートを受信するデバイスインタフェースロジックを含む、請求項１５から１８のいずれか一項に記載のシステム。
22. 前記ＶＲモードは、前記モード選択可能ＶＲの動作前及び／又は動作中のうちの少なくとも１つで選択される、請求項１７に記載のシステム。
23. 請求項８から１４のいずれか一項に記載の方法を実行するようにアレンジされた少なくとも１つの装置を含むシステム。
24. 請求項８から１４のいずれか一項に記載の方法を実施する手段を含むデバイス。

Images