CN114337267A

CN114337267A - 一种基于cot架构的电压控制电路、方法及电源设备

Info

Publication number: CN114337267A
Application number: CN202111630505.2A
Authority: CN
Inventors: 周洁
Original assignee: Guangdong Oppo Mobile Telecommunications Corp Ltd
Current assignee: Guangdong Oppo Mobile Telecommunications Corp Ltd
Priority date: 2021-12-28
Filing date: 2021-12-28
Publication date: 2022-04-12

Abstract

本申请实施例公开了一种基于COT架构的电压控制电路、方法及电源设备，该电压控制电路包括输出反馈电路、开关管电路、驱动电路、反馈采样电路、加法器、储能电感和输出电容；其中，反馈采样电路，用于对储能电感进行电压采样，得到采样电压；加法器，用于将采样电压与输出反馈电路提供的反馈电压进行相加，得到目标反馈电压；驱动电路，用于根据目标反馈电压，生成向开关管电路提供的第一驱动信号和第二驱动信号，并根据第一驱动信号和第二驱动信号控制开关管电路中开关管的导通或关断，以控制储能电感充电或放电的状态；输出电容，与储能电感和输出反馈电路均连接，用于提供输出电压。如此，能够减小等效串联电阻ESR，又可达到降低纹波的目的。

Description

一种基于COT架构的电压控制电路、方法及电源设备

技术领域

本申请涉及电力电子技术领域，尤其涉及一种基于COT架构的电压控制电路、方法及电源设备。

背景技术

开关电源是利用现代电力电子技术，控制开关管导通和关断的时间比率，维持稳定输出电压的一种电源，以小型、轻量和高效率的特点被广泛应用几乎所有的电子设备，是当今电子信息产业飞速发展不可缺少的一种电源方式。

目前，一种常见的降压式(Buck)电路的环路控制方式为恒定导通时间(Constanton Time，COT)模式，其主要应用于存在快速负载变化的系统，能够满足器件对供电稳定性的需求。然而，在相关技术中，需要较大的ESR来保证足够的噪声容限及提供足够小的延迟时间，以保证COT架构控制的环路稳定性；但是这又会导致输出电压的纹波大幅度增加，使得在瞬态响应变化时出现不可避免的较大过冲或下冲现象。

发明内容

本申请提出一种基于COT架构的电压控制电路、方法及电源设备，既能够减小等效串联电阻ESR，又能够达到降低纹波的目的。

本申请的技术方案是这样实现的：

第一方面，本申请实施例提供了一种基于COT架构的电压控制电路，该电压控制电路包括输出反馈电路、开关管电路、驱动电路、反馈采样电路、加法器、储能电感和输出电容；其中，

反馈采样电路，与储能电感并联，用于对储能电感进行电压采样，得到采样电压；

加法器，与反馈采样电路的输出端和输出反馈电路的反馈端均连接，用于将采样电压与输出反馈电路提供的反馈电压进行相加，得到目标反馈电压；

驱动电路，与加法器的输出端连接，用于根据目标反馈电压，生成向开关管电路提供的第一驱动信号和第二驱动信号，并根据第一驱动信号和第二驱动信号控制开关管电路中开关管的导通或关断，以控制储能电感充电或放电的状态；

输出电容，与储能电感和输出反馈电路均连接，用于提供输出电压。

第二方面，本申请实施例提供了一种电压控制方法，该方法包括：

通过反馈采样电路对储能电感进行电压采样，得到采样电压；

通过加法器对采样电压与输出反馈电路提供的反馈电压进行相加，得到目标反馈电压；

根据目标反馈电压，通过驱动电路生成向开关管电路提供的第一驱动信号和第二驱动信号，并根据第一驱动信号和第二驱动信号控制开关管电路中开关管的导通或关断，以控制储能电感充电或放电的状态；

在储能电感充电或放电的状态下，通过输出电容提供输出电压。

第三方面，本申请实施例提供了一种电源设备，该电源设备包括如第一方面所述的电压控制电路。

本申请实施例所提供的一种基于COT架构的电压控制电路、方法及电源设备，该电压控制电路包括输出反馈电路、开关管电路、驱动电路、反馈采样电路、加法器、储能电感和输出电容；其中，反馈采样电路，与储能电感并联，用于对储能电感进行电压采样，得到采样电压；加法器，与反馈采样电路的输出端和输出反馈电路的反馈端均连接，用于将采样电压与输出反馈电路提供的反馈电压进行相加，得到目标反馈电压；驱动电路，与加法器的输出端连接，用于根据目标反馈电压，生成向开关管电路提供的第一驱动信号和第二驱动信号，并根据第一驱动信号和第二驱动信号控制开关管电路中开关管的导通或关断，以控制储能电感充电或放电的状态；输出电容，与储能电感和输出反馈电路均连接，用于提供输出电压。这样，由于增加了反馈采样电路，可以使用储能电感上的压降变化来替代纹波提供电感电流信息，从而减小了COT架构对纹波的依赖，既能够减小等效串联电阻ESR，又能够达到降低纹波的目的。

附图说明

图1为一种传统COT架构的拓扑结构示意图；

图2为本申请实施例提供的一种基于COT架构的电压控制电路的组成结构示意图；

图3为本申请实施例提供的另一种基于COT架构的电压控制电路的组成结构示意图；

图4为本申请实施例提供的又一种基于COT架构的电压控制电路的组成结构示意图；

图5为本申请实施例提供的一种电压控制方法的流程示意图；

图6为本申请实施例提供的一种电源设备的组成结构示意图。

具体实施方式

为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，不是旨在限制本申请。

在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。还需要指出，本申请实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本申请实施例能够以除了在这里图示或描述的以外的顺序实施。

在目前的电源设计中，对于需要做出快速响应的电源模块，通常可以采用恒定导通时间(Constant on Time，COT)模式作为降压式(Buck)电路的环路控制方式。参见图1，其示出了一种传统COT架构的拓扑结构示意图。如图1所示，该传统COT架构可以包括上管Q1、下管Q2、储能电感L、直流阻抗(Direct Current Resistance，DCR)、等效串联电阻(Equivalent Series Resistance，ESR)、分压电阻R1和R2、输出电容Co、负载R_L、比较器、导通时间计时器、SR锁存器和驱动模块。其中，上管Q1的漏极端(D)与输入电压(Vin)连接，上管Q1的栅极端(G)、下管Q2的栅极端(G)均与驱动模块连接，上管Q1的源极端(S)与下管Q2的漏极端(D)连接，下管Q2的源极端(S)与地连接；比较器的两个输入端分别连接参考电压(Vref)和反馈电压(Vfb)，而反馈电压(Vfb)则是由输出电压(Vout)经由分压电阻R1和R2进行分压得到的；比较器的输出端与SR寄存器的置位端(Set，S)连接，导通时间计时器的输出端与SR寄存器的复位端(Reset，R)连接，SR寄存器的输出端(Q)分别与驱动模块和导通时间计时器连接。

具体来讲，图1所示COT架构的工作流程是：在上管Q1导通时(即Q1的开关闭合)，这时候储能电感L及输出电容Co被充电，使输出电压(Vout)升高，反馈电压(Vfb)电位随之升高。在导通时间计时器定义一个周期之后，复位脉冲产生，上管Q1的导通周期结束(即Q1的开关关断)，下管Q2的导通周期开始。在下管Q2导通时，这时候储能电感L及输出电容Co放电，为负载R_L提供能量，导致输出电压(Vout)降低，当反馈电压(Vfb)小于参考电压(Vref)的时候，比较器输出置位脉冲，而且输出由低变为高的跳变信号到驱动模块，以终止下管Q2导通，开始上管Q1导通，从而开始一个新的周期。需要注意的是，这里的驱动模块包括逻辑电路和死区，即上管Q1的驱动信号和下管Q2的驱动信号之间无交叠。

与另一种常用的Buck电路——PCM架构相比，COT架构具有以下特点，使其目前被主流地应用于存在快速负载变化的系统，例如中央处理器(Central Processing Unit，CPU)内核和双倍速率(Double Data Rate，DDR)存储器等，以满足器件对供电稳定性的需求：

(1)不使用电流检测电路和误差放大器，直接将检测到的反馈电压和参考电压进行比较以决定何时需要唤醒一次导通过程。电路设计更加简单。

(2)当负载增加时，上管的导通时间维持恒定不变，为灌入更多的能量给负载，会减小下管的导通时间。也就是说，PCM架构应对负载增加的方式是，在调节过程中延长上管的导通时间，而周期不变，提高了占空比；而COT架构则是单纯减小下管的导通时间，既提高了占空比，同时也缩短了周期。

(3)依靠高速数字比较器的速度效益，无需模拟放大以及传统电压/电流模式的Buck电路控制中所需的补偿网络，使得COT架构具有比PCM更快的响应速度。

(3)在轻负载时，脉冲频率得到了进一步的降低，可以保持较高的效率。因为只有当输出负载需要时才会发出脉冲，所以与具有永久开关时钟的电压或电流模式架构相比，可以实现更小的内部开关损耗。

也就是说，在相关技术中，给大负载区域供电的电源均采用COT架构，以迎合能够在剧烈的负载变化时电压保持较小跌落，以及在轻负载时进一步提高能量传递效率的需求。

然而，COT架构相比于PCM架构，也存在有如下缺点：在目前采用的COT模拟方案中，输出电容的等效串联电阻(ESR)是实现系统稳定的一个重要的因素。首先需要明确的是，为了尽可能快地将输出电压维持稳定，COT架构根据输出电压的降低来打开上管的本质目的，是增大电感电流来补充能量，而这也是所有Buck电路拓扑保持稳定的核心，只是在COT架构中，选取了输出电压来作为电感电流的映射。因此，如果“电感电流不足”这一事件与“输出电压的变小”之间有了时间差，那么就必将导致系统维稳电压的时间延迟变长。

在ESR很小或者是没有ESR的理想输出电容上，会导致电感电流与输出电压之间的相位延迟变大，电感电流纹波与输出电压纹波之间的线性关系降低。另外，如果电流在电容上充放电引起的输出变化特别小，很容易使得输出电压波形中的交流分量被噪声失真，甚至误触参考电压Vref的阈值，使得系统开始崩溃振荡，从而降低噪声容限。因此，需要较大的ESR来保证足够的噪声容限及提供足够小的延迟时间，以保证COT架构控制的环路稳定性。而这同时还会导致输出电压的纹波大幅度增加，并且会在瞬态响应变化时出现不可避免的较大的过冲电压和下冲电压。这对COT架构在噪声敏感模块的供电场景提出了新的挑战。

简言之，虽然目前使用COT架构的电源在负载增加时的瞬态表现优秀，但是在负载释放时的测试数据及纹波数据较之指标下限，已没有很多的裕量。基于此，本申请实施例提供了一种基于COT架构的电压控制电路，由于增加了反馈采样电路，可以使用储能电感上的压降变化来替代纹波提供电感电流信息，从而减小了COT架构对纹波的依赖，既能够减小等效串联电阻ESR，又能够达到降低纹波的目的，进而避免了在瞬态响应变化时的过冲或下冲现象。

下面将结合附图对本申请各实施例进行详细说明。

在本申请的一实施例中，参见图2，其示出了本申请实施例提供的一种基于COT架构的电压控制电路的组成结构示意图。如图2所示，该电压控制电路20可以包括输出反馈电路201、开关管电路202、驱动电路203、反馈采样电路204、加法器205、储能电感L和输出电容Co；其中，

反馈采样电路204，与储能电感L并联，用于对储能电感L进行电压采样，得到采样电压；

加法器205，与反馈采样电路204的输出端和输出反馈电路201的反馈端均连接，用于将采样电压与输出反馈电路201提供的反馈电压进行相加，得到目标反馈电压；

驱动电路203，与加法器205的输出端连接，用于根据目标反馈电压，生成向开关管电路202提供的第一驱动信号和第二驱动信号，并根据第一驱动信号和第二驱动信号控制开关管电路202中开关管的导通或关断，以控制储能电感L充电或放电的状态；

输出电容Co，与储能电感L和输出反馈电路201均连接，用于提供输出电压。

需要说明的是，在本申请实施例中，对于储能电感L而言，其不仅具有电感值，而且自身还具有直流阻抗，如图2中所示的DCR。

还需要说明的是，在本申请实施例中，对于开关管电路202而言，其可以包括上开关管(用Q1表示)和下开关管(用Q2表示)。其中，上开关管的漏极端均与输入电压(Vin)连接，上开关管的源极端均与下开关管的漏极端连接且还与储能电感L的一端连接，而下开关管的源极端接地。

另外，在本申请实施例中，储能电感L的另一端与输出电容Co的一端连接且还与输出反馈电路201连接，反馈采样电路204并联在储能电感L的两端，而且输出反馈电路201的反馈端和反馈采样电路204的输出端均与加法器205的输入端连接，然后加法器205的输出端与驱动电路203的输入端连接，而驱动电路203的两个输出端与开关管电路202中上开关管的栅极端和下开关管的栅极端分别连接，以控制上开关管和下开关管的导通或关断，进而控制储能电感L的一端是接Vin或者接地，以实现对储能电感L的充电或放电。

还需要说明的是，对于上开关管或下开关管而言，其可以是三极管、晶体管等，或者也可以是金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)，可简称为场效应管(用MOS管表示)。在图2中，上开关管或下开关管用MOS管表示，但是本申请实施例并不作具体限定。

可以理解的是，本申请实施例为了进一步减小输出电压的纹波，而且减小传统COT架构对输出电容的ESR依赖，这里提出了一种反馈采样电路，即通过增加反馈通路，从而能够降低ESR的需求量。具体地，对于反馈采样电路204而言，在一些实施例中，参见图3，反馈采样电路204可以包括第三电阻R3、采样电容C_sense、滤波电阻R_f和滤波电容C_f；其中，

第三电阻R3的一端与储能电感L的一端连接，第三电阻R3的另一端与采样电容C_sense的一端和滤波电容C_f的一端均连接，采样电容C_sense的另一端与储能电感L的另一端和滤波电阻R_f的一端均连接，滤波电容C_f的另一端与滤波电阻R_f的另一端连接并作为反馈采样电路204的输出端，用于提供采样电压。

需要说明的是，传统COT架构中，需要较大的ESR来防止反馈量的失真，以更加精确地进行线性反馈。其目的在于，需要在反馈电压的信号中能够清楚地读到电流信息，因此需要乘以ESR这个系数来进行放大以表征。然而大的ESR会带来大的纹波，这与寻求的高质量电源是相违背的。

因此，本申请实施例提出了一种技术方案：既能够在整个频域和时域上不失真反馈电流信息，又能减小ESR，以达到降低纹波的目的。这时候，在ESR以外，另提出一条能线性反映电感电流纹波波形且噪声容限大的通路，然后将采集到的采样电压添加到反馈电压中，然后用所得到的目标反馈电压参与第一比较器的比较动作。

进一步地，对于反馈采样电路204的设计而言，在一些实施例中，滤波电阻和滤波电容组成高通滤波器，使得采样电压中不包含直流分量；其中，

在高通滤波器中，满足1/(2πR_fC_f)>0.5×F_SW及R_fC_f<0.1×R3C_sense；其中，R_f为滤波电阻的阻值，C_f为滤波电容的容值，F_SW为电压控制电路的开关频率，R3为第三电阻的阻值，C_sense为采样电容的容值。

在一些实施例中，第三电阻与采样电容用于设置时间常数，以匹配输出电压的相位变化；其中，

在反馈采样电路中，满足L/DCR＝R3×C_sense；其中，L为储能电感的电感值，DCR为储能电感的直流阻抗值。

也就是说，对于图3中所示的反馈采样电路204，本申请实施例主要考虑如下几个方面：

(1)不需要在功率回路上增加串联电阻来做纹波放大(相当于贡献了一部分ESR)。因为如果这个串联电阻太小，则满足不了大幅度降低ESR需求的目的，如果这个串联电阻太大则会产生过多的功耗和电压降。因此，将储能电感自带的直流阻抗DCR被作为串联电阻而利用起来，使用C_sense来采样储能电感(包含了DCR)两端的电压，也就是使用电感电流纹波在DCR上引起的电压波动，来代替Vout上的纹波，将其作为新的反馈扰动注入。

(2)加入到反馈电压中的Vsense不要有直流分量，也就是说，要与电感电流的直流分量大小无关。因此，这里需要加入一个高通滤波器来滤除直流部分。其中，需要同时考虑高通滤波器的带宽：1/(2πR_fC_f)>0.5×F_SW，以及不需要产生过多的相位超前：R_fC_f<0.1×R3C_sense。

(3)新的交流信号Vsense相对于实际的输出电压纹波不要有相位延迟，也就是说，能够“完美”地取代ESR来放大输出电压的变化。因此，通过R3配合C_sense来设置时间常数，以匹配输出电压变化的相位，使这个利用C_sense采样得到的电压值能够代替传统COT架构中的纹波，成为新的电感电流映射量。使得L+DCR这一通路上的时间常数与R3+Csense这一通路上的时间常数相等，可得到：L/DCR＝R3×C_sense。

(4)对于开关管电路202中开关管上的压降，输出电容上的等效串联电感以及温度变化引起的元器件参数的变化等，这里暂时不予考虑。

进一步地，在一些实施例中，如图3所示，输出反馈电路201可以包括第一电阻R1和第二电阻R2，电压控制电路20还可以包括等效串联电阻ESR；其中，

第一电阻R1的一端与储能电感L的一端和等效串联电阻ESR的一端均连接，等效串联电阻ESR的另一端与输出电容Co的一端连接；

第一电阻R1的另一端与第二电阻R2的一端连接并作为反馈端，用于提供反馈电压；

第二电阻R2的另一端与地连接；

输出电容Co的另一端与地连接。

进一步地，在一些实施例中，如图3所示，驱动电路203可以包括第一比较器、导通时间计时器、锁存器和驱动模块；其中，

第一比较器的输入端与加法器的输出端连接，第一比较器的输出端与锁存器的置位端连接，导通时间计时器的输出端与锁存器的复位端连接，锁存器的输出端与驱动模块和导通时间计时器的输入端连接。

需要说明的是，在本申请实施例中，锁存器可以为SR锁存器。另外，这里的驱动模块包括第一输出端和第二输出端；其中，第一输出端输出第一驱动信号，第二输出端输出第二驱动信号，而且第一驱动信号和第二驱动信号互为电平相反且不存在交叠的信号，即第一驱动信号和第二驱动信号之间存在死区。

也就是说，针对开关管电路202所包括的上开关管和下开关管；具体来讲，上开关管的栅极端与第一输出端连接，用于接收第一驱动信号；以及下开关管的栅极端与第二输出端连接，用于接收第二驱动信号。

在一些实施例中，对于储能电感L充电的阶段，其工作过程如下：

锁存器，用于在储能电感充电的状态下，当导通时间计时器达到预设时间值时，向锁存器的复位端提供复位信号，使得锁存器的输出端输出第一输出信号；

驱动模块，用于根据第一输出信号，通过第一输出端向上开关管提供第一驱动信号，以关断上开关管；以及通过第二输出端向下开关管提供第二驱动信号，以导通下开关管。

在一些实施例中，对于储能电感L放电的阶段，其工作过程如下：

第一比较器，用于将目标反馈电压与第一参考电压进行比较，输出第一比较信号；

锁存器，还用于在储能电感放电的情况下，当第一比较信号指示目标反馈电压小于第一参考电压时，向锁存器的置位端提供置位信号，使得锁存器的输出端输出第二输出信号；

驱动模块，还用于根据第二输出信号，通过第一输出端向上开关管提供第一驱动信号，以导通上开关管；以及通过第二输出端向下开关管提供第二驱动信号，以关断下开关管。

需要说明的是，这里的预设时间值具体是指上开关管的导通时间。也就是说，在储能电感充电的状态下，当导通时间计时器达到预设时间值时，此时向锁存器的复位端提供复位信号，使得锁存器的输出端输出第一输出信号(即由高变低的跳变信号)；这时候根据第一输出信号，通过驱动模块的第一输出端向上开关管提供第一驱动信号，以关断上开关管；以及通过驱动模块的第二输出端向下开关管提供第二驱动信号，以导通下开关管；然后进入储能电感放电的状态，当第一比较器输出的第一比较信号指示目标反馈电压小于第一参考电压时，此时向锁存器的置位端提供置位信号，使得锁存器的输出端输出第二输出信号(即由低变高的跳变信号)；这时候根据第二输出信号，通过驱动模块的第一输出端向上开关管提供第一驱动信号，以导通上开关管；以及通过驱动模块的第二输出端向下开关管提供第二驱动信号，以关断下开关管。

这样，在本申请实施例中，针对COT架构的纹波痛点问题，通过增加反馈采样电路来更换反馈量中的交流部分，使用储能电感上的压降变化替代纹波提供电感电流信息，从而减小了COT架构对纹波的依赖，可以选取较小ESR的输出电容，而且能够获得更好的纹波表现。

简言之，本实施例提供了一种基于COT架构的电压控制电路，该电压控制电路包括输出反馈电路、开关管电路、驱动电路、反馈采样电路、加法器、储能电感和输出电容；其中，反馈采样电路，与储能电感并联，用于对储能电感进行电压采样，得到采样电压；加法器，与反馈采样电路的输出端和输出反馈电路的反馈端均连接，用于将采样电压与输出反馈电路提供的反馈电压进行相加，得到目标反馈电压；驱动电路，与加法器的输出端连接，用于根据目标反馈电压，生成向开关管电路提供的第一驱动信号和第二驱动信号，并根据第一驱动信号和第二驱动信号控制开关管电路中开关管的导通或关断，以控制储能电感充电或放电的状态；输出电容，与储能电感和输出反馈电路均连接，用于提供输出电压。这样，由于增加了反馈采样电路，可以使用储能电感上的压降变化来替代纹波提供电感电流信息，从而减小了COT架构对纹波的依赖，既能够减小等效串联电阻ESR，又能够达到降低纹波的目的。

在本申请的另一实施例中，基于前述实施例所述的电压控制电路20，对于开关管电路202而言，为了减小电感电流，避免负载释放时的输出电压上冲，上开关管可以用上开关管阵列来代替，即使用至少两个上开关管来代替前述实施例中的一个上开关管，而且在每一个上开关管通路上串联一个分压电阻。如此，在充电阶段，当负载快速释放时，可以使得储能电感两端的压差减小，从而减小电感电流，使输出电容的充电减慢，减小输出电压的爬升。

在这种情况下，在上开关管导通的充电阶段，当负载突然减小而导致输出反馈电路提供的反馈电压上冲达到某一参考电压(如第二参考电压)时，可以由第二比较器产生一个数字信号提供给数字控制器，从而与驱动模块提供的第一驱动信号共同来控制上开关管阵列，将上开关管阵列中的一部分上开关管导通。不同的导通上开关管通路意味着不同的分压电阻。由数字信号来决定导通多少个上开关管通路，在输出电压和储能电感前端之间增加压差并调整这个压差的大小，从而实现将储能电感前端电位压低到一个比较低的水平，使电感电流升率减小，从而让灌入输出电容节点的电流和从输出电容节点拉出电流之间的差值减小，来达到减小输出电压的爬升的目的。其中，需要注意的是，这里的第二参考电压既不能将其设置的过低，否则会使正常的纹波也触发上开关管阵列的动作，也不能设置的过高，以免降低调节的性能。对于分压电阻来说，其阻值是可调节的，从而获得更加快速、稳定的限流调节。

在上开关管阵列中，每一个上开关管通路被设计成统一的尺寸，在截止区与可变电阻区两种状态间切换。过于频繁的开关管动作会增加开关损耗；因此，除了基于输出电压进行反馈而进行快速动作的上开关管阵列控制方案之外，本申请实施例还提出了一种“基于指令执行功率的上开关管阵列控制方案，具体可以是根据微处理器在每一个业务场景内部划分任务周期，然后在单个任务周期内，不改变每一个上开关管的导通状态，从而减小上开关管阵列的开关损耗，提高效率。

参见图4，其示出了本申请实施例提供的又一种基于COT架构的电压控制电路的组成结构示意图。如图4所示，开关管以MOS管为例，该电压控制电路20可以包括该电压控制电路20可以包括MOS管阵列、下MOS管、数字控制器、第一比较器、第二比较器、导通时间计时器、SR锁存器、驱动模块、储能电感L、第一电阻R1、第二电阻R2、等效串联电阻ESR、直流阻抗DCR、第三电阻R3、采样电容C_sense、滤波电阻R_f、滤波电容C_f、加法器、输出电容Co和负载RL。另外，输入电压用Vin表示，反馈电压用Vfb表示，输出电压用Vout表示。

需要说明的是，MOS管阵列可以包括四个子MOS管(Q1、Q2、Q3、Q4)和各自串联的分压电阻，这些分压电阻可以为可调节电阻。另外，对于通过第二比较器和数字控制器，其用来控制MOS管阵列中每一个子MOS管的动作，以减小负载释放时的输出电压上冲。

还需要说明的是，利用储能电感L、直流阻抗DCR、第三电阻R3、采样电容C_sense、滤波电阻R_f和滤波电容C_f采集得到的采样电压没有直流分量，然后通过加法器将其加入到反馈电压中，也即更换了反馈电压中的交流部分，使用储能电感上的压降变化替代纹波提供电感电流信息，从而减小了COT架构对纹波的依赖，可以达到降低ESR需求量的目的。

示例性地，对于图4中的关键元器件，其参数设置可以如表1所示。

表1

元器件	参数	单位
			L	0.24	μH
DCR	20	mΩ
			R3	250	Ω
C<sub>sense</sub>	47	nF
			R<sub>f</sub>	2	kΩ
C<sub>f</sub>	1	nF
			Co	22	μF
ESR(相关技术方案)	11	mΩ
			ESR(本技术方案)	0	mΩ

简言之，根据图4和表1可以得到，一方面，在MOS管限流这一环节上，可以使用全摆幅的数字信号，而不是通过Vgs的大小来控制流经MOS管的电流大小。由于Vgs的精度很难得到保证，会降低系统的噪声免疫能力，同时会产生较大的DS压降，从而在MOS管上产生大的能量损耗。而图4中的开关管电路使用数字信号，不需要模拟的采样与放大，可以更快速，更精确地进行调节，同时，会把输出端以外极点和零点都推向高频区域，不会给系统原有的传递函数增加变量。而且使用开关管并联阵列限流，取代单管路径限流，能够获得更小的限流量调节步长和更宽的调节范围，同时灵活的可编程属性可以搭配业务场景，也能更加充分地发挥自带处理器的集成电源管理电路(Power Management IC，PMIC)的优势。此外，也可以不再等待因为业务场景的原因导致输出电压异常后进行调整反馈，而是直接主动地将业务场景需要的电压输出提前输入给Buck电路进行主动调节，如此可以大幅度提升因业务场景变化引起的稳定性问题，保护后级元器件，也能降低开关损耗。这样，相比于设置单个的MOS管作为限流路径，如果使用MOS阵列，那么可以获得更大范围以及更灵活的电流配置空间。以4个子MOS管组成的MOS管阵列为例，每一个子MOS管路径上的分压压降由用户事先自定义配置在寄存器中，那么在实际应用中，就可以有许多个不同的分压值可使用，拓展了分压的范围和精度，以避免出现分压过多，导致电感电流反而不够，或者分压不够，无力阻止输出电压上冲的情况出现，从而能够显著减少负载释放时的输出电压上冲。

另一方面，由于本申请实施例增加了反馈采样电路，还可以减小对ESR的依赖。在这里，可以使用时域来定量推导ESR在COT模式的系统稳定性中所起的作用，以电感的连续导通模式为例，其具体计算如下：

在传统COT架构中，在稳态下，一个周期内的电压变化应为0，因此，

其中，i_L(t)表示实时电感电流，

是负载电流，I1和I2分别是这个周期开始与结束时的电感瞬时电流，T_SW＝T_on+T_off。

根据电感在导通周期内的感应电动势：

以及，在关断周期内的感应电动势：

根据电感的伏秒平衡原理：

T_on/T_off＝V_out/V_in (4)

联立上述式(1)～式(4)，计算可得：

在这里，为I2和I1分别定义一个扰动：

为了达成稳态，

必须在时域上收敛到0，也就是说：

联立上述式(5)～式(8)，计算可得：

即：

按照上述描述的典型Buck配置计算上式，ESR约等于11mΩ。在脉冲频率调制(Pulse Frequency Modulation，PFM)模式较大的电感纹波电流中，预估会在这个数值的ESR上产生大约10mV左右的纹波电压。

而在本申请实施例提出的COT架构中，由采样电容C_sense上的电压波动代替了纹波：

可以推导出用于稳定性补偿的等效电阻R_equal如下：

将其代入式(9)，可以得到：

即：

经计算，在本申请实施例中所设置的Buck配置下，不需要输出电容的ESR便已可获得足够的交流反馈量，ESR的值等于0。而对于某些COT架构有导通时间自适应功能，在轻载的时候会保持在CCM模式而降频，则也能够减掉20mΩ的ESR需求。

通过上述实施例对前述实施例的具体实现进行了详细阐述，从中可以看出，通过前述实施例的技术方案，由于增加了反馈采样电路，可以使用储能电感上的压降变化来替代纹波提供电感电流信息，从而减小了COT架构对纹波的依赖，既能够减小等效串联电阻ESR，又能够达到降低纹波的目的，进而避免了在瞬态响应变化时的过冲或下冲现象。

在本申请的又一实施例中，基于前述实施例所述的电压控制电路20，参见图5，其示出了本申请实施例提供的一种电压控制方法的流程示意图。如图5所示，该方法可以包括：

S501：通过反馈采样电路对储能电感进行电压采样，得到采样电压。

S502：通过加法器对采样电压与输出反馈电路提供的反馈电压进行相加，得到目标反馈电压。

S503：根据目标反馈电压，通过驱动电路生成向开关管电路提供的第一驱动信号和第二驱动信号，并根据第一驱动信号和第二驱动信号控制开关管电路中开关管的导通或关断，以控制储能电感充电或放电的状态。

S504：在储能电感充电或放电的状态下，通过输出电容提供输出电压。

需要说明的是，本申请实施例的方法应用于前述实施例中任一项所述的电压控制电路20。在这里，由于增加了反馈通路(即反馈采样电路)，从而能够降低ESR的需求量。

在一些实施例中，反馈采样电路可以包括第三电阻、采样电容、滤波电阻和滤波电容；其中，第三电阻的一端与储能电感的一端连接，第三电阻的另一端与采样电容的一端和滤波电容的一端均连接，采样电容的另一端与储能电感的另一端和滤波电阻的一端均连接，滤波电容的另一端与滤波电阻的另一端连接并作为反馈采样电路的输出端，用于提供采样电压。

也就是说，在ESR以外，本申请实施例另提出一条能线性反映电感电流纹波波形且噪声容限大的通路，然后将采集到的采样电压添加到反馈电压中，然后用所得到的目标反馈电压参与第一比较器的比较动作。

进一步地，对于反馈采样电路的设计而言，在一些实施例中，滤波电阻和滤波电容组成高通滤波器，使得采样电压中不包含直流分量；其中，在高通滤波器中，满足1/(2πR_fC_f)>0.5×F_SW及R_fC_f<0.1×R3C_sense；其中，R_f为滤波电阻的阻值，C_f为滤波电容的容值，F_SW为电压控制电路的开关频率，R3为第三电阻的阻值，C_sense为采样电容的容值。

在一些实施例中，第三电阻与采样电容用于设置时间常数，以匹配输出电压的相位变化；其中，在反馈采样电路中，满足L/DCR＝R3×C_sense；其中，L为储能电感的电感值，DCR为储能电感的直流阻抗值。

在本申请实施例中，开关管电路可以包括上开关管和下开关管。相应地，在一些实施例中，所述根据第一驱动信号和第二驱动信号控制开关管电路中开关管的导通或关断，可以包括：

在储能电感充电的状态下，当导通时间计时器达到预设时间值时，向锁存器的复位端提供复位信号，使得锁存器的输出端输出第一输出信号；

根据第一输出信号，通过驱动模块的第一输出端向上开关管提供第一驱动信号，以关断上开关管；以及通过驱动模块的第二输出端向下开关管提供第二驱动信号，以导通下开关管。

在另一些实施例中，所述根据第一驱动信号和第二驱动信号控制开关管电路中开关管的导通或关断，还可以包括：

通过第一比较器，将目标反馈电压与第一参考电压进行比较，输出第一比较信号；

在储能电感放电的情况下，当第一比较信号指示目标反馈电压小于第一参考电压时，向锁存器的置位端提供置位信号，使得锁存器的输出端输出第二输出信号；

根据第二输出信号，通过驱动模块的第一输出端向上开关管提供第一驱动信号，以导通上开关管；以及通过驱动模块的第二输出端向下开关管提供第二驱动信号，以关断下开关管。

本实施例提供了一种电压控制方法，应用于前述实施例中任一项所述的电压控制电路20。通过反馈采样电路对储能电感进行电压采样，得到采样电压；通过加法器对采样电压与输出反馈电路提供的反馈电压进行相加，得到目标反馈电压；根据目标反馈电压，通过驱动电路生成向开关管电路提供的第一驱动信号和第二驱动信号，并根据第一驱动信号和第二驱动信号控制开关管电路中开关管的导通或关断，以控制储能电感充电或放电的状态；在储能电感充电或放电的状态下，通过输出电容提供输出电压。这样，针对COT架构的纹波痛点问题，通过增加反馈采样电路来更换反馈量中的交流部分，使用储能电感上的压降变化替代纹波提供电感电流信息，从而减小了COT架构对纹波的依赖，可以选取较小ESR的输出电容，而且能够获得更好的纹波表现。

在本申请的再一实施例中，参见图6，其示出了本申请实施例提供的一种电源设备的组成结构示意图。如图6所示，该电源设备60可以包括前述实施例中任一项所述的电压控制电路20。

在本申请实施例中，对于电源设备60而言，尤其是基于COT架构的Buck电路来说，根据该电压控制电路20，由于增加了反馈采样电路，可以使用储能电感上的压降变化来替代纹波提供电感电流信息，从而减小了COT架构对纹波的依赖，既能够减小等效串联电阻ESR，又能够达到降低纹波的目的。

需要说明的是，在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。

本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。

本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种基于COT架构的电压控制电路，其特征在于，包括输出反馈电路、开关管电路、驱动电路、反馈采样电路、加法器、储能电感和输出电容；其中，

所述反馈采样电路，与所述储能电感并联，用于对所述储能电感进行电压采样，得到采样电压；

所述加法器，与所述反馈采样电路的输出端和所述输出反馈电路的反馈端均连接，用于将所述采样电压与所述输出反馈电路提供的反馈电压进行相加，得到目标反馈电压；

所述驱动电路，与所述加法器的输出端连接，用于根据所述目标反馈电压，生成向所述开关管电路提供的第一驱动信号和第二驱动信号，并根据所述第一驱动信号和所述第二驱动信号控制所述开关管电路中开关管的导通或关断，以控制所述储能电感充电或放电的状态；

所述输出电容，与所述储能电感和所述输出反馈电路均连接，用于提供输出电压。

2.根据权利要求1所述的电压控制电路，其特征在于，所述反馈采样电路包括第三电阻、采样电容、滤波电阻和滤波电容；其中，

所述第三电阻的一端与所述储能电感的一端连接，所述第三电阻的另一端与所述采样电容的一端和所述滤波电容的一端均连接，所述采样电容的另一端与所述储能电感的另一端和所述滤波电阻的一端均连接，所述滤波电容的另一端与所述滤波电阻的另一端连接并作为所述反馈采样电路的输出端，用于提供所述采样电压。

3.根据权利要求2所述的电压控制电路，其特征在于，所述滤波电阻和所述滤波电容组成高通滤波器，使得所述采样电压中不包含直流分量；其中，

在所述高通滤波器中，满足1/(2πR_fC_f)>0.5×F_SW及R_fC_f<0.1×R3C_sense；其中，R_f为所述滤波电阻的阻值，C_f为所述滤波电容的容值，F_SW为所述电压控制电路的开关频率，R3为所述第三电阻的阻值，C_sense为所述采样电容的容值。

4.根据权利要求3所述的电压控制电路，其特征在于，所述第三电阻与所述采样电容用于设置时间常数，以匹配所述输出电压的相位变化；其中，

在所述反馈采样电路中，满足L/DCR＝R3×C_sense；其中，L为所述储能电感的电感值，DCR为所述储能电感的直流阻抗值。

5.根据权利要求1所述的电压控制电路，其特征在于，所述输出反馈电路包括第一电阻和第二电阻，所述电压控制电路还包括等效串联电阻；其中，

所述第一电阻的一端与所述储能电感的一端和所述等效串联电阻的一端均连接，所述等效串联电阻的另一端与所述输出电容的一端连接；

所述第一电阻的另一端与所述第二电阻的一端连接并作为反馈端，用于提供所述反馈电压；

所述第二电阻的另一端与地连接；

所述输出电容的另一端与地连接。

6.根据权利要求1至5任一项所述的电压控制电路，其特征在于，所述驱动电路包括第一比较器、导通时间计时器、锁存器和驱动模块；其中，

所述第一比较器的输入端与所述加法器的输出端连接，所述第一比较器的输出端与所述锁存器的置位端连接，所述导通时间计时器的输出端与所述锁存器的复位端连接，所述锁存器的输出端与所述驱动模块和所述导通时间计时器的输入端连接。

7.根据权利要求6所述的电压控制电路，其特征在于，所述开关管电路包括上开关管和下开关管，所述驱动模块包括第一输出端和第二输出端；其中，

所述上开关管的栅极端与所述第一输出端连接，用于接收所述第一驱动信号；

所述下开关管的栅极端与所述第二输出端连接，用于接收所述第二驱动信号。

8.根据权利要求7所述的电压控制电路，其特征在于，

所述锁存器，用于在所述储能电感充电的状态下，当所述导通时间计时器达到预设时间值时，向所述锁存器的复位端提供复位信号，使得所述锁存器的输出端输出第一输出信号；

所述驱动模块，用于根据所述第一输出信号，通过所述第一输出端向所述上开关管提供所述第一驱动信号，以关断所述上开关管；以及通过所述第二输出端向所述下开关管提供所述第二驱动信号，以导通所述下开关管。

9.根据权利要求7所述的电压控制电路，其特征在于，

所述第一比较器，用于将所述目标反馈电压与第一参考电压进行比较，输出第一比较信号；

所述锁存器，还用于在所述储能电感放电的情况下，当所述第一比较信号指示所述目标反馈电压小于第一参考电压时，向所述锁存器的置位端提供置位信号，使得所述锁存器的输出端输出第二输出信号；

所述驱动模块，还用于根据所述第二输出信号，通过所述第一输出端向所述上开关管提供所述第一驱动信号，以导通所述上开关管；以及通过所述第二输出端向所述下开关管提供所述第二驱动信号，以关断所述下开关管。

10.一种电压控制方法，其特征在于，所述方法包括：

通过加法器对所述采样电压与输出反馈电路提供的反馈电压进行相加，得到目标反馈电压；

根据所述目标反馈电压，通过驱动电路生成向开关管电路提供的第一驱动信号和第二驱动信号，并根据所述第一驱动信号和所述第二驱动信号控制所述开关管电路中开关管的导通或关断，以控制所述储能电感充电或放电的状态；

在所述储能电感充电或放电的状态下，通过输出电容提供输出电压。

11.根据权利要求10所述的方法，其特征在于，所述反馈采样电路包括第三电阻、采样电容、滤波电阻和滤波电容；其中，

12.根据权利要求11所述的方法，其特征在于，所述滤波电阻和所述滤波电容组成高通滤波器，使得所述采样电压中不包含直流分量；其中，

13.根据权利要求12所述的方法，其特征在于，所述第三电阻与所述采样电容用于设置时间常数，以匹配所述输出电压的相位变化；其中，

14.根据权利要求10至13任一项所述的方法，其特征在于，所述开关管电路包括上开关管和下开关管；

相应地，所述根据所述第一驱动信号和所述第二驱动信号控制所述开关管电路中开关管的导通或关断，包括：

在所述储能电感充电的状态下，当导通时间计时器达到预设时间值时，向锁存器的复位端提供复位信号，使得所述锁存器的输出端输出第一输出信号；

根据所述第一输出信号，通过驱动模块的第一输出端向所述上开关管提供所述第一驱动信号，以关断所述上开关管；以及通过所述驱动模块的第二输出端向所述下开关管提供所述第二驱动信号，以导通所述下开关管。

15.根据权利要求14所述的方法，其特征在于，所述根据所述第一驱动信号和所述第二驱动信号控制所述开关管电路中开关管的导通或关断，还包括：

通过第一比较器，将所述目标反馈电压与第一参考电压进行比较，输出第一比较信号；

在所述储能电感放电的情况下，当所述第一比较信号指示所述目标反馈电压小于第一参考电压时，向所述锁存器的置位端提供置位信号，使得所述锁存器的输出端输出第二输出信号；

根据所述第二输出信号，通过所述驱动模块的第一输出端向所述上开关管提供所述第一驱动信号，以导通所述上开关管；以及通过所述驱动模块的第二输出端向所述下开关管提供所述第二驱动信号，以关断所述下开关管。

16.一种电源设备，其特征在于，所述电源设备包括如权利要求1至9任一项所述的电压控制电路。