CN116094512B - 模拟直接加法电路及对应的电子设备 - Google Patents

Abstract

本发明提供一种模拟直接加法电路及对应的电子设备，其包括第一输入模块、第二输入模块、开关模块、第一储能模块、第二储能模块、输出模块。第一输入模块可提供第一模拟信号，第二输入模块可提供第二模拟信号。开关模块包括第一开关单元和第二开关单元，输出模块用于输出第一模拟信号和第二模拟信号。当电路处于储能状态时，第一开关单元导通，第一输入模块将第一模拟信号输出至第一储能模块，所述第一储能模块存储所述第一模拟信号的能量。当电路处于叠加状态时，第二开关单元导通，第二输入模块将第二模拟信号输出至第二储能模块，且第一储能模块释放第一模拟信号的能量，第二储能模块存储第一模拟信号的能量和第二模拟信号的能量。

Description

模拟直接加法电路及对应的电子设备

技术领域

本发明涉及电路领域，特别涉及一种模拟直接加法电路及对应的电子设备。

背景技术

在现有技术中，运算放大器加法电路的响应函数是Uo＝K1*U1+K2*U2。其中，K1，K2是关于加法电路阻抗元件特性参数，U1和U2分别为两个模拟信号，Uo为输出信号。一般情况下K1，K2不等于1，且同批的不同样品之间由于元件参数的精度有限，从而K1，K2均在一定范围内变化，不是常数。因此，存在现有的运算放大器加法电路难以实现两个模拟信号进行直加操作的技术问题。

故需要提供一种模拟直接加法电路及对应的电子设备来解决上述技术问题。

发明内容

本发明提供一种模拟直接加法电路及对应的电子设备，有效解决了现有的运算放大器加法电路难以实现两个模拟信号进行直加操作的技术问题。

本发明提供一种模拟直接加法电路，其包括：

第一输入模块，用于提供第一模拟信号；

第二输入模块，用于提供第二模拟信号；

开关模块，包括第一开关单元和第二开关单元，所述第一开关单元用于控制所述第一模拟信号输入第一储能模块，所述第二开关单元用于控制所述第二模拟信号输入第二储能模块；

所述第一储能模块，用于存储所述第一模拟信号的能量；

所述第二储能模块，用于存储所述第二模拟信号的能量和存储所述第一储能模块释放的所述第一模拟信号的能量；

输出模块，用于输出所述第一模拟信号和所述第二模拟信号；

当电路处于储能状态时，所述第一开关单元导通，所述第一输入模块将所述第一模拟信号输出至所述第一储能模块，所述第一储能模块存储所述第一模拟信号的能量；

当电路处于叠加状态时，所述第二开关单元导通，所述第二输入模块将所述第二模拟信号输出至所述第二储能模块，且所述第一储能模块释放所述第一模拟信号的能量，所述第二储能模块存储所述第一模拟信号的能量和所述第二模拟信号的能量，用于实现两个模拟信号系数均为1的直加操作，且稳态响应无系统误差。

在本发明所述的模拟直接加法电路中，所述第一开关单元包括第二电子开关件和第三电子开关件，所述第二开关单元包括第一电子开关件和第四电子开关件，所述第一电子开关件的一端连接所述第二输入模块，所述第一电子开关的另一端连接所述第三电子开关件的一端连接，所述第三电子开关件的另一端接地；所述第二电子开关件的一端连接所述第一输入模块，所述第二电子开关件的另一端连接所述第四电子开关件；

所述第一储能模块包括第一储能电容，所述第二储能模块包括第二储能电容，所述第一储能电容的一端连接于所述第一电子开关件和所述第三电子开关件之间，所述第一储能电容的另一端连接于所述第二电子开关件与所述第四电子开关件之间，所述第二储能电容的一端与所述第四电子开关件连接，所述第二储能电容的另一端接地。

在本发明所述的模拟直接加法电路中，当电路处于储能状态时，所述第二电子开关件和所述第三电子开关件导通，所述第一输入模块、所述第二电子开关件、所述第一储能电容、所述第三电子开关件依次连接形成导通的电路结构；

当电路处于叠加状态时，所述第一电子开关件和所述第四电子开关件导通，所述第二输入模块、所述第一电子开关件、所述第一储能电容、所述第四电子开关件、所述第二储能电容依次连接形成导通的电路结构。

在本发明所述的模拟直接加法电路中，所述第一储能电容的充电时间由所述第二电子开关件导通时的阻抗、所述第三电子开关件导通时的阻抗和所述第一储能电容的容抗确定。

在本发明所述的模拟直接加法电路中，所述第二储能电容的充电时间由所述第一电子开关件导通时的阻抗、所述第四电子开关件导通时的阻抗、所述第一储能电容的容抗和所述第二储能电容的容抗确定。

在本发明所述的模拟直接加法电路中，所述输出模块包括放大器，所述放大器包括正向输入端，反向输入端和输出端，所述正向输入端连接所述第二储能电容，所述反向输入端与所述输出端连接，所述输出端用于输出第一模拟信号和第二模拟信号，用于延缓第二储能电容的放电时间，保持第二储能电容输出信号电压值不变的情况下，减小输出电路的电阻，从而增强电路的输出驱动能力。

在本发明所述的模拟直接加法电路中，所述第一电子开关件、所述第二电子开关件、所述第三电子开关件、所述第四电子开关件均为MOS管。

在本发明所述的模拟直接加法电路中，所述第一电子开关件导通时的阻抗、所述第二电子开关件导通时阻抗、所述第三电子开关件导通时的阻抗、所述第四电子开关件导通时的阻抗均为小于1.5KΩ。

在本发明所述的模拟直接加法电路中，所述第一储能电容的容抗均为2pF-10pF，所述第二储能电容的容抗均为2pF-10pF。

一种电子设备，其包括权利要求上述任一所述的模拟直接加法电路。

本发明相较于现有技术，其有益效果为：本发明提供一种模拟直接加法电路，该模拟直接加法电路包括第一输入模块、第二输入模块、开关模块、第一储能模块、第二储能模块、输出模块。当电路处于储能状态时，第一开关单元导通，第一输入模块将第一模拟信号输出至第一储能模块，第一储能模块存储第一模拟信号的能量。当电路处于叠加状态时，第二开关单元导通，第二输入模块将第二模拟信号输出至第二储能模块。并且，第一储能模块释放第一模拟信号的能量。从而，第二储能模块存储第一模拟信号的能量和第二模拟信号的能量。经过多次高频率的导通操作，第二储能电容两端的电压将很快逐次趋近于第一模拟信号和第二模拟信号的电压。而且，输出模块可输出第一模拟信号和第二模拟信号。从而，输出模块输出信号的电压也同步趋近于第一模拟信号叠加第二模拟信号的电压，即稳态响应等于第一模拟信号叠加第二模拟信号。因此，该模拟直接加法电路可实现两个模拟信号系数均为1的直加操作，并且稳态响应无系统误差。有效解决了现有的运算放大器加法电路难以实现两个模拟信号进行直加操作的技术问题。

附图说明

图1为本发明的模拟直接加法电路一实施例的方框图。

图2为本发明的模拟直接加法电路一实施例的电路图。

图3为本发明的模拟直接加法电路一实施例的在储能状态时的等效电路图。

图4为本发明的模拟直接加法电路一实施例的在叠加状态时的等效电路图。

图5为本发明的模拟直接加法电路一实施例的迭代过程图之一。

图6为本发明的模拟直接加法电路一实施例的迭代过程图之二。

图7为现有技术的加法电路一实施例电路图。

图中，10、模拟直接加法电路；11、第一输入模块；12、第二输入模块；13、开关模块；131、第一开关单元；132、第二开关单元；14、第一储能模块；15、第二储能模块；16、输出模块。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明中所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」、「顶部」以及「底部」等词，仅是参考附图的方位，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。

本发明术语中的“第一”“第二”等词仅作为描述目的，而不能理解为指示或暗示相对的重要性，以及不作为对先后顺序的限制。

在图中，结构相似的单元是以相同标号表示。

请参照图1和图2，本发明提供一种模拟直接加法电路10及对应的电子设备。该模拟直接加法电路10应用于一种电子设备中，模拟直接加法电路10包括第一输入模块11、第二输入模块12、开关模块13、第一储能模块14、第二储能模块15、输出模块16。第一输入模块11用于提供第一模拟信号，第二输入模块12用于提供第二模拟信号。开关模块13包括第一开关单元131和第二开关单元132，第一开关单元131用于控制第一模拟信号输入第一储能模块14，第二开关单元132用于控制第二模拟信号输入第二储能模块15。第一储能模块14用于存储第一模拟信号的能量，第二储能模块15用于存储第二模拟信号的能量和存储第一储能模块14释放的第一模拟信号的能量，输出模块16用于输出第一模拟信号和第二模拟信号。

请参照图2，第一开关单元131包括第二电子开关件S2和第三电子开关件S3，第二开关单元132包括第一电子开关件S1和第四电子开关件S4。第一电子开关件S1的一端连接第二输入模块12，第一电子开关件S1的另一端连接第三电子开关件S3的一端连接，第三电子开关件S3的另一端接地。第二电子开关件S2的一端连接第一输入模块11，第二电子开关件S2的另一端连接第四电子开关件S4。

请参照图2，第一储能模块14包括第一储能电容C3，第二储能模块15包括第二储能电容C4，第一储能电容C3的一端连接于第一电子开关件S1和第三电子开关件S3之间，第一储能电容C3的另一端连接于第二电子开关件S2与第四电子开关件S4之间，第二储能电容C4的一端与第四电子开关件S4连接，第二储能电容C4的另一端接地。第一储能电容C3的容抗均为2pF-10pF，第二储能电容C4的容抗均为2pF-10pF。

请参照图2，输出模块16包括放大器U4，放大器U4包括正向输入端，反向输入端和输出端。模拟直接加法电路10还包括电源VCC，该电源VCC用于对放大器U4进行供电,该放大器的VEE端接地或负电源。正向输入端连接第二储能电容C4，反向输入端与输出端连接，输出端用于输出第一模拟信号和第二模拟信号。放大器U4用于延缓第二储能电容C4的放电时间，保持第二储能电容C4输出信号电压值不变的情况下，减小输出电路的电阻，从而增强电路的输出驱动能力。其中，第一输入模块11还包括第一前级电路输出电阻R5和第一前级电路输出电容C1，第二输入模块12还包括第二前级电路输出电阻R6和第二前级电路输出电容C2。

请参照图1和图2，当电路处于储能状态时，第一开关单元131导通。第一输入模块11将第一模拟信号输出至第一储能模块14，第一储能模块14存储第一模拟信号的能量。当电路处于叠加状态时，第二开关单元132导通。第二输入模块12将第二模拟信号输出至第二储能模块15，且第一储能模块14释放第一模拟信号的能量，第二储能模块15存储第一模拟信号的能量和第二模拟信号的能量。

请参照图7，在现有技术中，该加法电路的实际响应函数是Uo＝(U1*R2+U2*R1)*(R3+R4)/(R1+R2)/R3。因此，只有当R1＝R2＝R3＝R4的理想状态时，才有Uo＝U1+U2。但是，在真实情况下一般很难达到。其中，U1和U2为加法电路输入的两个模拟信号，Uo为加法电路输出的信号。R1、R2、R3、R4分别为该加法电路中的四个电阻，U3为该加法电路的放大器。在实际使用中，信号需要按原始比例进行叠加，比如两路相关的单端立体声信号合成为一路单声道信号。但是，若用上述方法进行叠加操作，则会使得左右声道由于系统误差造成的微小比例失配。

请参照图3，在电路处于储能状态时，第二电子开关件S2和第三电子开关件S3导通，第一电子开关件S1和第四电子开关件S4关断。第一输入模块11、第二电子开关件S2、第一储能电容C3、第三电子开关件S3依次连接形成导通的电路结构。第一输入模块11输入第一模拟信号向第一储能电容C3充电，从而第一储能电容C3存储第一模拟信号的能量。

请参照图4，在电路处于叠加状态时，第二电子开关件S2和第三电子开关S3件断开，第一电子开关件S1和第四电子开关件S4导通。第二输入模块12、第一电子开关件S1、第一储能电容C3、第四电子开关件S4、第二储能电容C4依次连接形成导通的电路结构。第二输入模块12将第二模拟信号输出至第二储能电容，并且，所述第一储能电容C3释放所述第一模拟信号的能量。从而第二储能电容C4存储第一模拟信号的能量和第二模拟信号的能量。经过多次高频率的开关操作，第二储能电容C4两端的电压将很快逐次趋近于第一模拟信号和第二模拟信号的电压。经过放大器U4进行隔离放大，放大器U4输出的信号也同步趋近于第一模拟信号叠加第二模拟信号，即稳态响应等于第一模拟信号叠加第二模拟信号。因此，该模拟直接加法电路10可实现两个模拟信号系数均为1的直加操作，并且稳态响应无系统误差。

请参照图2，第一电子开关件S1导通时的阻抗、第二电子开关件S2导通时的阻抗、第三电子开关件S3导通时的阻抗、第四电子开关件S4导通时的阻抗均为小于1.5KΩ。其中，第一电子开关件S1、第二电子开关件S2、第三电子开关件S3、第四电子开关件S4均为MOS管。而且，第一电子开关件S1、第二电子开关件S2、第三电子开关件S3、第四电子开关件S4作为电路处于储能状态或叠加状态的切换开关。

请参照图3，当电路处于储能状态时，第二电子开关件S2和第三电子开关件S3导通，第一输入模块11、第二电子开关件S2、第一储能电容C3、第三电子开关件S3依次连接形成导通的电路结构。在电路处于储能状态时，第二电子开关件S2和第三电子开关件S3导通，第一电子开关件S1和第四电子开关件S4关断。此时，第二电子开关件S2和第三电子开关件S3的阻抗为小于1.5KΩ，为了提高响应速度，电子开关件的工艺要保证极小的分布电容，可忽略不计。第一电子开关件S1和第四电子开关件S4断开时在电路中形成的阻抗约为10MΩ或更高，第一前级电路输出电阻R5一般小于100Ω。第一前级电路输出电容C1一般要求小于10pF。因此电路在小于1MHz的工作频率时，第一前级电路输出电阻R5的阻抗、第一前级电路输出电容C1的容抗、第一电子开关件S1和第四电子开关件S4的阻抗均可以忽略不计，电路简化为图3的形式。模拟直接加法电路10还包括寄生电容Cp，寄生电容Cp为芯片内部和PCB板上第一储能电容C3两端的寄生电容Cp，该寄生电容Cp一般2～3pF左右。并且，第一储能电容C3的充电时间由第二电子开关件S2导通时的阻抗、第三电子开关件S3导通时的阻抗和第一储能电容C3的容抗确定。τ1≈2*Rc*Cf，取Rc＝1.5K，则Cf＝10pF，从而τ1＝3*10^(-8)秒。其中，τ1为第一储能电容C3的充电时间，Cf为第一储能电容的容抗，Rc为第二电子开关件S2或第三电子开关件S3的阻抗。

请参照图4，当电路处于叠加状态时，第一电子开关件S1和第四电子开关件S4导通，第二输入模块12、第一电子开关件S1、第一储能电容C3、第四电子开关件S4、第二储能电容C2依次连接形成导通的电路结构。忽略第二前级电路输出电阻的阻抗R6、第二前级电路输出电容C2容抗、第二电子开关件S2和第三电子开关件S3阻抗的影响，叠加阶段的简化电路如下图4所示。模拟直接加法电路10还包括第一分布电容和第二分布电容，第一分布电容为第一储能电容C3两端的分布电容，第二分布电容是第二储能电容C4两端的分布电容。并且，第二储能电容C4的充电时间由第一电子开关件S1导通时的阻抗、第四电子开关件S4导通时的阻抗、第一储能电容C3的容抗和第二储能电容C4的容抗确定。τ2≈2*Rc*Cf*Co/(Cf+Co)，显然τ2小于τ1。即放电速度大于充电速度，取Cf＝Co＝10pF，τ2＝1.5*10^(-8)秒。其中，τ2为第二储能电容C4的充电时间，Rc为第一电子开关件S4或第四电子开关件S4的阻抗，Cf为第一储能电容C3的容抗，Co为第二储能电容C4的容抗。取储能阶段时长为T1,其中，T1＝τ1。取叠加阶段时长为T2,其中，T2＝τ2。而且τ1＝2*τ2，忽略开关过程的时间，完成一次储能和叠加的周期为T，得到T＝T1+T2＝τ1+τ2＝4.5*10^(-8)秒，开关频率Fs＝1/T＝22.2MHz，占空比66.7％。

请参照图5，初始条件U1＝0V，U2＝1V，并且第一储能电容存储的电压、第二储能电容存储的电压均等于0V。经过理论计算，进行4步迭代，第二储能电容C4存储电压的误差小于36.8％。进行12步迭代，第二储能电容C4存储电压的误差小于5％。经过26步迭代，第二储能电容C4存储电压的误差小于1‰，迭代过程如图5所示。图5中横坐标是单拍计数，每步迭代2拍，电路处于储能状态、电路处于叠加状态各执行一个单拍。其中，U1为第一模拟信号，U2为第二模拟信号，VCf ly为第一储能电容C3的存储电压，VCout为第二储能电容C4的存储电压。

请参照图6，初始条件U1＝1V，U2＝0V，并且第一储能电容存储的电压、第二储能电容C4存储的电压均等于0V。经过理论计算，进行4步迭代，第二储能电容C4存储电压的误差小于36.8％。经过12步迭代，第二储能电容C4存储电压的误差小于5％。经过25步迭代，第二储能电容C4存储电压的误差小于1‰，迭代过程如图6所示。图6中横坐标是单拍计数，每步迭代2拍，电路处于储能状态、电路处于叠加状态各执行一个单拍。其中，U1为第一模拟信号，U2为第二模拟信号，VCf ly为第一储能电容C3的存储电压，VCout为第二储能电容C4的存储电压。

如果在上述条件下，延长每连续2拍开关周期T，比较计算可知，整体响应速度有所下降,当T远大于3*τ2时，响应速度取决于开关周期T。减小开关周期，整体响应速度几乎不变，具体的开关周期与整体响应速度的关系如下表所示。并且减小开关周期，第二储能电容输出的阶梯纹波幅度会减小。但是开关速度提高后，开关过程的影响将逐渐显现，实际响应速度会有所下降。一般建议开关周期T取不大于τ1+τ2，开关周期与误差的关系如以下的表格所示。其中，开关周期为T，VCf l y为第一储能电容C3初始状态的存储电压，VCout为第二储能电容C4初始状态的存储电压，τ1＝2*τ2。

VCf l y为第一储能电容C3初始状态的存储电压，VCout为第二储能电容C4初始状态的存储电压。因此，在第一模拟信号和第二模拟信号未输入时，第一储能电容C3和第二储能电容C4的电压均为0V，如上述表格所示。第一模拟信号和第二模拟信号输入后，U1＝0V，U2＝1V，即第一模拟信号输入的电压为0V，第二模拟信号输入的电压为1V。在上述表格的基础上，结合图5，经过多步迭代，第一储能电容C3和第二储能电容C4最终的电压均为1V。

如上述表格所示，T＝3*τ2，U1＝0V，U2＝1V。即开关周期为3*τ2，第一模拟信号输入的电压为0V，第二模拟信号输入的电压为1V。第二储能电容C4存储电压的误差小于36.8％，需要进行4步迭代，并且响应的时间为12*τ2。第二储能电容C4存储电压的误差小于5％，需要经过12步迭代，并且响应的时间为36*τ2。第二储能电容C4存储电压的误差小于1‰，需要经过25步迭代，并且响应的时间为75*τ2。

如上述表格所示，T＝9*τ2，U1＝0V，U2＝1V。即开关周期为9*τ2，与T＝3*τ2相比，开关周期延长至3倍。第一模拟信号输入的电压为0V，第二模拟信号输入的电压为1V。第二储能电容C4存储电压的误差小于36.8％，需要进行2步迭代，并且响应的时间为18*τ2。第二储能电容C4存储电压的误差小于5％，需要经过5步迭代，并且响应的时间为45*τ2。第二储能电容C4存储电压的误差小于1‰，需要经过12步迭代，并且响应的时间为108*τ2。因此，开关周期为9*τ2时的响应时间均大于开关周期为3*τ2时的响应时间。从而验证了上述结论：延长开关周期，整体响应速度有所下降。

如上述表格所示，T＝τ2，U1＝0V，U2＝1V。即开关周期为τ2，与T＝3*τ2相比，开关周期缩短至1/3。第一模拟信号输入的电压为0V，第二模拟信号输入的电压为1V。第二储能电容C4存储电压的误差小于36.8％，需要进行12步迭代，并且响应的时间为12*τ2。第二储能电容C4存储电压的误差小于5％，需要经过33步迭代，并且响应的时间为33*τ2。第二储能电容C4存储电压的误差小于1‰，需要经过73步迭代，并且响应的时间为73*τ2。因此，开关周期为τ2时的响应时间约等于开关周期为3*τ2时的响应时间。从而验证了上述结论：减小开关周期，整体响应速度几乎不变。

综上，理论上第一模拟信号和第二模拟信号响应速度的3dB带宽估算约为1/(2*π*(τ1+τ2)*4)≈884kHz，适当的减小第二储能电容的容抗，增加占空比，可缩短τ2的时长，带宽还可以略为提高。

若需进一步提高带宽，则可以继续调整优化电路参数。因为τ1≈2*Rc*Cf，所以减小第二电子开关件S2或第三电子开关件S3导通时的阻抗，或减小第一储能电容C3的容抗，可以减小第一储能电容C3的充电时间。由于开关管的工艺要保证极小的分布电容，因此，减小分布电容也可以减小储能电容的容抗。进而，减小第一分布电容的容抗也可以减小第一储能电容C3的充电时间。

因为τ2≈2*Rc*Cf*Co/(Cf+Co)，所以减小第一电子开关件S1或第四电子开关件S4导通时的阻抗，或减小第一储能电容C3的容抗或第二储能电容C4的容抗，可使得τ2减小，即第二储能电容C4的充电时间减小。并且由于减小分布电容也可以减小储能电容的容抗，因此减小第一分布电容的容抗或第二分布电容的容抗也可以减小第二储能电容C4的充电时间。因为带宽的计算公式为1/(2*π*(τ1+τ2)*4)，所以减少τ1、τ2，能够减小第一储能电容C3的充电时间或减小第二储能电容C4的充电时间，进而使得带宽增大。根据上述结论τ1＝2τ2，从而带宽为1/24*π*τ2。若τ2缩短至1/2，则带宽提高为原来的2倍。相应提高开关频率，该开关频率为开关周期的倒数。并且确保前级输入电路的输出电阻和输出电容依然足够小，可以降低对加法电路输入的影响。

本发明的工作原理为：该模拟直接加法电路10工作时，电路处于储能状态，第二电子开关件S2和第三电子开关件S3导通，第一电子开关件S1和第四电子开关件S4关断。第一输入模块11、第二电子开关件S2、第三电子开关件S3、第一储能电容C3依次连接形成导通的电路结构。第一输入模块11输入第一模拟信号向第一储能电容C3充电，从而第一储能电容C4存储第一模拟信号的能量。

电路处于储能状态，第二电子开关件S2和第三电子开关件S3断开，第一电子开关件S1和第四电子开关件S4导通。第二输入模块12、第一电子开关件S1、第一储能电容C3、第四电子开关件S4、第二储能电容C4依次连接形成导通的电路结构。第二输入模块12将第二模拟信号输出至第二储能电容C4，并且，第一储能电容C3释放第一模拟信号的能量。从而,第二储能电容C4存储第一模拟信号的能量和第二模拟信号的能量。经过多次高频率的开关操作，第二储能电容C4两端的电压将很快逐次趋近于第一模拟信号和第二模拟信号的电压。随后，第二储能电容C4将第一模拟信号和第二模拟信号传输于输出模块16的放大器U4。然后，放大器将第一模拟信号和第二模拟信号输出。并且，放大器U4对第一模拟信号和第二模拟信号进行隔离放大，放大器U4输出的信号也同步趋近于第一模拟信号叠加第二模拟信号，即稳态响应等于第一模拟信号叠加第二模拟信号。因此，该模拟直接加法电路10可实现两个模拟信号系数均为1的直加操作，并且稳态响应无系统误差。

本发明提供一种模拟直接加法电路，该模拟直接加法电路包括第一输入模块、第二输入模块、开关模块、第一储能模块、第二储能模块、输出模块。当电路处于储能状态时，第一开关单元导通，第一输入模块将第一模拟信号输出至第一储能模块，第一储能模块存储第一模拟信号的能量。当电路处于叠加状态时，第二开关单元导通，第二输入模块将第二模拟信号输出至第二储能模块。并且，第一储能模块释放第一模拟信号的能量。从而，第二储能模块存储第一模拟信号的能量和第二模拟信号的能量。经过多次高频率的导通操作，第二储能电容两端的电压将很快逐次趋近于第一模拟信号和第二模拟信号的电压。而且，输出模块可输出第一模拟信号和第二模拟信号。从而，输出模块输出信号的电压也同步趋近于第一模拟信号叠加第二模拟信号的电压，即稳态响应等于第一模拟信号叠加第二模拟信号。因此，该模拟直接加法电路可实现两个模拟信号系数均为1的直加操作，并且稳态响应无系统误差。有效解决了现有的运算放大器加法电路难以实现两个模拟信号进行直加操作的技术问题。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (10)

1.一种模拟直接加法电路，其特征在于，其包括：

第一输入模块，用于提供第一模拟信号；所述第一输入模块包括第一前级电路输出电阻和第一前级电路输出电容；

第二输入模块，用于提供第二模拟信号；所述第二输入模块包括第二前级电路输出电阻和第二前级电路输出电容；

开关模块，包括第一开关单元和第二开关单元，所述第一开关单元用于控制所述第一模拟信号输入第一储能模块，所述第二开关单元用于控制所述第二模拟信号输入第二储能模块；

所述第一储能模块，用于存储所述第一模拟信号的能量；

所述第二储能模块，用于存储所述第二模拟信号的能量和存储所述第一储能模块释放的所述第一模拟信号的能量；

输出模块，用于输出所述第一模拟信号和所述第二模拟信号；

当电路处于储能状态时，所述第一开关单元导通，所述第一输入模块将所述第一模拟信号输出至所述第一储能模块，所述第一储能模块存储所述第一模拟信号的能量；

当电路处于叠加状态时，所述第二开关单元导通，所述第二输入模块将所述第二模拟信号输出至所述第二储能模块，且所述第一储能模块释放所述第一模拟信号的能量，所述第二储能模块存储所述第一模拟信号的能量和所述第二模拟信号的能量。

2.根据权利要求1所述的模拟直接加法电路，其特征在于，所述第一开关单元包括第二电子开关件和第三电子开关件，所述第二开关单元包括第一电子开关件和第四电子开关件，所述第一电子开关件的一端连接所述第二输入模块，所述第一电子开关的另一端连接所述第三电子开关件的一端连接，所述第三电子开关件的另一端接地；所述第二电子开关件的一端连接所述第一输入模块，所述第二电子开关件的另一端连接所述第四电子开关件；

所述第一储能模块包括第一储能电容，所述第二储能模块包括第二储能电容，所述第一储能电容的一端连接于所述第一电子开关件和所述第三电子开关件之间，所述第一储能电容的另一端连接于所述第二电子开关件与所述第四电子开关件之间，所述第二储能电容的一端与所述第四电子开关件连接，所述第二储能电容的另一端接地。

3.根据权利要求2所述的模拟直接加法电路，其特征在于，当电路处于储能状态时，所述第二电子开关件和所述第三电子开关件导通，所述第一输入模块、所述第二电子开关件、所述第一储能电容、所述第三电子开关件依次连接形成导通的电路结构；

当电路处于叠加状态时，所述第一电子开关件和所述第四电子开关件导通，所述第二输入模块、所述第一电子开关件、所述第一储能电容、所述第四电子开关件、所述第二储能电容依次连接形成导通的电路结构。

4.根据权利要求2所述的模拟直接加法电路，其特征在于，所述第一储能电容的充电时间由所述第二电子开关件导通时的阻抗、所述第三电子开关件导通时的阻抗和所述第一储能电容的容抗确定。

5.根据权利要求2所述的模拟直接加法电路，其特征在于，所述第二储能电容的充电时间由所述第一电子开关件导通时的阻抗、所述第四电子开关件导通时的阻抗、所述第一储能电容的容抗和所述第二储能电容的容抗确定。

6.根据权利要求2所述的模拟直接加法电路，其特征在于，所述输出模块包括放大器，所述放大器包括正向输入端，反向输入端和输出端，所述正向输入端连接所述第二储能电容，所述反向输入端与所述输出端连接，所述输出端用于输出第一模拟信号和第二模拟信号。

7.根据权利要求2所述的模拟直接加法电路，其特征在于，所述第一电子开关件、所述第二电子开关件、所述第三电子开关件、所述第四电子开关件均为MOS管。

8.根据权利要求2所述的模拟直接加法电路，其特征在于，所述第一电子开关件导通时的阻抗、所述第二电子开关件导通时的阻抗、所述第三电子开关件导通时的阻抗、所述第四电子开关件导通时的阻抗均为小于1.5KΩ。

9.根据权利要求2所述的模拟直接加法电路，其特征在于，所述第一储能电容的容抗均为2pF-10pF，所述第二储能电容的容抗均为2pF-10pF。

10.一种电子设备，其特征在于，其包括权利要求1-9任一所述的模拟直接加法电路。