CN101622788A - Pll频率合成器 - Google Patents

Pll频率合成器 Download PDF

Info

Publication number
CN101622788A
CN101622788A CN200880006777A CN200880006777A CN101622788A CN 101622788 A CN101622788 A CN 101622788A CN 200880006777 A CN200880006777 A CN 200880006777A CN 200880006777 A CN200880006777 A CN 200880006777A CN 101622788 A CN101622788 A CN 101622788A
Authority
CN
China
Prior art keywords
semiconductor substrate
loop filter
frequency
resistive element
diverter switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880006777A
Other languages
English (en)
Inventor
菅野孝之
谷津田千一郎
大塚茂树
千叶裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Publication of CN101622788A publication Critical patent/CN101622788A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明的一个实施方式的PLL频率合成器(1)具有分频器(30)、相位比较器(40)、电荷泵(50)、环路滤波器(60)、电压控制振荡器(70)和切换开关(切换部(80)的内部)。环路滤波器(60)把半导体基板上的基准电位作为接地电位，切换开关形成于半导体基板(2)上，对是否要连接环路滤波器(60)的中间节点和半导体基板(2)上的基准电位的情况进行切换，以便切换环路滤波器(60)的时间常数。

Description

PLL频率合成器
技术领域
本发明涉及PLL频率合成器。
背景技术
在通信量增大的手机系统中采用频率利用效率较高的GSM等的TDMA方式。在该TDMA方式中，多个数据通过保护频带按照时序排列，各个数据分别被分配了不同的频率。因此，要求手机基站使用的PLL频率合成器在保护时间期间内快速切换频率。专利文献1记载了这种PLL频率合成器。
专利文献1记载的PLL频率合成器具有切换环路滤波器的环路频带宽度的切换开关，在切换频率时临时增大环路频带宽度，快速切换频率。并且，该PLL频率合成器在切换频率后缩小环路频带宽度，降低寄生噪声。
专利文献1：日本特开2004-140688号公报
可是，为了实现小型化和快速化，优选把PLL频率合成器作为集成电路形成在一个半导体基板上。但是，在半导体基板上形成切换开关比较容易，但在半导体基板上形成环路滤波器中的电容元件需要较大的安装面积，所以在半导体基板上形成环路滤波器比较困难。
因此，在PLL频率合成器中，构成环路滤波器的电容元件、第1电阻元件和第2电阻元件被设置在半导体外部。为此，电容元件和第2电阻元件顺序地串联连接在电荷泵的输出端子和半导体外部的接地电位之间。另一方面，电容元件与第2电阻元件之间的中间节点顺序通过第1电阻元件和形成于半导体基板上的切换开关，与半导体内部的接地电位连接。
一般，半导体内部的接地电位由于布线金属和接合线等的电阻成分、半导体基板(基片)的影响等，与半导体外部的接地电位不同。因此，在以往的PLL频率合成器中，在对切换开关的接通/断开进行切换时，由于半导体外部的接地电位和半导体内部的接地电位的电位差，导致环路滤波器的输出电压即电压控制振荡器的控制电压变动。结果，导致输出信号的频率变动。
这样，在以往的PLL频率合成器中，在增大环路滤波器的频带宽度并快速导入所期望的频率后，在切换为频带宽度狭小的环路滤波器时，导致输出信号的频率偏移。由于是在环路频带宽度狭小的状态下从该偏移的频率导入所期望的频率，所以很难缩短锁定为所期望的频率的时间。
发明内容
本发明的目的在于，提供一种PLL频率合成器，通过降低环路滤波器的频带宽度切换时的频率变动，能够快速进行频率切换。
本发明的PLL频率合成器具有：(1)电压控制振荡器；(2)对电压控制振荡器的输出进行分频的分频器；(3)输入分频器的输出信号和基准信号的相位比较器；(4)根据相位比较器的输出信号生成充放电电流的电荷泵；(5)环路滤波器，其连接在电荷泵的输出端子和电压控制振荡器的控制端子之间，将半导体基板上的基准电位作为接地电位；以及(6)切换开关，其形成于半导体基板上，用于对是否要连接环路滤波器的中间节点和半导体基板上的基准电位的情况进行切换，以便切换环路滤波器的时间常数。
根据该PLL频率合成器，环路滤波器把半导体基板上的基准电位(例如半导体基板上的接地电位)作为接地电位，切换开关对是否要连接环路滤波器的中间节点和半导体基板上的基准电位的情况切换，因此无论切换开关是断开还是接通，环路滤波器的接地电位都是半导体基板上的基准电位。因此，在对切换开关的接通和断开进行切换时，能够降低控制信号的电压变动，能够降低输出信号的频率变动。因此，根据该PLL频率合成器，能够降低在导入频率后增大环路滤波器的时间常数时的频率变动，能够快速进行频率切换。
优选所述环路滤波器具有第1电阻元件、以及顺序地串联连接在电荷泵的输出端子和半导体基板上的基准电位布线之间的电容元件和第2电阻元件，第1电阻元件与所述切换开关串联连接，第1电阻元件与切换开关的串联电路串联连接在电容元件和第2电阻元件之间的中间节点与半导体基板上的基准电位布线之间。
并且，优选所述环路滤波器具有顺序地串联连接在电荷泵的输出端子和半导体基板上的基准电位布线之间的电容元件、第1电阻元件和第2电阻元件，所述切换开关串联连接在第1电阻元件和第2电阻元件之间的中间节点与半导体基板上的基准电位布线之间。
优选所述PLL频率合成器还具有匹配开关，该匹配开关形成于半导体基板上，并串联连接在第2电阻元件和半导体基板上的基准电位布线之间，匹配开关的阻抗与切换开关的阻抗大致相同。
根据这种结构，由于切换开关中的电压下降量与匹配开关中的电压下降量大致相同，所以在对切换开关的接通和断开进行切换时，能够进一步降低控制信号的电压变动。结果，能够进一步降低输出信号的频率变动。
优选所述切换开关和所述匹配开关是晶体管，匹配开关的晶体管尺寸与切换开关的晶体管尺寸相同。
根据这种结构，能够容易使匹配开关的阻抗与切换开关的阻抗大致相同。
优选所述PLL频率合成器还具有匹配阻抗元件，该匹配阻抗元件形成于半导体基板上，并串联连接在第2电阻元件和半导体基板上的基准电位布线之间，匹配阻抗元件的阻抗与切换开关的阻抗大致相同。
根据这种结构，由于切换开关中的电压下降量与匹配阻抗元件中的电压下降量大致相同，所以在对切换开关的接通和断开进行切换时，能够进一步降低控制信号的电压变动。结果，能够进一步降低输出信号的频率变动。
根据本发明，通过降低环路滤波器的频带宽度切换时的频率变动，能够获得可以快速进行频率切换的PLL频率合成器。
附图说明
图1是表示本发明的第1实施方式涉及的PLL频率合成器的电路图。
图2是表示图1中的环路滤波器和切换开关的电路图。
图3是表示频率切换时的输出信号的频率变化的图。
图4是表示输出信号的频谱的图。
图5是表示以往的PLL频率合成器中的环路滤波器和切换部的电路图。
图6是表示频率切换时和频率切换后的输出信号的频率转换的图。
图7是表示第1实施方式的环路滤波器和切换部的仿真电路的电路图。
图8是表示以往的环路滤波器60X和切换部80X的仿真电路的电路图。
图9是表示在第1实施方式和以往的环路滤波器和切换部中，在对切换开关进行切换时的各部分信号电压的图。
图10是表示第2实施方式的环路滤波器和切换开关的电路图。
标号说明
1、1A PLL频率合成器；2半导体基板；10基准振荡器；30分频器；40相位比较器；50电荷泵；60、60A环路滤波器；61、62电容元件；63第1电阻元件；64第2电阻元件；70电压控制振荡器；80、80A切换部；81切换开关；82匹配开关；82A匹配阻抗元件；90控制电路；A中间节点；GND1半导体外部的接地电位(基准电位)；GND2半导体基板上的接地电位(基准电位)。
具体实施方式
以下，参照附图具体说明本发明的优选实施方式。另外，在各个附图中对相同或相当的部分标注相同的标号。
[第1实施方式]
图1是表示本发明的第1实施方式涉及的PLL频率合成器的电路图。
图1所示的PLL频率合成器1具有基准振荡器10、分频器30、相位比较器40、电荷泵50、环路滤波器60、电压控制振荡器(VCO：VoltageControlled Oscillator)70、切换部80和控制电路90。另外，在本实施方式中，分频器30、相位比较器40、电荷泵50、切换部80和控制电路90作为集成电路形成在一个半导体基板2上，基准振荡器10、环路滤波器60和VCO70设置在半导体基板2外部。例如，半导体基板2适用Si基板、GaAs基板和InP基板等。
基准振荡器10例如是石英振荡器，生成使频率高精度稳定的基准信号Cref。基准振荡器10向相位比较器40的一个输入端子输出该基准信号Cref。
分频器30生成把来自VCO70的输出信号Cout分频为1/N(N为2以上的整数)的分频信号Cd。分频器30向相位比较器40的另一个输入端子输出该分频信号Cd。另外，通过变更该分频器30的分频比1/N，能够变更输出信号Cout的频率。
相位比较器40生成与来自基准振荡器10的基准信号Cref和来自分频器30的分频信号Cd的相位差对应的比较信号Sup、Sdown。例如，在分频信号Cd的频率比基准信号Cref的频率低时，即分频信号Cd的相位比基准信号Cref的相位滞后时，相位比较器40生成具有与基准信号Cref和分频信号Cd的相位差对应的脉宽的比较信号Sup。另一方面，在分频信号Cd的频率比基准信号Cref的频率高时，即，分频信号Cd的相位比基准信号Cref的相位提前时，相位比较器40生成具有与基准信号Cref和分频信号Cd的相位差对应的脉宽的比较信号Sdown。相位比较器40向电荷泵50输出这些比较信号Sup、Sdown。
电荷泵50根据来自相位比较器40的这些比较信号Sup、Sdown，生成充放电电流Si。例如，电荷泵50在接收到比较信号Sup时，向环路滤波器60中的电容元件提供具有与比较信号Sup的脉宽对应的脉宽的充电电流Si，在接收到比较信号Sdown时，从环路滤波器60中的电容元件接收具有与比较信号Sdown的脉宽对应的脉宽的放电电流Si。
环路滤波器60生成具有与来自电荷泵50的充放电电流Si对应的电压值的控制信号Sc。关于环路滤波器60的具体情况将在后面叙述。环路滤波器60向VCO70的控制端子输出该控制信号Sc。
VCO70生成具有与来自环路滤波器60的控制信号Sc的电压值对应的频率的输出信号Cout。
切换部80根据来自控制电路90的切换信号St1，切换环路滤波器60的时间常数。关于切换部80的具体情况将在后面叙述。
控制电路90在切换输出信号Cout的频率时，生成减小环路滤波器60的时间常数的切换信号St1，在输出信号Cout的频率被导入为所期望的频率后，生成增大环路滤波器60的时间常数的切换信号St1。换言之，控制电路90控制切换部80，使得在切换输出信号Cout的频率时增大环路滤波器60的环路频带宽度，在输出信号Cout的频率被导入为所期望的频率后，减小环路滤波器60的环路频带宽度。
下面，具体说明环路滤波器60和切换部80。图2是表示环路滤波器60和切换部80的电路图。
环路滤波器60具有电容元件61、62、第1电阻元件63和第2电阻元件64。电容元件61连接在电荷泵50的输出端子和VCO70的控制端子与半导体外部的接地电位(基准电位)GND1之间。电容元件62和第2电阻元件64顺序地串联连接在电荷泵50的输出端子和VCO70的控制端子与切换部80之间。第1电阻元件63连接在电容元件62和第2电阻元件64之间的中间节点A与切换部80之间。
切换部80如图2所示具有切换开关81和匹配开关82。切换开关81连接在第1电阻元件63的与连接节点A的端子不同的端子和半导体基板上的接地电位(基准电位)GND2布线之间，根据来自控制电路90的切换信号St1的电压值切换接通和断开。具体地讲，切换开关81在切换输出信号Cout的频率时接通，在切换输出信号Cout的频率后(被导入所期望的频率后)断开。
在此，半导体基板上的接地电位GND2指形成于半导体基板2上的集成电路的接地电位，例如在半导体基板2中形成电路的表面侧的接地电位。另一方面，半导体外部的接地电位GND1指形成于半导体基板2外部的电路和半导体基板2的接地电位，例如半导体基板2的背面侧的接地电位。
匹配开关82连接在第2电阻元件64的与连接节点A的端子不同的端子和半导体基板上的接地电位GND2布线之间，根据来自控制电路90的切换信号St2的电压值始终接通。在本实施方式中，切换开关81和匹配开关82都是晶体管，匹配开关82的晶体管尺寸与切换开关81的晶体管尺寸大致相同。即，匹配开关82的阻抗与切换开关81的阻抗大致相同。
另外，所说晶体管尺寸在电场效应晶体管中指栅极宽度与栅极长度之比，在双极晶体管中指发射极断面积、即与最大发射极电流(最大集电极电流+最大基极电流)对应的值。
下面，说明第1实施方式的PLL频率合成器的动作。以下说明把输出信号Cout的频率f1切换为频率f2的情况。
首先，分频器30的分频比1/N被变更，分频信号Cd的频率被变更。然后，由相位比较器40生成比较信号Sup、Sdown，该比较信号Sup、Sdown具有与基准信号Cref和分频信号Cd的频率差即相位差对应的脉宽，由电荷泵50对环路滤波器60中的电容元件61、62进行充电或放电。由此，控制信号Sc的电压值被变更，由VCO70变更输出信号Cout的频率。这样，通过分频器30、相位比较器40、电荷泵50、环路滤波器60和VCO70的反馈循环处理，控制为使比较信号Sup、Sdown的脉宽变小，输出信号Cout的频率从f1切换为f2。
可是，在分频器30的分频比1/N被变更时，根据来自控制电路90的切换信号St1，切换开关81被从断开切换为接通。由此，环路滤波器60的时间常数变小，换言之，环路滤波器60的环路频带宽度变大，所以能够快速把输出信号Cout的频率从f1导入为f2。
图3是表示频率切换时的输出信号的频率变化的图。在图3中示出了当切换开关81接通时、即环路滤波器60的时间常数比较小时的输出信号Cout的频率导入特性101，和当切换开关81断开时、即环路滤波器60的时间常数比较大时的输出信号Cout的频率导入特性102。如图3所示，通过把切换开关81设为接通，能够快速导入输出信号Cout的频率。
然后，在把输出信号Cout的频率导入为f2后，根据来自控制电路90的切换信号St1，切换开关81被从接通切换为断开。由此，环路滤波器60的时间常数变大，换言之，环路滤波器60的环路频带宽度变大，所以能够降低寄生。
图4是表示输出信号的频谱的图。在图4中示出了当切换开关81断开时、即环路滤波器60的环路频带宽度比较小时的输出信号Cout的频谱103，和当切换开关81接通时、即环路滤波器60的环路频带宽度比较大时的输出信号Cout的频谱104。如图4所示可知，通过把切换开关81设为断开，能够降低输出信号Cout的寄生。
在此，为了明确第1实施方式的PLL频率合成器1的特征，与以往的PLL频率合成器的一个示例进行对比说明。
以往的PLL频率合成器与第1实施方式不同，其构成为具有取代PLL频率合成器1中的环路滤波器60、切换部80的环路滤波器60X、切换部80X。
图5是表示以往的PLL频率合成器中的环路滤波器60X和切换部80X的电路图。环路滤波器60X与第1实施方式的不同之处是，在环路滤波器60中，电容元件62和第2电阻元件64被顺序地串联连接在电荷泵50的输出端子和VCO70的控制端子与半导体外部的接地电位GND1之间。并且，切换部80X与第1实施方式的不同之处是，在切换部80中不具有匹配开关82。
一般，半导体基板上的接地电位GND2由于布线金属和接合线等的电阻成分、半导体基板(基片)的影响等，与半导体外部的接地电位GND1不同。因此，在把半导体基板上的接地电位GND2与半导体基板外部的接地电位GND1的电位差设为ΔV、把电阻元件63、64的电阻值分别设为R63、R64时，在以往的PLL频率合成器中，环路滤波器60X的中间节点A的电位在切换开关81断开时大致为0V，而在切换开关81接通时与ΔV×R64/(R64+R63)不同。因此，在把切换开关81从接通切换为断开时，导致控制信号Sc的电压变动，并导致输出信号Cout的频率变动。
图6是表示频率切换时和频率切换后的输出信号的频率转换的图。在图6中示出了第1实施方式的PLL频率合成器1的输出信号Cout的频率转换105、和以往的PLL频率合成器的输出信号Cout的频率转换106。如图6所示可知，在以往的PLL频率合成器中，在把输出信号Cout的频率从f1导入f2后，当在时刻T把切换开关81从接通切换为断开时，由于半导体基板上的接地电位GND2与半导体外部的接地电位GND1的电位差ΔV，导致输出信号Cout的频率偏离于f2。
在时刻T以后，由于环路滤波器60X的时间常数较大，所以把偏离的频率导入f2需要时间，很难快速地把输出信号Cout的频率稳定为f2。
但是，在第1实施方式的PLL频率合成器1中，电容元件62和第2电阻元件64被顺序地串联连接在电荷泵50的输出端子和VCO70的控制端子与半导体基板上的接地电位GND2布线之间，所以无论在切换开关81接通时还是断开时，环路滤波器60的接地电位都是半导体基板上的接地电位GND2的电位，中间节点A的电位大致保持为ΔV。结果，在切换切换开关81的接通和断开时，控制信号Sc的电压变动降低，如图6中的频率转换105所示，输出信号Cout的频率变动减少。
下面，说明在具有第1实施方式的环路滤波器60和切换部80的结构、以及具有以往的环路滤波器60X和切换部80X的结构中，对切换开关81进行切换时的控制信号Sc的电压、中间节点A的电压的仿真结果。
图7表示第1实施方式的环路滤波器60和切换部80的仿真电路，图8表示以往的环路滤波器60X和切换部80X的仿真电路。并且，图9是表示在第1实施方式和以往的环路滤波器和切换部中，在对切换开关进行切换时的各部分信号电压的图。另外，图9(a)、(b)分别表示第1实施方式的环路滤波器60和切换部80中的控制信号Sc的电压、中间节点A的电压Va，图9(c)、(d)分别表示以往的环路滤波器60X和切换部80X中的控制信号Sc的电压、中间节点A的电压Va。
如图7所示，在第1实施方式的环路滤波器60和切换部80的仿真电路中，切换部80具有用于使切换开关81和匹配开关82动作的基准电流源111和电流镜电路112、113、114、115。
具体地讲，来自基准电流源111的基准电流通过电流镜电路112提供给切换开关81，根据切换开关81的接通/断开，该基准电流通过电流镜电路113提供给电容元件62和第1电阻元件63。同样，来自基准电流源111的基准电流通过电流镜电路114提供给匹配开关82，该基准电流通过电流镜电路115始终提供给电容元件62和第2电阻元件64。
并且，如图8所示，在以往的环路滤波器60X和切换部80X的仿真电路中，切换部80X具有用于使切换开关81动作的基准电流源111和电流镜电路112、113。具体地讲，来自基准电流源111的基准电流通过电流镜电路112提供给切换开关81，根据切换开关81的接通/断开，该基准电流通过电流镜电路113提供给电容元件62和第1电阻元件63。
图9表示在图7和图8所示的仿真电路中，在把第1电阻元件63的电阻值R63设为820Ω、把第2电阻元件64的电阻值R64设为3kΩ、把VCO70的控制端子的初始电压设为1V、把半导体基板上的接地电位GND2与半导体外部的接地电位GND1的电位差ΔV设为5mV时的仿真结果。
如图9所示，在以往的环路滤波器60X和切换部80X中，在把切换开关81从接通切换为断开时，由于半导体基板上的接地电位GND2与半导体外部的接地电位GND1的电位差ΔV＝5mV，导致环路滤波器60X的中间节点A的电压Va从3.901mV(切换时)变为0.145mV(从切换时起4μs后)，变化了约3.756mV(图9(d))，结果，导致控制信号Sc的电压从1.000000V(切换时)变为0.996817V(从切换时起4μs后)，变化了约3.183mV(图9(c))。
在此，在当控制信号Sc的电压变化1V时、输出信号Cout的频率变化45MHz的VOC70中，在控制信号Sc的电压变化约3.183mV时，导致输出信号Cout的频率变化约143.235kHz。例如，在信道间频率差为200kHz的TDMA方式中，输出信号Cout的频率变化约143.235kHz将成为问题。
另一方面，在第1实施方式的环路滤波器60和切换部80中，在把切换开关81从接通切换为断开时，环路滤波器60的接地电位不变，依旧是半导体基板上的基准电位GND2，所以环路滤波器60的中间节点A的电压Va从5.000mV(切换时)变为4.997mV(从切换时起4μs后)，只变化了约0.003mV(图9(b))。结果，得知控制信号Sc的电压从1.000000V(切换时)变为0.999998V(从切换时起4μs后)，只变化了约0.002mV(图9(a))。因此，输出信号Cout的频率变动被降低为约0.090kHz。
这样，根据第1实施方式的PLL频率合成器1，无论切换开关81是断开还是接通，环路滤波器60的接地电位都是半导体基板上的接地电位GND2。因此，在对切换开关81的接通和断开进行切换时，能够降低控制信号Sc的电压变动，能够降低输出信号Cout的频率变动。因此，能够快速进行频率切换，同时在恒定状态下降低寄生等的噪声。
并且，根据第1实施方式的PLL频率合成器1，匹配开关82的阻抗与切换开关81的阻抗大致相同，所以切换开关81的电压下降量与匹配开关82的电压下降量大致相同。因此，在对切换开关81的接通和断开进行切换时，能够进一步降低环路滤波器60中的中间节点A和控制信号Sc的电压变动，能够进一步降低输出信号Cout的频率变动。
[第2实施方式]
下面，说明本发明的第2实施方式的PLL频率合成器1A。如图1所示，PLL频率合成器1A与第1实施方式不同，其构成为在PLL频率合成器1中具有取代环路滤波器60、切换部80的环路滤波器60A、切换部80A。PLL频率合成器1A的其他结构与PLL频率合成器1相同。
图10是表示第2实施方式的环路滤波器和切换开关的电路图。环路滤波器60A与第1实施方式不同之处为，在环路滤波器60中，电容元件62、第1电阻元件63、第2电阻元件64被顺序地串联连接在电荷泵50的输出端子和VCO70的控制端子与切换部80之间，电容元件62和第2电阻元件64之间的中间节点A直接连接切换部80。环路滤波器60A的其他结构与环路滤波器60相同。
切换部80A与第1实施方式不同，其构成为具有取代切换部80中的匹配开关82的匹配阻抗元件82A。切换部80A的其他结构与切换部80相同。
匹配阻抗元件82A的阻抗与切换开关81的阻抗大致相同。匹配阻抗元件82A可以适用电阻元件、电容元件、电感器、它们的合成电路、以及具有它们的功能的布线金属等。
这样，在第2实施方式的PLL频率合成器1A中，也能够获得与第1实施方式的PLL频率合成器1相同的优点。
另外，本发明不限于上述的实施方式，能够进行各种变形。
在本实施方式中具有匹配开关82或匹配阻抗元件82A，但在不具有匹配开关82和匹配阻抗元件82A，而直接通过布线将第2电阻元件64和半导体基板上的接地电位GND2布线连接的结构中，也能够获得降低起因于接地电位的电位差的变动的效果。
产业上的可利用性
通过降低环路滤波器的频带宽度切换时的频率变动，能够适用于快速进行频率切换的用途。

Claims (6)

1.一种PLL频率合成器，其具有：
电压控制振荡器；
对所述电压控制振荡器的输出进行分频的分频器；
输入所述分频器的输出信号和基准信号的相位比较器；
根据所述相位比较器的输出信号生成充放电电流的电荷泵；
环路滤波器，其连接在所述电荷泵的输出端子和所述电压控制振荡器的控制端子之间，将半导体基板上的基准电位作为接地电位；和
切换开关，其形成于半导体基板上，用于对是否要连接所述环路滤波器的中间节点和所述半导体基板上的基准电位的情况进行切换，以便切换所述环路滤波器的时间常数。
2.根据权利要求1所述的PLL频率合成器，其中，
所述环路滤波器具有第1电阻元件、以及顺序地串联连接在所述电荷泵的输出端子和所述半导体基板上的基准电位布线之间的电容元件和第2电阻元件，
所述第1电阻元件与所述切换开关串联连接，
所述第1电阻元件与所述切换开关的串联电路，串联连接在所述电容元件和所述第2电阻元件之间的所述中间节点与所述半导体基板上的基准电位布线之间。
3.根据权利要求1所述的PLL频率合成器，其中，
所述环路滤波器具有顺序地串联连接在所述电荷泵的输出端子和所述半导体基板上的基准电位布线之间的电容元件、第1电阻元件和第2电阻元件，
所述切换开关串联连接在所述第1电阻元件和所述第2电阻元件之间的所述中间节点与所述半导体基板上的基准电位布线之间。
4.根据权利要求2或3所述的PLL频率合成器，其中，
所述PLL频率合成器还具有匹配开关，该匹配开关形成于所述半导体基板上，并串联连接在所述第2电阻元件和所述半导体基板上的基准电位布线之间，
所述匹配开关的阻抗与所述切换开关的阻抗大致相同。
5.根据权利要求4所述的PLL频率合成器，其中，
所述切换开关和所述匹配开关是晶体管，
所述匹配开关的晶体管尺寸与所述切换开关的晶体管尺寸相同。
6.根据权利要求2或3所述的PLL频率合成器，其中，
所述PLL频率合成器还具有匹配阻抗元件，该匹配阻抗元件形成于所述半导体基板上，并串联连接在所述第2电阻元件和所述半导体基板上的基准电位布线之间，
所述匹配阻抗元件的阻抗与所述切换开关的阻抗大致相同。
CN200880006777A 2007-03-07 2008-02-08 Pll频率合成器 Pending CN101622788A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP057692/2007 2007-03-07
JP2007057692A JP2008219799A (ja) 2007-03-07 2007-03-07 Ｐｌｌ周波数シンセサイザ

Publications (1)

Publication Number Publication Date
CN101622788A true CN101622788A (zh) 2010-01-06

Family

ID=39738036

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880006777A Pending CN101622788A (zh) 2007-03-07 2008-02-08 Pll频率合成器

Country Status (5)

Country Link
US (1) US20100052747A1 (zh)
EP (1) EP2124342A1 (zh)
JP (1) JP2008219799A (zh)
CN (1) CN101622788A (zh)
WO (1) WO2008108139A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101888244A (zh) * 2010-07-16 2010-11-17 上海集成电路研发中心有限公司 低功耗锁相环电路
CN104426536A (zh) * 2013-09-09 2015-03-18 索尼公司 锁相环电路、锁相环模块和锁相环方法
CN111030683A (zh) * 2019-12-31 2020-04-17 加特兰微电子科技(上海)有限公司 低通滤波器、锁相环以及雷达系统

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5463246B2 (ja) * 2010-09-01 2014-04-09 株式会社日立製作所 位相同期回路、ｃｄｒ回路及び受信回路
JP5776657B2 (ja) * 2012-09-18 2015-09-09 株式会社デンソー 受信回路
TWI507704B (zh) * 2013-08-08 2015-11-11 Realtek Semiconductor Corp 延遲時間差偵測暨調整裝置與方法
RU209400U1 (ru) * 2021-11-09 2022-03-16 Артем Алексеевич Головизин Многоканальный синтезатор радиочастот
WO2023218656A1 (ja) * 2022-05-13 2023-11-16 株式会社ソシオネクスト Ｐｌｌに用いられるループフィルタおよびｐｌｌ
CN115395770B (zh) * 2022-10-27 2023-03-24 广东汇芯半导体有限公司 高压集成电路和接地方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62199119A (ja) * 1986-02-27 1987-09-02 Hitachi Ltd 位相同期回路
JPH0338113A (ja) * 1989-07-05 1991-02-19 Sharp Corp 位相同期回路
JP2004140688A (ja) 2002-10-18 2004-05-13 Matsushita Electric Ind Co Ltd 高速ｐｌｌ周波数シンセサイザ
JP3717897B2 (ja) * 2003-03-03 2005-11-16 株式会社日立国際電気エンジニアリング 高速ｐｌｌ周波数シンセサイザー
JP2006067565A (ja) * 2004-07-27 2006-03-09 Matsushita Electric Ind Co Ltd Ｐｌｌ特性切り換え方法およびｐｌｌ回路
JP2006261714A (ja) * 2005-03-15 2006-09-28 Renesas Technology Corp 通信用半導体集積回路および携帯通信端末

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101888244A (zh) * 2010-07-16 2010-11-17 上海集成电路研发中心有限公司 低功耗锁相环电路
CN101888244B (zh) * 2010-07-16 2015-07-01 上海集成电路研发中心有限公司 低功耗锁相环电路
CN104426536A (zh) * 2013-09-09 2015-03-18 索尼公司 锁相环电路、锁相环模块和锁相环方法
CN104426536B (zh) * 2013-09-09 2019-06-18 索尼半导体解决方案公司 锁相环电路、锁相环模块和锁相环方法
CN111030683A (zh) * 2019-12-31 2020-04-17 加特兰微电子科技(上海)有限公司 低通滤波器、锁相环以及雷达系统
CN111030683B (zh) * 2019-12-31 2024-04-09 加特兰微电子科技(上海)有限公司 低通滤波器、锁相环以及雷达系统

Also Published As

Publication number Publication date
JP2008219799A (ja) 2008-09-18
US20100052747A1 (en) 2010-03-04
WO2008108139A1 (ja) 2008-09-12
EP2124342A1 (en) 2009-11-25

Similar Documents

Publication Publication Date Title
CN101622788A (zh) Pll频率合成器
US8169265B2 (en) Phase lock loop circuits
CN101309079B (zh) 一种用于锁相环电路(pll)的电荷泵结构
CN101515709B (zh) 超低失配锁相环电路的电荷泵
CN102783029A (zh) 具有频率-电流反馈的温度稳定振荡器电路
US20080191783A1 (en) Symmetric charge pump replica bias detector
KR19980042114A (ko) 위상록루프회로를 갖는 시스템
CN104734636A (zh) 振荡器装置和方法
CN1943113B (zh) 开关电容滤波器和反馈系统
CN102938644B (zh) 数字控制振荡器
CN110233621A (zh) Pll电路及cdr装置
JPH11163636A (ja) 出力段、チャージポンプ、復調器及び無線電話デバイス
CN100391100C (zh) 压控振荡器电路中的切换式电容电路及相关方法
CN1578152B (zh) 低通滤波电路及反馈系统
CN109698697B (zh) 一种应用于fpga芯片的锁相环装置及fpga芯片
TWI240479B (en) Switched capacitor circuit capable of minimizing clock feedthrough effect in a voltage controlled oscillator circuit
CN101015124A (zh) Pll频率合成器
CN101610082A (zh) 应用于锁相环中的源极开关型电荷泵
CN110557119B (zh) 一种射频毫米波亚采样级联的dac反馈锁相环
WO2008015816A1 (fr) Synthétiseur de fréquence et filtre en boucle utilisé dedans
CN109716655A (zh) Pll中的开关电容器电路
US6885251B2 (en) Low spurious charge pump
CN101820284A (zh) 时钟产生电路
CN110572151B (zh) 一种锁相环电路
CN104300972A (zh) 一种粗调和细调相结合的环形压控振荡器电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20100106