CN101015124A - Pll频率合成器 - Google Patents

Pll频率合成器 Download PDF

Info

Publication number
CN101015124A
CN101015124A CNA200480043930XA CN200480043930A CN101015124A CN 101015124 A CN101015124 A CN 101015124A CN A200480043930X A CNA200480043930X A CN A200480043930XA CN 200480043930 A CN200480043930 A CN 200480043930A CN 101015124 A CN101015124 A CN 101015124A
Authority
CN
China
Prior art keywords
frequency
switch
output signal
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200480043930XA
Other languages
English (en)
Other versions
CN101015124B (zh
Inventor
下村胜也
韮塚公利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101015124A publication Critical patent/CN101015124A/zh
Application granted granted Critical
Publication of CN101015124B publication Critical patent/CN101015124B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/141—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted the phase-locked loop controlling several oscillators in turn
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明可以缩短锁定时间并抑制电路面积。电压控制振荡器(17a)、(17b)由控制电压控制其振荡频率并输出频率(f1)、(f2)的输出信号。开关(18)对输出信号进行选择输出。分频器(19)可以切换分频比并对输出信号进行分频。相位比较器(13)输出输出信号和与输出信号相对应的基准信号的相位差。开关(15)切换相位差的输出路径。LPF(16a)、(16b)与电压控制振荡器(17a)、(17b)对应设置，将相位差转换为控制电压，其时间常数可切换。控制电路(20)顺次切换开关(15)、(18)和分频器(19)的操作以持续输出频率(f1)、(f2)的输出信号，在电源接通并且所有的频率(f1)、(f2)的输出信号被稳定地输出之后切换LPF(16a)、(16b)的时间常数。

Description

PLL频率合成器
技术领域
本发明涉及PLL频率合成器，尤其涉及输出多个频率的输出信号的PLL频率合成器。
背景技术
在PLL(Phase Locked Loop，锁相环)频率合成器中，为了同时输出多个频率的输出信号而使用了多个PLL电路。
图8是现有的PLL频率合成器的框图。
如图所示，PLL频率合成器具有：基准信号发生器101a、101b；参考计数器102a、102b；相位比较器103a、103b；电荷泵104a、104b；LPF(Low Pass Filter，低通滤波器)105a、105b；电压控制振荡器106a、106b；以及可编程计数器107a、107b。
由基准信号发生器101a、参考计数器102a、相位比较器103a、电荷泵104a、LPF 105a、电压控制振荡器106a、以及可编程计数器107a构成一个PLL电路。另外，由基准信号发生器101b、参考计数器102b、相位比较器103b、电荷泵104b、LPF 105b、电压控制振荡器106b、以及可编程计数器107b构成一个PLL电路。通过这两个PLL电路来输出两个频率f1、f2的输出信号。
基准信号发生器101a、101b输出基准信号。参考计数器102a、102b对从基准信号发生器101a、101b输出的基准信号进行分频，输出频率为fr1、fr2的基准信号。相位比较器103a、103b输出从可编程计数器107a、107b输出的信号的相位与从参考计数器102a、102b输出的基准信号的相位的相位差。电荷泵104a、104b流入/流出与从相位比较器103a、103b输出的相位差成比例的电流。LPF 105a、105b使来自电荷泵104a、104b的电流平顺并产生直流电压(控制电压)。电压控制振荡器106a、106b根据从LPF 105a、105b输出的控制电压输出频率f1、f2的输出信号。可编程计数器107a、107b对从电压控制振荡器106a、106b输出的频率为f1、f2的输出信号进行分频并输出给相位比较器103a、103b。
从基准信号发生器101a、101b输出不同频率的基准信号。因此，从电压控制振荡器106a、106b输出不同频率f1、f2的信号。这样，通过使用多个PLL电路，可以同时得到多个频率的输出信号。
但是，在图8所示的PLL频率合成器中，由于需要使用多个PLL电路，所以存在部件数量增多、电路面积增大的问题。因此，有的PLL频率合成器通过共有PLL电路的一部分来减少部件数量并抑制电路面积(例如参照专利文献1)。
图9是另一PLL频率合成器的框图。
如图所示，PLL频率合成器具有：相位比较器111；开关112、115；LPF 113a、113b；电压控制振荡器114a、114b；可编程计数器116；以及控制器117。
相位比较器111输入频率为fr的基准信号并输出该基准信号的相位与从可编程计数器116输出的信号的相位的相位差。开关112由控制器117控制，将从相位比较器111输出的相位差输出给LPF 113a、113b。LPF113a、113b使从开关112输出的相位差平滑并生成控制电压。电压控制振荡器114a、114b根据从LPF 113a、113b输出的控制信号输出频率为f1、f2的输出信号。开关115由控制器117控制，将从电压控制振荡器114a、114b输出的输出信号输出给可编程计数器116。可编程计数器116由控制器117控制，根据从开关115输出的输出信号对输出信号进行分频。
控制器117控制开关112、115以及可编程计数器116，使得频率f1、f2的输出信号被同时输出。当输出频率f1的输出信号时，控制器117控制开关112，使相位比较器111与LPF 113a连接；并控制开关115，使电压控制振荡器114a与可编程计数器116连接。当输出频率f2的输出信号时，控制开关112，使相位比较器111与LPF 113b连接；并控制开关115，使电压控制振荡器114b与可编程计数器116连接。另外，控制可编程计数器116的分频比，以输出频率f1、f2的输出信号。这样，通过共有相位比较器111和可编程计数器116并设置控制器117，可以减少部件数量并抑制电路面积的增大。
另外，具有以下的PLL频率合成器(例如，参照专利文献2)：锁定成在各个信道数据设定的频率，预先存储此时的电压控制振荡器的控制电压，当输出与各个信道相对应的频率的信号时，将存储的控制电压输出给电压控制振荡器，由此可以缩短锁定时间。
专利文献1：日本专利文献特开昭63-209223号公报(第2、3页，图1)；
专利文献2：日本专利文献特开平7-95069号公报(第[0018]～[0022]段、图1)。
发明内容
发明所要解决的问题
但是，在专利文献1所示的PLL频率合成器中，为了使电源接通时的输出信号稳定，需要增大LPF的时间常数，由此导致锁定时间变长。
另外，在专利文献2所示的PLL频率合成器中，具有存储控制电压的存储电路、以及对控制电压进行A/D、D/A转换的转换器，因此部件数量多、电路面积大。
本发明是鉴于上述情况而完成的，其目的在于提供一种可以缩短锁定时间并抑制电路面积增大的PLL频率合成器。
解决问题的手段
为了解决上述问题，本发明提供以下PLL频率合成器，该PLL频率合成器如图1所示输出多个频率f1、f2的输出信号，其特征在于，包括：多个电压控制振荡器17a、17b，将输出信号输出，其振荡频率由控制电压控制；第一开关18，选择输出信号并输出；分频器19，可以切换对由第一开关18选择的输出信号进行分频的分频比；相位比较器13，输出被分频器19分频的输出信号的相位与基准信号的相位的相位差；第二开关15，切换相位差的输出路径；多个低通滤波器(LPF)16a、16b，与多个电压控制振荡器17a、17b对应设置，其时间常数可以切换，所述时间常数将通过第二开关15而切换了输出路径的相位差转换为控制电压；以及控制电路20，顺次切换第一开关18、第二开关15、以及分频器19的操作以持续输出多个频率f1、f2的输出信号，同时在电源接通并且所有的频率f1、f2的输出信号被稳定地输出之后切换LPF 16a、16b的时间常数。
根据该PLL频率合成器，在电源接通并且所有的频率f1、f2的输出信号被稳定地输出之后，切换LPF 16a、16b的时间常数。另外，不需要存储控制电压的存储电路或对控制电压进行A/D、D/A转换的转换器。
发明的效果
在本发明的PLL频率合成器中，在电源接通并且所有的频率的输出信号被稳定地输出之后，切换低通滤波器的时间常数。由此，可以缩短锁定时间。另外，不需要存储控制电压的存储电路或对控制电压进行A/D、D/A转换的转换器。由此，能够抑制电路面积。
通过下面与表示本发明优选实施方式的附图相关的说明，本发明的上述和其他目的、特征、以及优点应该会很清楚。
附图说明
图1是第一实施方式的PLL频率合成器的框图；
图2是LPF的电路图；
图3是LPF的其他的电路图；
图4是说明LPF的控制定时的图；
图5是说明锁定时间的图；
图6是示出从参考计数器输出的基准信号的波形与开关的端子的连接状态的图；
图7是第二实施方式的PLL频率合成器的框图；
图8是现有的PLL频率合成器的框图；
图9是其他的PLL频率合成器的框图。
标号说明：
11、61a、61b基准信号发生器
12、63参考计数器
13相位比较器
14电荷泵
15、18、62开关
16a、16b低通滤波器(LPF)
17a、17b电压控制振荡器
19分频器
20、64控制电路
具体实施方式
下面，参照附图来详细地说明本发明的第一实施方式。
图1是第一实施方式的PLL频率合成器的框图。
移动电话可以使用800MHz频带和1.5GHz频带的双频。另外，移动电话具有GPS等各种功能。因此，移动电话需要多个频率的信号(时钟信号)。将图中所示的PLL频率合成器应用于上述移动电话，其可以输出多个频率的信号。
如图所示，PLL频率合成器包括：基准信号发生器11；参考计数器12；相位比较器13；电荷泵14；开关15、18；低通滤波器(LPF)16a、16b；电压控制振荡器17a、17b；分频器19；以及控制电路20。
基准信号发生器11产生基准信号并输出给参考计数器12。基准信号发生器11例如为水晶振荡器。
参考计数器12对从基准信号发生器11输出的基准信号进行分频。参考计数器12具有两个分频比，在控制电路20的控制下将从基准信号发生器11输出的基准信号分频为频率fr1、fr2。参考计数器12将频率fr1、fr2的基准信号输出给相位比较器13。
相位比较器13将从参考计数器12输出的基准信号的相位与从分频器19输出的信号的相位的相位差输出给电荷泵14。
电荷泵14流入/流出与从相位比较器13输出的相位差成比例的电流。例如，当相位滞后时流入电流，当相位超前时流出电流。另外，根据相位差的大小来增减电流值。当相位差为0时，使电流值为0。
开关15具有端子T1～T3。端子T1与电荷泵14连接。端子T2与LPF 16a连接。端子T3与LPF 16b连接。开关15在控制电路20的控制下切换端子T1和端子T2、端子T1和端子T3的连接，将来自电荷泵14的电流的输出路径切换为LPF 16a、16b。
LPF 16a、LPF 16b与输出频率f1、f2的输出信号的电压控制振荡器17a、17b对应设置。LPF 16a、16b的输入连接在开关15的端子T2、T3上。LPF 16a、16b使从开关15的端子T2、T3输出的电荷泵14的电流平顺，并输出用于控制电压控制振荡器17a、17b的振荡频率的控制电压。
LPF 16a、16b分别具有两个时间常数。LPF 16a、16b的该时间常数由控制电路20切换。
图2是LPF的电路图。
如图所示，LPF 16a具有开关31和LPF 32、33。电荷泵14的电流从开关15的端子T2流入/流出开关31。开关31在控制电路20的控制下将该电流的输出路径切换为LPF 32、33。
开关31具有端子T21～端子T23。端子T21与开关15的端子T2连接。端子T22与LPF 32连接。端子T23与LPF 33连接。开关31在控制电路20的控制下切换端子T21和端子T22、端子T21和端子T23的连接，从而将自电荷泵14的电流输出路径切换为LPF 32、33。
LPF 32具有电阻R1～R4以及电容器C1～C3。电阻R1、R2、R4串联连接在开关31的端子T22与电压控制振荡器17a之间。在电阻R1与电阻R2的连接点上连接有一端接地的电容器C1。在电阻R2与电阻R4的连接点上连接有电阻R3。在电阻R3上连接有一端接地的电容器C2。在电阻R4与电压控制振荡器17a的连接点上连接有一端接地的电容器C3。
LPF 33具有电阻R5、R6、电容器C4、C5。电阻R6连接在开关31的端子T23与电压控制振荡器17a之间。在端子T23与电阻R6的连接点上连接有电阻R5。在电阻R5上连接有一端接地的电容器C4。在电阻R6与电压控制振荡器17a的连接点上连接有一端接地的电容器C5。
与LPF 33相比，LPF 32的时间常数由于连接有由电阻R1、电容器C1构成的LPF而相应地增大。通过切换开关31的端子T21和端子T22、端子T21和端子T23的连接，电荷泵14的电流被输出给时间常数不同的LPF 32、33。另外，LPF 16b也具有与图2的LPF 16a相同的结构。但是，LPF 16b所具有的两个时间常数与LPF 16a所具有的两个时间常数不同。
对LPF 16a的其他例子进行说明。图3是LPF的其他的电路图。
如图所示，LPF 16a具有电阻R11～R14、电容器C11～C13、以及开关41。
电阻R11、R12、R14串联连接在开关15的端子T2与电压控制振荡器17a之间。在电阻R11与电阻R12的连接点上连接有一端接地的电容器C11。在电阻R12与电阻R14的连接点上连接有电阻R13。在电阻R13上连接有一端接地的电容器C12。在电阻R14与电压控制振荡器17a的连接点上连接有一端接地的电容器C13。
开关41的一端与端子T2和电阻R11的连接点连接，另一端与电阻R12与电阻R14的连接点连接。开关41由控制电路20进行导通(on)/断开(off)控制。当开关41导通时，电阻R11、R12间被短路。当电阻R11、R12被短路时，成为由电阻R13、R14、电容器C12、C13构成的LPF，相对于由电阻R11～R14和电容器C11～C13构成的LPF来说其时间常数变小了。另外，LPF 16b也具有与图3的LPF 16a相同的结构。但是，LPF16b所具有的两个时间常数与LPF 16a所具有的两个时间常数不同。
返回到图1的说明。电压控制振荡器17a、17b输出频率为f1、f2的输出信号。电压控制振荡器17a、17b的频率f1、f2由从LPF 16a、16b输出的控制电压控制。
开关18具有端子T11～T13。端子T12与电压控制振荡器17a的输出连接。端子T13与电压控制振荡器17b的输出连接。端子T11与分频器19连接。开关18在控制电路20的控制下切换端子T11和端子T12、端子T11和端子T13的连接，将电压控制振荡器17a、17b的一个输出信号输出给分频器19。
分频器19对由开关18选择的电压控制振荡器17a、17b的输出信号进行分频。分频器19是在控制电路20的控制下将分频比切换为N1、N2的可编程计数器。被分频器19分频的输出信号被输出给相位比较器13。分频器19既可以是对输出信号进行整数分频的分频器，也可以是进行非整数分频的分频器。如果是进行整数分频的分频器，则为整数PLL频率合成器。如果是进行非整数分频的分频器，则为小数PLL频率合成器。
控制电路20顺次切换参考计数器12的分频比、开关15和18的连接、以及分频器19的分频比，使得从电压控制振荡器17a、17b持续输出输出信号。另外，控制电路20将LPF 16a、16b的时间常数从大值的时间常数切换为小值的时间常数，以从电压控制振荡器17a、17b输出稳定的输出信号。
当输出频率f1的输出信号时，控制电路20控制参考计数器12以输出频率fr1的基准信号。另外，控制开关15，使从电荷泵14输出的电流被输出给LPF 16a。另外，控制开关18，使电压控制振荡器17a的输出信号经分频器19而被反馈给相位比较器13。另外，控制分频器19，使分频比为N1。由此，构成输出频率fr1的基准频率的参考计数器12、相位比较器13、电荷泵14、LPF 16a、电压控制振荡器17a、以及分频比为N1的分频器19的PLL电路，从电压控制振荡器17a输出频率f1的输出信号。
当输出频率f2的输出信号时，控制电路20控制参考计数器12以输出频率fr2的基准信号。另外，控制开关15，使从电荷泵14输出的电流被输出给LPF 16b。另外，控制开关18，使电压控制振荡器17b的输出信号经分频器19而被反馈给相位比较器13。另外，控制分频器19，使分频比为N2。由此，构成输出频率fr2的基准频率的参考计数器12、相位比较器13、电荷泵14、LPF 16b、电压控制振荡器17b、以及分频比为N2的分频器19的PLL电路，从电压控制振荡器17b输出频率f2的输出信号。
控制电路20交替切换参考计数器12的分频比、开关15的端子T1和端子T2、端子T1和端子T3的连接、开关18的端子T11和端子T12、端子T11和端子T13的连接、分频器19的分频比N1、N2，使得从电压控制振荡器17a、17b持续输出输出信号。另外，通过该切换，所构成的PLL电路的一个成为悬浮(floating)状态，但是由于LPF 16a、16b的时间常数，控制电压保持一定的时间(由于漏电电流而多少会产生变动)而被输出给电压控制振荡器17a、17b。由此，电压控制振荡器17a、17b可以持续输出频率f1、f2的输出信号。
另外，控制电路20在接通电源之后切换参考计数器12、开关15、18、分频器19的操作，使所有的频率f1、f2的输出信号被输出规定的次数，然后将LPF 16a、16b的时间常数从大值的时间常数切换为小值的时间常数。
图4是说明LPF的控制定时的图。
如图所示，控制电路20在接通电源之后切换参考计数器12的操作，使所有的频率f1、f2的输出信号被输出一次，然后将LPF 16a、16b的时间常数从大值的时间常数切换为小值的时间常数。当然，控制电路20当控制参考计数器12以输出频率fr1的基准信号时，控制开关15、18的连接以从电压控制振荡器17a输出频率为f1的输出信号。另外，控制分频器19，以通过分频比N1对输出信号进行分频。当控制参考计数器12以输出频率fr2的基准信号时，控制开关15、18的连接以从电压控制振荡器17b输出频率f2的输出信号。另外，控制分频器19，以通过分频比N2对输出信号进行分频。
在接通电源之后，电压控制振荡器17a、17b的控制电压的电压变化较大(从0V变至规定电压)，为了稳定该控制电压，需要增大LPF 16a、16b的时间常数。另一方面，当输出信号稳定下来时，控制电压也会稳定，可以将时间常数切换为小值的时间常数。其原因在于，当输出信号稳定下来时，控制电压的变动例如是源于LPF 16a、16b的漏电电流、或修正输出信号的频率f1，f2的偏差而产生的变动，因此较小。这样，在接通电源并且频率f1、f2的输出信号被稳定地输出之后，将LPF 16a、16b的时间常数切换为小值的时间常数。由此，可以缩短锁定时间。
另外，在图中，在接通电源之后，切换参考计数器12的操作，使所有的频率f1、f2的输出信号被输出一次，然后将LPF 16a、16b的时间常数切换为小值的时间常数，但是当输出信号的稳定很花费时间时，也可以在使参考计数器12的频率按照fr1、fr2、fr1、fr2的方式切换以便将频率f1、f2的输出信号输出两次，然后将LPF 16a、16b的时间常数切换为小值的时间常数。另外，也可以在进行两次以上的切换后将LPF 16a、16b的时间常数切换为小值的时间常数。
下面对锁定时间进行说明。图5是说明锁定时间的图。图中所示的波形51示出了LPF 16a、16b的时间常数大时的频率f1的变化，波形52示出了LPF 16a、16b的时间常数小时的频率f1的变化。另外，波形51的锁定时间为t3-t1，波形52的锁定时间为t2-t1。
如图所示，假定在时间t1输出信号的频率f1存在偏差而变为频率f11。当从频率f11返回至频率f1时，如果LPF 16a、16b的时间常数大，则如波形51所示，锁定时间变长。另一方面，如果LPF 16a、16b的时间常数小，则如波形52所示，锁定时间变短。即，如果LPF 16a、16b的时间常数大，则从频率f11返回至期望的频率f1的时间变长。因此，如上所述，在接通电源之后，使LPF 16a、16b的时间常数为大值，然后当输出信号稳定下来时，使时间常数为小值。由此，可以缩短锁定时间。另外，如果时间常数大，则锁定时间变长，但耐信号变动的性能也变强。
以下，对图1的操作进行说明。
在接通电源之后，由于输出信号的电压变动大，所以控制电路20选择LPF 16a、16b的较大的时间常数。另外，控制参考计数器12以输出频率fr1的基准信号。对开关15和开关18进行控制，以使开关15的端子T1和端子T2连接，并使开关18的端子T11和端子T12连接。进行控制，使分频器19的分频比为N1。由此，由输出频率fr1的基准信号的参考计数器12、相位比较器13、电荷泵14、LPF 16a、电压控制振荡器17a、以及分频比为N1的分频器19构成PLL电路，从电压控制振荡器17a输出f1＝N1·fr1的频率的输出信号。
当频率f1稳定下来时，控制电路20控制参考计数器12以输出频率fr2的基准信号。进行控制，使开关15的端子T1和端子T3连接，开关18的端子T11和端子T13连接。进行控制，使分频器19的分频比变为N2。由此，由输出频率fr2的基准信号的参考计数器12、相位比较器13、电荷泵14、LPF 16a、电压控制振荡器17b、以及分频比为N2的分频器19构成PLL电路，从电压控制振荡器17b输出f2＝N2·fr2的频率的输出信号。
当频率f1、f2的输出信号稳定下来时，控制电压也稳定下来。因此，控制电路20将LPF 16a、16b的时间常数变更为小值。另外，控制电路20控制参考计数器12以输出频率fr1的基准信号。进行控制，使开关15的端子T1和端子T2连接，使开关18的端子T11和端子T12连接。进行控制，使分频器19的分频比变为N1。
由于开关15的端子T1和端子T2连接，所以具有LPF 16b的一侧的PLL电路变为悬浮状态。由此，从LPF 16b输出的控制电压由于漏电电流而稍许降低，但由于被LPF 16b所具有的时间常数保持，所以从电压控制振荡器17b持续输出频率为fr2的输出信号。
控制电路20控制参考计数器12以输出频率fr2的基准信号。进行控制，使开关15的端子T1和端子T3连接，使开关18的端子T11和端子T13连接。进行控制，使分频器19的分频比变为N2。
由于开关15的端子T1和端子T3连接，所以具有LPF 16a的一侧的PLL电路变为悬浮状态。由此，从LPF 16a输出的控制电压由于漏电电流而稍许降低，但由于被LPF 16a所具有的时间常数保持，所以从电压控制振荡器17a持续输出频率为fr1的输出信号。之后，控制电路20在使LPF16a、16b的时间常数变成小值的时间常数的状态下交替切换参考计数器12的分频比，交替切换开关15、18的端子间的连接。另外，交替切换分频器19的分频比。另外，将小值的时间常数设定为：使得在开关15、18被切换期间可以保持控制电压的值。
图6是示出从参考计数器输出的基准信号的波形和开关的端子的连接状态的图。
在图中示出了从参考计数器12输出的频率fr1、fr2的基准信号的波形。另外，示出了开关15、18的端子T1～T3、T11～T13的连接状态。图中所示的双箭头表示在该期间开关15、18的端子T1～T3、T11～T13被连接起来。
假定在时间t0接通电源。控制电路20控制参考计数器12以输出频率fr1的基准信号。另外，控制开关15，使端子T1和端子T2连接。控制开关18，使端子T11和端子T12连接。
当变为时间t1时，控制电路20控制参考计数器12以输出频率fr2的基准信号。另外，控制开关15，使端子T1和端子T3连接。控制开关18，使端子T11与端子T13连接。
在时间t0至时间t2的期间，控制电路20选择LPF 16a、16b的较大的时间常数。在时间t2之后，由于频率f1、f2的输出信号稳定地输出，所以进行控制以使LPF 16a、16b的时间常数的值变小。
当变为时间t2时，控制电路20控制参考计数器12以输出频率fr1的基准信号。另外，控制开关15，使端子T1和端子T2连接。控制开关18，使端子T11和端子T12连接。
当变为时间t3时，控制电路20控制参考计数器12以输出频率fr2的基准信号。另外，控制开关15，使端子T1和端子T3连接。控制开关18，使端子T11和端子T13连接。之后，重复时间t2至时间t3、和时间t3至时间t4的操作。
这样，当接通电源并且所有的频率f1、f2的输出信号被稳定地输出之后，切换LPF 16a、16b的时间常数。由此，可以缩短锁定时间。
另外，通过缩短锁定时间，可以高速地应付针对频率f1、f2的切换的变化。
另外，不需要存储控制电压的存储电路、对控制电压进行A/D、D/A转换的转换器。由此，能够抑制电路面积。
另外，通过共有参考计数器12、相位比较器13、电荷泵14、以及分频器19，能够抑制电路面积。
另外，在图1中，按照输出两个频率f1、f2的方式来构成PLL频率合成器，但也可以按照输出三个以上的频率的方式来构成。此时，参考计数器12可以切换三个以上的分频比并输出三个以上的频率的基准信号。开关15可以选择三个以上的电荷泵14的电流的输出路径。另外，设置三个以上的电压控制振荡器，并按照分别对应的方式设置LPF。开关18可以选择从三个以上的各个电压控制振荡器输出的输出信号并输出给分频器19。分频器19可以通过三个以上的分频比对输出信号进行分频。控制电路20进行控制以顺次切换各个电路的操作。
接着，参照附图来详细地说明本发明的第二实施方式。
图7是第二实施方式的PLL频率合成器的框图。
在第二实施方式中，设置多个产生基准信号的基准信号发生器，通过开关来选择从多个基准信号发生器输出的基准信号并输出给参考计数器、相位比较器。在图7中，对与图2相同的部分标注相同的标号并省略说明。
基准信号发生器61a、61b产生基准信号并输出给开关62。基准信号发生器61a、61b例如是水晶振荡器。基准信号发生器61a、61b输出不同频率的基准信号。
开关62在控制电路64的控制下选择从基准信号发生器61a、61b输出的基准电压并输出给参考计数器63。开关62具有端子T31～T33。端子T32与基准信号发生器61a连接。端子T33与基准信号发生器61b连接。端子T31与参考计数器63连接。开关62在控制电路64的控制下切换端子T31和端子T32、端子T31和端子T33的连接。
参考计数器63对从基准信号发生器61a、61b输出的基准信号进行分频并输出给相位比较器13。
控制电路64进行与控制电路20相同的控制，并且另外还控制开关62的连接。当控制开关15、18、分频器19以输出频率f1的输出信号时，控制开关62，使端子T32和端子T31连接。当控制开关15、18、分频器19以输出频率f2的输出信号时，控制开关62，使端子T33和端子T31连接。
这样，即使设置多个基准信号发生器61a、61b并产生多个基准电压，也可以缩短锁定时间并抑制电路面积。
以上仅说明了本发明的原理。对于本领域技术人员来说，可以进行多种变形、变更，本发明不限于上述确切的结构和应用示例，对应的所有变形例和等同物等均包括在的权利要求和基于该等同物的本发明的范围之内。

Claims (9)

1.一种PLL频率合成器，输出多个频率的输出信号，其特征在于，包括：
多个电压控制振荡器，输出所述输出信号，该多个电压控制振荡器的振荡频率由控制电压控制；
第一开关，选择并输出所述输出信号；
分频器，可以切换对由所述第一开关选择的所述输出信号进行分频的分频比；
相位比较器，输出被所述分频器分频的所述输出信号的相位与基准信号的相位的相位差；
第二开关，切换所述相位差的输出路径；
多个低通滤波器，与所述多个电压控制振荡器对应设置，将通过所述第二开关而切换了输出路径的所述相位差转换为所述控制电压，该多个低通滤波器的时间常数可以切换；以及
控制电路，顺次切换所述第一开关、所述第二开关、以及所述分频器的操作以持续输出多个频率的所述输出信号，同时在电源接通并且全部频率的所述输出信号被稳定地输出之后切换所述低通滤波器的所述时间常数。
2.如权利要求1所述的PLL频率合成器，其特征在于，所述低通滤波器具有至少两个不同的所述时间常数，
所述控制电路将所述时间常数从大的时间常数切换为小的时间常数。
3.如权利要求1所述的PLL频率合成器，其特征在于，所述控制电路在进行了一次所述切换从而将多个频率的所述输出信号全部输出之后，切换所述时间常数。
4.如权利要求1所述的PLL频率合成器，其特征在于，所述低通滤波器具有所述时间常数不同的两个低通滤波电路，通过选择所述低通滤波电路中的一个来切换所述时间常数。
5.如权利要求1所述的PLL频率合成器，其特征在于，在所述低通滤波器中，使电路的一部分短路来切换所述时间常数。
6.如权利要求1所述的PLL频率合成器，其特征在于，包括：
基准信号发生器；和
参考分频器，其分频比由所述控制电路进行切换，对从所述基准信号发生器输出的信号进行分频后输出所述基准信号。
7.如权利要求1所述的PLL频率合成器，其特征在于，具有用于输出所述基准信号的多个基准信号发生器。
8.如权利要求1所述的PLL频率合成器，其特征在于，所述分频器对所述输出信号进行整数分频。
9.如权利要求1所述的PLL频率合成器，其特征在于，所述分频器对所述输出信号进行非整数分频。
CN200480043930XA 2004-09-08 2004-09-08 Pll频率合成器 Expired - Fee Related CN101015124B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2004/013041 WO2006027831A1 (ja) 2004-09-08 2004-09-08 Ｐｌｌ周波数シンセサイザ

Publications (2)

Publication Number Publication Date
CN101015124A true CN101015124A (zh) 2007-08-08
CN101015124B CN101015124B (zh) 2011-04-20

Family

ID=36036128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200480043930XA Expired - Fee Related CN101015124B (zh) 2004-09-08 2004-09-08 Pll频率合成器

Country Status (4)

Country Link
US (1) US7405627B2 (zh)
JP (1) JP4094045B2 (zh)
CN (1) CN101015124B (zh)
WO (1) WO2006027831A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102946249A (zh) * 2012-12-10 2013-02-27 北京中科飞鸿科技有限公司 一种频率综合器
CN105045177A (zh) * 2015-07-08 2015-11-11 中国科学院国家授时中心 多路选择滤波频率输出装置
CN107077116A (zh) * 2014-09-29 2017-08-18 富士机械制造株式会社 自动控制装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130765A (zh) * 2007-01-05 2011-07-20 华为技术有限公司 调整锁相环的方法
JP2009194428A (ja) * 2008-02-12 2009-08-27 Panasonic Corp シンセサイザと、これを用いた受信装置、および電子機器
US8384449B2 (en) 2008-02-12 2013-02-26 Panasonic Corporation Synthesizer and reception device using the same
EP2169828B1 (en) * 2008-09-25 2017-03-22 ams AG Variable capacitance circuit and method for providing a variable capacitance
JP2011188114A (ja) * 2010-03-05 2011-09-22 Toshiba Corp 半導体集積回路
JP2013217670A (ja) * 2012-04-04 2013-10-24 Canon Inc 計測装置及び計測方法
US20140062605A1 (en) * 2012-08-31 2014-03-06 Motorola Solutions, Inc. Method and apparatus for a synthesizer architecture
US11095216B2 (en) 2014-05-30 2021-08-17 Qualcomm Incorporated On-chip dual-supply multi-mode CMOS regulators
CN105846670B (zh) * 2016-03-22 2018-08-03 成都芯源系统有限公司 时钟电路及其控制方法
RU2724635C1 (ru) 2016-12-19 2020-06-25 Телефонактиеболагет Лм Эрикссон (Пабл) Системы и способы для переключения опорных кварцевых генераторов для приемопередатчика беспроводного устройства
US10496127B1 (en) * 2018-06-04 2019-12-03 Linear Technology Holding Llc Multi-chip timing alignment to a common reference signal
CN111641409B (zh) * 2020-05-18 2024-03-08 成都锐成芯微科技股份有限公司 一种电荷泵锁相环电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5227342A (en) * 1975-08-27 1977-03-01 Sony Corp Signal generator
JPS5843632A (ja) * 1981-09-01 1983-03-14 テクトロニツクス・インコ−ポレイテツド 位相固定回路
JPH07162303A (ja) * 1993-12-10 1995-06-23 Kenwood Corp Ｐｌｌ周波数シンセサイザ
JP2004282223A (ja) * 2003-03-13 2004-10-07 Matsushita Electric Ind Co Ltd 周波数シンセサイザ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102946249A (zh) * 2012-12-10 2013-02-27 北京中科飞鸿科技有限公司 一种频率综合器
CN107077116A (zh) * 2014-09-29 2017-08-18 富士机械制造株式会社 自动控制装置
CN107077116B (zh) * 2014-09-29 2019-05-03 株式会社富士 自动控制装置
CN105045177A (zh) * 2015-07-08 2015-11-11 中国科学院国家授时中心 多路选择滤波频率输出装置

Also Published As

Publication number Publication date
US7405627B2 (en) 2008-07-29
CN101015124B (zh) 2011-04-20
WO2006027831A1 (ja) 2006-03-16
JPWO2006027831A1 (ja) 2008-05-08
US20070152758A1 (en) 2007-07-05
JP4094045B2 (ja) 2008-06-04

Similar Documents

Publication Publication Date Title
CN101015124B (zh) Pll频率合成器
EP0988691B1 (en) Frequency synthesis circuit tuned by digital words
US7109762B2 (en) Frequency-dividing circuit arrangement and phase locked loop employing such circuit arrangement
KR100538663B1 (ko) 저잡음분주기
JP2015037320A (ja) 周波数掃引信号発生回路
CN101622788A (zh) Pll频率合成器
KR20090069649A (ko) 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법
WO2007080918A1 (ja) 位相比較回路およびそれを用いたｐｌｌ周波数シンセサイザ
CN110190846A (zh) 锁相环防频率过冲电路
JP3840468B2 (ja) Ｐｌｌ周波数シンセサイザ
US5578968A (en) Frequency converter, multistage frequency converter and frequency synthesizer utilizing them
JPH1155114A (ja) Ｐｌｌ回路
US6738449B2 (en) Programmable fractional frequency divider
US6556087B2 (en) Fractional frequency division frequency synthesizer having rounded phase control value
KR100901400B1 (ko) Ｐｌｌ 주파수 신시사이저
KR100245579B1 (ko) 디지탈 pll회로
CN113193867B (zh) 一种兼容c波段和毫米波频段的本振锁相频率综合器
JPH0758636A (ja) 周波数シンセサイザ
JP2005102115A (ja) 同期発振器、ｐｌｌ回路、これを用いた発振回路及び電子機器
US5406229A (en) Phase locked loop frequency synthesizer with fast frequency switching
JPH04235416A (ja) Ｐｌｌシンセサイザ回路
JP2014158114A (ja) クロック発生デバイス
JPH0321119A (ja) Ｐｌｌ回路
KR100670462B1 (ko) 분산 시간 발진기
JP2000224027A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081024

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081024

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SPANSION LLC N. D. GES D. STAATES

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20140102

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140102

Address after: California, USA

Patentee after: SPANSION LLC

Address before: Kanagawa

Patentee before: FUJITSU MICROELECTRONICS Ltd.

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160407

Address after: California, USA

Patentee after: CYPRESS SEMICONDUCTOR Corp.

Address before: California, USA

Patentee before: SPANSION LLC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420