JP2005102115A

JP2005102115A - 同期発振器、ｐｌｌ回路、これを用いた発振回路及び電子機器

Info

Publication number: JP2005102115A
Application number: JP2004023919A
Authority: JP
Inventors: Kenji Goto; 健次後藤; Nobuyuki Imai; 信行今井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2003-08-19
Filing date: 2004-01-30
Publication date: 2005-04-14

Abstract

【課題】広範囲な周波数可変範囲を有するＰＬＬ回路を、回路規模の増大を伴うことなく容易に実現する。
【解決手段】電圧制御発振器１６を有する第１の周波数調整部１０を含むループと、電圧制御発振器２６を有する第２の周波数調整部２０を含むループとのうちの一方を、基準信号Ｒｅｆと同位相の信号を出力するメインＰＬＬループ、他方を、メインＰＬＬループの出力にロックするよう動作するサブＰＬＬループとして動作させる。サブＰＬＬループの電圧制御発振器の中心周波数を、その周波数可変範囲がメインＰＬＬループの周波数可変範囲とその一部で重なるように設定し、サブＰＬＬループがロック状態であることをロック検出回路５７で検出したとき、メイン及びサブＰＬＬループとして動作するループを切り替える。このとき、メイン及びサブＰＬＬループの出力は同位相であるから、位相が途切れることなく連続的に周波数を切り替えることができる。
【選択図】図２

Description

本発明は、同期発振器、ＰＬＬ回路、これを用いた発振回路及び電子機器に関し、特に、出力周波数を広範囲に変更可能なＰＬＬ回路、これを用いた発振回路及び電子機器に関する。

従来、ＰＬＬ（ｐｈａｓｅｌｏｃｋｅｄｌｏｏｐ：位相同期）回路を用いたＰＬＬ発振器は、コンピュータや通信の分野等で、基準信号発生回路として広く用いられている。また、近年の、データ転送及び処理の高速化に伴って、基準信号は低雑音であることが求められている。

このため、低雑音なＬＣ発振器等をＶＣＯ（ｖｏｌｔａｇｅｃｏｎｔｒｏｌｌｅｄｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）として用い、これを半導体集積回路として作り込むといった方法が用いられている。

しかしながら、一般に、低雑音ＶＣＯは、周波数可変範囲が狭いため、複数個のＶＣＯを用い、これらを切り替えて使用することで、広い周波数可変範囲を得る方法が用いられている。

例えば、中心周波数の異なる３つのＶＣＯを設け、ロックがはずれる前にＶＣＯを順次切り替えることで、ロック外れがなく、且つ高周波数可変範囲を得るようにしたもの等が提案されている（例えば、特許文献１参照）。

また、例えば中心周波数の異なる複数のＶＣＯを設け、所望の周波数可変範囲を実現し得るＶＣＯを実測により選択し、選択したＶＣＯ以外のＶＣＯを切断して中心周波数を変更することで、周波数可変範囲を変更可能に形成したものも、提案されている（例えば、特許文献２参照）。
特開平８−１４９０００号公報特開２００２−１６４９３号公報

しかしながら、前述のように、複数のＶＣＯを設け、ロックが外れる前に順次ＶＣＯを切り替えることで、所望の周波数可変範囲を実現するようにした場合、周波数可変範囲を広げるためにはそれに応じた個数のＶＣＯを設ける必要がある。このため、例えば、半導体基板上に搭載する場合には、半導体基板上にＶＣＯを配置するための多大な面積を必要とすることになり、コストの増加を招くことになる。

また、複数のＶＣＯの中から、所望の周波数可変範囲を満足するものを選択するようにした場合、何れか一つのＶＣＯのみしか選択することができないため、所望の周波数可変範囲を満足するＶＣＯを選択することはできるものの、選択したＶＣＯの中心周波数で特定される周波数可変範囲内でしか周波数を変化させることができない。

そこで、この発明は、上記従来の未解決の問題に着目してなされたものであり、回路の増大を伴うことなく、より広範囲な周波数可変範囲を有する同期発振器、ＰＬＬ回路、これを用いた発振回路及び電子機器を実現することを目的としている。

上記目的を達成するために、第１の発明では、周波数可変範囲の一部が互いに重なるよう設定された複数の周波数可変発振器と、前記周波数可変発振器間で位相が互いにロックされた状態で前記周波数可変発振器の出力を切り替える信号選択部とを備えることを特徴とする。

この第１の発明では、周波数可変発振器の出力を切り替える際に、位相の不連続点が発生しないようにすることが可能となる。このため、入力周波数が変化した場合においても、周波数を滑らかに切り替えることが可能となり、周波数安定度の劣化を抑制しつつ、周波数可変範囲を拡大することが可能となる。

また、第２の発明では、前記周波数可変発振器の出力周波数の比較結果に基づいて前記信号選択部に前記周波数可変発振器の出力を選択させる制御部をさらに備えることを特徴とする。

この第２の発明では、入力周波数が変化した場合においても、周波数可変発振器を入力周波数に安定してロックさせることが可能となり、周波数安定度の劣化を抑制しつつ、周波数可変範囲を拡大することが可能となる。

また、第３の発明では、前記周波数可変発振器のうちの少なくとも１個は、中心周波数の異なる複数の周波数可変範囲を備え、前記制御部は、前記制御部に入力される基準信号に基づいて前記周波数可変発振器の中心周波数を切り替えることを特徴とする。

この第３の発明では、制御部に入力される基準信号に基づいて、周波数可変発振器の周波数可変範囲を拡大することが可能となる。このため、周波数可変発振器の個数の増大を抑制しつつ、周波数可変範囲をより広範囲に変化させることが可能となり、回路規模の増大を抑制することを可能として、低コスト化・低消費電力化を図ることができる。

また、第４の発明では、周波数可変範囲の一部が互いに重なるよう設定された複数の注入同期発振器と、前記注入同期発振器間で位相が互いにロックされた状態で前記注入同期発振器の出力を切り替えるセレクタと、前記注入同期発振器の出力周波数の比較結果に基づいて前記セレクタに前記注入同期発振器の出力を選択させるコントローラとを備えることを特徴とする。

この第４の発明では、複数の注入同期発振器を用いることで、基準信号と位相を同期させるためにフィードバックループを構成する必要がなくなるとともに、入力周波数が変化した場合においても、周波数を滑らかに切り替えることが可能となる。このため、回路規模の増大を抑制しつつ、周波数可変範囲を拡大することが可能となるとともに、周波数安定度を向上させることが可能となる。

また、第５の発明では、前記注入同期発振器は中心周波数の異なる複数の周波数可変範囲をそれぞれ備え、前記コントローラは、前記コントローラに入力される入力周波数に基づいて前記注入同期発振器の中心周波数を切り替えることを特徴とする。

この第５の発明では、コントローラに入力される入力周波数に基づいて注入同期発振器の周波数可変範囲を拡大することが可能となり、注入同期発振器の個数の増大を抑制しつつ、周波数可変範囲をより広範囲に変化させることが可能となる。このため、回路規模の増大を抑制することが可能となり、低コスト化・低消費電力化を図ることが可能となるとともに、回路構成を単純化することを可能として、高周波化に容易に対応させることができる。

また、第６の発明では、前記コントローラは、前記注入同期発振器の周波数を電圧に変換する周波数／電圧変換部と、前記注入同期発振器の周波数と電圧との関係を記憶したルックアップテーブルと、前記ルックアップテーブルの参照結果に基づいて、前記注入同期発振器の出力周波数を比較する比較回路と、前記比較回路の比較結果に基づいて、前記注入同期発振器の出力を切り替えさせる切り替え信号を前記セレクタに出力する制御信号発生部とを備えることを特徴とする。

この第６の発明では、入力周波数が変化した場合においても、入力周波数に安定してロックさせることが可能な注入同期発振器を容易に選択することが可能となり、周波数安定度の劣化を抑制しつつ、周波数可変範囲を拡大することが可能となる。

また、第７の発明では、前記コントローラは、前記注入同期発振器に入力される入力周波数と前記注入同期発振器の出力周波数との比較結果に基づいて、前記注入同期発振器のロック状態を判定するロック状態判定部と、前記注入同期発振器のロック状態の判定結果に基づいて、前記注入同期発振器の動作を停止させる停止部とを備えることを特徴とする。

この第７の発明では、複数の注入同期発振器を設けた場合においても、不要な注入同期発振器の動作を停止させることが可能となり、省電力化を図ることが可能となる。

また、第８の発明では、前記注入同期発振器に入力される入力周波数を逓倍または分周させる逓倍／分周器をさらに備えることを特徴とする
この第８の発明では、入力周波数が逓倍または分周された信号を出力させることが可能となり、入力周波数を変化させることなく、周波数を可変させることが可能となる。

また、第９の発明では、電圧制御発振器をそれぞれ含み、且つ前記電圧制御発振器は他の少なくとも一の電圧制御発振器とその周波数可変範囲の一部が重なるように設定されている複数のＰＬＬループを備え、一のＰＬＬループを、基準信号と同位相の信号を出力するよう動作するメインＰＬＬループとして動作させ、前記メインＰＬＬループとして動作するＰＬＬループを、前記メインＰＬＬループとして動作中のＰＬＬループとその周波数可変範囲がその一部で重なる他のＰＬＬループに切り替える切り替え動作を行うようになっているＰＬＬ回路であって、前記切り替え動作の際には、前記メインＰＬＬループとして次に動作させるＰＬＬループを、前記メインＰＬＬループのＰＬＬ出力と同位相の信号を出力するよう動作するサブＰＬＬループとして動作させ、前記サブＰＬＬループとして動作中のＰＬＬループがロック状態にあるときに、前記メインＰＬＬループとして動作中のＰＬＬループに替えて、前記サブＰＬＬループとして動作中のＰＬＬループを新たなメインＰＬＬループとして動作させるようになっていることを特徴としている。

この第９の発明では、電圧制御発振器をそれぞれ含むＰＬＬループを複数備えており、各電圧制御発振器は、少なくとも何れか一つの電圧制御発振器と周波数可変範囲がその一部で重なるように設定されている。そして、何れか一つのＰＬＬループを、入力される基準信号と同位相の信号を出力するよう動作するメインＰＬＬループとして動作させ、このメインＰＬＬループとして動作するＰＬＬループを、メインＰＬＬループとして動作中のＰＬＬループと周波数可変範囲がその一部で重なる他のＰＬＬループに切り替える切り替え動作を行うことで、周波数可変範囲を連続して広げることができ、周波数を広範囲に変化させることができる。

このとき、前記切り替え動作を行う際には、次にメインＰＬＬループとして動作させるＰＬＬループを、メインＰＬＬループのＰＬＬ出力と同位相の信号を出力するよう動作するサブＰＬＬループとして動作させ、サブＰＬＬループのＰＬＬ出力がメインＰＬＬループのＰＬＬ出力と同位相となるロック状態にあるときに、メインＰＬＬループ及びサブＰＬＬループの切り替えを行い、サブＰＬＬループとして動作していたＰＬＬループを新たに、メインＰＬＬループとして動作させる。

ここで、これまでサブＰＬＬループとして動作していたＰＬＬループは、ロック状態であって、メインＰＬＬループ及びサブＰＬＬループのＰＬＬ出力は同位相である。つまり、二つのＰＬＬループのＰＬＬ出力が同位相である状態で、メインＰＬＬループの切り替えが行われることになる。したがって、ＰＬＬ回路の出力信号の位相が途切れることなく、二つのＰＬＬループの切り替えを行うことができる。つまり、ＰＬＬ回路の出力周波数を、位相が途切れることなく、連続的に広範囲に変化させることができる。

また、第１０の発明では、基準信号と同位相の信号を出力するように動作するメインＰＬＬループ及び前記メインＰＬＬループのＰＬＬ出力と同位相の信号を出力するように動作するサブＰＬＬループとして動作可能であり、且つ中心周波数を変更可能な電圧制御発振器をそれぞれ含む二つのＰＬＬループと、前記サブＰＬＬループに含まれる前記電圧制御発振器の中心周波数を、その周波数可変範囲の一部が、前記メインＰＬＬループに含まれる前記電圧制御発振器の周波数可変範囲と重なるように調整する中心周波数調整手段と、前記サブＰＬＬループがロック状態にあるかどうかを検出するロック検出手段と、当該ロック検出手段で前記サブＰＬＬループがロック状態にあることが検出された状態で、メインＰＬＬループとして動作するＰＬＬループとサブＰＬＬループとして動作するＰＬＬループとを切り替える切替手段と、を備えることを特徴としている。

この第１０の発明では、中心周波数を変更可能な電圧制御発振器を含んで構成されるＰＬＬループを二つ備えて、ＰＬＬ回路が構成されている。各ＰＬＬループは、入力される基準信号と同位相の信号を出力するように動作するメインＰＬＬループとして動作可能であり、且つ、メインＰＬＬループのＰＬＬ出力と同位相の信号を出力するように動作するサブＰＬＬループとしても動作可能に構成されている。

前記サブＰＬＬループに含まれる電圧制御発振器の中心周波数は、中心周波数調整手段によって調整され、このとき、メインＰＬＬループの電圧制御発振器の周波数可変範囲と、サブＰＬＬループの電圧制御発振器の周波数可変範囲とがその一部で重なるように、調整が行われる。

そして、サブＰＬＬループのＰＬＬ出力が、メインＰＬＬループのＰＬＬ出力と同位相となるロック状態にあることがロック検出手段によって検出されたとき、切替手段によって、メインＰＬＬループとして動作するＰＬＬループとサブＰＬＬループとして動作するＰＬＬループとの切り替えが行われる。

ここで、二つのＰＬＬループに含まれる各電圧制御発振器は、その可変周波数範囲が、その一部で重なるように設定されている。よって、結果的に、ＰＬＬ回路の出力周波数を連続的に広範囲に変化させることができる。

また、このとき、これまでサブＰＬＬループとして動作していたＰＬＬループは、ロック状態であって、メインＰＬＬループ及びサブＰＬＬループのＰＬＬ出力は同位相である。つまり、二つのＰＬＬループのＰＬＬ出力が同位相である状態で、メインＰＬＬループ及びサブＰＬＬループの切り替えが行われるから、ＰＬＬ回路のＰＬＬ出力の位相が途切れることなく、二つのＰＬＬループの切り替えを行うことができる。つまり、ＰＬＬ回路の出力周波数を、位相が途切れることなく、連続的に広範囲に変化させることができる。

そして、このとき、例えば、新たにサブＰＬＬループとなったＰＬＬループに含まれる電圧制御発振器の中心周波数を、その周波数可変範囲が、新たにメインＰＬＬループとなったＰＬＬループに含まれる電圧制御発振器の周波数可変範囲とその一部で重なるように変更し、且つ、メインＰＬＬループの出力周波数の変化方向に変更し、この状態で、ロック検出手段によりサブＰＬＬループがロック状態であることを検出したときに、メインＰＬＬループ及びサブＰＬＬループの切り替えを行う。

これによって、ＰＬＬ回路の出力信号の周波数可変範囲をさらに広げることができ、且つ、このとき、周波数を連続的に、且つ位相が途切れることなく実現することができ、この処理を繰り返し行うことで、電圧制御発振器を含むＰＬＬループを二つ設けるだけで、広範囲な周波数可変範囲を有するＰＬＬ回路を容易且つ回路規模の増大を伴うことなく実現することができる。

また、第１１の発明では、前記中心周波数調整手段は、前記サブＰＬＬループに含まれる電圧制御発振器の周波数可変範囲が、前記メインＰＬＬループに含まれる前記電圧制御発振器の出力周波数の変化方向に連続するように、前記中心周波数を調整するようになっていることを特徴としている。

この第１１の発明では、サブＰＬＬループの中心周波数調整手段は、サブＰＬＬループに含まれる電圧制御発振器の周波数可変範囲が、メインＰＬＬループに含まれる電圧制御発振器の出力周波数の変化方向に連続するように、サブＰＬＬループに含まれる電圧制御発振器の中心周波数を調整するようにしているから、入力される基準信号の周波数の変化方向に、ＰＬＬ回路の周波数可変範囲を広げることができ、基準信号の周波数の変化に応じたＰＬＬ回路の出力周波数を実現することができる。

また、第１２の発明では、前記切替手段は、前記メインＰＬＬループに含まれる前記電圧制御発振器の出力周波数を制御するための制御信号が、予め設定した規定範囲を超えたとき、前記ＰＬＬループの切り替えを行うようになっていることを特徴としている。

この第１２の発明では、切替手段では、メインＰＬＬループに含まれる電圧制御発振器の出力周波数を制御するための制御信号が、予め設定した規定範囲を超えたときに、ＰＬＬループの切り替えを行う。したがって、メインＰＬＬループに含まれる電圧制御発振器への制御信号に応じて変化する出力周波数の状況に応じた的確なタイミングで、切り替えを行うことができる。

また、第１３の発明では、前記電圧制御発振器は、ＬＣ発振器で構成されることを特徴としている。

この第１３の発明では、ＰＬＬループを構成する電圧制御発振器として低雑音なＬＣ発振器を用いているから、低雑音であり、且つ広範囲な周波数可変範囲を有するＰＬＬ回路を実現することができる。

また、第１４の発明では、前記請求項１乃至８の何れかに記載の同期発振器または前記第１乃至第５の発明の何れかにおけるＰＬＬ回路を含んで発振回路を構成している。

この第１４の発明では、広範囲な周波数可変範囲を有する発振回路を、少ない構成部品で容易に実現することができる。

さらに、第１５の発明では、前記請求項１乃至８の何れかに記載の同期発振器または前記第１乃至第５の何れかにおけるＰＬＬ回路を含んで電子機器を構成している。

この第１５の発明では、広範囲な周波数可変範囲を有する電子機器を、少ない構成部品で容易に実現することができる。

以下、本発明の実施の形態を説明する。

図１は、本発明の第１実施形態に係る同期発振器の概略構成を示すブロック図である。なお、この第１実施形態では、周波数可変範囲の一部が互いに重なるよう設定された複数の周波数可変発振器２ａ、２ｂを設け、周波数可変発振器２ａ、２ｂ間で位相が互いにロックされた状態で周波数可変発振器２ａ、２ｂの出力を切り替えるようにしたものである。

図１において、同期発振器には、制御部１、複数の周波数可変発振器２ａ、２ｂおよび信号選択部３が設けられている。なお、周波数可変発振器２ａ、２ｂは、ＰＬＬループを構成するようにしてもよいし、注入同期発振器を用いるようにしてもよい。

ここで、周波数可変発振器２ａは、例えば、図９に示すように、中心周波数がｆ０、ｆ２、ｆ４、・・・、ｆｎ−１の複数の周波数可変範囲を持つことができ、周波数可変発振器２ｂは、中心周波数がｆ１、ｆ３、ｆ５、・・・、ｆｎの複数の周波数可変範囲を持つことができる。また、周波数可変発振器２ａ、２ｂの周波数可変範囲は一部が互いに重なるよう設定することができる。また、信号選択部３は、周波数可変発振器２ａ、２ｂ間で位相が互いにロックされた状態で周波数可変発振器２ａ、２ｂの出力を切り替えることができる。また、制御部１は、周波数可変発振器２ａ、２ｂの出力周波数の比較結果に基づいて、信号選択部３に周波数可変発振器２ａ、２ｂの出力を選択させるとともに、制御部１に入力される基準信号Ｓｒｅｆに基づいて、周波数可変発振器２ａ、２ｂの中心周波数をそれぞれ切り替えることができる。

そして、基準信号Ｓｒｅｆが制御部１に入力されると、制御部１は、基準信号Ｓｒｅｆの入力周波数に基づいて中心周波数切り替え信号Ｓ３ａ、Ｓ３ｂを生成し、中心周波数切り替え信号Ｓ３ａ、Ｓ３ｂを周波数可変発振器２ａ、２ｂにそれぞれ出力する。そして、周波数可変発振器２ａ、２ｂは、中心周波数切り替え信号Ｓ３ａ、Ｓ３ｂを受け取ると、基準信号Ｓｒｅｆの入力周波数に追従できるように、周波数可変発振器２ａ、２ｂの中心周波数をそれぞれ切り換える。

また、制御部１は、基準信号Ｓｒｅｆが制御部１に入力されると、制御信号Ｓ２ａ、Ｓ２ｂを周波数可変発振器２ａ、２ｂにそれぞれ出力する。そして、周波数可変発振器２ａ、２ｂは、制御部１から出力された制御信号Ｓ２ａ、Ｓ２ｂにそれぞれ基づいて、周波数可変発振器２ａ、２ｂの出力信号Ｓ５ａ、Ｓ５ｂを基準信号Ｓｒｅｆの周波数と位相にそれぞれロックさせる。

また、周波数可変発振器２ａ、２ｂは、周波数可変発振器２ａ、２ｂから出力される出力信号Ｓ５ａ、Ｓ５ｂの周波数を判別するための比較用信号Ｓ１ａ、Ｓ１ｂを制御部１にそれぞれ出力する。そして、制御部１は、周波数可変発振器２ａ、２ｂからそれぞれ出力される比較用信号Ｓ１ａ、Ｓ１ｂを受け取ると、これらの比較用信号Ｓ１ａ、Ｓ１ｂの比較結果に基づいて、周波数可変発振器２ａ、２ｂのいずれか一方の出力信号Ｓ５ａ、Ｓ５ｂを選択させる切り替え信号Ｓ４を信号選択部３に出力する。そして、信号選択部３は、切り替え信号Ｓ４で指定される出力信号Ｓ５ａ、Ｓ５ｂに切り替えることにより、いずれか一方の出力信号Ｓ５ａ、Ｓ５ｂを出力信号Ｓｏｕｔとして外部に出力することができる。

ここで、制御部１は、基準信号Ｓｒｅｆの入力周波数に周波数可変発振器２ａ、２ｂがロック可能となるように、切り替え信号Ｓ４を生成することができる。また、信号選択部３は、周波数可変発振器２ａ、２ｂ間で位相が互いにロックされた状態で周波数可変発振器２ａ、２ｂの出力を切り替えることができる。

これにより、周波数可変発振器２ａ、２ｂの出力を切り替える際に、位相の不連続点が発生しないようにすることができる。このため、基準信号Ｓｒｅｆの入力周波数が変化した場合においても、出力信号Ｓｏｕｔの周波数を滑らかに切り替えることが可能となり、周波数安定度の劣化を抑制しつつ、周波数可変範囲を拡大することが可能となる。

また、制御部１に入力される基準信号Ｓｒｅｆに基づいて周波数可変発振器２ａ、２ｂの中心周波数を切り替えることにより、周波数可変発振器２ａ、２ｂの制御電圧の制御範囲を変えることなく、周波数可変発振器２ａ、２ｂの周波数可変範囲を拡大することが可能となる。このため、周波数可変発振器２ａ、２ｂの個数の増大を抑制しつつ、周波数可変範囲をより広範囲に変化させることが可能となり、回路規模の増大を抑制することを可能として、低コスト化・低消費電力化を図ることができる。

図２は、本発明の第２実施形態に係るＰＬＬ回路１００の一例を示す回路図である。なお、この第２実施形態では、周波数可変範囲の一部が互いに重なるよう設定された複数のＰＬＬループを設け、これらのＰＬＬループ間で位相が互いにロックされた状態でＰＬＬループの出力を切り替えるようにしたものである。

このＰＬＬ回路１００は、第１の周波数調整部１０と、第２の周波数調整部２０と、基準信号Ｒｅｆと帰還信号との位相差を検出する位相比較器３２と、前記第１の周波数調整部１０の出力と前記第２の周波数調整部２０の出力との位相差を検出する位相比較器３４と、前記位相比較器３２の出力及び前記位相比較器３４の出力の何れか一方を前記第１の周波数調整部１０に出力し、他方を前記第２の周波数調整部２０に出力する入力切替部４０と、前記第１の周波数調整部１０の出力及び第２の周波数調整部２０の出力の何れかを選択し、これをＰＬＬ出力として出力する出力切替器５２と、当該出力切替器５２の出力を分周しこれを前記帰還信号として前記位相比較器３２に出力する分周器（ＤＩＶ）５５と、を備えている。

さらに、前記位相比較器３４の出力をもとに、第１の周波数調整部１０及び第２の周波数調整部２０の出力が同位相であるかどうかを判定するロック検出回路５７と、前記入力切替部４０及び出力切替器５２を制御するコントローラ６０と、を備え、このコントローラ６０は、前記第１及び第２の周波数調整部１０及び２０に含まれる後述の電圧制御発振器の中心周波数の切り替え制御も行うようになっている。

前記第１の周波数調整部１０は、前記入力切替部４０の出力である位相比較器３２又は３４からの位相差信号を、電流信号に変換するチャージポンプ１２と、当該チャージポンプ１２で電流信号に変換した位相差信号を積分するローパスフィルタ１４と、当該ローパスフィルタ１４の出力に応じて周波数制御を行う電圧制御発振器ＶＣＯ（以後、第１の電圧制御発振器ともいう。）１６とから構成されている。

同様に、前記第２の周波数調整部２０は、前記入力切替部４０の出力である位相比較器３２又は３４からの位相差信号を、電流信号に変換するチャージポンプ２２と、当該チャージポンプ２２で電流信号に変換した位相差信号を積分するローパスフィルタ２４と、当該ローパスフィルタ２４の出力に応じて周波数制御を行う電圧制御発振器ＶＣＯ（以後、第２の電圧制御発振器ともいう。）２６とから構成されている。

前記電圧制御発振器ＶＣＯ１６及び２６は、図３に示すように、定電流源Ｑと、インダクタＬと、可変容量Ｃと、を有するＬＣ発振器を用いた公知のＶＣＯで構成されている。前記可変容量Ｃは、例えば、複数の可変容量素子が並列に接続されて構成され、各可変容量素子と直列に介挿されたスイッチング素子を切り替えることによって何れかの可変容量素子が有効となり、可変容量Ｃの容量値を離散的に変更できるようになっている。

そして、スイッチング素子を操作し可変容量Ｃの容量値を離散的に変更することによって、電圧制御発振器ＶＣＯ１６、２６の中心周波数が切り替わると共に、有効な可変容量素子の図示しない制御端子に入力される制御信号Ｖinを変化させ可変容量素子の容量値を変化させることによって、電圧制御発振器ＶＣＯ１６、２６の出力周波数が変化するようになっている。つまり、この場合には、前記ローパスフィルタ１４、２４の出力電圧に応じて、有効な可変容量素子の容量値を変化させるようになっている。

また、前記電圧制御発振器１６、２６の可変容量Ｃの容量値は、前記電圧制御発振器１６及び２６の容量値を交互に切り替えたときに、各容量値で特定される周波数可変範囲どうしが、その一部で重なるよう設定され、電圧制御発振器１６、２６を交互に切り替えたときに、その周波数可変範囲が、一部で重なって連続するように構成されている。

前記入力切替部４０は、前記第１の周波数調整部１０への供給信号を切り替える第１の切替器４１と、前記第２の周波数調整部２０への供給信号を切り替える第２の切替器４２とを備え、これら切替器４１、４２は、コントローラ６０からの２値の切替信号に応じて、前記第１の位相比較器３２及び前記第２の位相比較器３４の出力の何れか一方を選択し、それぞれ対応する第１の周波数調整部１０及び第２の周波数調整部２０に出力する。

このとき、前記第１の切替器４１は、前記切替信号で“０”が指示された場合には、前記位相比較器３２の出力を選択し、“１”が指示された場合には、前記位相比較器３４の出力を選択し、これを前記第１の周波数調整部１０のチャージポンプ１２に出力する。また、前記第２の切替器４２は、前記切替信号で“０”が指示された場合には、前記位相比較器３４の出力を選択し、“１”が指示された場合には、前記位相比較器３２の出力を選択し、これを前記第２の周波数調整部２０のチャージポンプ２２に出力する。

また、前記出力切替器５２は、前記コントローラ６０からの２値の切替信号に応じて、前記電圧制御発振器１６及び２６の何れかの出力を選択し、前記切替信号が“０”であるときには前記電圧制御発振器１６の出力を選択し、前記切替信号が“１”であるときには、前記電圧制御発振器２６の出力を選択し、これをＰＬＬ出力として出力する。

つまり、切替信号が“０”であるときには、入力切替部４０によって、第１の周波数調整部１０には、位相比較器３２の出力が供給され、前記第２の周波数調整部２０には、位相比較器３４の出力が供給され、また、出力切替器５２によって第１の周波数調整部１０の出力が選択されるから、図４に示すように、基準信号Ｒｅｆとの位相差を検出する位相比較器３２、チャージポンプ１２、ローパスフィルタ１４、電圧制御発振器１６、分周器５５のループからなるメインＰＬＬループと、電圧制御発振器１６の出力との位相差を検出する位相比較器３４、チャージポンプ２２、ローパスフィルタ２４、電圧制御発振器２６のループからなるサブＰＬＬループとが構成されることになる。

逆に、切替信号が“１”であるときには、入力切替部４０によって、第１の周波数調整部１０には、位相比較器３４の出力が供給され、前記第２の周波数調整部２０には、位相比較器３２の出力が供給され、また、出力切替器５２によって、第２の周波数調整部２０の出力が選択されるから、図５に示すように、基準信号Ｒｅｆとの位相差を検出する位相比較器３２、チャージポンプ２２、ローパスフィルタ２４、電圧制御発振器２６、分周器５５のループからなるメインＰＬＬループと、電圧制御発振器２６の出力との位相差を検出する位相比較器３４、チャージポンプ１２、ローパスフィルタ１４、電圧制御発振器１６のループからなるサブＰＬＬループとが構成されることになる。

前記コントローラ６０は、前記第１の周波数調整部１０のローパスフィルタ１４及び第２の周波数調整部２０のローパスフィルタ２４の各電圧制御発振器１６、２６への制御電圧Ｖｃ１、Ｖｃ２と、前記ロック検出回路５７からのロック状態検出情報とをもとに、前記入力切替部４０及び出力切替器５２への切替信号を生成し、第１の周波数調整部１０を含むループと第２の周波数調整部２０を含むループとの何れをメインＰＬＬループとして動作させるかを制御する共に、前記電圧制御発振器１６及び２６を構成する可変容量Ｃの容量値の切り替えを行う。

次に、上記実施の形態の動作を、図６に示す、コントローラ６０の処理手順の一例を示すフローチャートに基づいて説明する。

なお、第１の電圧制御発振器１６は、その中心周波数を、図７に示すように、ｆ０、ｆ２、…に設定可能であり、また、前記第２の電圧制御発振器２６は、その中心周波数をｆ１、ｆ３、…に設定可能であって、ｆ０、ｆ１、ｆ２、ｆ３、…の順に中心周波数が、定間隔で増大するように設定されているものとする。

前記図７において、横軸は、制御電圧Ｖｃ、縦軸は出力周波数である。また、各ラインは、各電圧制御発振器１６、２６の出力周波数を表す。

コントローラ６０は、起動されるとまずステップＳ２で、初期設定を行い、第１の周波数調整部１０を含むループ及び第２の周波数調整部２０を含むループの何れのループをメインＰＬＬループとして動作させるかを設定すると共に、第１及び第２の電圧制御発振器１６及び２６の中心周波数を設定する。

例えば、第１の周波数調整部１０を含むループをメインＰＬＬループとして動作させるものとすると、切替信号を“０”として出力する。これによって、前記入力切替部４０及び出力切替器５２が動作し、図４に示すように、第１の周波数調整部１０を含むループがメインＰＬＬループとなり、第２の周波数調整部２０を含むループがサブＰＬＬループとなる。

したがって、第１の周波数調整部１０を含むループがメインＰＬＬループとなって、基準信号Ｒｅｆを逓倍した周波数の信号を出力するよう動作し、第２の周波数調整部２０を含むループがサブＰＬＬループとなって、メインＰＬＬループの出力、つまり、第１の周波数調整部１０の出力周波数と同位相の信号を出力するように動作する。

また、初期状態として、第１の電圧制御発振器１６は、その中心周波数を“ｆ０”、第２の電圧制御発振器２６は、その中心周波数を“ｆ１”に設定すると、第１の電圧制御発振器１６は、図７に示すように、制御電圧Ｖｃ１に応じて、ラインＬ０に沿ってその出力周波数が変化し、第２の電圧制御発振器２６は、制御電圧Ｖｃ２に応じて、ラインＬ１に沿ってその出力周波数が変化することになる。

コントローラ６０では、前記第１の周波数調整部１０及び第２の周波数調整部２０の各ローパスフィルタ１４、２４の出力電圧、つまり、第１及び第２の電圧制御発振器１６、２６への制御電圧Ｖｃ１、Ｖｃ２を入力し、メインＰＬＬループに含まれるローパスフィルタの制御電圧（以後、メイン制御電圧Ｖｃ^*という。）、この場合、ローパスフィルタ１４の制御電圧Ｖｃ１が、予め設定した、中心周波数切り替え用のしきい値ＶＭを挟んで変化したかどうかを判定する（ステップＳ４）。

なお、このしきい値ＶＭは、サブＰＬＬループの電圧制御発振器の中心周波数を変更するタイミングを規定するものであって、任意に設定することができ、ここでは、例えば、制御電圧Ｖｃ^*の可変範囲の中間値に設定している。

このとき、例えば、初期状態におけるメインＰＬＬループの周波数可変範囲内で、ＰＬＬ回路１００に入力される基準信号Ｒｅｆに応じた所定周波数の信号を出力することが十分可能であって、メインＰＬＬループを構成する第１の電圧制御発振器１６への制御電圧Ｖｃ１が、図７のＶＭ＜Ｖｃ１≦ＶＳ２を満足する値である場合には、メイン制御電圧Ｖｃ^*はしきい値ＶＭを挟んで変化しないから、ステップＳ４からステップＳ１２に移行する。なお、前記ＶＳ２は、メインＰＬＬループの電圧制御発振器の出力周波数が、サブＰＬＬループの電圧制御発振器の周波数可変範囲内に含まれるようになるときの、制御電圧の最小値である。

そして、メイン制御電圧Ｖｃ^*が、予め設定した規定範囲内にあるかどうかを判定する。具体的には、メイン制御電圧Ｖｃ^*がその低側しきい値ＶＬ及び高側しきい値ＶＨの間にあるかどうかを判定する。なお、前記低側しきい値ＶＬ及び高側しきい値ＶＨは、メインＰＬＬループ及びサブＰＬＬループを切り替えるタイミングを規定するためのしきい値であって、低側しきい値ＶＬは、中心周波数をより低い方向に切り替えるときのタイミングを規定し、高側しきい値ＶＨは、中心周波数をより高い方向に切り替えるときのタイミングを規定している。

この場合、前述のように、メインＰＬＬループの第１の電圧制御発振器１６への制御電圧Ｖｃ１は、ＶＭ＜Ｖｃ１≦ＶＳ２を満足しているから、ステップＳ１２からそのまま、ステップＳ４に戻り、引き続き、第１の周波数調整部１０を含むループをメインＰＬＬループとして動作させる。

つまり、メイン制御電圧Ｖｃ^*（＝Ｖｃ１）が規定範囲内（ＶＬ≦Ｖｃ^*≦ＶＨ）にある場合には、第１の周波数調整部１０を含むＰＬＬループを用いることで基準信号Ｒｅｆに適合した所定周波数の信号を発生させることができるから、引き続き第１の周波数調整部１０を含むループをメインＰＬＬループとして動作させる。

このとき、サブＰＬＬループでは、前記メインＰＬＬループの出力周波数と同期するように動作するが、図７のラインＬ０に示すように、メインＰＬＬループを構成する第１の電圧制御発振器１６への制御電圧Ｖｃ１が、ＶＭ＜Ｖｃ１≦ＶＳ２を満足するときのその出力周波数は、図７のラインＬ１に示す中心周波数が“ｆ１”であるときのサブＰＬＬループを構成する第２の電圧制御発振器２６の周波数可変範囲外であるから、サブＰＬＬループの電圧制御発振器２６の出力周波数は、図８（ａ）に示すように、その周波数可変範囲の最小周波数を維持し、つまり、メインＰＬＬループの出力周波数よりも高い周波数となる。

なお、図８は、各電圧制御発振器１６、２６への制御信号Ｖｃ１、Ｖｃ２の変化に伴う、各電圧制御発振器１６、２６の出力周波数を表したものであって、横軸は、経過時間を表す。

この状態から、基準信号Ｒｅｆの周波数が上昇し、第１の電圧制御発振器１６の出力周波数をこれに追従させるためにその制御電圧Ｖｃ１が上昇し、その出力周波数が、サブＰＬＬループの第２の電圧制御発振器２６の周波数可変範囲に含まれるようになる制御電圧ＶＳ２に達すると、第２の電圧制御発振器２６では、第１の電圧制御発振器１６と同位相となる信号を出力するように動作するから、やがて、サブＰＬＬループはロック状態となる。つまり、図８（ｂ）に示すように、第１及び第２の電圧制御発振器１６、２６の出力が同位相となり、これによって、位相比較器３４の位相差出力に基づいて、ロック判定回路５７でロック状態が検出されることになる。

そして、さらに、メイン制御電圧Ｖｃ^*（＝Ｖｃ１）が増加すると、これに伴って、第１の電圧制御発振器１６の出力周波数が増加し、これに追従して第２の電圧制御発振器２６の出力周波数も増加する。

この間、コントローラ６０では、メイン制御電圧Ｖｃ^*は、ＶＬ≦Ｖｃ^*≦ＶＨを満足するから、引き続き第１の周波数調整部１０を含むループをメインＰＬＬループとして動作させるが、メイン制御電圧Ｖｃ^*（＝Ｖｃ１）がその高側しきい値ＶＨを超えると、図６のステップＳ１２からステップＳ１４に移行する。

そして、サブＰＬＬループがロック状態であるとき、つまり、図８（ｃ）に示すように、第１の電圧制御発振器１６の出力周波数と、第２の電圧制御発振器２６の出力周波数とが一致し、これがロック検出回路５７で検出されてロック状態であることがコントローラ６０に通知されると、コントローラ６０では、図６のステップＳ１４からステップＳ１６に移行し、入力切替部４０及び出力切替器５２を制御し、メインＰＬＬループとサブＰＬＬループとを切り替える。

これによって、入力切替部４０及び出力切替器５２への切替信号が切り替わるから、今度は、図５に示すように、第２の周波数調整部２０を含むループがメインＰＬＬループとなり、第１の周波数調整部１０を含むループがサブＰＬＬループとなる。

このとき、図８（ｃ）に示すように、サブＰＬＬループはロック状態であって、第１及び第２電圧制御発振器１６及び２６の出力信号は同位相であるから、メインＰＬＬループ及びサブＰＬＬループを切り替えたとしても、ＰＬＬ回路１００から出力される信号の出力周波数は同等となる。つまり、切り替わり時に、ＰＬＬ回路１００の出力周波数の周波数変動及び位相の不連続点を伴うことはない。

そして、ＰＬＬ回路１００では、新たにメインＰＬＬループとなった第２の周波数調整部２０によって、基準信号Ｒｅｆに同期するようその出力周波数が調整され、その出力周波数は、制御電圧Ｖｃ２に応じて、図７のラインＬ１に沿って変化する。

このとき、新たにサブＰＬＬループとなった第１の周波数調整部１０では、その中心周波数“ｆ０”で特定される周波数可変範囲内で、ラインＬ０に沿って、メインＰＬＬループ、つまり第２の周波数調整部２０の出力周波数と同位相となるように動作する。

一方、第２の電圧制御発振器２６は、その中心周波数“ｆ１”は、前記第１の電圧制御発振器１６の中心周波数“ｆ０”よりも大きな値に設定されているから、メインＰＬＬループ及びサブＰＬＬループを切り替えると、その制御電圧Ｖｃ２は、図７のラインＬ１に示すように、ＶＬ≦Ｖｃ２＜ＶＭを満足する値となる。したがって、コントローラ６０では、引き続き、第２の周波数調整部２０を含むループをメインＰＬＬループとして動作させる。

この状態から、さらに、メインＰＬＬループを構成する電圧制御発振器２６の制御電圧Ｖｃ２が増加し、しきい値ＶＭを超えると、メイン制御電圧Ｖｃ^*（＝Ｖｃ２）がしきい値ＶＭを挟んで変化したことから、コントローラ６０では、図６のステップＳ４からステップＳ６に移行し、ＶＭ＜Ｖｃ^*であることから、ステップＳ８に移行し、図７に示すように、サブＰＬＬループの電圧制御発振器、この場合、第１の電圧制御発振器１６の中心周波数を、メインＰＬＬループの電圧制御発振器、つまり、第２の電圧制御発振器２６の中心周波数“ｆ１”よりも１段階高い、“ｆ２”に切り替える。

これによって、第１の電圧制御発振器１６は、ラインＬ２に沿って動作することが可能となり、その周波数可変範囲は、第２の電圧制御発振器２６よりも周波数の高い範囲に設定されるが、メインＰＬＬループの第２の電圧制御発振器２６の出力周波数が、第１の電圧制御発振器１６の周波数可変範囲よりも低い状態では、ロック状態とはならない（図８（ｄ））。

そして、メインＰＬＬループの第２の電圧制御発振器２６への制御電圧Ｖｃ２が、ＶＳ２を上回り、第２の電圧制御発振器２６の出力周波数が、第１の電圧制御発振器１６の周波数可変範囲内に含まれる状態となると、サブＰＬＬループの第１の電圧制御発振器１６の出力周波数は、メインＰＬＬループの第２の電圧制御発振器２６の出力周波数と同期するようになり、すなわち、サブＰＬＬループはロック状態となる（図８（ｅ））。

そして、メインＰＬＬループの第２の電圧制御発振器２６への制御電圧Ｖｃ２が、高側しきい値ＶＨを上回ると、コントローラ６０では、図６のステップＳ１２からステップＳ１４に移行し、サブＰＬＬループがロック状態であることがロック検出回路５７で検出されているときに（図８（ｆ））、入力切替部４０及び出力切替器５２を制御し、メインＰＬＬループ及びサブＰＬＬループを切り替える（ステップＳ１６）。

これによって、図４に示すように、初期状態と同様に、第１の周波数調整部１０を含むループがメインＰＬＬループを構成することになる。

そして、引き続き、基準信号Ｒｅｆが増加している場合には、メインＰＬＬループの第１の電圧制御発振器１６への制御電圧Ｖｃ１が、しきい値ＶＭを超えた時点で（ステップＳ４）、サブＰＬＬループの第２の電圧制御発振器２６の中心周波数を、メインＰＬＬループの第１の電圧制御発振器１６の中心周波数“ｆ２”よりも１段高い、“ｆ３”に切り替え（ステップＳ６、Ｓ８）、制御電圧Ｖｃ１が、高側しきい値ＶＨを超え、且つ、サブＰＬＬループがロック状態となったときに（ステップＳ１２、Ｓ１４）、メインＰＬＬループ及びサブＰＬＬループを切り替える（ステップＳ１６）。

この動作を繰り返し行い、第１の周波数調整部１０を含むループ及び第２の周波数調整部２０を含むループを、中心周波数を切り替えながら、順次、メインＰＬＬループ及びサブＰＬＬループとして切り替える。

つまり、第１及び第２の電圧制御発振器１６、２６は、図９に示すように、基準信号Ｒｅｆの増加に伴って、その中心周波数が段階的に増加し、且つ、互いの周波数可変範囲がその一部で重なるように変化する。

そして、コントローラ６０では、基準信号Ｒｅｆの増加に伴って、メインＰＬＬループ及びサブＰＬＬループを切り替え、ＰＬＬ回路１００の出力として、図７に一点鎖線αで示すように、第１の電圧制御発振器１６の出力及び第２の電圧制御発振器２６の出力が交互に出力するようにし、このとき、第１及び第２の電圧制御発振器１６及び２６の出力周波数が一致した状態、つまり、図９に示すように、第１及び第２の電圧制御発振器１６、２６の出力周波数が重なる状態にある時点で、切り替えを行うようにしているから、ＰＬＬ回路１００の出力周波数を連続的に変化させることができる。

一方、この状態から基準信号Ｒｅｆの周波数が低下した場合には、サブＰＬＬループの中心周波数をメインＰＬＬループの中心周波数よりも１段階小さな値に設定する。

つまり、例えば、中心周波数が“ｆ３”に設定された第２の電圧制御発振器２６が、メインＰＬＬループとして動作している状態で、基準信号Ｒｅｆの周波数が低下し、第２の電圧制御発振器２６がラインＬ３に沿って動作し、その制御電圧Ｖｃ２が、しきい値ＶＭを挟んで変化すると、コントローラ６０では、図６のステップＳ４からステップＳ６を経て、ステップＳ１０に移行し、サブＰＬＬループとして動作している第１の電圧制御発振器１６の中心周波数を、メインＰＬＬループの第２の電圧制御発振器２６の中心周波数“ｆ３”よりも１段下げて、“ｆ２”に設定する。

これによって、サブＰＬＬループでは、その出力周波数が、ラインＬ２に沿って変化するが、メインＰＬＬループの第２の電圧制御発振器２６の制御電圧Ｖｃ２が、ＶＳ１＜Ｖｃ２＜ＶＭであって、第２の電圧制御発振器２６の出力周波数が、サブＰＬＬループの第１の電圧制御発振器１６の周波数可変範囲外にあるときには、ロック状態とはならない。

そして、制御電圧Ｖｃ２がＶＳ１を下回り、メインＰＬＬループの第２の電圧制御発振器２６の出力周波数が、サブＰＬＬループの第１の電圧制御発振器１６の周波数可変範囲に含まれる状態となると、サブＰＬＬループでは、メインＰＬＬループの出力周波数にロックするよう動作し、メインＰＬＬループの第２の電圧制御発振器２６の制御電圧Ｖｃ２が、低側しきい値ＶＬを下回り且つ、サブＰＬＬループがロック状態であるときに（ステップＳ１２、Ｓ１４）、メイン及びサブＰＬＬループの切り替えを行う。

このため、今度は、中心周波数“ｆ２”が設定された第１の電圧制御発振器１６がメインＰＬＬループとして作動し、その周波数可変範囲は、中心周波数“ｆ３”に設定された第２の電圧制御発振器２６よりも低い周波数域であるから、基準信号Ｒｅｆの周波数の低下に伴って、これに応じた周波数の信号を出力することができる。

また、この場合も、メインＰＬＬループ及びサブＰＬＬループの切り替えは、メインＰＬＬループ及びサブＰＬＬループの出力信号が同位相となった状態で行うから、ＰＬＬ回路１００の出力周波数を連続的に変化させることができる。

そして、さらに、基準信号Ｒｅｆの周波数が低下し、メインＰＬＬループの第１の電圧制御発振器１６への制御信号Ｖｃ１がしきい値ＶＭを下回ると、サブＰＬＬループの第２の電圧制御発振器２６の中心周波数が“ｆ１”に切り替えられ、制御信号Ｖｃ１がさらに低下し、ＶＳ１を下回ると、サブＰＬＬループは、メインＰＬＬループに対するロック動作が可能となる。そして、メインＰＬＬループの第１の電圧制御発振器１６の制御信号Ｖｃ１が低側しきい値ＶＬを下回り、且つロック状態であるとき、メイン及びサブのＰＬＬループの切り替えが行われ、今度は、第２の電圧制御発振器２６側が、メインＰＬＬループとなる。

以後同様に、基準信号Ｒｅｆの周波数が低下するに応じて、メイン制御電圧Ｖｃ^*がしきい値ＶＭを下回った時点で、サブＰＬＬループの電圧制御発振器の中心周波数が、メインＰＬＬループの電圧制御発振器の中心周波数の１段下の中心周波数に変更される。そして、メイン制御電圧Ｖｃ^*が、低側しきい値ＶＬを下回り、且つ、サブＰＬＬループがロ
ック状態となったときに、メインＰＬＬループ及びサブＰＬＬループの切り替えが行われる。

したがって、基準信号Ｒｅｆの周波数が低下すると、ＰＬＬ回路１００の出力周波数として、図７に一点鎖線βで示すように、第１及び第２の電圧制御発振器１６及び２６の出力が交互に出力されることになり、また、このとき、メイン及びサブＰＬＬループの切り替えを、第１及び第２の電圧制御発振器１６及び２６の出力信号が同位相である状態で行うようにしているから、この場合も、ＰＬＬ回路１００の出力周波数を連続的に変化させることができる。

上述のように、２つのＰＬＬループを交互にメインＰＬＬループとして作動させることで、広範囲な周波数可変範囲を有するＰＬＬ回路１００を実現することができると共に、メイン及びサブＰＬＬループの切り替え前後で、周波数可変範囲が重なるように、中心周波数を変更するようにし、且つメイン及びサブＰＬＬループの切り替えを、メイン及びサブＰＬＬループの出力の位相が一致した状態で行うようにしているから、切り替え前後で位相が途切れることなく連続的に周波数を変化させることができる。

また、メイン及びサブの二つのＰＬＬループを順次切り替えることで、実現することができるから、ＰＬＬ回路１００の回路規模の増大を伴うことなく広範囲な周波数可変範囲を有するＰＬＬ回路を実現することができ、また、コストの増加を抑制することができる。

また、上述のように、中心周波数を変更することで周波数可変範囲を変更するようにしているから、制御電圧Ｖｃの可変範囲に対して、変更可能な周波数範囲を増大させることができる。

ここで、従来のＰＬＬ回路では、前記制御電圧Ｖｃは電源電圧に依存することから周波数可変範囲が制限されてしまい、特に、低電源電圧で作動する回路等においては、十分な周波数可変範囲を実現することは困難である。

しかしながら、上述のように、制御電圧Ｖｃの制御範囲を変えることなく、周波数可変範囲をより広範囲に変化させることができるから、低電源電圧で作動する回路においても、より広い周波数可変範囲を有する発振回路を実現することができる。いいかえれば、所定の周波数可変範囲を有するＰＬＬ回路を、より低い電源電圧で実現することができる。

また、このとき、電圧制御発振器としてＬＣ発振器を用いているから、低雑音であり且つ広範囲な周波数可変範囲を有するＰＬＬ回路を実現することができる。

なお、上記実施の形態において、メインＰＬＬループの電圧制御発振器への制御電圧Ｖｃ^*がＶＳ１＜Ｖｃ^*＜ＶＳ２であるとき、つまり、サブＰＬＬループの周波数可変範囲とメインＰＬＬループの出力周波数とが重ならず、サブＰＬＬループがロック動作を行うことができない状態であるときに、例えば、コントローラ６０によって、サブＰＬＬループを構成する各部への電源供給及び信号を切断するようにしてもよい。このようにすることによって、低消費電力化を図ることができる。

また、上記実施の形態におけるＰＬＬ回路を、例えば、図１０に示すように、ＣＤＲ(Clock Data Recovery)回路に組み込み、広帯域なＣＤＲ回路を構成するようにしてもよい。

この場合、あるデータ信号Ｄinを、上記ＰＬＬ回路１００に入力するようにし、このデータ信号Ｄinにロックすることで、クロック信号ＣＬＫを抽出する。そして、例えばＤ型フリップフロップ回路等によって、抽出したクロック信号ＣＬＫを用いてデータ信号Ｄinに対してラッチをかけることで、データ信号Ｄinのタイミング補正を行い、リタイミングデータ信号Ｄin′を出力する。

これによって、データ信号Ｄinのみから、クロック信号ＣＬＫと、ノイズ除去されたデータ信号であるリタイミングデータ信号Ｄin′を得ることができ、いわゆる、ＣＤＲ回路を実現することができる。ここで、前記ＰＬＬ回路１００は、広範囲な周波数のデータ信号Ｄinに対してロックすることができるから、広帯域なＣＤＲ回路を、容易に実現することができる。

なお、ＣＤＲ回路に限らず、ＰＬＬ回路を用いた発振回路や、ＰＬＬ回路を用いた電子機器等であっても適用することができる。

また、上記実施の形態においては、電圧制御発振器としてＬＣ発振器を用いた場合について説明したが、これに限るものでなく、例えば、リングオシレータ等、電圧制御発振器であれば適用することができる。このとき、特に低雑音な発振器を用いることで、低雑音であり且つ、広範囲な周波数可変範囲を有するＰＬＬ回路を容易に実現することができる。

また、上記実施の形態においては、二つのＰＬＬループを切り替え、これらの何れかを交互にメインＰＬＬループとして動作させるようにした場合について説明したが、これに限るものではなく、二つ以上のＰＬＬループを順次切り替えるようにしてもよい。この場合には、必ずしも中心周波数を切り替える必要はなく、各ＰＬＬループの電圧制御発振器の周波数可変範囲がその一部で重なるように設定し、ＰＬＬループを切り替えることで、中心周波数を切り替えた場合と同等の状態を実現するようにしてもよい。しかしながら、二つのＰＬＬループで構成した場合には、各ＰＬＬループを最も効率よく稼働させることができ、また、より少ない回路構成で実現することができるから、効果的である。

また、上記実施の形態においては、第１及び第２の電圧制御発振器１６及び２６の中心周波数を、前記図７の特性を満足するように設定するようにした場合について説明したが、これに限るものではなく、任意に設定することができる。要は、各電圧制御発振器１６及び２６の周波数可変範囲がその一部で重なるような中心周波数であればよく、中心周波数が等間隔に変化するように設定しなくともよい。

なお、前記図７に示すように、制御電圧ＶｃがＶＳ２を上回った時点で、サブＰＬＬループが、ロック動作を開始することが可能な状態となるから、ロック動作に要する時間を考慮して周波数可変範囲の重なる範囲を設定するようにすれば、入力される基準信号Ｒｅｆの周波数の変化に対し、これに速やかに追従して周波数可変範囲を変化させることができる。

また、上記実施の形態においては、各中心周波数において、制御電圧Ｖｃが規定範囲外となったときに、メイン及びサブＰＬＬループの切り替えを行うようにした場合について説明したが、これに限るものではなく、各中心周波数において、それぞれ個別のタイミングで切り替えるようにしてもよい。

なお、上記実施の形態において、位相比較器３２、第１の周波数調整部１０及び分周器５５からなるループがメインＰＬＬループ、位相比較器ＰＤ３４及び第２の周波数調整部２０からなるループがサブＰＬＬループに対応している。また、位相比較器３２、第２の周波数調整部２０及び分周器５５からなるループがメインＰＬＬループ、位相比較器ＰＤ３４及び第１の周波数調整部１０からなるループがサブＰＬＬループに対応し、ロック検出回路５７がロック検出手段に対応し、図６のステップＳ６〜ステップＳ１０の処理が中心周波数調整手段に対応し、ステップＳ１４及びＳ１６の処理が切替手段に対応している。

図１１は、本発明の第３実施形態に係る同期発振器の概略構成を示すブロック図である。なお、この第３実施形態では、周波数可変範囲の一部が互いに重なるよう設定された複数の注入同期発振器１２２ａ、１２２ｂを設け、注入同期発振器１２２ａ、１２２ｂ間で位相が互いにロックされた状態で注入同期発振器１２２ａ、１２２ｂの出力を切り替えるようにしたものである。

図１１において、同期発振器には、コントローラ１２１、複数の注入同期発振器１２２ａ、１２２ｂおよびセレクタ１２３が設けられている。ここで、注入同期発振器１２２ａは、例えば、図９に示すように、中心周波数がｆ０、ｆ２、ｆ４、・・・、ｆｎ−１の複数の周波数可変範囲を持つことができ、注入同期発振器１２２ｂは、中心周波数がｆ１、ｆ３、ｆ５、・・・、ｆｎの複数の周波数可変範囲を持つことができる。また、注入同期発振器１２２ａ、１２２ｂの周波数可変範囲は一部が互いに重なるよう設定することができる。また、セレクタ１２３は、注入同期発振器１２２ａ、１２２ｂ間で位相が互いにロックされた状態で注入同期発振器１２２ａ、１２２ｂの出力を切り替えることができる。また、コントローラ１２１は、注入同期発振器１２２ａ、１２２ｂの出力周波数の比較結果に基づいて、セレクタ１２３に注入同期発振器１２２ａ、１２２ｂの出力を選択させるとともに、コントローラ１２１に入力される基準信号Ｓｉｎに基づいて、注入同期発振器１２２ａ、１２２ｂの中心周波数をそれぞれ切り替えることができる。

ここで、基準信号Ｓｉｎがコントローラ１２１および注入同期発振器１２２ａ、１２２ｂに入力される。そして、基準信号Ｓｉｎがコントローラ１２１に入力されると、コントローラ１２１は、基準信号Ｓｉｎの入力周波数に基づいて中心周波数切り替え信号Ｓ１１ａ、Ｓ１１ｂを生成し、中心周波数切り替え信号Ｓ１１ａ、Ｓ１１ｂを注入同期発振器１２２ａ、１２２ｂにそれぞれ出力する。そして、注入同期発振器１２２ａ、１２２ｂは、中心周波数切り替え信号Ｓ１１ａ、Ｓ１１ｂを受け取ると、基準信号Ｓｉｎの入力周波数に追従できるように、注入同期発振器１２２ａ、１２２ｂの中心周波数をそれぞれ切り換える。

一方、基準信号Ｓｉｎが注入同期発振器１２２ａ、１２２ｂに入力されると、注入同期発振器１２２ａ、１２２ｂは、注入同期発振器１２２ａ、１２２ｂの出力信号Ｓ１４ａ、Ｓ１４ｂを基準信号Ｓｉｎの周波数と位相にそれぞれロックさせるとともに、比較用信号Ｓ１２ａ、Ｓ１２ｂをコントローラ１２１にそれぞれ出力する。なお、注入同期発振器１２２ａ、１２２ｂから出力される比較用信号Ｓ１２ａ、Ｓ１２ｂは、注入同期発振器１２２ａ、１２２ｂの出力信号Ｓ１４ａ、Ｓ１４ｂから取り出すことができる。

そして、コントローラ１２１は、注入同期発振器１２２ａ、１２２ｂからそれぞれ出力された比較用信号Ｓ１２ａ、Ｓ１２ｂを受け取ると、これらの比較用信号Ｓ１２ａ、Ｓ１２ｂの比較結果に基づいて、注入同期発振器１２２ａ、１２２ｂのいずれか一方の出力信号Ｓ１４ａ、Ｓ１４ｂを選択させる切り替え信号Ｓ１３をセレクタ１２３に出力する。そして、セレクタ１２３は、切り替え信号Ｓ１３で指定される出力信号Ｓ１４ａ、Ｓ１４ｂに切り替えることにより、いずれか一方の出力信号Ｓ１４ａ、Ｓ１４ｂを出力信号Ｓｏｕｔとして外部に出力することができる。

ここで、コントローラ１２１は、基準信号Ｓｉｎの入力周波数に注入同期発振器１２２ａ、１２２ｂがロック可能となるように、切り替え信号Ｓ１３を生成することができる。また、セレクタ１２３は、注入同期発振器１２２ａ、１２２ｂ間で位相が互いにロックされた状態で注入同期発振器１２２ａ、１２２ｂの出力を切り替えることができる。

これにより、注入同期発振器１２２ａ、１２２ｂの出力を切り替える際に、位相の不連続点が発生しないようにすることが可能となるとともに、基準信号Ｓｉｎと位相を同期させるためにフィードバックループを構成する必要がなくなる。このため、基準信号Ｓｉｎの入力周波数が変化した場合においても、注入同期発振器１２２ａ、１２２ｂの周波数を滑らかに切り替えることが可能となり、回路規模の増大を抑制しつつ、周波数可変範囲を拡大することが可能となるとともに、周波数安定度を向上させることが可能となる。

また、コントローラ１２１に入力される基準信号Ｓｉｎに基づいて、注入同期発振器１２２ａ、１２２ｂの中心周波数を切り替えることにより、注入同期発振器１２２ａ、１２２ｂの個数の増大を抑制しつつ、周波数可変範囲をより広範囲に変化させることが可能となる。このため、回路規模の増大を抑制することが可能となり、低コスト化・低消費電力化を図ることが可能となるとともに、注入同期発振器１２２ａ、１２２ｂの回路構成を単純化することを可能として、高周波化に容易に対応させることができる。

図１２は、図１１の注入同期発振器１２２ａの概略構成を示す回路図である。

図１２において、注入同期発振器１２２ａには、トランジスタＭａ、Ｍｂが設けられ、トランジスタＭａ、ＭｂのドレインはインダクタＬａ、Ｌｂをそれぞれ介して電源電位に接続されている。また、トランジスタＭａのドレインは、トランジスタＭｂのゲートに接続されるとともに、トランジスタＭｂのドレインは、トランジスタＭａのゲートに接続されている。

また、注入同期発振器１２２ａには、注入同期発振器１２２ａの出力信号Ｓ１４ａを基準信号Ｓｉｎの入力周波数に引き込むためのトランジスタＭｃが設けられ、トランジスタＭａ、ＭｂのソースはトランジスタＭｃを介して接地されている。また、トランジスタＭｃのゲートには、コンデンサＣ０を介して振幅調整器１３３が接続されるとともに、トランジスタＭｄのゲートに接続されている。ここで、トランジスタＭｄのゲートは、トランジスタＭｄのドレインに接続されるとともに、トランジスタＭｄのドレインは定電流源Ｑ２に接続されている。

また、注入同期発振器１２２ａには、注入同期発振器１２２ａの中心周波数を切り替えるための容量素子部１３１および容量素子部切り替え部１３２が設けられている。ここで、容量素子部１３１には、コンデンサＣ１ａ〜Ｃｎａ、Ｃ１ｂ〜Ｃｎｂが設けられるとともに、容量素子部切り替え部１３２には、スイッチＷ２ａ〜Ｗｎａ、Ｗ２ｂ〜Ｗｎｂが設けられている。そして、コンデンサＣ１ａ〜Ｃｎａは、トランジスタＭａのドレインに並列にそれぞれ接続されるとともに、コンデンサＣ２ａ〜Ｃｎａには、スイッチＷ２ａ〜Ｗｎａが直列にそれぞれ介挿されている。また、コンデンサＣ１ｂ〜Ｃｎｂは、トランジスタＭｂのドレインに並列にそれぞれ接続されるとともに、コンデンサＣ２ｂ〜Ｃｎｂには、スイッチＷ２ｂ〜Ｗｎｂが直列にそれぞれ介挿されている。

そして、容量素子部１３１には、中心周波数切り替え信号Ｓ１１ａが入力される。そして、容量素子部１３１は、中心周波数切り替え信号Ｓ１１ａに基づいてスイッチＷ２ａ〜Ｗｎａ、Ｗ２ｂ〜Ｗｎｂをオン／オフさせることにより、容量素子部１３１の容量値を離散的に変更させることができ、注入同期発振器１２２ａの中心周波数を切り替えることができる。

なお、注入同期発振器１２２ａのコンデンサＣ１ａ〜Ｃｎａ、Ｃ１ｂ〜Ｃｎｂの容量値は、注入同期発振器１２２ａのコンデンサＣ１ａ〜Ｃｎａ、Ｃ１ｂ〜Ｃｎｂの容量値を切り替えたときに、注入同期発振器１２２ａ、１２２ｂの各容量値で特定される周波数可変範囲同士が、その一部で重なるよう設定することができる。

また、注入同期発振器１２２ａに入力された基準信号Ｓｉｎは、振幅調整器１３３にて振幅が最適化された後、ＡＣカップリングにてトランジスタＭｃのゲートに入力される。そして、トランジスタＭｃのゲートに入力された基準信号Ｓｉｎに基づいて、注入同期発振器１２２ａの出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２を基準信号Ｓｉｎの入力周波数および位相に引き込むことができる。そして、この注入同期発振器１２２ａの出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２のいずれか少なくとも一方を、注入同期発振器１２２ａの出力信号Ｓ１４ａとして取り出すことができる。

なお、図１１の注入同期発振器１２２ｂについても、図１２と同様の構成を用いることができる。

図１３は、図１１のコントローラ１２１の第１構成例を示すブロック図である。

図１３において、コントローラ１２１には、Ｆ／Ｖ変換部１３１ａ〜１３１ｃ、ルックアップテーブル１３２、比較回路１３３および制御信号発生部１３４が設けられている。ここで、Ｆ／Ｖ変換部１３１ａ、１３１ｃには、図１１の注入同期発振器１２２ａ、１２２ｂからそれぞれ出力された比較用信号Ｓ１２ａ、Ｓ１２ｂがそれぞれ入力されるとともに、Ｆ／Ｖ変換部１３１ｂには、基準信号Ｓｉｎが入力され、比較用信号Ｓ１２ａ、Ｓ１２ｂおよび基準信号Ｓｉｎの周波数を電圧に変換することができる。ルックアップテーブル１３２は、注入同期発振器１２２ａ、１２２ｂからそれぞれ出力される比較用信号Ｓ１２ａ、Ｓ１２ｂの周波数と、Ｆ／Ｖ変換後の電圧との関係を記憶することができる。比較回路１３３は、ルックアップテーブル１３２の参照結果に基づいて、注入同期発振器１２２ａ、１２２ｂからそれぞれ出力される出力信号Ｓ１４ａ、Ｓ１４ｂの周波数を比較することができる。制御信号発生部１３４は、比較回路１３３の比較結果に基づいて、出力信号Ｓ１４ａ、Ｓ１４ｂのいずれかを選択して出力させる切り替え信号Ｓ１３を図１１のセレクタ１２３に出力することができる。

そして、基準信号Ｓｉｎが図１１のコントローラ１２１に入力されると、Ｆ／Ｖ変換部１３１ｂは、基準信号Ｓｉｎの入力周波数を電圧に変換し、比較回路１３３に出力する。そして、比較回路１３３は、Ｆ／Ｖ変換された電圧値を受け取ると、その電圧値に基づいてルックアップテーブル１３２を参照し、基準信号Ｓｉｎの入力周波数を割り出す。そして、比較回路１３３は、基準信号Ｓｉｎの入力周波数を割り出すと、その基準信号Ｓｉｎの入力周波数を制御信号発生部１３４に知らせる。そして、制御信号発生部１３４は、基準信号Ｓｉｎの入力周波数を知らされると、基準信号Ｓｉｎの入力周波数に基づいて中心周波数切り替え信号Ｓ１１ａ、Ｓ１１ｂを生成し、中心周波数切り替え信号Ｓ１１ａ、Ｓ１１ｂを注入同期発振器１２２ａ、１２２ｂにそれぞれ出力する。

また、注入同期発振器１２２ａ、１２２ｂからそれぞれ出力された比較用信号Ｓ１２ａ、Ｓ１２ｂがコントローラ１２１に入力されると、Ｆ／Ｖ変換部１３１ａ、１３１ｃは、比較用信号Ｓ１２ａ、Ｓ１２ｂの周波数を電圧に変換し、比較回路１３３に出力する。そして、比較回路１３３は、Ｆ／Ｖ変換された電圧値を受け取ると、その電圧値に基づいてルックアップテーブル１３２を参照し、比較用信号Ｓ１２ａ、Ｓ１２ｂの周波数を割り出す。そして、比較回路１３３は、比較用信号Ｓ１２ａ、Ｓ１２ｂの周波数を割り出すと、その比較用信号Ｓ１２ａ、Ｓ１２ｂの周波数を制御信号発生部１３４に知らせる。そして、制御信号発生部１３４は、比較用信号Ｓ１２ａ、Ｓ１２ｂの周波数を知らされると、比較用信号Ｓ１２ａ、Ｓ１２ｂの周波数の比較結果に基づいて切り替え信号Ｓ１３を生成し、切り替え信号Ｓ１３をセレクタ１２３に出力する。

これにより、基準信号Ｓｉｎの入力周波数が変化した場合においても、入力周波数に安定してロックさせることが可能な注入同期発振器１２２ａ、１２２ｂを容易に選択することが可能となり、周波数安定度の劣化を抑制しつつ、周波数可変範囲を拡大することが可能となる。

なお、比較回路１３３は、注入同期発振器１２２ａ、１２２ｂに入力される入力周波数と、注入同期発振器１２２ａ、１２２ｂの出力周波数との比較結果に基づいて、注入同期発振器１２２ａ、１２２ｂのロック状態を判定することができる。そして、コントローラ１２１は、注入同期発振器１２２ａ、１２２ｂのロック状態の判定結果に基づいて、注入同期発振器１２２ａ、１２２ｂの動作を停止させるようにしてもよい。これにより、複数の注入同期発振器１２２ａ、１２２ｂを設けた場合においても、不要な注入同期発振器１２２ａ、１２２ｂの動作を停止させることが可能となり、省電力化を図ることが可能となる。

図１４は、図１１のコントローラ１２１の第２構成例を示すブロック図である。

図１４において、コントローラ１２１には、時分割Ｆ／Ｖ変換回路１４１、ルックアップテーブル１４２、比較回路１４３および制御信号発生部１４４が設けられている。ここで、時分割Ｆ／Ｖ変換回路１４１には、図１１の注入同期発振器１２２ａ、１２２ｂからそれぞれ出力された比較用信号Ｓ１２ａ、Ｓ１２ｂおよび基準信号Ｓｉｎが入力され、比較用信号Ｓ１２ａ、Ｓ１２ｂおよび基準信号Ｓｉｎの周波数を時分割的に電圧に変換することができる。ルックアップテーブル１４２は、注入同期発振器１２２ａ、１２２ｂからそれぞれ出力される比較用信号Ｓ１２ａ、Ｓ１２ｂの周波数と、Ｆ／Ｖ変換後の電圧との関係を記憶することができる。比較回路１４３は、ルックアップテーブル１４２の参照結果に基づいて、注入同期発振器１２２ａ、１２２ｂからそれぞれ出力される出力信号Ｓ１４ａ、Ｓ１４ｂの周波数を比較することができる。制御信号発生部１４４は、比較回路１４３の比較結果に基づいて、出力信号Ｓ１４ａ、Ｓ１４ｂのいずれかを選択して出力させる切り替え信号Ｓ１３を図１１のセレクタ１２３に出力することができる。

これにより、基準信号Ｓｉｎの入力周波数が変化した場合においても、時分割Ｆ／Ｖ変換回路１４１を１個だけ設けることで、入力周波数に安定してロックさせることが可能な注入同期発振器１２２ａ、１２２ｂを容易に選択することが可能となる。このため、回路規模の縮小を可能としつつ、周波数可変範囲を拡大することが可能となるとともに、Ｆ／Ｖ変換のバラツキを低減させることを可能として、注入同期発振器１２２ａ、１２２ｂの切り替え精度を向上させることが可能となる。

図１５は、本発明の第４実施形態に係る同期発振器の概略構成を示すブロック図である。なお、この第４実施形態では、周波数可変範囲の一部が互いに重なるよう設定された複数の注入同期発振器１５２ａ、１５２ｂの前段に、注入同期発振器１５２ａ、１５２ｂに入力される入力周波数を逓倍または分周させる逓倍／分周器１５４ａ、１５４ｂをそれぞれ設け、周波数可変発振器１５２ａ、１５２ｂ間で位相が互いにロックされた状態で周波数可変発振器１５２ａ、１５２ｂの出力を切り替えるようにしたものである。

図１５において、同期発振器には、コントローラ１５１、複数の注入同期発振器１５２ａ、１５２ｂ、セレクタ１５３および逓倍／分周器１５４ａ、１５４ｂが設けられている。ここで、注入同期発振器１５２ａは、例えば、図９に示すように、中心周波数がｆ０、ｆ２、ｆ４、・・・、ｆｎ−１の複数の周波数可変範囲を持つことができ、注入同期発振器１５２ｂは、中心周波数がｆ１、ｆ３、ｆ５、・・・、ｆｎの複数の周波数可変範囲を持つことができる。また、注入同期発振器１５２ａ、１５２ｂの周波数可変範囲は一部が互いに重なるよう設定することができる。また、セレクタ１５３は、注入同期発振器１５２ａ、１５２ｂ間で位相が互いにロックされた状態で注入同期発振器１５２ａ、１５２ｂの出力を切り替えることができる。また、コントローラ１５１は、注入同期発振器１５２ａ、１５２ｂの出力周波数の比較結果に基づいて、セレクタ１５３に注入同期発振器１５２ａ、１５２ｂの出力を選択させるとともに、コントローラ１５１に入力される基準信号Ｓｉｎに基づいて、注入同期発振器１５２ａ、１５２ｂの中心周波数をそれぞれ切り替えることができる。また、逓倍／分周器１５４ａ、１５４ｂは、基準信号Ｓｉｎのサブハーモニクス（分数調波）およびハーモニクス（高調波）を発生させることができ、基準信号Ｓｉｎの１／ｎ倍の分数調波およびｍ倍（ｎ、ｍは正の整数）の高調波を注入同期発振器１５２ａ、１５２ｂにそれぞれ注入することができる。

ここで、基準信号Ｓｉｎがコントローラ１５１および逓倍／分周器１５４ａ、１５４ｂに入力される。そして、基準信号Ｓｉｎがコントローラ１５１に入力されると、コントローラ１５１は、基準信号Ｓｉｎの入力周波数に基づいて中心周波数切り替え信号Ｓ２１ａ、Ｓ２１ｂを生成し、中心周波数切り替え信号Ｓ２１ａ、Ｓ２１ｂを注入同期発振器１５２ａ、１５２ｂにそれぞれ出力する。そして、注入同期発振器１５２ａ、１５２ｂは、中心周波数切り替え信号Ｓ２１ａ、Ｓ２１ｂを受け取ると、基準信号Ｓｉｎの入力周波数に追従できるように、注入同期発振器１５２ａ、１５２ｂの中心周波数をそれぞれ切り換える。

一方、基準信号Ｓｉｎが逓倍／分周器１５４ａ、１５４ｂに入力されると、基準信号Ｓｉｎの周波数が１／ｎ倍された分数調波またはｍ倍された高調波を生成し、基準信号Ｓｉｎの分数調波または高調波を注入同期発振器１５２ａ、１５２ｂに入力する。そして、基準信号Ｓｉｎの分数調波または高調波が注入同期発振器１５２ａ、１５２ｂに入力されると、注入同期発振器１５２ａ、１５２ｂは、注入同期発振器１５２ａ、１５２ｂの出力信号Ｓ２４ａ、Ｓ２４ｂを基準信号Ｓｉｎの分数調波または高調波にそれぞれロックさせるとともに、比較用信号Ｓ２２ａ、Ｓ２２ｂをコントローラ１５１にそれぞれ出力する。なお、注入同期発振器１５２ａ、１５２ｂから出力される比較用信号Ｓ２２ａ、Ｓ２２ｂは、注入同期発振器１５２ａ、１５２ｂの出力信号Ｓ２４ａ、Ｓ２４ｂから取り出すことができる。

そして、コントローラ１５１は、注入同期発振器１５２ａ、１５２ｂからそれぞれ出力される比較用信号Ｓ２２ａ、Ｓ２２ｂを受け取ると、これらの比較用信号Ｓ２２ａ、Ｓ２２ｂの比較結果に基づいて、注入同期発振器１５２ａ、１５２ｂのいずれか一方の出力信号Ｓ２４ａ、Ｓ２４ｂを選択させる切り替え信号Ｓ２３をセレクタ１５３に出力する。そして、セレクタ１５３は、切り替え信号Ｓ２３で指定される出力信号Ｓ２４ａ、Ｓ２４ｂに切り替えることにより、いずれか一方の出力信号Ｓ２４ａ、Ｓ２４ｂを出力信号Ｓｏｕｔとして外部に出力することができる。

ここで、コントローラ１５１は、基準信号Ｓｉｎの分数調波または高調波に注入同期発振器１５２ａ、１５２ｂがロック可能となるように、切り替え信号Ｓ２４を生成することができる。また、セレクタ１５３は、注入同期発振器１５２ａ、１５２ｂ間で位相が互いにロックされた状態で注入同期発振器１５２ａ、１５２ｂの出力を切り替えることができる。

これにより、基準信号Ｓｉｎの入力周波数を変化させることなく、入力周波数が逓倍または分周された出力信号Ｓ２４ａ、Ｓ２４ｂを出力させることが可能となるとともに、基準信号Ｓｉｎと位相を同期させるためにフィードバックループを構成することなく、位相の不連続点が発生しないようにして注入同期発振器１５２ａ、１５２ｂの出力を切り替えることが可能となる。このため、基準信号Ｓｉｎの入力周波数が変化した場合においても、注入同期発振器１５２ａ、１５２ｂの周波数を滑らかに切り替えることが可能となり、回路規模の増大を抑制しつつ、周波数可変範囲を拡大することが可能となるとともに、周波数安定度を向上させることが可能となる。

また、コントローラ１５１に入力される基準信号Ｓｉｎに基づいて、注入同期発振器１５２ａ、１５２ｂの中心周波数を切り替えることにより、注入同期発振器１５２ａ、１５２ｂの個数の増大を抑制しつつ、周波数可変範囲をより広範囲に変化させることが可能となる。このため、回路規模の増大を抑制することが可能となり、低コスト化・低消費電力化を図ることが可能となるとともに、注入同期発振器１５２ａ、１５２ｂの回路構成を単純化することを可能として、高周波化に容易に対応させることができる。

なお、図１５の実施形態では、逓倍／分周器１５４ａ、１５４ｂを周波数可変発振器１５２ａ、１５２ｂにそれぞれ個別に設ける方法について説明したが、いずれか一方の逓倍／分周器１５４ａ、１５４ｂを２個の周波数可変発振器１５２ａ、１５２ｂで共用するようにしてもよい。

図１６は、図１５の逓倍／分周器１５４ａ、１５４ｂのうちの逓倍器の構成例を示す回路図である。

図１６において、歪み発生部１６には、トランジスタＭ１１および抵抗Ｒ１１が設けられ、抵抗Ｒ１１はトランジスタＭ１１のドレインに接続されている。そして、基準信号ＳｉｎがトランジスタＭ１１のゲートに入力されると、トランジスタＭ１１にて基準信号Ｓｉｎの高調波が生成される。そして、トランジスタＭ１１にて生成された高調波をトランジスタＭ１１のドレインから取り出し、フィルタ回路１６２にて所望の高周波成分を抽出することができる。

図１７は、図１５の逓倍／分周器１５４ａ、１５４ｂのうちの分周器の構成例を示す回路図である。

図１７において、ＤフリップフロップＦ１、Ｆ２が縦列接続され、ＤフリップフロップＦ１のＱ端子はＤフリップフロップＦ２のＤ端子に接続され、ＤフリップフロップＦ２のＱＢ端子はＤフリップフロップＦ１のＤ端子に接続されている。そして、ＤフリップフロップＦ１、Ｆ２のＣｋ端子に基準信号Ｓｉｎを入力することにより、ＤフリップフロップＦ２のＱ端子から基準信号Ｓｉｎの２分周波をＤフリップフロップＦ２のＱ端子から取り出すことができる。

なお、図１７の実施形態では、２個のＤフリップフロップＦ１、Ｆ２を用いることにより、２分周器を構成する方法について説明したが、ｎ個のＤフリップフロップを用いることにより、ｎ分周器を構成するようにしてもよい。

本発明の第１実施形態に係る同期発振器の概略構成を示すブロック図。本発明の第２実施形態に係るＰＬＬ回路の一例を示す概略構成図である。図２の電圧制御発振器の一例を示す回路図である。本発明の動作説明に供する説明図である。本発明の動作説明に供する説明図である。図２のコントローラの処理手順の一例を示すフローチャートである。本発明の動作説明に供する説明図である。本発明の動作説明に供する説明図である。本発明の動作説明に供する説明図である。本発明のＰＬＬ回路を用いたＣＤＲ回路の一例である。本発明の第３実施形態に係る同期発振器の概略構成を示すブロック図。図１１の注入同期発振器の概略構成を示す回路図である。図１１のコントローラの第１構成例を示すブロック図である。図１１のコントローラの第２構成例を示すブロック図である。本発明の第４実施形態に係る同期発振器の概略構成を示すブロック図。図１５の逓倍器の概略構成を示す回路図である。図１５の分周器の概略構成を示す回路図である。

符号の説明

１制御部、２ａ、２ｂ周波数可変発振器、３信号選択部、１００ＰＬＬ回路、１０第１の周波数調整部、１２、２２チャージポンプ、１４、２４ローパスフィルタ、１６、２６電圧制御発振器、２０第２の周波数調整部、３２、３４位相比較器、４０入力切替部、４１、４２切替器、５２出力切替器、５５分周器、５７ロック検出回路、６０、１２１、１５１コントローラ、Ｑ、Ｑ２定電流源、Ｌ、Ｌａ、Ｌｂインダクタ、Ｃ可変容量、１２２ａ、１２２ｂ、１５２ａ、１５２ｂ注入同期発振器、１２３，１５３セレクタ、１３１容量素子部、１３２容量素子部切り替え部、１３３振幅調整器、Ｃ０、Ｃ１ａ〜Ｃｎａ、Ｃ１ｂ〜Ｃｎｂコンデンサ、Ｗ２ａ〜Ｗｎａ、Ｗ２ｂ〜Ｗｎｂスイッチ、Ｍａ〜Ｍｄ、Ｍ１１トランジスタ、１３１ａ〜１３１ｃＦ／Ｖ変換部、１３２、１４２ルックアップテーブル、１３３、１４３比較回路、１３４、１４４制御信号発生部、１４１時分割Ｆ／Ｖ変換回路、１５４ａ、１５４ｂ逓倍／分周器、１６０歪み発生部、Ｒ１１抵抗、１６２フィルタ回路、Ｆ１、Ｆ２Ｄフリップフロップ

Claims

周波数可変範囲の一部が互いに重なるよう設定された複数の周波数可変発振器と、
前記周波数可変発振器間で位相が互いにロックされた状態で前記周波数可変発振器の出力を切り替える信号選択部とを備えることを特徴とする同期発振器。
前記周波数可変発振器の出力周波数の比較結果に基づいて前記信号選択部に前記周波数可変発振器の出力を選択させる制御部をさらに備えることを特徴とする請求項１記載の同期発振器。
前記周波数可変発振器のうちの少なくとも１個は、中心周波数の異なる複数の周波数可変範囲を備え、
前記制御部は、前記制御部に入力される基準信号に基づいて前記周波数可変発振器の中心周波数を切り替えることを特徴とする請求項１または２記載の同期発振器。
周波数可変範囲の一部が互いに重なるよう設定された複数の注入同期発振器と、
前記注入同期発振器間で位相が互いにロックされた状態で前記注入同期発振器の出力を切り替えるセレクタと、
前記注入同期発振器の出力周波数の比較結果に基づいて前記セレクタに前記注入同期発振器の出力を選択させるコントローラとを備えることを特徴とする同期発振器。
前記注入同期発振器は中心周波数の異なる複数の周波数可変範囲をそれぞれ備え、
前記コントローラは、前記コントローラに入力される入力周波数に基づいて前記注入同期発振器の中心周波数を切り替えることを特徴とする請求項４記載の同期発振器。
前記コントローラは、
前記注入同期発振器の周波数を電圧に変換する周波数／電圧変換部と、
前記注入同期発振器の周波数と電圧との関係を記憶したルックアップテーブルと、
前記ルックアップテーブルの参照結果に基づいて、前記注入同期発振器の出力周波数を比較する比較回路と、
前記比較回路の比較結果に基づいて、前記注入同期発振器の出力を切り替えさせる切り替え信号を前記セレクタに出力する制御信号発生部とを備えることを特徴とする請求項４または５記載の同期発振器。
前記コントローラは、
前記注入同期発振器に入力される入力周波数と前記注入同期発振器の出力周波数との比較結果に基づいて、前記注入同期発振器のロック状態を判定するロック状態判定部と、
前記注入同期発振器のロック状態の判定結果に基づいて、前記注入同期発振器の動作を停止させる停止部とを備えることを特徴とする請求項４〜６のいずれか１項記載の同期発振器。
前記注入同期発振器に入力される入力周波数を逓倍または分周させる逓倍／分周器をさらに備えることを特徴とする請求項４〜７のいずれか１項記載の同期発振器。
電圧制御発振器をそれぞれ含み、且つ前記電圧制御発振器は他の少なくとも一の電圧制御発振器とその周波数可変範囲の一部が重なるように設定されている複数のＰＬＬループを備え、
一のＰＬＬループを、基準信号と同位相の信号を出力するよう動作するメインＰＬＬループとして動作させ、
前記メインＰＬＬループとして動作するＰＬＬループを、前記メインＰＬＬループとして動作中のＰＬＬループとその周波数可変範囲がその一部で重なる他のＰＬＬループに切り替える切り替え動作を行うようになっているＰＬＬ回路であって、
前記切り替え動作の際には、前記メインＰＬＬループとして次に動作させるＰＬＬループを、前記メインＰＬＬループのＰＬＬ出力と同位相の信号を出力するよう動作するサブＰＬＬループとして動作させ、
前記サブＰＬＬループとして動作中のＰＬＬループがロック状態にあるときに、前記メインＰＬＬループとして動作中のＰＬＬループに替えて、前記サブＰＬＬループとして動作中のＰＬＬループを新たなメインＰＬＬループとして動作させるようになっていることを特徴とするＰＬＬ回路。
基準信号と同位相の信号を出力するように動作するメインＰＬＬループ及び前記メインＰＬＬループのＰＬＬ出力と同位相の信号を出力するように動作するサブＰＬＬループとして動作可能であり、且つ中心周波数を変更可能な電圧制御発振器をそれぞれ含む二つのＰＬＬループと、
前記サブＰＬＬループに含まれる前記電圧制御発振器の中心周波数を、その周波数可変範囲の一部が、前記メインＰＬＬループに含まれる前記電圧制御発振器の周波数可変範囲と重なるように調整する中心周波数調整手段と、
前記サブＰＬＬループがロック状態にあるかどうかを検出するロック検出手段と、
当該ロック検出手段で前記サブＰＬＬループがロック状態にあることが検出された状態で、メインＰＬＬループとして動作するＰＬＬループとサブＰＬＬループとして動作するＰＬＬループとを切り替える切替手段と、を備えることを特徴とするＰＬＬ回路。
前記中心周波数調整手段は、前記サブＰＬＬループに含まれる電圧制御発振器の周波数可変範囲が、前記メインＰＬＬループに含まれる前記電圧制御発振器の出力周波数の変化方向に連続するように、前記中心周波数を調整するようになっていることを特徴とする請求項１０記載のＰＬＬ回路。
前記切替手段は、前記メインＰＬＬループに含まれる前記電圧制御発振器の出力周波数を制御するための制御信号が、予め設定した規定範囲を超えたとき、前記ＰＬＬループの切り替えを行うようになっていることを特徴とする請求項１０又は１１に記載のＰＬＬ回路。
前記電圧制御発振器は、ＬＣ発振器で構成されることを特徴とする請求項９乃至１３の何れか１項に記載のＰＬＬ回路。
前記請求項１乃至８の何れかに記載の同期発振器または前記請求項９乃至１３の何れかに記載のＰＬＬ回路を含む構成を有することを特徴とする発振回路。
前記請求項１乃至８の何れかに記載の同期発振器または前記請求項９乃至１３の何れかに記載のＰＬＬ回路を含む構成を有することを特徴とする電子機器。