RU2602991C1 - Быстродействующий синтезатор частот - Google Patents
Быстродействующий синтезатор частот Download PDFInfo
- Publication number
- RU2602991C1 RU2602991C1 RU2015144093/08A RU2015144093A RU2602991C1 RU 2602991 C1 RU2602991 C1 RU 2602991C1 RU 2015144093/08 A RU2015144093/08 A RU 2015144093/08A RU 2015144093 A RU2015144093 A RU 2015144093A RU 2602991 C1 RU2602991 C1 RU 2602991C1
- Authority
- RU
- Russia
- Prior art keywords
- frequency
- input
- output
- variable
- control code
- Prior art date
Links
- 239000000126 substance Substances 0.000 abstract 1
- 230000008859 change Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000010355 oscillation Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 101000805129 Homo sapiens Protein DPCD Proteins 0.000 description 2
- 102100037836 Protein DPCD Human genes 0.000 description 2
- 238000013467 fragmentation Methods 0.000 description 2
- 238000006062 fragmentation reaction Methods 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000013643 reference control Substances 0.000 description 1
- 238000010615 ring circuit Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
- H03L7/235—Nested phase locked loops
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Изобретение относится к радиотехнике и может использоваться в синтезаторе частоты с импульсной фазовой автоподстройкой частоты. Достигаемый технический результат - повышение быстродействия при смене рабочей частоты. Быстродействующий синтезатор частоты содержит опорный генератор, частотно-фазовый детектор, управляемый источник тока, фильтр нижних частот, сумматор-формирователь сигнала управления, управляемый генератор, делитель с переменным или дробно-переменным коэффициентом деления, регистр управляющего кодового слова, дешифратор управляющего кодового слова. 2 ил.
Description
Изобретение относится к радиотехнике, а именно к синтезаторам частот (СЧ) с импульсной фазовой автоподстройкой (ИФАП) с зарядовой накачкой, делителем с переменным или дробно-переменным коэффициентом деления (ДПКД/ДДПКД) и дополнительным контуром управления в цепи обратной связи, формирующим дополнительное управляющее воздействие на основе информации о коэффициентах деления.
Известны СЧ, построенные на основе ИФАП с ДПКД или ДДПКД в цепи обратной связи (см. Синтезаторы частот: Учебное пособие / Б.И. Шахтарин и др. - М.: Горячая линия. - Телеком, 2007. - 128 с.). Указанные СЧ производятся в большом ассортименте в виде готовых микросхем ведущими производителями электроники: Analog Devices, Texas Instruments и др. Они позволяют формировать на выходе большое число дискретных частот при малых габаритах и малой потребляемой мощности.
Недостатком этих СЧ является вынужденный компромисс между возможностью получить высокую чистоту спектра выходного сигнала при широком диапазоне частот с малым шагом сетки частот и высоким быстродействием при переключении с одной частоты на другую.
Указанный недостаток устраняется применением многокольцевых схем, схем компенсации помех дробности, модификацией ЧФД и применением схем с изменяемой структурой.
Наиболее близким техническим решением к заявляемому изобретению является схема СЧ на базе контура импульсной фазовой автоподстройки частоты с компенсацией помех дробности, описанная в патенте РФ №2491713 от 01.10.2012, МПК H03L 7/00.
Схема имеет первый (Fref), второй (N) и третий (F) входы, выход Fvco и включает импульсный частотно-фазовый детектор (ИЧФД), имеющий первый вход Fref, второй вход Ffb, первый выход Up и второй выход Dn; управляемый источник тока (УИТ), имеющий первый вход Up, второй вход Dn и выход I0; емкостный элемент, имеющий вывод Vc; элемент коммутации, имеющий вход управления Sw и первый и второй выводы; фильтр нижних частот (ФНЧ), имеющий вход Vf и выход Vvco; управляемый генератор (УГ), имеющий вход Vvco и выход Fvco; делитель с дробно-переменным коэффициентом деления (ДДПКД), имеющий первый вход Fvco, второй вход N, третий вход OVER и выход Ffb; схему управления значением коэффициента деления (УКД), имеющую вход F, первый выход OVER и второй выход Fc; источник тока компенсации дробности (ИТКД), имеющий вход Fc и выход Iс.
На первый вход схемы ИЧФД подается сигнал опорной частоты с первого входа Fref устройства. Второй вход схемы ИЧФД подключен к выходу Ffb схемы ДДПКД. Выходы Up и Dn схемы ИЧФД соединены с соответствующими входами схемы УИТ. Выходы схем УИТ и ИТКД, вывод Vc емкостного элемента и первый вывод элемента коммутации соединены между собой. Второй вывод элемента коммутации соединен с входом схемы ФНЧ, выход которой соединен с входом Vvco схемы УГ. Выход схемы УГ, первый вход схемы ДДПКД и выход Fvco устройства соединены между собой. На второй вход схемы ДДПКД подается значение целой части коэффициента деления с второго входа N устройства. Третий вход схемы ДДПКД подключен к первому выходу схемы УКД. На вход схемы УКД подается значение дробной части коэффициента деления с третьего входа F устройства. Вход схемы ИТКД подключен к второму выходу Fc схемы УКД.
Устройство работает следующим образом. Схема ИЧФД сравнивает фазу сигнала Fref опорной частоты и фазу сигнала Ffb частоты обратной связи и вырабатывает сигналы Up и Dn в соответствии с фазовой разностью. По этим сигналам схема УИТ вырабатывает выходной ток I0, под действием которого, совместно с выходным током Ic схемы ИТКД, на емкостном элементе формируется потенциал напряжения сигнала Vc. Сигнал Sw управляет элементом коммутации так, что переводит его в разомкнутое состояние на время, когда выходные токи схем УИТ или ИТКД находятся в активном состоянии, и в замкнутое состояние, когда выходы схем УИТ и ИТКД выключены. На выходе схемы ФКУ формируется сигнал Vvco, являющийся управляющим для ГУН. Сигнал Fvco выходной частоты ГУН поступает на схему ДДПКД, осуществляющую деление на N или N+1 в зависимости от состояния сигнала управления OVER, и вырабатывающую сигнал Ffb частоты обратной связи. При каждом такте сравнения фаз в ИЧФД схема УКД накапливает значение фазовой ошибки Fc в пропорции к одному периоду выходной частоты ГУН и вырабатывает сигнал OVER для формирования дробности, заданной значением F. Схема ИТКД в соответствии со значением Fc накопленной фазовой ошибки вырабатывает ток Ic для компенсации импульсов тока I0 УИТ, вызванных дробным делением в ДДПКД.
Недостатком прототипа является большое время перестройки при переключении частоты СЧ.
Поставленной задачей предложенного решения является сокращение времени перестройки СЧ при смене рабочей частоты за счет исключения фазы поиска сигнала по частоте.
Технический результат изобретения - повышение быстродействия синтезатора частот при смене рабочей частоты.
Для достижения поставленной задачи в быстродействующий синтезатор частоты, содержащий опорный генератор, подключенный через первый вход импульсного частотно-фазового детектора к управляемому источнику тока, имеющий входы в соответствии с фазовой разностью опорного и сигнала частоты обратной связи, выход управляемого источника тока, подключенный к входу фильтра нижних частот, выход которого соединен через сумматор-формирователь сигнала управления с входом управляемого генератора, выходы управляемого генератора выведены на первый вход делителя с переменным или дробно-переменным коэффициентом деления и на потребителя, выход делителя с переменным или дробно-переменным коэффициентом деления подключен к второму входу импульсного частотно-фазового детектора, введен регистр управляющего кодового слова, соединенный с дешифратором управляющего кодового слова, при этом первый выход дешифратора управляющего кодового слова соединен с вторым входом сумматора-формирователя сигнала управления, а второй выход дешифратора управляющего кодового слова соединен с вторым входом делителя с переменным или дробно-переменным коэффициентом деления.
Изобретение поясняется чертежами, где на фиг. 1 представлена структурная блок-схема синтезатора частоты, на фиг. 2 приведены эпюры переходных процессов на входе УГ при работе описываемой и известной схем СЧ с ИФАП (случай Uref=0) при одинаковых параметрах УИТ и ФНЧ.
Синтезатор частоты в своем составе содержит опорный генератор 1 (ОГ 1), импульсный частотно-фазовый детектор 2 (ИЧФД 2), управляемый источник 3 тока (УИТ 3), фильтр 4 нижних частот (ФНЧ 4), управляемый генератор 5 (УГ 5), делитель 6 с переменным или дробно-переменным коэффициентом деления (ДПКД/ДДПКД 6), регистр 7 управляющего кодового слова (РУКС 7), дешифратор 8 управляющего кодового слова (ДУКС 8), сумматор-формирователь 9 сигнала управления (СФСУ 9).
Наряду с динамическим диапазоном, шагом сетки частот и спектральной чистотой генерируемого колебания, одним из главных показателей качества синтезатора частот является время переходного процесса при изменении генерируемой частоты. В традиционных синтезаторах косвенного синтеза время перестройки зависит от дискриминационной характеристики ИЧФД и динамических свойств петли ИФАП, изменение которых в пользу ускорения поиска и захвата частоты и фазы (расширение полосы ИФАП) неизбежно приводит к ухудшению спектральных характеристик генерируемого колебания. Имеется большое количество изобретений, улучшающих динамические характеристики ИФАП за счет оптимизации дискриминационной характеристики ИЧФД, коммутации дополнительных источников тока УИТ, а также изменения полосы пропускания ФНЧ, путем изменения его структуры в переходном режиме. Однако все эти решения, уменьшая время переходных процессов ИФАП, качественно не меняют алгоритм работы контура и не исключают процесс поиска и захвата.
Описываемая в настоящем изобретении структура синтезатора частот полностью устраняет частотное рассогласование в контуре ИФАП при переключении частоты синтезатора, исключает фазу поиска ИФАП по частоте, допуская лишь незначительное фазовое рассогласование в момент переключения.
Синтезатор частот работает следующим образом. При включении схемы ОГ 1 начинает вырабатывать опорное колебание с частотой Fref, которое подается на один из входов ИЧФД 2. ИЧФД 2 в зависимости от частотного и фазового рассогласования формирует на своих выходах Up и Dn сигнал управления УИТ 3 с широтно-импульсной модуляцией (ШИМ), знак рассогласования определяет выбор выхода "Up" или "Dn", а параметры ШИМ зависят от величины рассогласования. Сигналы, поступающие на входы УИТ 3, управляют коммутацией источников тока (зарядовой накачкой) для формирования выходного тока УИТ 3. Выходной ток УИТ3 поступает на вход ФНЧ 4, формирующего сигнал управления по частотно-фазовому рассогласованию Uerr. РУКС 7 содержит управляющее слово М, на основании которого ДУКС 8 формирует коэффициент деления N и опорный сигнал управления Uref. СФСУ 9 формирует сигнал управления путем сложения опорного сигнала управления Uref и сигнала управления по частотно-фазовому рассогласованию Uerr, Uvco=Uref+Uerr. На вход УГ 5 поступает сигнал Uvco=Uref+Uerr, УГ 5 вырабатывает колебание с частотой Fout=Fvco(Uvco). Контур управления замыкается через ДПКД/ДДПКД 6, на входы которого поступает колебание с частотой Fout и коэффициент деления N, частота выходного сигнала Fdiv=Fout / N. Для работы схемы обязательно выполнение следующих условий:
Fout(M)=Fref*N(M)
Fout(Uvco)=Fvco(Uvco)
Fout(M)=Fvco(Uref(M)), для Uerr=0
Uref(M)=F′vco(Fout(M))=F′vco(Fref*N(M)),
где F′vco - функция, обратная функции Fvco.
В этом случае, при задании кодового слова М1, соответствующего частоте Fout1, ДУКС 8 формирует Uref1, которое при малом Uref обеспечивает перестройку УГ 5 в окрестность частоты Fout1 за время, равное длительности переходного процесса УГ 5. При этом на вход ИЧФД 2 поступает сигнал, частота которого близка Fref, так как коэффициент деления N1=N(M1) также соответствует вышеприведенным уравнениям. Таким образом, на входе ИЧФД 2 оказываются сигналы близкой частоты со случайным фазовым рассогласованием. При дальнейшей работе небольшое фазовое рассогласование вызовет появление соответствующего сигнала Uerr, которое будет добавлено к Uref для компенсации фазового рассогласования. При переключении на частоту Fout2, соответствующую кодовому слову М2, ДУКС 8 скачкообразно изменит опорное напряжение на величину Uref2, что вызовет переключение УГ на частоту Fout2 и одновременное изменение коэффициента деления ДПКД/ДДПКД 6. Время переключения при этом не будет зависеть от разности частот dF=Fout1-Fout2 и будет существенно меньшее времени переходного процесса в контуре управления ИФАП, при сохранении режима синхронизма ИФАП.
Проиллюстрируем работу изобретения на следующем примере, пусть:
Fvco(U)=F0vco+Kvco*U, N(M)=M.
Fout=Fref*M
Uref(M)=F′vco(Fref*M)=(Fref*M-F0vco)/Kvco
На Фиг. 2 приведены эпюры переходных процессов на входе УГ 5 при работе описываемой и традиционной (известной) схем СЧ с ИФАП (случай Uref=0) при одинаковых параметрах УИТ 3 и ФНЧ 4. Из сравнения кривых видно, что использование предлагаемой схемы позволяет существенно сократить время переходных процессов.
Моделирование выполнялось для Fref=1 МГц, при периодическом скачкообразном изменении коэффициента деления N от 2 до 10. Видно, что для предложенного в изобретении СЧ с ИФАП при переключении удается полностью исключить режим поиска и захвата по частоте, характерный для СЧ ИФАП традиционной схемы.
Claims (1)
- Быстродействующий синтезатор частоты, содержащий опорный генератор, подключенный через первый вход импульсного частотно-фазового детектора к управляемому источнику тока, имеющему входы в соответствии с фазовой разностью опорного и сигнала частоты обратной связи, выход управляемого источника тока подключен к входу фильтра нижних частот, выход которого соединен через сумматор-формирователь сигнала управления с входом управляемого генератора, выходы управляемого генератора выведены на первый вход делителя с переменным или дробно-переменным коэффициентом деления и на потребителя, выход делителя с переменным или дробно-переменным коэффициентом деления подключен к второму входу импульсного частотно-фазового детектора, отличающийся тем, что в синтезатор частоты введен регистр управляющего кодового слова, соединенный с дешифратором управляющего кодового слова, при этом первый выход дешифратора управляющего кодового слова соединен с вторым входом сумматора-формирователя сигнала управления, а второй выход дешифратора управляющего кодового слова соединен с вторым входом делителя с переменным или дробно-переменным коэффициентом деления.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2015144093/08A RU2602991C1 (ru) | 2015-10-14 | 2015-10-14 | Быстродействующий синтезатор частот |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2015144093/08A RU2602991C1 (ru) | 2015-10-14 | 2015-10-14 | Быстродействующий синтезатор частот |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2602991C1 true RU2602991C1 (ru) | 2016-11-20 |
Family
ID=57760255
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2015144093/08A RU2602991C1 (ru) | 2015-10-14 | 2015-10-14 | Быстродействующий синтезатор частот |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2602991C1 (ru) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU189939U1 (ru) * | 2019-02-19 | 2019-06-11 | Акционерное общество "Концерн "Созвездие" | Быстродействующий синтезатор частот с частотной модуляцией |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2030092C1 (ru) * | 1991-02-25 | 1995-02-27 | Научно-производственное предприятие "Полет" | Цифровой синтезатор частот |
EP0866560A1 (en) * | 1997-03-21 | 1998-09-23 | Tektronix, Inc. | Improved digital clock synthesizer |
RU2127485C1 (ru) * | 1993-11-09 | 1999-03-10 | Моторола, Инк. | Схема и способ фазовой синхронизации для системы фазовой автоподстройки частоты |
US6366174B1 (en) * | 2000-02-21 | 2002-04-02 | Lexmark International, Inc. | Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking |
RU2208904C2 (ru) * | 1997-05-07 | 2003-07-20 | Томсон-КСФ | Синтезатор дробных когерентных частот с фазовой синхронизацией |
-
2015
- 2015-10-14 RU RU2015144093/08A patent/RU2602991C1/ru not_active IP Right Cessation
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2030092C1 (ru) * | 1991-02-25 | 1995-02-27 | Научно-производственное предприятие "Полет" | Цифровой синтезатор частот |
RU2127485C1 (ru) * | 1993-11-09 | 1999-03-10 | Моторола, Инк. | Схема и способ фазовой синхронизации для системы фазовой автоподстройки частоты |
EP0866560A1 (en) * | 1997-03-21 | 1998-09-23 | Tektronix, Inc. | Improved digital clock synthesizer |
RU2208904C2 (ru) * | 1997-05-07 | 2003-07-20 | Томсон-КСФ | Синтезатор дробных когерентных частот с фазовой синхронизацией |
US6366174B1 (en) * | 2000-02-21 | 2002-04-02 | Lexmark International, Inc. | Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU189939U1 (ru) * | 2019-02-19 | 2019-06-11 | Акционерное общество "Концерн "Созвездие" | Быстродействующий синтезатор частот с частотной модуляцией |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10587276B2 (en) | Wide range frequency synthesizer with quadrature generation and spur cancellation | |
US8085101B2 (en) | Spread spectrum clock generation device | |
US6229399B1 (en) | Multiple frequency band synthesizer using a single voltage control oscillator | |
US8878614B2 (en) | Phase-locked loop | |
US8487707B2 (en) | Frequency synthesizer | |
US6594330B1 (en) | Phase-locked loop with digitally controlled, frequency-multiplying oscillator | |
US7298218B2 (en) | Frequency synthesizer architecture | |
EP1982410B1 (en) | Oscillator gain equalization | |
US8008955B2 (en) | Semiconductor device | |
US6275115B1 (en) | PLL circuit having current control oscillator receiving the sum of two control currents | |
KR20040046659A (ko) | 주파수 구분 전압 제어 발진기를 사용하는 위상 제어 루프회로 | |
TWI395410B (zh) | 調整鎖相迴路之振盪器的方法與相關之頻率合成器 | |
KR20090027016A (ko) | 다중 대역 전압 제어 발진기를 갖는 주파수 합성기 | |
CN115276646A (zh) | 一种低噪声级联小数锁相环 | |
US11374580B2 (en) | Charge pump phase locked loop with low controlled oscillator gain | |
US20140016727A1 (en) | Low phase-noise indirect frequency synthesizer | |
KR20070008252A (ko) | 다중 주파수 출력 범위를 가지는 전압 제어 발진기 | |
RU2602991C1 (ru) | Быстродействующий синтезатор частот | |
US20080036544A1 (en) | Method for adjusting oscillator in phase-locked loop and related frequency synthesizer | |
TW201824750A (zh) | 頻率合成器 | |
JP2018007097A (ja) | シンセサイザ回路 | |
KR100830898B1 (ko) | 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법 | |
Kobayashi et al. | Spur reduction by self-injection loop in a fractional-N PLL | |
JP2007295027A (ja) | スペクトラム拡散クロックジェネレータ | |
Skolota et al. | Development synthesizer of stable high-frequency signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20181015 |