CN113193867B - 一种兼容c波段和毫米波频段的本振锁相频率综合器 - Google Patents

Abstract

一种本振锁相频率综合器，例如一种兼容C波段和毫米波频段的本振锁相频率综合器，通过引入压控振荡器、倍频器、第一级分频器、第二级可编程分频器、鉴频鉴相器和电荷泵等，实现了同一套频率源产生具有第一输出频率的信号和具有第二输出频率的信号两个频段信号的功能，例如C波段和毫米波频段。

Description

一种兼容C波段和毫米波频段的本振锁相频率综合器

技术领域

本发明涉及通信技术领域，特别涉及一种本振锁相频率综合器，例如一种兼容C波段和毫米波频段的本振锁相频率综合器。

背景技术

频率源技术是一项技术难度很大的先进电路技术，它的好坏直接影响雷达、导航、通信、空间电子技术及仪器、仪表等的性能指标。具体地，频率源是用来提供各种信号的电子设备，频率源一般包括自激振荡源和合成频率源。合成频率源按其构成方式又可以分为直接式和间接式。

随着技术的发展，目前对于能够产生多种频段的频率源有需求。

发明内容

本发明公开一种本振锁相频率综合器，例如一种兼容C波段和毫米波频段的本振锁相频率综合器，下面具体说明。

根据第一方面，一种实施例中提供一种本振锁相频率综合器，包括压控振荡器、倍频器、第一级分频器、第二级可编程分频器、鉴频鉴相器和电荷泵；

所述压控振荡器用于响应于控制电压，输出具有初始频率的信号；

所述倍频器与所述压控振荡器连接，用于对所述压控振荡器输出的所述具有初始频率的信号进行倍频以得到具有第一输出频率的信号，并作为所述本振锁相频率综合器的第一输出；

所述第一级分频器与所述压控振荡器连接，用于对所述压控振荡器输出的所述具有初始频率的信号进行分频以得到具有第二输出频率的信号，并作为所述本振锁相频率综合器的第二输出；

所述第二级可编程分频器与所述第一级分频器连接，用于根据分频比第一控制信号确定分频比，以对从所述具有第二输出频率的信号进行分频，使分频后的方波信号的频率接近参考信号的频率，并向所述鉴频鉴相器输出分频后的信号；

所述鉴频鉴相器与所述第二级可编程分频器连接，用于将由所述第二级可编程分频器输出的信号与所述参考信号进行比较，以产生与这两个信号的相位差成比例的脉冲信号；

所述电荷泵用于将所述脉冲信号转化为模拟电压信号差分输出给所述压控振荡器，以作为所述压控振荡器的控制电压。

一实施例中，所述本振锁相频率综合器还包括连接在所述电荷泵和压控振荡器之间的环路滤波器；所述电荷泵将所述模拟电压信号输出给所述压控振荡器前，所述环路滤波器先对所述模拟电压信号进行滤波。

一实施例中，所述初始频率为6.6GHz～8.44GHz，所述第一输出频率为19.8GHz～25.32GHz，所述第二输出频率为3.3GHz～4.22GHz；所述参考信号的频率为100MHz。

一实施例中，所述倍频器为三倍的倍频器。

根据第二方面，一种实施例中提供一种兼容C波段和毫米波频段的本振锁相频率综合器，包括压控振荡器、倍频器、第一级分频器、第二级可编程分频器、鉴频鉴相器、电荷泵和环路滤波器；

所述压控振荡器用于响应于控制电压，输出频率在6.6GHz～8.44GHz的两路互补方波信号；

所述倍频器用于对所述压控振荡器输出的所述两路互补方波信号进行三倍频以得到频率在19.8GHz～25.32GHz的两路互补方波信号，并作为所述本振锁相频率综合器的毫米波频段的输出；

所述第一级分频器用于对所述压控振荡器输出的所述两路互补方波信号进行二分频以得到频率在3.3GHz～4.22GHz的四路方波信号，并作为所述本振锁相频率综合器的C波段的输出；所述四路方波信号的相位为0°、90°、180°、270°；所述第一级分频器还用于对所述压控振荡器输出的其中一路方波信号进行二分频以得到频率在3.3GHz～4.22GHz的方波信号，或者进行三分频以得到频率在2.2GHz～2.81GHz的方波信号，并输出给所述第二级可编程分频器；

所述第二级可编程分频器用于根据分频比第一控制信号确定分频比，以对从所述第一级分频器接收到的方波信号进行分频，使分频后的方波信号的频率接近参考信号的频率100MHz，并向所述鉴频鉴相器输出分频后的方波信号；

所述鉴频鉴相器用于将由所述第二级可编程分频器输出的方波信号与所述参考信号进行比较，以产生与这两个信号的相位差成比例的脉冲信号；

所述电荷泵用于将所述脉冲信号转化为模拟电压信号差分输出；

所述环路滤波器用于对所述模拟电压信号进行滤波，以输出给所述压控振荡器，作为所述压控振荡器的控制电压。

一实施例中，所述压控振荡器包括压控振荡电路VCO_TOP、与非门NAND1、与非门NAND2、反相器INV1和反相器INV2；

所述压控振荡电路VCO_TOP用于通过其VCVAR端接收控制电压VC_VCO，并产生两路互补方波信号，以通过其VO+和VO-端进行输出；所述与非门NAND1的输入端与所述压控振荡电路VCO_TOP的VO+端连接，所述与非门NAND1的输出端与所述反相器INV1的输入端连接；所述与非门NAND2的输入端与所述压控振荡电路VCO_TOP的VO-端连接，所述与非门NAND2的输出端与所述反相器INV2的输入端连接；

所述压控振荡电路VCO_TOP的VO+和VO-端用于与所述第一级分频器连接，以向所述第一级分频器输出两路互补方波信号；所述反相器INV1和反相器INV2的输出端与所述倍频器连接，以向所述倍频器输出两路互补方波信号。

一实施例中，所述倍频器包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、电容C1、电容C2、电容C3、电容C4、电感L1、电感L2、电感L3、电感L4；

所述晶体管M1的控制极通过一电阻接收信号VBISS，所述晶体管M1的第二极接地，第一极与晶体管M2的第二极连接；晶体管M2的控制极与晶体管M3的第一极连接，晶体管M2的第一极与晶体管M3的控制极连接，晶体管M3的第二极与晶体管M1的第一极连接；晶体管M2的第一极还与电容C1的一端连接，电容C1的另一端接地和与电容C2的一端连接，电容C2的另一端与晶体管M3的第一极连接；晶体管M2的第一极还与电感L3的一端连接，电感L3的另一端与晶体管M3的另一端连接；

晶体管M2的第一极还与晶体管M4的第一极连接；晶体管M4的控制极与所述压控振荡器连接，接收所述压控振荡器的一路方波信号；晶体管M4的第二极与电感L1的一端连接，电感L1的另一端接地；晶体管M3的第一极还与晶体管M5的第一极连接；晶体管M5的控制极与所述压控振荡器连接，接收所述压控振荡器的另一路方波信号；晶体管M5的第二极与所述晶体管M4的第二极连接；

晶体管M2的第一极还与晶体管M6的控制连接，晶体管M6的第二极接地，晶体管M6的第一极与电感L2的一端连接，电感L2的另一端接工作电压；晶体管M6的第一极还与电容C3的一端连接，电容C3的另一端输出一路方波信号；晶体管M3的第一极还与晶体管M7的控制连接，晶体管M7的第二极接地，晶体管M7的第一极与电感L4的一端连接，电感L4的另一端接工作电压；晶体管M7的第一极还与电容C4的一端连接，电容C4的另一端输出另一路方波信号。

一实施例中，所述第一级分频器包括分频电路DIV2_IQ_dynamic、分频电路TSPC_DIV1、与非门NAND3、与非门NAND4、反相器INV4、反相器INV5、反相器INV6、反相器INV7、反相器INV8；

所述与非门NAND3和与非门NAND4的输入端与所述压控振荡器连接，用于接收所述压控振荡器输出的两路互补方波信号，所述与非门NAND3和与非门NAND4的输入端与所述分频电路DIV2_IQ_dynamic连接，所述分频电路DIV2_IQ_dynamic用于对接收到的两路互补方波信号进行分频，并通过其I+、I-、Q+、Q-端输出四路方波信号；所述反相器INV5、反相器INV6、反相器INV7、反相器INV8的输入端分别与所述分频电路DIV2_IQ_dynamic的I+、I-、Q+、Q-端连接，所述反相器INV5、反相器INV6、反相器INV7、反相器INV8的输入端用于输出四路相位依次为0°、180°、90°、270°的方波信号；

所述反相器INV4的输入端与所述压控振荡器连接，用于接收所述压控振荡器输出的其中一路方波信号，所述反相器INV4的输出端与所述分频电路TSPC_DIV1的FIN端连接，所述分频电路TSPC_DIV1用于对接收到的方波信号进行分频，并通过其FOUT端输出给所述第二级可编程分频器；所述分频电路TSPC_DIV1为2/3分频器，其CON端接收高电平，以使得所述分频电路TSPC_DIV1被设置为三分频。

一实施例中，所述第二级可编程分频器包括Σ-Δ调制器SDM和基于TSPC的多模分频器TSPC_DIV2；所述Σ-Δ调制器SDM与所述基于TSPC的多模分频器TSPC_DIV2连接；所述Σ-Δ调制器SDM用于根据其fcw<16:0>端接到的分频比第一控制信号来通过div<4:0>端输出分频比第二控制信号；所述基于TSPC的多模分频器TSPC_DIV2的FIN端与所述第一级分频器连接，用于接收所述第一级分频器输出的信号；所述基于TSPC的多模分频器TSPC_DIV2的P<4:0>端用于接收所述分频比第二控制信号来确定所述多模分频器TSPC_DIV2的分频比，以对由其FIN端接收到的信号进行分频，并向所述鉴频鉴相器输出分频后的信号。

一实施例中，所述鉴频鉴相器包括具有复位功能的D触发器D1、具有复位功能的D触发器D2和与门AND1；

所述D触发器D1的D端接工作电压，CK端与所述第二级可编程分频器连接，用于接收所述第二级可编程分频器所输出的信号；所述D触发器D2的D端接工作电压，CK端用于接收所述参考信号；所述与门AND1的两个输入端分别与所述D触发器D1和D触发器D2的Q端连接；所述与门AND1的输出端分别与所述D触发器D1和D触发器D2的复位端连接；

所述D触发器D1和D触发器D2的Q端还用于作为所述鉴频鉴相器输出端，用于输出所述脉冲信号。

一实施例中，所述电荷泵包括晶体管MN1、晶体管MN2、晶体管MN3、晶体管MN4、晶体管MN5、晶体管MN6、晶体管MN7、晶体管MN8、晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5、晶体管MP6、晶体管MP7、晶体管MP8；

所述晶体管MN1的第一极与其控制极连接，第二极与晶体管MN3的第一极连接；晶体管MN3的控制极与晶体管MN1的控制极、晶体管MN4的控制极连接，晶体管MN3的第二极与晶体管MN4的第二极连接；晶体管MN4的控制极还与晶体管MN2的控制极连接；晶体管MN4的第一极与晶体管MN2的第二极连接，晶体管MN2的第一极与晶体管MN5的第二极、晶体管MN6的第二极连接；

晶体管MN5的控制极与晶体管MN8的控制极连接，晶体管MN5的第一极与晶体管MN7的第二极连接，晶体管MN7的第一极与第二极连接；晶体管MN6的控制极与晶体管MN7的控制极连接，晶体管MN6的第一极与晶体管MN8的第二极连接，晶体管MN8的第一极与第二极连接；

晶体管MP5的控制极与晶体管MP8的控制极连接，晶体管MP5的第二极与晶体管MP7的第一极连接，晶体管MP7的第一极与第二极连接；晶体管MP6的控制极与晶体管MP7的控制极连接，晶体管MP6的第二极与晶体管MP8的第一极连接，晶体管MP8的第一极与第二极连接；

所述晶体管MP3的第二极与其控制极连接，第一极与晶体管MP1的第二极连接；晶体管MP1的控制极与晶体管MP3的控制极、晶体管MP2的控制极连接，晶体管MP1的第一极与晶体管MP2的第一极连接；晶体管MP2的控制极还与晶体管MP4的控制极连接；晶体管MP2的第二极与晶体管MP4的第一极连接，晶体管MP4的第二极与晶体管MP5的第一极、晶体管MP6的第一极连接；

所述晶体管MP5和晶体管MP6的控制极还作为所述电荷泵的输入端，与所述鉴频鉴相器连接，用于接收所述鉴频鉴相器输出的脉冲信号；所述晶体管MN5和晶体管MN6的控制极还作为所述电荷泵的输入端，与所述鉴频鉴相器连接，用于接收所述鉴频鉴相器输出的脉冲信号；

所述晶体管MN7的第一极还作为所述电荷泵的输出端，与所述环路滤波器连接，用于将所述模拟电压信号差分输出。

一实施例中，所述环路滤波器包括电容C0、电容C1、电容C2、电阻R0和电阻R1；

所述电容C0的一端用于接收所述电荷泵的输出的模拟电压信号，另一端用于接地——例如接收本振锁相频率综合器之外接地电压，所述电阻R0和电容C1串联后再并联于所述电容C0的两端，所述电阻R1的一端与所述电容C0用于接收所述模拟电压信号的那一端连接，所述电阻R1的另一端与电容C2的一端连接，电容C2的一端与所述电容C0用于接地的那一端连接；所述电阻R0和电容C1连接的那一端，还用于连接一电容，例如连接本振锁相频率综合器之外的一个电容，具体地可以为1nF的片外电容。

所述电阻R1与所述电容C2连接的那一端还用于向所述压控振荡器输出滤波后的模拟电压信号。

依据上述实施例的本振锁相频率综合器，通过引入压控振荡器、倍频器、第一级分频器、第二级可编程分频器、鉴频鉴相器和电荷泵等，实现了同一套频率源产生具有第一输出频率的信号和具有第二输出频率的信号两个频段信号的功能，例如C波段和毫米波频段。

附图说明

图1为一种实施例的本振锁相频率综合器的结构示意图；

图2为一种实施例的本振锁相频率综合器的结构示意图；

图3为一种实施例的本振锁相频率综合器的结构示意图；

图4为一种实施例的压控振荡器和第一级分频器的结构示意图；

图5为一种实施例的倍频器的结构示意图；

图6为一种实施例的第二级可编程分频器的结构示意图；

图7为一种实施例的鉴频鉴相器的结构示意图；

图8为一种实施例的电荷泵的结构示意图；

图9为一种实施例的环路滤波器的结构示意图；

图10为一实施例的7.5GHz锁定输出的示意图；

图11为一实施例的锁定在7.5GHz时输出相位噪声的示意图；

图12为一实施例的三倍频的测试输出结果的示意图；

图13为一实施例的输出频率的示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。

本发明实施例的像素电路中所涉及的晶体管，在没有特别限定的情况下，可以是任何结构的晶体管，比如双极型晶体管(BJT)或者场效应晶体管(FET)。当晶体管为双极型晶体管时，其控制极是指双极型晶体管的栅极，第一极可以为双极型晶体管的集电极或发射极，对应的第二极可以为双极型晶体管的发射极或集电极，在实际应用过程中，“发射极”和“集电极”可以依据信号流向而互换；当晶体管为场效应晶体管时，其控制极是指场效应晶体管的栅极，第一极可以为场效应晶体管的漏极或源极，对应的第二极可以为场效应晶体管的源极或漏极，在实际应用过程中，“源极”和“漏极”可以依据信号流向而互换。在些情况下，晶体管可以具有两个控制极(例如双栅型晶体管)，第二个控制极可以悬空也可以根据需求来接高电平或低电平。

本发明一些实施例中，引入压控振荡器(voltage-controlled oscillator，VCO)、倍频器(frequency multiplier)、分频器(Divider)、可编程分频器(ProgrammableDivider)、鉴频鉴相器(phase and frequency detector，PFD)、电荷泵(charge pump，CP)和环路滤波器(loop filter，LPF)等器件来实现本振锁相频率综合器，并且在一些具体实施例中还针对需求和功能，特别设计了各功能电路的具体实现结构。

请参照图1和图2，本发明一些实施例中提供一种本振锁相频率综合器，其可以包括压控振荡器10、倍频器20、第一级分频器30、第二级可编程分频器40、鉴频鉴相器50和电荷泵60，一些实施例中，还可以包括环路滤波器70，下面具体说明。

压控振荡器10用于响应于控制电压，输出具有初始频率的信号。压控振荡器是一种以电压输入来用来控制振荡频率的电子振荡电路，其振荡的频率或重复的比例会随着电压的不同而改变，这个特性可以用来将调变讯号当做压控振荡器的输入而产生不同的调变讯号，像是FM调变、PM调变、PWM调变。

倍频器20与压控振荡器10连接，用于对压控振荡器10输出的所述具有初始频率的信号进行倍频以得到具有第一输出频率的信号，并作为所述本振锁相频率综合器的第一输出。倍频器是一种使输出信号频率等于输入信号频率整数倍的电路。一些实施例中，倍频器20为三倍的倍频器。

第一级分频器30与压控振荡器10连接，用于对压控振荡器10输出的所述具有初始频率的信号进行分频以得到具有第二输出频率的信号，并作为所述本振锁相频率综合器的第二输出。分频器是一种对输入信号频率进行分频的电路。一些实施例中，第一级分频器30包括两个分频器，一个分频器为二分频，用于对压控振荡器10输出的所述具有初始频率的信号进行分频以得到具有第二输出频率的信号，并作为所述本振锁相频率综合器的第二输出，另一个分频器为一个基于TSPC的2/3分频器，由电路的控制信号控制其为二分频或者三分频，当控制信号为高电平时，电路为三分频，当控制信号为低电平时，电路为二分频。具体地，可以将具有初始频率的信号进行二分频，然后作为所述本振锁相频率综合器的第二输出；同时，将具有初始频率的信号进行二分频或三分频，然后输出给第二级可编程分频器40，在这种情况中，第二输出频率包括对初始频率进行二分频和三分频后得到的频率。

第二级可编程分频器40与第一级分频器10连接，用于根据分频比第一控制信号确定分频比，以对从所述具有第二输出频率的信号进行分频，使分频后的方波信号的频率接近参考信号的频率，并向所述鉴频鉴相器50输出分频后的信号。在本实施例中，第二级可编程分频器40能够使得分频后的信号的频率尽可能接近所述参数信号的频率，例如，等于所述参数信号的频率。第一级分频器30和第二级可编程分频器40配合，以对压控振荡器10输出的信号进行分频，使得最终由第二级可编程分频器40输出的信号的频率接近参考信号的频率，这里设置两级分频器，而不是直接由第二级可编程分频器40对压控振荡器10输出的信号进行分频，原因在于在具体实现过程中，可编程的分频器往往只能在较低频率下工作，无法达到需要的频率(6.6GHz～8.44GHz)，而且即使是能达到需要的频率，其功耗性能也不是最优的。因此设置两级分频器，第一级分频器30将高频信号分频到较低频率，然后再由第二级可编程分频器40进一步处理至最终所需的频率。这里“接近参考信号的频率”是指在参数信号频率的附近，例如在预设范围内波动，例如10％，再例如5％，再例如3％，再例如1％，再例如0.5％，这根据需求来设计和调试参数。电路最终锁定后，会稳定在参考信号的附近，例如在预设范围内波动，例如10％，再例如5％，再例如3％，再例如1％，再例如0.5％。

鉴频鉴相器50与第二级可编程分频器40连接，用于将由第二级可编程分频器40输出的信号与所述参考信号进行比较，以产生与这两个信号(即第二级可编程分频器40输出的信号和所述参考信号)的相位差成比例的脉冲信号。鉴频鉴相器是一种新型的鉴相电路，它利用输入信号的跳变沿触发工作，属边缘控制数字式鉴频鉴相器，它既能鉴相又能鉴频。

电荷泵60用于将所述脉冲信号转化为模拟电压信号差分输出给压控振荡器10，以作为压控振荡器10的控制电压。本领域技术人员可以理解地，这里是将电荷泵60通过将所述脉冲信号转化为模拟电压信号差分输出后，能够输出两个幅度相同、相位相反的电压信号，只需要将其中一个电压信号输出给压控振荡器10，作为其控制电压即可；因此，这里电荷泵60用于将所述脉冲信号转化为模拟电压信号差分输出给压控振荡器10，以作为压控振荡器10的控制电压，指的就是将上述两个幅度相同、相位相反的电压信号中的其中一个输出给压控振荡器10。一些实施例中，电荷泵可以包括开关式调整器升压泵、无调整电容式电荷泵或可调整电容式电荷泵。

在包括环路滤波器70的实施例中，环路滤波器70连接在电荷泵60和压控振荡器10之间。电荷泵60将所述模拟电压信号输出给所述压控振荡器10前，环路滤波器70先对所述模拟电压信号进行滤波。一些实施例中，环路滤波器70为低通滤波器，例如三阶低通滤波器。

通过以上的本振锁相频率综合器，实现了同一套频率源产生具有第一输出频率的信号和具有第二输出频率的信号两个频段信号的功能。

在环路中，压控振荡器10的输出信号经第一级分频器30和第二级可编程分频器40分频后，在鉴频鉴相器50内与来自晶振的晶振信号进行鉴相，由此产生的误差脉冲信号由电荷泵60转化为误差电压并由环路滤波器70滤波后反馈至压控振荡器10，从而实现控制压控振荡器10输出特定频率的输出信号。达到环路锁定后，来自压控振荡器10的输出频率分别经倍频器20和第一级分频器30处理后，可以输出频率达到第一输出频率和第二输出频率频段的信号。

可以将本发明的本振锁相频率综合器应用于5G领域。下面先对5G通信进行一个介绍和说明。

5G(第五代移动通信)技术主要使用两段频率，分别为FR1频段和FR2频段。其中，FR1频段的频率范围是450MHz～6GHz，又叫Sub-6GHz频段。FR2频段的频率范围是24.25GHz～52.6GHz，由于FR2覆盖波段之中多数为小于10毫米波长的频率，因此得名“毫米波(mmWave)”。目前，国内以Sub-6GHz频段中的C波段(3.3GHz～3.6GHz)扩展5G网络，因其频率相比毫米波而言较低，覆盖范围大，可实现5G技术的低成本部署，与之前的移动通信技术相比，C波段能够提供更大的带宽，从而提供较大覆盖范围的同时也提供更大的容量。同时，想要发挥出5G技术的最大性能，毫米波是必不可缺少的。毫米波频段因其频谱资源丰富、数据输出率高、抗干扰能力强等特点，是5G和6G移动通信的重要工作频段。我国已经完成了5G毫米波的发展规划，随着相关技术的发展和完善，毫米波在未来可能会取代Sub-6GHz，成为最佳的5G方案。

随着5G技术应用领域的拓展和功能的延伸，5G信号基站将被广泛部署在各种场所，因此，未来的移动通信基站需要满足能够同时在C波段和毫米波频段工作的需求。实现C波段与毫米波频段的兼容并发工作，是5G移动通信基站的重要任务。而频率越高，信号传播和穿透衰减就会越大。相比4G技术，5G技术乃至未来的6G技术需要在短距离内部署大量通信基站，因此对基站在体积、功率和集成度方面的提出了更高的要求。

在所有基站通信系统中，振荡频率源扮演着十分重要的角色，是整个通信系统的心脏，因而5G技术和系统的发展，迫切需要能够同时支持C波段和毫米波频段通信的振荡频率源方案。

应用本发明的本振锁相频率综合器来实现兼容C波段和毫米波频段。

具体地，一些实施例中的兼容C波段和毫米波(例如28GHz)双频兼容的本振锁相频率综合器，可以包括晶振，其采用100MHz片外晶振频率信号作为参考时钟或者说参考信号，通过分别接收来自晶振的参考信号和来自分频器处理后的反馈信号通过环路锁定实现信号输出的兼容C波段和毫米波频段的锁相环路。锁相环直接输出频率约为6.6GHz～8.44GHz。该频率经三倍频后，用于28GHz毫米波收发机的一次变频；同时，锁相环路的第一级分频器的输出完全覆盖C波段的频率范围要求，也可用于28GHz毫米波收发机的二次变频。

请参照图3，一些实施例中的本振锁相频率综合器——例如兼容C波段和毫米波频段的本振锁相频率综合器，其可以包括压控振荡器10、倍频器20、第一级分频器30、第二级可编程分频器40、鉴频鉴相器50、电荷泵60和环路滤波器70。

一些实施例中，压控振荡器10能够输出频率在6.6GHz～8.44GHz的互补方波信号，一个倍频器20与压控振荡器10连接，将压控振荡器10的输出信号经三倍频后输出互补的方波信号，其输出频率在19.8GHz～25.32GHz，信号达到毫米波频段，能够用于28GHz毫米波收发机的一次变频。作为锁相环中的第一级分频器30与压控振荡器10相连，从而将压控振荡器10的输出信号进行分频，分频后的同时输出四路频率相同的信号，是输出相位分别在0°、90°、180°、270°的3.3GHz～4.22GHz的方波信号，输出信号能够完全覆盖C波段的频率范围要求。具体的做法中，第一级分频器30既做为C段波最后输出器件，也作为多级分频器中的一部分，例如第一级分频器30设计有两个分频器，一个分频器为二分频，用于对压控振荡器10输出的信号进行二分频以得到频率在3.3GHz～4.22GHz的信号，并作为所述本振锁相频率综合器的C波段的输出，另一个分频器为基于TSPC的2/3分频器，由电路的控制信号控制其为二分频或者三分频，当控制信号为高电平时，电路为三分频，当控制信号为低电平时，电路为二分频，在具体实现中，控制信号由图4中的模块tie_high的vh端口输出，与分频电路TSPC_DIV1的端口CON和端口MOD_IN连接，控制信号保持高电平，分频器TSPC_DIV1始终为三分频；第二级可编程分频器40由于是可编程的分频器，因此对来自第一级分频器30输出的信号再次进行分频，根据分频比第一控制信号确定分频比。其后，鉴频鉴相器50将第二级可编程分频器40的分频信号与设定的100MHz参考信号进行比较，产生与这两个信号的相位差成比例的脉冲信号。电荷泵60与鉴频鉴相器50相连接，将鉴频鉴相器50的输出脉冲信号转化为模拟电压信号差分输出。最后，环路滤波器70位于电荷泵60和压控振荡器10之间，用于将电荷泵60输出的模拟电压信号进行滤波并输出到压控振荡器10中以控制压控振荡器10的输出信号频率。

在环路中，压控振荡器10的输出信号经第一级分频器30和第二级可编程分频器40分频后，在鉴频鉴相器50内与来自晶振的晶振信号进行鉴相，由此产生的误差脉冲信号由电荷泵60转化为误差电压并由环路滤波器70滤波后反馈至压控振荡器10，从而实现控制压控振荡器10输出特定频率的输出信号。达到环路锁定后，来自压控振荡器10的输出频率分别经倍频器20和第一级分频器30处理后，可以输出频率达到C波段和毫米波频段的信号。

下面对各部件进行一个详细说明。

压控振荡器10用于响应于控制电压，输出频率在6.6GHz～8.44GHz的两路互补方波信号，这两路方波信号的频率相同。需要说明的是，互补信号是指相位相差180°的两个信号，两路互补方波信号即指两个相位相差180°的方波信号。

图4展示了发明人针对本发明所特别设计的压控振荡器10的原理图。压控振荡器的核心电路VCO_TOP输出端为VO+和VO-，输出频率为6.6GHz～8.44GHz的振荡信号。输入信号enlo_8G和enlo_4G用于控制压控振荡器输出端口的状态。在enlo_8G为高电平的情况下，电路可实现端口LO8G_P和LO8G_N输出6.6GHz～8.44GHz的信号，低电平状态下，则端口LO8G_P和LO8G_N处于关闭状态，没有信号输出。在enlo_4G为高电平的情况下，电路可实现输出3.3GHz～4.22GHz的信号，电路端口LO4G_P0,LO4G_P90,LO4G_P180,Lo4G_P270分别输出相位在0°、90°、180°、270°的方波信号，enlo_4G为低电平状态时，四个输出处于关闭状态，无信号输出。输出信号经过倍频器20处理后，输出信号频率在19.8GHz～25.32GHz，可以达到毫米波频段，可用于28GHz毫米波收发机的一次变频。另一条支路上的信号经与非门(NAND3和NAND4)和分频器二分频DIV2_IQ_dynamic20，通过反相器(INV4-8)处理后能够输出相位在0°、90°、180°、270°的四路方波信号，其信号频率在3.3GHz～4.22GHz，能够完全覆盖C波段，也可用于28GHz毫米波收发机的二次变频。

因此，请参照图4，一些实施例中，压控振荡器10包括压控振荡电路VCO_TOP、与非门NAND1、与非门NAND2、反相器INV1和反相器INV2；压控振荡电路VCO_TOP用于通过其VCVAR端接收控制电压VC_VCO，并产生两路互补方波信号，以通过其VO+和VO-端进行输出；所述与非门NAND1的输入端与所述压控振荡电路VCO_TOP的VO+端连接，所述与非门NAND1的输出端与所述反相器INV1的输入端连接；所述与非门NAND2的输入端与所述压控振荡电路VCO_TOP的VO-端连接，所述与非门NAND2的输出端与所述反相器INV2的输入端连接；所述压控振荡电路VCO_TOP的VO+和VO-端用于与所述第一级分频器连接，以向所述第一级分频器输出两路互补方波信号；所述反相器INV1和反相器INV2的输出端与所述倍频器连接，以向所述倍频器20输出两路互补方波信号。

倍频器20用于对所述压控振荡器10输出的所述两路互补方波信号进行三倍频以得到频率在19.8GHz～25.32GHz的两路互补方波信号，并作为所述本振锁相频率综合器的毫米波频段的输出。

图5展示了发明人针对本发明所特别设计的倍频器20的原理图。倍频器20采用差分结构，将压控振荡器10的输出信号三倍频，其输出信号频率在19.8GHz～25.32GHz，达到毫米波所在频段。

因此，请参照图5，一些实施例中，倍频器20包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、电容C1、电容C2、电容C3、电容C4、电感L1、电感L2、电感L3、电感L4；所述晶体管M1的控制极通过一电阻接收信号VBISS——用于控晶体管M1第一极到第二极之间的电流，所述晶体管M1的第二极接地，第一极与晶体管M2的第二极连接；晶体管M2的控制极与晶体管M3的第一极连接，晶体管M2的第一极与晶体管M3的控制极连接，晶体管M3的第二极与晶体管M1的第一极连接；晶体管M2的第一极还与电容C1的一端连接，电容C1的另一端接地和与电容C2的一端连接，电容C2的另一端与晶体管M3的第一极连接；晶体管M2的第一极还与电感L3的一端连接，电感L3的另一端与晶体管M3的另一端连接；晶体管M2的第一极还与晶体管M4的第一极连接；晶体管M4的控制极与所述压控振荡器连接，接收所述压控振荡器的一路方波信号；晶体管M4的第二极与电感L1的一端连接，电感L1的另一端接地；晶体管M3的第一极还与晶体管M5的第一极连接；晶体管M5的控制极与所述压控振荡器连接，接收所述压控振荡器的另一路方波信号；晶体管M5的第二极与所述晶体管M4的第二极连接；晶体管M2的第一极还与晶体管M6的控制连接，晶体管M6的第二极接地，晶体管M6的第一极与电感L2的一端连接，电感L2的另一端接工作电压；晶体管M6的第一极还与电容C3的一端连接，电容C3的另一端输出一路方波信号；晶体管M3的第一极还与晶体管M7的控制连接，晶体管M7的第二极接地，晶体管M7的第一极与电感L4的一端连接，电感L4的另一端接工作电压；晶体管M7的第一极还与电容C4的一端连接，电容C4的另一端输出另一路方波信号。

需要说明的是，本文中一些电感除了具有两端外，还可以一个或两个偏置端，用于接工作电压或接地。

第一级分频器30用于对所述压控振荡器10输出的所述两路互补方波信号进行二分频以得到频率在3.3GHz～4.22GHz的四路方波信号，并作为所述本振锁相频率综合器的C波段的输出；所述四路方波信号的相位为0°、90°、180°、270°；第一级分频器30还用于对所述压控振荡器10输出的其中一路方波信号进行分频以得到频率在3.3GHz～4.22GHz的方波信号，或者进行三分频以得到频率在2.2GHz～2.81GHz的方波信号，并输出给第二级可编程分频器40——一些实施例中，这一路的分频为基于TSPC的2/3分频器，由电路和控制信号控制其为二分频或三分频，具体地，当控制信号为高电平时，电路为三分频，当控制信号为低电平时，电路为二分频。

图4展示了发明人针对本发明所特别设计的第一级分频器30的原理图。具体地，一些实施例中，第一级分频器30包括分频电路DIV2_IQ_dynamic、分频电路TSPC_DIV1、与非门NAND3、与非门NAND4、反相器INV4、反相器INV5、反相器INV6、反相器INV7、反相器INV8；所述与非门NAND3和与非门NAND4的输入端与所述压控振荡器连接，用于接收所述压控振荡器输出的两路互补方波信号，所述与非门NAND3和与非门NAND4的输入端与所述分频电路DIV2_IQ_dynamic连接，所述分频电路DIV2_IQ_dynamic用于对接收到的两路互补方波信号进行分频，并通过其I+、I-、Q+、Q-端输出四路方波信号；所述反相器INV5、反相器INV6、反相器INV7、反相器INV8的输入端分别与所述分频电路DIV2_IQ_dynamic的I+、I-、Q+、Q-端连接，所述反相器INV5、反相器INV6、反相器INV7、反相器INV8的输入端用于输出四路相位依次为0°、180°、90°、270°的方波信号；所述反相器INV4的输入端与所述压控振荡器10连接，用于接收所述压控振荡器输出的其中一路方波信号，所述反相器INV4的输出端与所述分频电路TSPC_DIV1的FIN端连接，所述分频电路TSPC_DIV1用于对接收到的方波信号进行分频，并通过其FOUT端输出给所述第二级可编程分频器。一些实施例中，这里的分频电路TSPC_DIV1为基于TSPC的2/3分频器。进一步地，一些实施例中，所述分频电路TSPC_DIV1为2/3分频器，其CON端接收高电平，以使得所述分频电路TSPC_DIV1被设置为三分频。即一些例子中，由所述第一级分频器包括the_high模块，用于向分频电路TSPC_DIV1的CON端提供高电平，以将分频电路TSPC_DIV1设置为三分频。

第二级可编程分频器40用于根据分频比第一控制信号确定分频比，以对从所述第一级分频器接收到的方波信号进行分频，使分频后的方波信号的频率接近参考信号的频率100MHz，并向所述鉴频鉴相器50输出分频后的方波信号。具体地，第二级可编程分频器40根据分频比第一控制信号的频率确定分频比，以对从所述第一级分频器接收到的方波信号进行分频，以使得分频后的方波信号尽可能接近参数信号的频率100MHz，例如，等于所述参数信号的频率100MHz。

图6展示了发明人针对本发明所特别设计的第二级可编程分频器40的原理图。第二级可编程分频器40由Σ-Δ调制器(SDM)和基于TSPC的多模分频器(TSPC_DIV)组成，用于完成第一级分频器30的输出信号的可编程分频，之后将信号传输到鉴频鉴相器50，用于与外部参考信号对比。

因此，请参照图6，一些实施例中，第二级可编程分频器40包括Σ-Δ调制器SDM和基于TSPC的多模分频器TSPC_DIV2；所述Σ-Δ调制器SDM与所述基于TSPC的多模分频器TSPC_DIV2连接；所述Σ-Δ调制器SDM用于根据其fcw<16:0>端接到的分频比第一控制信号来通过div<4:0>端输出分频比第二控制信号；所述基于TSPC的多模分频器TSPC_DIV2的FIN端与所述第一级分频器30连接，用于接收所述第一级分频器30输出的信号；所述基于TSPC的多模分频器TSPC_DIV2的P<4:0>端用于接收所述分频比第二控制信号来确定分频比，以对由其FIN端接收到的信号进行分频，并向所述鉴频鉴相器50输出分频后的信号。具体的一些例子中，fcw<16:0>端接收到的是一个由高低电平组成的17路信号，通过调整这17路信号的高低电平，从而可以形成不同的分频比第一控制信号，从而控制着输出给P<4:0>端的5路信号，从而最终确定不同的分频比。在实现本发明的本振锁相频率综合器的过程中，通过调整分频比第一控制信号以调度电路，调度好之后，第一控制信号不就再变化了，也即第二级可编程分频器40的分频比也就确定了，在整个环路锁定过程中都保持不变。

鉴频鉴相器50用于将由所述第二级可编程分频器40输出的方波信号与所述参考信号进行比较，以产生与这两个信号的相位差成比例的脉冲信号。

图7展示了发明人针对本发明所特别设计的鉴频鉴相器50的原理图，基于边沿触发型鉴频鉴相器电路进行设计。电路结构由与非门和反相器构成。其中，与非门分别构成两个边沿触发、带复位的D触发器。时延部分主要由与非门和反相器构成，通过输入信号来控制信号延迟的大小。需要说有的是，图中仅为一般原理图展示，可根据实际情况增加与非门和反相器(反相器在图中并未展示出来)的数量，来控制可调延时的范围。而通过输入信号来控制信号延迟的大小需要额外的辅助电路，图片中并未展示，输入信号为四路输入信号，通过调整不同的高低电平搭配来实现不同时长的信号延时；本领域技术人员可以根据需求来设计该辅助电路。通过增加信号延迟，使得电荷泵的充电和放电开关可以同时打开。鉴频鉴相器50被用于将分频信号与外部参考信号(例如100MHz)进行比较，然后产生与相位差成比例的脉冲信号，用于控制电荷泵60的充放电电流。

因此，请参照图7，一些实施例中，鉴频鉴相器50包括具有复位功能的D触发器D1、具有复位功能的D触发器D2和与门AND1；所述D触发器D1的D端接工作电压，CK端与所述第二级可编程分频器连接，用于接收所述第二级可编程分频器所输出的信号；所述D触发器D2的D端接工作电压，CK端用于接收所述参考信号；所述与门AND1的两个输入端分别与所述D触发器D1和D触发器D2的Q端连接；所述与门AND1的输出端分别与所述D触发器D1和D触发器D2的复位端连接；所述D触发器D1和D触发器D2的Q端还用于作为所述鉴频鉴相器50输出端，用于输出所述脉冲信号。

电荷泵60用于将所述脉冲信号转化为模拟电压信号差分输出。

图8展示了发明人针对本发明所特别设计的电荷泵60的原理图。电流源漏端寄生电容会引起电荷共享问题，采用差分电荷泵的方案解决。电荷泵60主要由共源共栅电流镜和开关构成，其作用是将鉴频鉴相器50的输出脉冲信号转化为模拟电压信号差分输出，之后在经过环路滤波器处理后，就可以送入压控振荡器10的输入控制端，以控制产生特定频率振荡信号。

因此，请参照图8，一些实施例中，电荷泵60包括晶体管MN1、晶体管MN2、晶体管MN3、晶体管MN4、晶体管MN5、晶体管MN6、晶体管MN7、晶体管MN8、晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5、晶体管MP6、晶体管MP7、晶体管MP8；所述晶体管MN1的第一极与其控制极连接，第二极与晶体管MN3的第一极连接；晶体管MN3的控制极与晶体管MN1的控制极、晶体管MN4的控制极连接，晶体管MN3的第二极与晶体管MN4的第二极连接；晶体管MN4的控制极还与晶体管MN2的控制极连接；晶体管MN4的第一极与晶体管MN2的第二极连接，晶体管MN2的第一极与晶体管MN5的第二极、晶体管MN6的第二极连接；晶体管MN5的控制极与晶体管MN8的控制极连接，晶体管MN5的第一极与晶体管MN7的第二极连接，晶体管MN7的第一极与第二极连接；晶体管MN6的控制极与晶体管MN7的控制极连接，晶体管MN6的第一极与晶体管MN8的第二极连接，晶体管MN8的第一极与第二极连接；晶体管MP5的控制极与晶体管MP8的控制极连接，晶体管MP5的第二极与晶体管MP7的第一极连接，晶体管MP7的第一极与第二极连接；晶体管MP6的控制极与晶体管MP7的控制极连接，晶体管MP6的第二极与晶体管MP8的第一极连接，晶体管MP8的第一极与第二极连接；所述晶体管MP3的第二极与其控制极连接，第一极与晶体管MP1的第二极连接；晶体管MP1的控制极与晶体管MP3的控制极、晶体管MP2的控制极连接，晶体管MP1的第一极与晶体管MP2的第一极连接；晶体管MP2的控制极还与晶体管MP4的控制极连接；晶体管MP2的第二极与晶体管MP4的第一极连接，晶体管MP4的第二极与晶体管MP5的第一极、晶体管MP6的第一极连接；所述晶体管MP5和晶体管MP6的控制极还作为电荷泵60的输入端，与鉴频鉴相器50连接，用于接收鉴频鉴相器50输出的脉冲信号；所述晶体管MN5和晶体管MN6的控制极还作为所述电荷泵的输入端，与所述鉴频鉴相器连接，用于接收所述鉴频鉴相器输出的脉冲信号；晶体管MN7第一极还作为电荷泵60的输出端，与环路滤波器70连接，用于将所述模拟电压信号差分输出。图中IBN和IBP通过例如辅助电路等，与电路外的恒定电流源连接，辅助电路的设计等本领域技术人员可以根据需求来自由设计，这属于本领域技术人员的公知常识。另外，本领域技术人员可以理解地，这里是将电荷泵60通过将所述脉冲信号转化为模拟电压信号差分输出后，能够输出两个幅度相同、相位相反的电压信号，只需要将其中一个电压信号输出给压控振荡器10，作为其控制电压即可；因此，这里电荷泵60用于将所述脉冲信号转化为模拟电压信号差分输出给压控振荡器10，以作为压控振荡器10的控制电压，指的就是将上述两个幅度相同、相位相反的电压信号中的其中一个输出给压控振荡器10；具体地，可以是将图中电荷泵60的IOUT端所输出的电压信号输出给压控振荡器10，更优地，图中IOUTB端输出的电压信号可以给另一辅助电路，以平衡电荷泵两侧输出端的电压(即保证IOUT端和IOUTB端输出的电压相等)。

环路滤波器70用于对所述模拟电压信号进行滤波，以输出给压控振荡器10，作为压控振荡器10的控制电压。一些实施例中，环路滤波器70为低通滤波器，更优地，所述环路滤波器70为三阶低通滤波器。

图9展示了发明人针对本发明所特别设计的环路滤波器70的原理图。电路是由电阻(R0和R1)和电容(C0、C1和C2，还可以具有一个外接的电容)组成的三阶低通滤波器，电容在皮法量级，电阻在千欧量级，用于将电荷泵60的电流转换为电压信号，同时过滤掉充放电电流中的高频成分，提高系统抗干扰性能，使得模拟信号更加稳定。

因此，请参照图9，一些实施例中，环路滤波器70包括电容C0、电容C1、电容C2、电阻R0和电阻R1；所述电容C0的一端用于接收电荷泵60的输出的模拟电压信号，另一端用于接地——例如接收本振锁相频率综合器之外接地电压，所述电阻R0和电容C1串联后再并联于所述电容C0的两端，所述电阻R1的一端与所述电容C0用于接收所述模拟电压信号的那一端连接，所述电阻R1的另一端与电容C2的一端连接，电容C2的一端与所述电容C0用于接地的那一端连接；所述电阻R0和电容C1连接的那一端，还用于连接一电容，例如连接本振锁相频率综合器之外的一个电容，具体地可以为1nF的片外电容。电阻R1与所述电容C2连接的那一端还用于向所述压控振荡器10输出滤波后的模拟电压信号以作为压控振荡器10的控制电压。

从各具体电路图中可以看到，压控振荡器10通过VO+和VO-端，将两路方波信号输出给第一级分频器30，即与非门NAND3的输入端与压控振荡器10通过VO+端连接，与非门NAND4的输入端压控振荡器10通过VO-端连接。压控振荡器10通过LO8G_P和LO8G_N端将两路方波信号输出给倍频器20，即倍频器20的晶体管M4的控制极和晶体管M5的控制极分别与压控振荡器10的LO8G_P(反相器INV1的输出端)和LO8G_N端(反相器INV2的输出端)连接。第一级分频器30的分频电路TSPC_DIV1的FOUT端与第二级可编程分频器40的基于TSPC的多模分频器TSPC_DIV2的FIN端连接。第二级可编程分频器40的基于TSPC的多模分频器TSPC_DIV2的FOUT端与鉴频鉴相器50的D触发器D2的CK端连接。鉴频鉴相器50的Up端与电荷泵60的UP+和UP-端连接——具体实现过程中，鉴频鉴相器50的Up端可以连接一个差分缓冲器，经过差分缓冲器的处理，实现从单端到差分的转换，实现向电荷泵60的UP+和UP-端的两路输出；鉴频鉴相器50的Dn端与电荷泵60的Dn+和Dn-端连接——具体实现过程中也是类似地，鉴频鉴相器50的Dn端可以连接一个差分缓冲器，经过差分缓冲器的处理，实现从单端到差分的转换，实现向电荷泵60的Dn+和Dn-端的两路输出。电荷泵60的IOUT与所述环路滤波器70的CP端连接。环路滤波器70的VC端与压控振荡电路VCO_TOP的VCVAR端连接。

以上就是本发明一些实施例的兼容C波段和毫米波频段的本振锁相频率综合器的说明。压控振荡器10、第一级分频器30、第二级可编程分频器40、鉴频鉴相器50、电荷泵60和环路滤波器70构成一个锁相环路，是一个负反馈的过程。当电路启动后，压控振荡器的输出端口(LO8G_P和LO8G_N)可能不是所期望的或者说设定的频率范围(6.6GHz～8.44GHz)，但通过环路的动态调整，可以使压控振荡器稳定输出固定频率(比如8GHz)的信号。当压控震荡器10输出频率高于我们的设定的频率范围时，信号经分频器(第一级分频器30、第二级可编程分频器40)处理并在鉴频鉴相器50中与参考信号对比，输出不同宽度的脉冲信号(脉冲宽度会随着环路负反馈动态变化)，其对比结果经过电荷泵60和环路滤波器70处理后，会降低原本压控振荡器10的输入电压，从而控制压控振荡器10的输出频率直到其输出频率落在我们设定的频率范围内，之后通过分频器到鉴频鉴相器的信号频率也会逐渐下降；当压控振荡器10输出频率过低时，通过环路负反馈，会提高10的输入电压，从而提高输出频率，经分频器(第一级分频器30、第二级可编程分频器40)进入鉴频鉴相器50的信号频率也会增加；当第二级可编程分频器40的输出信号频率与参考信号频率一致时，环路中的鉴频鉴相器50会输出宽度一致的脉冲信号，从而不会对压控振荡器10的输入电压产生影响，进而稳定输出频率，让其在6.6GHz～8.44GHz之间的某一个定值频率。

本发明的兼容C波段和毫米波频段的本振锁相频率综合器采用同一套频率源，实现可支持C波段和毫米波频段的通信。

一些实施例一中，采用TSMC65nm工艺库实现的电路版图，具体的性能表现如下所示。

在锁定状态下本发明的锁定输出如图10所示。图10为本发明7.5GHz信号输出的频谱，输出功率为-5.89dBm。

本发明输出相位噪声如图11所示。图11为对应图10的相位噪声，可以看到，在1MHz的偏置下，相位噪声为-112.65dBc/Hz。

倍频器20的三倍频的测试结果如图12所示。如图12所示，通过例如FPGA调节SPI，可以控制倍频器20的倍频频段，可以使6.15GHz～8.84GHz的输入频率正常地进行三倍频，对应输出18.45GHz～26.52GHz，符合设计要求。

本发明的实际直接输出频率范围如图13所示。本发明通过调节FPGA控制SPI，从而对锁相环电路PLL进行频率的调节，可以得到在整数调节的过程中，输出频率可以以150MHz的步进从5.5GHz调节到7.8GHz，如图13所示，在调节过程中相位噪声在1MHz的偏置下都小于-112dBc/Hz。

在本例中，在片外晶振的作用下，产生100MHz的参考信号，与来自反馈环路的信号一起，经鉴频鉴相器和电荷泵产生误差信号，再经环路滤波器后至压控振荡器控制其振荡输出，达到环路锁定的目的，压控振荡器的输出信号经第一级分频器后输出频率为3.3GHz～4.22GHz的信号，经倍频器三倍频后输出频率为19.8GHz～25.32GHz的信号。

本文参照了各种示范实施例进行说明。然而，本领域的技术人员将认识到，在不脱离本文范围的情况下，可以对示范性实施例做出改变和修正。例如，各种操作步骤以及用于执行操作步骤的组件，可以根据特定的应用或考虑与系统的操作相关联的任何数量的成本函数以不同的方式实现(例如一个或多个步骤可以被删除、修改或结合到其他步骤中)。

虽然在各种实施例中已经示出了本文的原理，但是许多特别适用于特定环境和操作要求的结构、布置、比例、元件、材料和部件的修改可以在不脱离本披露的原则和范围内使用。以上修改和其他改变或修正将被包含在本文的范围之内。

前述具体说明已参照各种实施例进行了描述。然而，本领域技术人员将认识到，可以在不脱离本披露的范围的情况下进行各种修正和改变。因此，对于本披露的考虑将是说明性的而非限制性的意义上的，并且所有这些修改都将被包含在其范围内。同样，有关于各种实施例的优点、其他优点和问题的解决方案已如上所述。然而，益处、优点、问题的解决方案以及任何能产生这些的要素，或使其变得更明确的解决方案都不应被解释为关键的、必需的或必要的。本文中所用的术语“包括”和其任何其他变体，皆属于非排他性包含，这样包括要素列表的过程、方法、文章或设备不仅包括这些要素，还包括未明确列出的或不属于该过程、方法、系统、文章或设备的其他要素。此外，本文中所使用的术语“耦合”和其任何其他变体都是指物理连接、电连接、磁连接、光连接、通信连接、功能连接和/或任何其他连接。

具有本领域技术的人将认识到，在不脱离本发明的基本原理的情况下，可以对上述实施例的细节进行许多改变。因此，本发明的范围应仅由权利要求确定。

Claims (10)

1.一种兼容C波段和毫米波频段的本振锁相频率综合器，其特征在于，包括压控振荡器、倍频器、第一级分频器、第二级可编程分频器、鉴频鉴相器、电荷泵和环路滤波器；

所述压控振荡器用于响应于控制电压，输出频率在6.6GHz~8.44GHz的两路互补方波信号；

所述倍频器用于对所述压控振荡器输出的所述两路互补方波信号进行三倍频以得到频率在19.8GHz~25.32GHz的两路互补方波信号，并作为所述本振锁相频率综合器的毫米波频段的输出；

所述第一级分频器用于对所述压控振荡器输出的所述两路互补方波信号进行二分频以得到频率在3.3GHz~4.22GHz的四路方波信号，并作为所述本振锁相频率综合器的C波段的输出；所述四路方波信号的相位为0°、90°、180°、270°；所述第一级分频器还用于对所述压控振荡器输出的其中一路方波信号进行二分频以得到频率在3.3GHz~4.22GHz的方波信号，或者进行三分频以得到频率在2.2GHz~2.81GHz的方波信号，并输出给所述第二级可编程分频器；

所述第二级可编程分频器用于根据分频比第一控制信号确定分频比，以对从所述第一级分频器接收到的方波信号进行分频，使分频后的方波信号的频率接近参考信号的频率100MHz，并向所述鉴频鉴相器输出分频后的方波信号；

所述鉴频鉴相器用于将由所述第二级可编程分频器输出的方波信号与所述参考信号进行比较，以产生与这两个信号的相位差成比例的脉冲信号；

所述电荷泵用于将所述脉冲信号转化为模拟电压信号差分输出；

所述环路滤波器用于对所述模拟电压信号进行滤波，以输出给所述压控振荡器，作为所述压控振荡器的控制电压；

所述第二级可编程分频器包括Σ-Δ调制器SDM和基于TSPC的多模分频器TSPC_DIV2；所述Σ-Δ调制器SDM与所述基于TSPC的多模分频器TSPC_DIV2连接；所述Σ-Δ调制器SDM用于根据其fcw<16:0>端接到的分频比第一控制信号来通过div<4:0>端输出分频比第二控制信号；所述基于TSPC的多模分频器TSPC_DIV2的FIN端与所述第一级分频器连接，用于接收所述第一级分频器输出的信号；所述基于TSPC的多模分频器TSPC_DIV2的P<4:0>端用于接收所述分频比第二控制信号来确定所述多模分频器TSPC_DIV2的分频比，以对由其FIN端接收到的信号进行分频，并向所述鉴频鉴相器输出分频后的信号。

2.一种本振锁相频率综合器，其特征在于，包括压控振荡器、倍频器、第一级分频器、第二级可编程分频器、鉴频鉴相器和电荷泵；

所述压控振荡器用于响应于控制电压，输出具有初始频率的信号；

所述倍频器与所述压控振荡器连接，用于对所述压控振荡器输出的所述具有初始频率的信号进行倍频以得到具有第一输出频率的信号，并作为所述本振锁相频率综合器的第一输出；

所述第一级分频器与所述压控振荡器连接，用于对所述压控振荡器输出的所述具有初始频率的信号进行分频以得到具有第二输出频率的信号，并作为所述本振锁相频率综合器的第二输出；

所述第二级可编程分频器与所述第一级分频器连接，用于根据分频比第一控制信号确定分频比，以对从所述具有第二输出频率的信号进行分频，使分频后的方波信号的频率接近参考信号的频率，并向所述鉴频鉴相器输出分频后的信号；

所述鉴频鉴相器与所述第二级可编程分频器连接，用于将由所述第二级可编程分频器输出的信号与所述参考信号进行比较，以产生与这两个信号的相位差成比例的脉冲信号；

所述电荷泵用于将所述脉冲信号转化为模拟电压信号差分输出给所述压控振荡器，以作为所述压控振荡器的控制电压；

所述第二级可编程分频器包括Σ-Δ调制器SDM和基于TSPC的多模分频器TSPC_DIV2；所述Σ-Δ调制器SDM与所述基于TSPC的多模分频器TSPC_DIV2连接；所述Σ-Δ调制器SDM用于根据其fcw<16:0>端接到的分频比第一控制信号来通过div<4:0>端输出分频比第二控制信号；所述基于TSPC的多模分频器TSPC_DIV2的FIN端与所述第一级分频器连接，用于接收所述第一级分频器输出的信号；所述基于TSPC的多模分频器TSPC_DIV2的P<4:0>端用于接收所述分频比第二控制信号来确定所述多模分频器TSPC_DIV2的分频比，以对由其FIN端接收到的信号进行分频，并向所述鉴频鉴相器输出分频后的信号。

3.如权利要求2所述的本振锁相频率综合器，其特征在于，还包括连接在所述电荷泵和压控振荡器之间的环路滤波器；所述电荷泵将所述模拟电压信号输出给所述压控振荡器前，所述环路滤波器先对所述模拟电压信号进行滤波。

4.如权利要求2所述的本振锁相频率综合器，其特征在于，所述初始频率为6.6GHz~8.44GHz，所述第一输出频率为19.8GHz~25.32GHz，所述第二输出频率为3.3GHz~4.22GHz；所述参考信号的频率为100MHz；

所述倍频器为三倍的倍频器。

5.如权利要求1或2所述的本振锁相频率综合器，其特征在于，所述压控振荡器包括压控振荡电路VCO_TOP、与非门NAND1、与非门NAND2、反相器INV1和反相器INV2；

所述压控振荡电路VCO_TOP用于通过其VCVAR端接收控制电压VC_VCO，并产生两路互补方波信号，以通过其VO+和VO-端进行输出；所述与非门NAND1的输入端与所述压控振荡电路VCO_TOP的VO+端连接，所述与非门NAND1的输出端与所述反相器INV1的输入端连接；所述与非门NAND2的输入端与所述压控振荡电路VCO_TOP的VO-端连接，所述与非门NAND2的输出端与所述反相器INV2的输入端连接；

所述压控振荡电路VCO_TOP的VO+和VO-端用于与所述第一级分频器连接，以向所述第一级分频器输出两路互补方波信号；所述反相器INV1和反相器INV2的输出端与所述倍频器连接，以向所述倍频器输出两路互补方波信号。

6.如权利要求1或2所述的本振锁相频率综合器，其特征在于，所述倍频器包括晶体管M1、晶体管M2、晶体管M3、晶体管M4、晶体管M5、晶体管M6、晶体管M7、电容C1、电容C2、电容C3、电容C4、电感L1、电感L2、电感L3、电感L4；

所述晶体管M1的控制极通过一电阻接收信号VBISS，所述晶体管M1的第二极接地，第一极与晶体管M2的第二极连接；晶体管M2的控制极与晶体管M3的第一极连接，晶体管M2的第一极与晶体管M3的控制极连接，晶体管M3的第二极与晶体管M1的第一极连接；晶体管M2的第一极还与电容C1的一端连接，电容C1的另一端接地和与电容C2的一端连接，电容C2的另一端与晶体管M3的第一极连接；晶体管M2的第一极还与电感L3的一端连接，电感L3的另一端与晶体管M3的另一端连接；

晶体管M2的第一极还与晶体管M4的第一极连接；晶体管M4的控制极与所述压控振荡器连接，接收所述压控振荡器的一路方波信号；晶体管M4的第二极与电感L1的一端连接，电感L1的另一端接地；晶体管M3的第一极还与晶体管M5的第一极连接；晶体管M5的控制极与所述压控振荡器连接，接收所述压控振荡器的另一路方波信号；晶体管M5的第二极与所述晶体管M4的第二极连接；

晶体管M2的第一极还与晶体管M6的控制连接，晶体管M6的第二极接地，晶体管M6的第一极与电感L2的一端连接，电感L2的另一端接工作电压；晶体管M6的第一极还与电容C3的一端连接，电容C3的另一端输出一路方波信号；晶体管M3的第一极还与晶体管M7的控制连接，晶体管M7的第二极接地，晶体管M7的第一极与电感L4的一端连接，电感L4的另一端接工作电压；晶体管M7的第一极还与电容C4的一端连接，电容C4的另一端输出另一路方波信号。

7.如权利要求1或2所述的本振锁相频率综合器，其特征在于，所述第一级分频器包括分频电路DIV2_IQ_dynamic、分频电路TSPC_DIV1、与非门NAND3、与非门NAND4、反相器INV4、反相器INV5、反相器INV6、反相器INV7、反相器INV8；

所述与非门NAND3和与非门NAND4的输入端与所述压控振荡器连接，用于接收所述压控振荡器输出的两路互补方波信号，所述与非门NAND3和与非门NAND4的输出端与所述分频电路DIV2_IQ_dynamic连接，所述分频电路DIV2_IQ_dynamic用于对接收到的两路互补方波信号进行分频，并通过其I+、I-、Q+、Q-端输出四路方波信号；所述反相器INV5、反相器INV6、反相器INV7、反相器INV8的输入端分别与所述分频电路DIV2_IQ_dynamic的I+、I-、Q+、Q-端连接，所述反相器INV5、反相器INV6、反相器INV7、反相器INV8的输入端用于输出四路相位依次为0°、180°、90°、270°的方波信号；

所述反相器INV4的输入端与所述压控振荡器连接，用于接收所述压控振荡器输出的其中一路方波信号，所述反相器INV4的输出端与所述分频电路TSPC_DIV1的FIN端连接，所述分频电路TSPC_DIV1用于对接收到的方波信号进行分频，并通过其FOUT端输出给所述第二级可编程分频器；所述分频电路TSPC_DIV1为2/3分频器，其CON端接收高电平，以使得所述分频电路TSPC_DIV1被设置为三分频。

8.如权利要求1或2所述的本振锁相频率综合器，其特征在于，所述鉴频鉴相器包括具有复位功能的D触发器D1、具有复位功能的D触发器D2和与门AND1；

所述D触发器D1的D端接工作电压，CK端用于接收所述参考信号；所述D触发器D2的D端接工作电压，CK端与所述第二级可编程分频器连接，用于接收所述第二级可编程分频器所输出的信号；所述与门AND1的两个输入端分别与所述D触发器D1和D触发器D2的Q端连接；所述与门AND1的输出端分别与所述D触发器D1和D触发器D2的复位端连接；

所述D触发器D1和D触发器D2的Q端还用于作为所述鉴频鉴相器输出端，用于输出所述脉冲信号。

9.如权利要求1或2所述的本振锁相频率综合器，其特征在于，所述电荷泵包括晶体管MN1、晶体管MN2、晶体管MN3、晶体管MN4、晶体管MN5、晶体管MN6、晶体管MN7、晶体管MN8、晶体管MP1、晶体管MP2、晶体管MP3、晶体管MP4、晶体管MP5、晶体管MP6、晶体管MP7、晶体管MP8；

所述晶体管MN1的第一极与其控制极连接，第二极与晶体管MN3的第一极连接；晶体管MN3的控制极与晶体管MN1的控制极、晶体管MN4的控制极连接，晶体管MN3的第二极与晶体管MN4的第二极连接；晶体管MN4的控制极还与晶体管MN2的控制极连接；晶体管MN4的第一极与晶体管MN2的第二极连接，晶体管MN2的第一极与晶体管MN5的第二极、晶体管MN6的第二极连接；

晶体管MN5的控制极与晶体管MN8的控制极连接，晶体管MN5的第一极与晶体管MN7的第二极连接，晶体管MN7的第一极与第二极连接；晶体管MN6的控制极与晶体管MN7的控制极连接，晶体管MN6的第一极与晶体管MN8的第二极连接，晶体管MN8的第一极与第二极连接；

晶体管MP5的控制极与晶体管MP8的控制极连接，晶体管MP5的第二极与晶体管MP7的第一极连接，晶体管MP7的第一极与第二极连接；晶体管MP6的控制极与晶体管MP7的控制极连接，晶体管MP6的第二极与晶体管MP8的第一极连接，晶体管MP8的第一极与第二极连接；

所述晶体管MP3的第二极与其控制极连接，第一极与晶体管MP1的第二极连接；晶体管MP1的控制极与晶体管MP3的控制极、晶体管MP2的控制极连接，晶体管MP1的第一极与晶体管MP2的第一极连接；晶体管MP2的控制极还与晶体管MP4的控制极连接；晶体管MP2的第二极与晶体管MP4的第一极连接，晶体管MP4的第二极与晶体管MP5的第一极、晶体管MP6的第一极连接；

所述晶体管MP5和晶体管MP6的控制极还作为所述电荷泵的输入端，与所述鉴频鉴相器连接，用于接收所述鉴频鉴相器输出的脉冲信号；所述晶体管MN5和晶体管MN6的控制极还作为所述电荷泵的输入端，与所述鉴频鉴相器连接，用于接收所述鉴频鉴相器输出的脉冲信号；

所述晶体管MN7的第一极和晶体管MN8的第一极还作为所述电荷泵的输出端，与环路滤波器连接，用于将所述模拟电压信号差分输出。

10.如权利要求1或3所述的本振锁相频率综合器，其特征在于，所述环路滤波器包括电容C0、电容C1、电容C2、电阻R0和电阻R1；

所述电容C0的一端用于接收所述电荷泵的输出的模拟电压信号，另一端用于接地，所述电阻R0和电容C1串联后再并联于所述电容C0的两端，所述电阻R1的一端与所述电容C0用于接收所述模拟电压信号的那一端连接，所述电阻R1的另一端与电容C2的一端连接，电容C2的一端与所述电容C0用于接地的那一端连接；所述电阻R0和电容C1连接的那一端，还用于连接一电容；

所述电阻R1与所述电容C2连接的那一端还用于向所述压控振荡器输出滤波后的模拟电压信号。

Images